JP4841378B2 - 垂直構造発光ダイオードの製造方法 - Google Patents

垂直構造発光ダイオードの製造方法 Download PDF

Info

Publication number
JP4841378B2
JP4841378B2 JP2006266449A JP2006266449A JP4841378B2 JP 4841378 B2 JP4841378 B2 JP 4841378B2 JP 2006266449 A JP2006266449 A JP 2006266449A JP 2006266449 A JP2006266449 A JP 2006266449A JP 4841378 B2 JP4841378 B2 JP 4841378B2
Authority
JP
Japan
Prior art keywords
light emitting
plating layer
layer
forming
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006266449A
Other languages
English (en)
Other versions
JP2007103934A (ja
Inventor
海 淵 黄
榮 浩 柳
多美 沈
世 煥 安
Original Assignee
サムソン エルイーディー カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エルイーディー カンパニーリミテッド. filed Critical サムソン エルイーディー カンパニーリミテッド.
Publication of JP2007103934A publication Critical patent/JP2007103934A/ja
Application granted granted Critical
Publication of JP4841378B2 publication Critical patent/JP4841378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は半導体発光素子の製造方法に関するものであって、特に個別素子へのチップ分離工程を容易に遂行することが出来る垂直構造発光ダイオードの製造方法に関する。
AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)と表現されるGaN系半導体は青色、紫外線領域の発光に好適な化合物半導体物質として、青色または緑色発光ダイオード(LED)素子に使用されている。現在使用されているGaN系LEDには、水平構造GaN系LEDと垂直構造GaN系LEDがある。水平構造GaN系LEDではp側電極及びn側電極が全て素子の上部に(素子の同一側に)配置されている。そのために、充分な発光面積を提供するようにLED素子の面積が比較的広くなされる。また、透明電極とn側電極が相互に近く位置しているため、静電気放電(ESD)に弱い問題がある。
垂直構造GaN系LEDは、前述の水平構造GaN系LEDと比べ多くの長所を有している。垂直構造GaN系LEDではp側電極とn側電極がGaN系エピタキシャル層を介して相互に対向して配置されている。垂直構造GaN系LEDは、通常伝導性基板(例えば、SiまたはGaAs基板)の接合工程と成長用絶縁基板(例えば、サファイア基板)の分離工程を通じて製造される。特許文献1には、Si基板の接着工程、サファイア基板の分離工程及びSi基板のダイシング(dicing)工程を含む垂直構造GaN系LEDの製造方法を開示している。
図1a乃至図1fは、従来技術による垂直構造GaN系発光ダイオード製造方法の一例を示す断面図である。先ず、図1aを参照すると、サファイア基板11上にGaN系半導体から成るn型クラッド層15a、活性層15b及びp型クラッド層15cを順次形成して発光構造物15を得る。その後、図1bに図示された通り、トレンチ20を形成して発光構造物15を個別素子領域に分離し、p型クラッド層15c上にp側電極16を形成する。その後、図1cに図示された通り、Au等の導電性接着層17を用いてSiまたはGaAs等の導電性基板21をp側電極16上に接合する。その後、レーザ光18を照射してサファイア基板11を分離する(レーザリフトオフ工程)。これによって、図1dに図示された通り、サファイア基板11が除去された構造物を得ることとなる。その後、図1eに図示された通り、n型クラッド層15a上にn側電極19を形成する。次に、図1fに図示された通り、図1eの結果物を個別素子に切断する(チップ分離工程)。これによって、多数の垂直構造発光ダイオード10が同時に得られることとなる。
上記従来の製造方法によると、チップ分離のために導電性基板21を個別素子に切断する工程を遂行する。導電性基板21を切断するためには、切断ホイールで基板21をカットするダイシング工程を遂行したりスクライビング及びブレイキング(scribing and breaking)工程等の複雑な工程を遂行すべきである。従って、このような切断工程により、製造費用が高くなりまた全体の工程時間が遅延される。また、導電性基板21としてSi基板またはGaAs基板を使用する場合、基板21の熱伝導が優れていないため、熱放出効率が悪く高電流印加時素子特性が劣化される。さらに、導電性基板接合時、発光構造物15にクラック等が発生して素子が損傷されることも出来る。このような問題は、GaN系LEDだけでなくAlGaInP系またはAlGaAs系など他の3−5族化合物半導体を使用した垂直構造LEDの製造工程でも発生され得る。
大韓民国公開特許公報2004−58479号
本発明は上記の問題点を解決するためのことであって、本発明の目的はチップ分離工程が容易で、熱放出特性を向上させることが出来る垂直構造発光ダイオードの製造方法を提供することにある。
上述の技術的課題を達成すべく、本発明による垂直構造発光ダイオードの製造方法は、複数の素子領域と少なくとも一つの素子分離領域を有する成長用基板上にn型クラッド層、活性層及びp型クラッド層が順次配置された発光構造物を形成する段階と、上記発光構造物上にp側電極を形成する段階と、上記複数の素子領域を連結するよう上記p側電極上に第1メッキ層を形成する段階と、上記素子領域の上記第1メッキ層上に第2メッキ層のパターンを形成する段階と、上記成長用基板を除去し、上記n型クラッド層上にn側電極を形成する段階と、を含む。
本発明の一実施形態によると、上記第1メッキ層を形成する段階の前に、上記素子分離領域の上記発光構造物にトレンチを形成して上記発光構造物を個別素子領域に分離することが出来る。
他の実施形態によると、上記成長用基板を除去した後、上記素子分離領域の上記発光構造物にトレンチを形成して上記発光構造物を個別素子領域に分離することが出来る。
好ましくは、上記トレンチ形成後、個別素子領域に分離された上記発光構造物の側面にパッシベーション膜を形成する。
本発明の一実施形態によると、上記n側電極を形成した後、上記素子分離領域から湿式蝕刻により上記第1メッキ層を除去する段階をさらに含む。このような第1メッキ層の蝕刻により別途のダイシング(dicing)工程やスクライビング(scribing)が無くとも個別素子へのチップ分離工程を容易に遂行することが出来る。上記第1メッキ層の湿式蝕刻によりチップ分離工程が遂行される場合、好ましくは、上記第1メッキ層は上記第2メッキ層とは異なる金属材料で形成される。特に上記第1メッキ層の湿式蝕刻時第2メッキ層は殆ど蝕刻されないよう、第1メッキ層は第2メッキ層に比べ高い蝕刻選択比を有する。
本発明の他の実施形態によると、上記n側電極を形成した後、上記素子分離領域において上記第1メッキ層をブレイキング(breaking)する段階をさらに含むことが出来る。
また異なる実施形態によると、上記n側電極を形成した後、上記素子分離領域において上記第1メッキ層にレーザ光を照射して上記素子分離領域から上記第1メッキ層を切断する段階をさらに含むことが出来る。このようなブレイキングまたはレーザ切断によって、別途のダイシング工程やスクライビング 無くとも個別素子へのチップ分離工程を容易に遂行することが出来る。
上記第1メッキ層はAu、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料を含むことが出来る。
また、上記第2メッキ層はAu、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料を含むことが出来る。
本発明の一実施形態によると、上記第1メッキ層を形成する段階において、上記第1メッキ層は上記p側電極の上面を含む全面上に塗布されるよう形成されることが出来る。他の実施形態によると、上記第1メッキ層を形成する段階において、上記第1メッキ層は上記素子分離領域の一部をオープンさせるよう形成されることが出来る。
本発明の好ましい実施形態によると、上記第1メッキ層を形成する段階は、上記複数の素子領域を連結するよう上記p側電極上にメッキシード層を形成する段階と、上記メッキシード層上に電気メッキを実施する段階と、を含む。上記メッキシード層は例えば無電解メッキまたはスパッタリング等の蒸着により形成されることが出来る。
本発明の好ましい実施形態によると、上記第2メッキ層のパターンを形成する段階は、上記素子領域の第1メッキ層をオープンさせるフォトレジストパターンを形成する段階と、上記フォトレジストパターンを利用して、上記素子領域でのみ上記第1メッキ層上に選択的に電気メッキを実施する段階と、を含む。
本発明によると、上記成長用基板を除去する段階は物理的、化学的または機械的な方法によって遂行されることが出来る。上記成長用基板除去時上記第1メッキ層は、一種の支持用部材として使用される。上記成長用基板は、例えばレーザリフトオフ(Laser Lift−Off;LLO)または化学的リフトオフ(Chemical Lift Off;CLO)等により除去されることが出来る。特に、CLOにより上記成長用基板を除去する場合には、上記第1メッキ層は上記素子分離領域の一部をオープンさせるよう形成されることが好ましい。
上記n型クラッド層、活性層及びp型クラッド層はIII−V族化合物半導体材料で形成されることが出来る。この場合、上記成長用基板は絶縁性基板または導電性基板であることが出来る。
本発明の好ましい実施形態によると、上記n型クラッド層、活性層及びp型クラッド層はAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料で形成される。この場合、上記成長用基板としてはサファイア基板を使用することが出来る。
本発明の他の実施形態によると、上記n型クラッド層、活性層及びp型クラッド層は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料で形成される。本発明のまた異なる実施形態によると、上記n型クラッド層、活性層及びp型クラッド層はAlGa1−xAs(0≦x≦1)半導体材料で形成される。
本発明によると、素子分離領域において第1メッキ層のみを選択的に湿式蝕刻したり、素子分離領域の第1メッキ層をブレイキングまたはレーザ切断することにより、別途のダイシング工程やスクライビング無くとも個別素子へのチップ分離工程を遂行することが可能となる。従って、製造費用及び時間を節約することが可能となる。また、メッキ工程を通じて支持基板を形成するため、従来の導電性基板の接合工程時発生するクラック等の問題を防ぐことも出来る。
本発明によると、第1メッキ層の湿式蝕刻またはブレイキングまたはレーザ切断によって別途のダイシング工程やスクライビング無くチップ分離工程を容易に遂行することが出来る。これによって、ダイシング工程やスクライビングによる製造費用及び工程時間の増加を抑えることが可能となる。また、従来とは異なり導電性基板の接合工程の代わりにメッキ工程を利用するため、基板の接合工程によるクラック発生の恐れがない。さらに、メッキにより形成された金属材料を個別発光ダイオードの導電性基板として使用するため、優れた熱放出効果を得ることが出来る。
以下、添付の図面を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変形されることができ、本発明の範囲が以下に説明される実施形態で限定されるのではない。本発明の実施形態は当業界において平均的な知識を有しているものに本発明をより完全に説明するため提供される。従って、図面における要素の形状及び大きさ等はより明確な説明のため誇張されることができ、図面上の同一符号で表示される要素は同一要素である。
図2乃至図11は、本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。発光ダイオードを製造するため、成長用基板としてサファイア基板を使用し、発光構造物としてGaN系半導体(即ち、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体)を使用する。
先ず、図2を参照すると、サファイア基板101上にn型クラッド層115a、活性層115b及びp型クラッド層115cを順次形成する。これによって、サファイア基板101上に形成された発光構造物115が得られる。上記発光構造物115が形成されたサファイア基板101は、複数の素子領域Aと少なくとも一つの素子分離領域Bを有する。素子領域Aは、発光ダイオードチップが形成される領域に該当し、素子分離領域Bは、このようなチップ間の境界部分に該当する。
次に、図3に図示された通り、素子分離領域Bから発光構造物115を除去して素子分離用トレンチ120を形成する。これによって、発光構造物115は個別素子領域に分離される(同図には分離された複数の個別素子領域のうち2つが表されている)。その後、p型クラッド層115c上にp側電極106を形成する。p側電極106は例えば、Pt/Au層、Ni/Au層またはNi/Ag/Pt層から成ることが出来る。該p側電極106は半導体であるp型クラッド層115cとオーミック接触を成す。
他の方法として、上記素子分離用トレンチ120形成工程とp側電極106形成工程の順番は相互に変えることも出来る。即ち、先にp型クラッド層115c上にp側電極106を形成し、その後素子分離領域Bに素子分離用トレンチ120を形成して発光構造物115を個別素子領域に分離することも出来る。
次に、図4に図示された通り、複数の素子領域Aを連結するよう上記p側電極106の上面と素子分離領域B上に第1メッキ層136を形成する。第1メッキ層136を形成するため、先ず複数の素子領域Aを連結するよう上記p側電極106の上面と素子分離領域B上にメッキシード層を形成する。該メッキシード層(図示せず)は、例えば無電解メッキまたはスパッタリング等の蒸着により容易に形成されることが出来る。その後、電気メッキを実施して上記メッキシード層上に金属がメッキされるようにする。これによって、第1メッキ層136が得られる。第1メッキ層136、例えばAu、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料で形成されることが出来る。
後述する通り、該第1メッキ層136は後のサファイア基板101除去時、支持部材の役割をする。従って、第1メッキ層136は、複数の素子領域Aを連結するように形成されるべきである。例えば、第1メッキ層136は、p側電極106の上面を含む全面(図3の結果物全面)を塗布するよう形成されることが出来る。しかし、第1メッキ層136が必ずしも全面を塗布するよう形成されるべきとは限らない。第1メッキ層の塗布方式の多様性は、図12(a)及び図12(b)に示されている。
図12(a)及び図12(b)は複数の素子領域Aのうち4つを表し、上記第1メッキ層136の塗布形態の例を示す概略的な平面図である。図4は、図12(a)または図12(b)のX−X’ラインに沿って切った断面図に該当する。先ず、図12(a)に図示された通り、第1メッキ層136は、全ての素子領域Aと素子分離領域Bを含む全面を塗布することが出来る。
しかし、他の方法として、第1メッキ層136は素子分離領域Bの一部をオープンさせるよう塗布されることが出来る。即ち、図12(b)に図示された通り、第1メッキ層136は素子分離領域Bの一部を塗布しないことも出来る。特に、後述する通り、化学的リフトオフを利用して基板101を分離しようとする場合、第1メッキ層136は、例えば図12(b)に図示された通り、素子分離領域Bが一部をオープン(同図の中央部にあり、4つの素子領域A交差位置に十字状に印されている)させるよう塗布されることが好ましい。なお、図中ハッチング部分が第1メッキ層136の被着範囲を表している。
次に、図5に図示された通り、各素子領域Aの第1メッキ層136上表面を露出(オープン)させる形状のフォトレジストパターン110を形成する。該フォトレジストパターン110は、フォトレジストコーティング、露光及び現象により形成されることが出来る。
次に、図6に図示された通り、フォトレジストパターン110をマスクとして利用して各素子領域Aでのみp側電極106上に選択的に電気メッキを実施する。これによって第2メッキ層156のパターンが形成される。第2メッキ層156は例えば、Au、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料で形成されることが出来る。図6には第2メッキ層156が単一層構造で形成されているが、多層構造で形成されることも出来る。その後、図7に図示された通り、ストリップ溶液等を使用してフォトレジストパターン110を除去する。
次に、図8に図示された通り、物理的、化学的または機械的方法を使用して、サファイア基板101を発光構造物115から分離または除去する。この際、第1メッキ層136と第2メッキ層156が支持基板の役割をすることと成る。サファイア基板101は、例えばレーザリフトオフ(Laser Lift−Off;LLO)、化学的リフトオフ(Chemical Lift Off;CLO)、化学的蝕刻、グラウンディング/ラッピング(grounding/lapping)等の機械的研磨または化学的機械的研磨などにより除去されることが出来る。
特に、CLOにより上記成長用基板を除去する場合には、例えば図12bに示された通り、第1メッキ層136は素子分離領域の一部Bをオープンさせるよう形成されることが好ましい。上記オープンされた素子分離領域Bの一部を通じて、基板除去用化学薬品が発光構造物115とサファイア基板101との間の界面に良く浸透することが出来るからである。
次に、図9に図示された通り、サファイア基板101が除去され露出されたn型クラッド層115a上にn側電極119を形成する。図9には、図8の構造が上下逆転して図示されている。好ましくは、n側電極119を形成する前にサファイア基板101の除去により露出されたn型クラッド層115a上面を洗浄し蝕刻する。
次に、図10に図示された通り、素子分離領域において第1メッキ層136を湿式蝕刻して除去する。この場合、好ましくは、第1メッキ層136は第2メッキ層156と異なる金属材料で形成され、特に第2メッキ層156に比べ高い蝕刻選択比(エッチングレイト)を有する材料で形成される。このように、第1メッキ層136が第2メッキ層156に比べ高い蝕刻選択比を有することにより、第1メッキ層136蝕刻時、第2メッキ層156は殆ど蝕刻されなくなる。これによって、個別素子に分離された(即ち、チップ分離された)複数の垂直構造発光ダイオード100が得られる。
他の方法として、湿式蝕刻の代わりにブレイキングまたはレーザ切断を利用して、図9に図示された構造物から個別素子に分離された複数の垂直構造発光ダイオードを得ることも出来る。即ち、図9の構造物を得た後、素子分離領域Bにおいて第1メッキ層をブレイキングしたりレーザ光を照射したりすることにより、素子分離領域Bから第1メッキ層136を切断することが出来る。これによって図11に図示されたような個別素子に分離された複数の垂直構造発光ダイオード200が得られる。なお、前述したようにトレンチ形成後の上記発光構造物の側面に予めパッシベーション膜が形成されていれば、第1メッキ層136が上記発光構造物の側面を囲んでいても、発光構造物内素子接合の保護は保たれる。
以上説明した通り、本実施形態によると、別途のダイシング工程やスクライビング無くとも、第1メッキ層136の湿式蝕刻、ブレイキングまたはレーザ切断によって容易に個別素子に分離された発光ダイオード100,200が得られる。これによって、ダイシング工程などによる製造費用及び工程時間の増加を抑えることが可能となる。また、従来と異なり導電性基板の接合工程の代わりにメッキ工程を利用するため、基板の接合工程によるクラック発生の恐れがない。さらに、メッキにより形成された金属材料(第2メッキ層156)を個別ダイオード100,200の導電性基板として使用するため、優れた熱放出効果を得ることが出来る。
前述の実施形態においては、サファイア基板101の分離段階の前にトレンチ120を形成した。しかし、本発明はこれに限定されない。即ち、後述する他の実施形態の説明にみられるように、先にサファイア基板101を分離し、その後に素子分離用トレンチを形成することも出来る。
図13乃至図18は、本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。本実施形態では、素子分離用トレンチ120をサファイア基板101の分離段階後に形成する。
先ず、図2を参照に既に説明した通り、サファイア基板101上に発光構造物115を形成する。その後、図13に図示された通り、発光構造物115上にp側電極106を形成し、その上に第1メッキ層136’を形成する。
その後、図14に図示された通り、素子領域Aの第1メッキ層136’をオープンさせるフォトレジストパターン110を形成し、これを利用して第2メッキ層156のパターンを形成する。次に、図15に図示された通り、フォトレジストパターン110を除去し、レーザリフトオフ等を利用してサファイア基板101を除去する。
サファイア基板101を除去した後は、図16に図示された通り、素子分離領域Bから発光構造物115を除去して素子分離用トレンチ120’を形成し、n型クラッド層115a上にn側電極119を形成する。
その後、素子分離領域において第1メッキ層136’の湿式蝕刻により上記結果物を個別発光素子に分離する(図17参照)。これによって、複数の垂直構造発光ダイオード300が得られる。他の方法として、第1メッキ層136’の湿式蝕刻の代わりに、第1メッキ層136’のブレイキングまたはレーザ切断によって複数の垂直構造発光ダイオード400を得る(図18参照)。
該実施形態においても、別途のダイシング工程やスクライビング無く第1メッキ層136’をブレイキングしたり湿式蝕刻したりすることにより、チップ分離を容易に遂行することが出来る。これによって製造費用及び工程時間を低減させることが出来る。
前述の実施形態から詳しく示してはいないが、トレンチ120,120’を形成した後、露出された発光構造物115の側面上にパッシベーション膜(図示せず)を形成することも出来る。このようなパッシベーション膜は、発光構造物115を保護するだけではなく半導体層115a,115b,115cの間の所望としない短絡による漏れ電流を防ぐことが出来る。
前述の実施形態においては、成長用基板としてサファイア基板101を使用し発光構造物としてAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料を使用したが、本発明はこれに限定されない。本発明は他のIII−V族化合物半導体を使用する場合にも適用することが出来る。
例えば、本発明の他の実施形態として、サファイア基板101の代わりにGaAs基板を使用し、発光構造物115としてAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料の代わりにAlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料を使用することも出来る。また異なる実施形態として、サファイア基板101の代わりにGaAs基板を使用し、発光構造物115としてAlGa1−xAs(0≦x≦1)半導体材料を使用することも出来る。
本発明は上述の実施形態及び添付の図面によって限定されず、添付の請求範囲によって限定しようとする。また本発明は、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者には自明である。
従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 従来の垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 図4に図示された構造物に形成された第1メッキ層の被着状態を説明するための平面図であり、(a)は第1メッキ層の全面被着状態、(b)を第1メッキ層の一部オープン被着状態を示す平面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施形態による垂直構造発光ダイオードの製造方法を説明するための断面図である。
符号の説明
100、200、300、400 発光ダイオード
101 成長用基板(サファイア基板)
115a n型クラッド層
115b 活性層
115c p型クラッド層
115 発光構造物
106 p側電極
110 フォトレジストパターン
136、136’ 第1メッキ層
156 第2メッキ層
119 n側電極
120、120’ トレンチ
A 素子領域
B 素子分離領域

Claims (18)

  1. 複数の素子領域と少なくとも一つの素子分離領域を有する成長用基板上にn型クラッド層、活性層及びp型クラッド層が順次配置された発光構造物を形成する段階と、
    前記発光構造物上にp側電極を形成する階と、
    前記複数の素子領域を連結し、前記素子分離領域における前記成長用基板の上面または前記素子分離領域における前記発光構造物の上面と接触し、前記素子分離領域の少なくとも一部を露出させるオープン領域を有するように前記p側電極上に第1メッキ層を形成する段階と、
    前記素子領域の前記第1メッキ層上に、前記素子分離領域から分離された第2メッキ層のパターンを前記素子領域に形成する段階と、
    前記第2メッキ層のパターンを形成した後に、化学的リフトオフを通じて前記成長用基板を除去し、前記n型クラッド層上にn側電極を形成する段階と、
    前記第1メッキ層を形成する段階の前に、または前記成長用基板を除去した後に、前記素子分離領域の前記発光構造物にトレンチを形成して前記発光構造物を個別素子領域に分離する段階と、
    前記成長用基板の除去及び前記n型電極形成後に、前記素子分離領域で前記第1メッキ層を蝕刻するか、または切断することで、チップを分離する段階とを含むことを特徴とする垂直構造発光ダイオードの製造方法。
  2. 前記トレンチ形成後、個別素子領域に分離された前記発光構造物の側面にパッシベーション膜を形成する段階をさらに含むことを特徴とする請求項1に記載の垂直構造発光ダイオードの製造方法。
  3. 前記チップを分離する段階は、前記n側電極を形成した後、前記素子分離領域において湿式蝕刻により前記第1メッキ層を除去する段階を含むことを特徴とする請求項1または請求項2に記載の垂直構造発光ダイオードの製造方法。
  4. 前記第1メッキ層は前記第2メッキ層とは異なる金属材料で形成され、
    前記第1メッキ層の湿式蝕刻時第1メッキ層は第2メッキ層に比べ高い蝕刻選択比を有することを特徴とする請求項3に記載の垂直構造発光ダイオードの製造方法。
  5. 前記チップを分離する段階は、前記n側電極を形成した後、前記素子分離領域において前記第1メッキ層をブレイキングする段階を含むことを特徴とする請求項1または請求項2に記載の垂直構造発光ダイオードの製造方法。
  6. 前記チップを分離する段階は、前記n側電極を形成した後、前記素子分離領域において前記第1メッキ層にレーザー光を照射して前記素子分離領域から前記第1メッキ層を切断する段階を含むことを特徴とする請求項1または請求項2に記載の垂直構造発光ダイオードの製造方法。
  7. 前記第1メッキ層は、Au、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料を含むことを特徴とする請求項1、請求項2乃至請求項6の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  8. 前記第2メッキ層は、Au、Cu、Ni、Ag、Cr、W、Al、Pt、Sn、Pb、Fe、Ti、Mo及びこれらのうち2以上の合金から成るグループから一つ以上選択された金属材料を含むことを特徴とする請求項1、請求項2乃至請求項7の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  9. 前記第1メッキ層を形成する段階において、前記第1メッキ層は前記p側電極の上面を含む全面上に塗布されるよう形成されることを特徴とする請求項1、請求項2乃至請求項8の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  10. 前記第1メッキ層を形成する段階において、前記第1メッキ層は前記素子分離領域の一部をオープンさせるよう形成されることを特徴とする請求項1、請求項2乃至請求項8の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  11. 前記第1メッキ層を形成する段階は、
    前記複数の素子領域を連結するよう前記p側電極上にメッキシード層を形成する段階と、
    前記メッキシード層上に電気メッキを実施する段階と、を含むことを特徴とする請求項1、請求項2乃至請求項10の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  12. 前記メッキシード層は、無電解メッキまたは蒸着により形成されることを特徴とする請求項11に記載の垂直構造発光ダイオードの製造方法。
  13. 前記第2メッキ層のパターンを形成する段階は、
    前記素子領域の第1メッキ層をオープンさせるフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンを利用して、前記素子領域でのみ前記第1メッキ層上に選択的に電気メッキを実施する段階と、を含むことを特徴とする請求項1、請求項2乃至請求項12の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  14. 前記n型クラッド層、活性層及びp型クラッド層は、III−V族化合物半導体材料で形成されることを特徴とする請求項1、請求項2乃至請求項13の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  15. 前記n型クラッド層、活性層及びp型クラッド層は、AlGaln(1−x−y)N(0≦x≦1,0≦y≦1,0≦x+y≦1)半導体材料で形成されることを特徴とする請求項1、請求項2乃至請求項14の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  16. 前記成長用基板としてはサファイア基板を使用することを特徴とする請求項15に記載の垂直構造発光ダイオードの製造方法。
  17. 前記n型クラッド層、活性層及びp型クラッド層は、AlGaln(1−x−y)P(0≦x≦1,0≦y≦1,0≦x+y≦1)半導体材料で形成されることを特徴とする請求項1、請求項2乃至請求項14の何れか1項に記載の垂直構造発光ダイオードの製造方法。
  18. 前記n型クラッド層、活性層及びp型クラッド層は、AlGa1−xAs(0≦x≦1)半導体多材料で形成されることを特徴とする請求項1、請求項2乃至請求項13の何れか1項に記載の垂直構造発光ダイオードの製造方法。
JP2006266449A 2005-10-05 2006-09-29 垂直構造発光ダイオードの製造方法 Active JP4841378B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050093409A KR100714589B1 (ko) 2005-10-05 2005-10-05 수직구조 발광 다이오드의 제조 방법
KR10-2005-0093409 2005-10-05

Publications (2)

Publication Number Publication Date
JP2007103934A JP2007103934A (ja) 2007-04-19
JP4841378B2 true JP4841378B2 (ja) 2011-12-21

Family

ID=37960197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266449A Active JP4841378B2 (ja) 2005-10-05 2006-09-29 垂直構造発光ダイオードの製造方法

Country Status (6)

Country Link
US (1) US7473571B2 (ja)
JP (1) JP4841378B2 (ja)
KR (1) KR100714589B1 (ja)
CN (1) CN100416877C (ja)
DE (1) DE102006046449B4 (ja)
TW (1) TWI315107B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2122670A4 (en) * 2006-08-07 2013-05-15 Semi Photonics Co Ltd METHOD FOR DISCONNECTING SEMICONDUCTOR CHIPS
KR100870719B1 (ko) * 2007-06-22 2008-11-27 (주)웨이브스퀘어 수직구조를 갖는 질화갈륨계 led소자의 제조방법
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
KR20090032207A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 질화갈륨계 발광다이오드 소자
JP5074138B2 (ja) * 2007-09-27 2012-11-14 昭和電工株式会社 発光ダイオードの製造方法
KR101428066B1 (ko) * 2008-04-02 2014-08-07 엘지이노텍 주식회사 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
WO2009145483A2 (ko) * 2008-04-02 2009-12-03 Song June O 발광 소자 및 그 제조방법
JP5237765B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5237764B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
KR101014045B1 (ko) * 2009-02-18 2011-02-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8587017B2 (en) 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR101482050B1 (ko) * 2010-02-04 2015-01-13 에피스타 코포레이션 발광다이오드 어레이
WO2011111937A2 (ko) * 2010-03-09 2011-09-15 신왕균 투명 엘이디 웨이퍼 모듈 및 그 제조방법
KR101125334B1 (ko) * 2010-04-09 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100996446B1 (ko) * 2010-05-24 2010-11-25 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP5531794B2 (ja) * 2010-06-09 2014-06-25 日亜化学工業株式会社 半導体発光素子の製造方法
DE102010045390A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
CN102447033B (zh) * 2011-12-29 2014-10-15 四川鋈新能源科技有限公司 一种高光效、低光衰以及高封装良率led芯片
CN103367552B (zh) * 2012-03-27 2016-03-30 比亚迪股份有限公司 一种半导体发光器件的制作方法
TWI528578B (zh) * 2012-03-28 2016-04-01 鴻海精密工業股份有限公司 發光二極體製造方法
JP6017834B2 (ja) * 2012-05-16 2016-11-02 Dowaエレクトロニクス株式会社 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
TWI546844B (zh) * 2012-10-09 2016-08-21 晶元光電股份有限公司 半導體發光元件及其製作方法
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
KR101969308B1 (ko) * 2012-10-26 2019-04-17 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
CN103811593B (zh) 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
JP6111818B2 (ja) * 2013-04-24 2017-04-12 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP2015195244A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
DE102015111721A1 (de) * 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
KR102424975B1 (ko) * 2015-08-31 2022-07-26 삼성디스플레이 주식회사 발광 다이오드 구조체 및 디스플레이 장치
CN105470354B (zh) * 2015-12-11 2019-01-08 佛山市国星半导体技术有限公司 Led芯片及其制作方法
CN105355731B (zh) * 2015-12-11 2019-01-08 佛山市国星半导体技术有限公司 Led芯片及其制作方法
CN111326948B (zh) * 2018-12-15 2023-04-07 深圳市中光工业技术研究院 激光器芯片的制备方法
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
CN112993112B (zh) * 2021-02-02 2022-08-12 华灿光电(苏州)有限公司 发光二极管芯片制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012917A (ja) 1996-06-25 1998-01-16 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP3229229B2 (ja) * 1996-12-24 2001-11-19 東芝電子エンジニアリング株式会社 半導体チップとその製造方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
DE10014667C1 (de) * 2000-03-24 2001-10-18 Envitec Wismar Gmbh Verfahren zur Herstellung von Gasdiffusionsmembranen durch partielle Laserverdampfung
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
CN1331243C (zh) * 2002-05-14 2007-08-08 张修恒 Led封装基座及插脚的构造及制造方法
JP3896044B2 (ja) * 2002-07-11 2007-03-22 シャープ株式会社 窒化物系半導体発光素子の製造方法およびその製品
CN100595937C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及发光装置
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
JP4295669B2 (ja) 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
US7244628B2 (en) 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
FR2857893B1 (fr) 2003-07-24 2006-09-22 Roulements Soc Nouvelle Procede de realisation d'une collerette de retention a transition progressive
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
KR20070013273A (ko) * 2004-03-15 2007-01-30 팅기 테크놀러지스 프라이빗 리미티드 반도체 장치의 제조
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法

Also Published As

Publication number Publication date
TW200717884A (en) 2007-05-01
US20070077673A1 (en) 2007-04-05
TWI315107B (en) 2009-09-21
US7473571B2 (en) 2009-01-06
DE102006046449A1 (de) 2007-05-24
KR100714589B1 (ko) 2007-05-07
JP2007103934A (ja) 2007-04-19
CN1945866A (zh) 2007-04-11
CN100416877C (zh) 2008-09-03
DE102006046449B4 (de) 2010-11-11
KR20070038272A (ko) 2007-04-10

Similar Documents

Publication Publication Date Title
JP4841378B2 (ja) 垂直構造発光ダイオードの製造方法
JP4758857B2 (ja) 垂直構造発光ダイオードの製造方法
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US7776637B2 (en) Method of manufacturing light emitting diodes
KR100495215B1 (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US20080210969A1 (en) Fabrication of Semiconductor Devices for Light Emission
US7553682B2 (en) Method of manufacturing vertical nitride light emitting device
JP2000091636A (ja) 半導体発光素子の製法
JP5658604B2 (ja) 半導体発光素子の製造方法
JP2008042143A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
JP6068165B2 (ja) 半導体光学装置、および半導体光学装置の製造方法
KR100691186B1 (ko) 수직구조 발광 다이오드의 제조 방법
EP3143648A1 (en) Method of forming a light-emitting device
JP2007158131A (ja) Iii族窒化物系化合物半導体光素子
CN110061111B (zh) 发光元件及其制造方法
US20210375980A1 (en) Light emitting device and display apparatus having the same
US9490388B2 (en) Semiconductor light emitting element fabrication method
KR20070018235A (ko) 발광다이오드 및 그 제조 방법
TW202013766A (zh) 半導體元件以及其相關之製造方法
JP5947069B2 (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101021

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101029

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111004

R150 Certificate of patent or registration of utility model

Ref document number: 4841378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250