JP5947069B2

JP5947069B2 - 半導体素子及びその製造方法

Info

Publication number: JP5947069B2
Application number: JP2012063325A
Authority: JP
Inventors: 紀子二瓶; 吉鎬梁
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 2012-03-21
Filing date: 2012-03-21
Publication date: 2016-07-06
Anticipated expiration: 2032-03-21
Also published as: JP2013197336A

Description

本発明は、半導体素子、特に、発光ダイオード（ＬＥＤ：Light Emitting Diode）及びその製造方法に関する。

ＬＥＤ素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。特許文献１に記載されているようなＬＥＤ素子は、ＧａＡｓ基板またはサファイヤ基板等の成長基板上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等を用いてＡｌＧａＩｎＰまたはＧａＮ等の半導体層をエピタキシャル成長させ、成長基板上に成長した半導体層を、光反射性材料を介して導電性の支持基板に貼り合わせた後、成長基板を除去して製造されている。

特開２０１１−１００９７４号公報

このような半導体素子においては、導電性の支持基板の表面に、支持基板と半導体層との貼り合わせに用いられるＡｕ等の共晶用金属が成膜されている。また、半導体素子のリーク等を防止するために、半導体層の側面から共晶用金属及び導電性基板の表面にかけてＳｉＯ₂等の保護膜が形成されている。このような半導体素子のダイシング工程における切断においては、支持基板表面の共晶用金属が切断時のダイシングの刃に巻き込まれ、共晶用金属が素子分割端面においてめくれてしまう不良や、ダイシングの刃によって支持基板自体が割れたり欠けたりする不良が発生していた。また、ダイシングの刃による振動により、保護膜の剥がれや割れが生じてリーク等の不良が発生していた。

本発明は、上述の点に鑑みてなされたものであり、導電性支持基板を使用するＬＥＤ素子等の半導体素子において、素子のダイシングにおける切断線上に共晶接合層及び保護膜を設けず、切断端面における共晶接合層及び保護層のめくれや欠けを防止する。さらに、保護膜の端部から導電性支持基板の切断部を含む領域を覆うように延性の少ない金属層を配することにより、ダイシングにおける支持基板の割れや欠け、及び保護膜の剥がれを防止し、信頼性に優れた半導体素子及びその製造方法を提供することを目的とする。

本発明の半導体素子の製造方法は、第１の基板上に、半導体層を含む素子構造層を形成するステップと、第１の基板に至る溝を素子構造層に形成し、素子構造層を複数の素子部に分離するステップと、複数の素子部の各々の上に金属からなる第１の接合層を形成するステップと、第２の基板上の複数の素子部の第１の接合層に対応する位置に、第１の接合層との共晶を形成する金属からなる第２の接合層を形成するステップと、第１の接合層と第２の接合層との各々を加熱圧着して共晶接合を行うステップと、第１の基板を素子構造層から除去するステップと、素子部の側面と、第１の接合層と、第２の接合層の少なくとも一部と、を覆うように絶縁性材料からなる保護層を形成するステップと、第２の基板における前記第２の接合層及び前記保護層が形成されていない露出面から保護層の端部上に至る領域を覆うように第２の接合層の材料よりも延性の低い金属からなる低延性層を含むカバー金属層を形成するステップと、カバー金属層によって第２の基板が覆われた領域を切断してダイシングを行うステップと、を含むことを特徴とする。

また、本発明の半導体素子は、基板上に形成された第１の接合層と、第１の接合層上に配され、第１の接合層との共晶を形成して第１の接合層と結合している第２の接合層と、第２の接合層上に形成された素子構造層と、素子構造層の側面と、第１の接合層と、第２の接合層の少なくとも一部とを覆う絶縁性材料からなる保護層と、第２の基板の端部から保護層の端部上に至る領域を覆い、第１の接合層の材料よりも延性の低い金属からなる低延性層を含むカバー金属層と、を有することを特徴とする。

本発明の半導体素子及びその製造方法によれば、素子のダイシングにおける素子部材の破壊または剥離の故の半導体素子の不良を防止することが可能であり、半導体素子の歩留まり及び信頼性を向上させることが可能である。

本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。本発明の実施例１に係る製造方法の一工程を示す断面図である。図１ｈの工程の部分拡大図である。本発明の実施例１に係る発光素子の断面図である。本発明の実施例２に係る製造方法の一工程を示す断面図である。図４の工程の部分拡大図である。本発明の実施例２に係る発光素子の断面図である。本発明の変形例に係る製造方法の一工程を示す断面図である。本発明の変形例に係る発光素子の断面図である。本発明の変形例に係る製造方法の一工程の部分拡大図である

以下に、本発明の実施例１に係る発光素子の製造方法について、図１ａ−ｉ、図２及び図３を参照しつつ説明する。図１ａ−ｉは、それぞれ本発明の実施例１に係る発光素子の製造方法の各工程の断面図である。図２は、図１ｈの工程における部分拡大図である。図３は、実施例１に係る製造方法で製造される発光素子の断面図である。なお、図において、ダイシング時の切断線を破線Ｃで示している。

まず、図１ａに示すように、例えば、Ｃ面サファイヤ基板である成長基板１１を準備し、ＭＯＣＶＤを用いて、Ａｌ_xＩｎ_yＧａ_zＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなるｎ型半導体層１３Ａ、活性層１３Ｂ及びｐ型半導体層１３Ｃが積層された半導体構造層１３を結晶成長させる。

具体的には、成長基板１１をＭＯＣＶＤ装置内に配し、水素雰囲気中で、１０００℃で１０分加熱し、サーマルクリーニングを行う。次に、約５００℃で、ＴＭＧを１０．４μｍｏｌ／ｍｉｎ、ＮＨ₃を３．３ＬＭの流量で３分間供給して低温バッファ層であるＧａＮ層を形成する。次に、１０００℃まで昇温して３０秒間保持し、前記低温バッファ層を結晶化させる。次に、１０００℃に維持しつつ、ＴＭＧを４５μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭの流量で２０分間供給し、下地ＧａＮ層を約１μｍの厚さで形成する。そして、１０００℃に維持しつつ、ＴＭＧを４５μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭ、ＳｉＨ₄を２．７×１０^-9μｍｏｌ／ｍｉｎの流量で１２０分間供給し、ｎ−ＧａＮ層を約７μｍ成長させる。このようにして、ｎ型半導体層１３Ａを形成する。

次に、温度約７００℃で、ＴＭＧを３．６μｍｏｌ／ｍｉｎ、ＴＭＩを１０μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭの流量で３３秒間供給することによる層厚２．２ｎｍのＩｎＧａＮ井戸層の成長、及びＴＭＧを３．６μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭの流量で３２０秒間供給することによる層厚１５ｎｍのＧａＮ障壁層の成長を交互に５回繰り返し、ＩｎＧａＮ／ＧａＮを５周期成長させ、ｎ型半導体層１３Ａ上にＩｎＧａＮ／ＧａＮからなる多重量子井戸構造の活性層１３Ｂを形成する。

次に、温度８７０℃まで上げ、ＴＭＧを８．１μｍｏｌ／ｍｉｎ、ＴＭＡを７．５μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭ、ＣＰ₂Ｍｇを２．９×１０^-7μｍｏｌ／ｍｉｎの流量で５分間供給し、ｐ−ＡｌＧａＮクラッド層を約４０ｎｍ成長させる。そして、温度を８７０℃に維持しつつ、ＴＭＧを１８μｍｏｌ／ｍｉｎ、ＮＨ₃を４．４ＬＭ、ＣＰ₂Ｍｇを２．９×１０^-7μｍｏｌ／ｍｉｎの流量で７分間供給し、ｐ−ＧａＮ層を約１５０ｎｍ成長させる。このようにして、ｐ型半導体層１３Ｃを形成する。

次に、図１ｂに示すように、例えば、フォトリソグラフィ、真空蒸着法、スパッタ法等で半導体構造層１３の素子部となる領域の各々の上にＮｉを０．５ｎｍ、Ａｇを３００ｎｍ積層してｐ電極層１５を形成する。ｐ電極層１５は、活性層から出射した光を反射して光取り出し効率を高めるために、光反射性の高い材料で形成するのが好ましく、例えば、Ａｇ合金等で形成してもよい。

なお、ここでは、ｐ型半導体層、ｎ型半導体層、活性層等から構成された半導体構造層、及び／または半導体構造層に電極、絶縁層、反射層等のデバイス要素を付加したものの全体を素子構造層またはデバイス層と称する。

次に、図１ｃに示すように、例えば、ｐ型半導体層に１３Ｃ上に、ｐ電極層１５を覆うようにＴｉＷをスパッタ法で５００ｎｍ形成して拡散防止層を形成し、その上に共晶層としてＴｉを５０ｎｍ、Ｐｔを１００ｎｍ、Ａｕを２００ｎｍ電子ビーム蒸着法にて順次蒸着し、第１の接合層１７を形成する。第１の接合層１７は、後述する支持構造体２０との共晶接合において、支持構造体２０の第２の接合層２３と共晶を形成する層である。

次に、発光素子とする素子領域上にレジストを形成し、ドライエッチング装置にてレジストが形成されている領域以外の部分の半導体構造層１３を成長基板１１の上面に至るまでの溝を形成することで除去し、図１ｄに示すように、個々の素子部１９を形成して半導体ウェハ１０が完成する。

次に、図１ｅに示すように、支持構造体２０を形成して、半導体ウェハ１０と対向させて配置する。支持構造体２０は、導電性のＳｉ基板である支持基板２１に、例えば、フォトリソグラフィ及び電子ビーム蒸着法にてＡｕＳｎを５００ｎｍ蒸着することで第２の接合層２３を配して形成されている。第２の接合層２３は、後述する半導体ウェハ１０と支持構造体２０との共晶接合の際に、第１の接合層１７との共晶を形成する層である。

図１ｅからわかるように、第２の接合層２３は、半導体ウェハ１０に形成された素子部１９と対応する位置に配し、素子部１９の頂部の第１の接合部が形成する接合面よりも大きな接合面を有するように形成する。また、後の発光素子のダイシングの際にダイシングの刃によって切断される素子部１９間の切断線Ｃ近傍の領域には形成しない。このようにすることで、発光素子のダイシングの際に第２の接合層２３を形成するＡｕＳｎをダイシング刃と接触させず、第２の接合層２３のめくれ上がりを防止し、素子の不良を減少させることが可能である。

なお、第２の接合層２３を形成しない領域の幅Ｗは、ダイシング刃が第２の接合層２３と接触しないように３０μｍ以上とし、光吸収性の高い支持基板２１の表面による、活性層から出射した光の吸収を防止するために１００μｍ以下であるのが好ましい。

半導体ウェハ１０と支持構造体２０との接合は、図１ｆに示すように、例えば、第１の接合層１７の表面と第２の接合層２３の表面とを接触させて互いに対向する方向（矢印で示す方向）に１．５ＭＰａの圧力を印加して加圧して第１の接合層１７の表面と第２の接合層２３とを密着させつつ、３４０℃で５分加熱する共晶接合によって行われる。

共晶接合による接合の後、成長基板１１の裏面から、例えば、波長が２４８ｎｍのＫｒＦエキシマレーザ（約８００ｍＪ／ｃｍ²）を照射し、成長基板１１を除去した。

上記処理の終了後、図１ｇに示すように半導体構造層１３の上面及び側面、第１の接合層１７の側面、第２の接合層の露出している上面及び側面、及び支持基板２１上に保護層２５を形成する。なお、図１ｇ以降において、図の簡略化のためｎ型半導体層１３Ａ、活性層１３Ｂ及びｐ型半導体層１３Ｃを、半導体構造層１３としてまとめて示す。保護層２５は、例えば、スパッタ法にてＳｉＯ₂を３００ｎｍ成膜することで形成する。保護層２５は、素子のダイシング時にダイシングの刃と接触して破壊されまたは支持基板２１から剥離しないように、切断線Ｃの近傍部分には形成しない。また、保護層２５は、半導体構造層１３上の、後述するｎ電極２９を形成する領域には形成しない。なお、保護層２５の層厚は、素子の保護を良好に行うため２００ｎｍ−４００ｎｍ程度であるのが好ましい。

次に、図１ｈに示すように、支持基板２１の露出している表面及び保護層２５の端部領域を覆うように、密着層２７Ａ、低延性層２７Ｂ、反射層２７Ｃからなるカバー金属層２７を、例えば、フォトリソグラフィ、スパッタ法、または電子ビーム蒸着法等で形成する。

図２は、図１ｇの破線で囲った部分Ａの拡大図である。カバー金属層２７の形成工程においては、まず、カバー金属層２７が支持基板２１及び保護層２５から剥離しないように、低延性層２７Ｂよりも支持基板２１を形成するＳｉ及び保護層２５を形成するＳｉＯ₂と密着性の高い金属、例えば、Ｔｉからなる密着層２７Ａを、支持基板２１の露出している表面及び保護層２５の端部領域上を覆うように５０ｎｍの厚さで形成する。すなわち、密着層２７Ａは、密着層２７Ａと支持基板２１の上面とで保護層２５の端部領域を挟み込むように形成する。

次に、延性の低い金属材料、例えば、Ｗからなる低延性層２７Ｂを、密着層２７Ａ上に層厚７００ｎｍとなるように形成する。低延性層２７Ｂは、カバー金属層２７がダイシング時にダイシングの刃によって支持基板２１から剥離することで、支持基板２１に割れや欠けが生じたり、保護層２５が剥離したりして素子不良の原因とならないように、１５〜５０×１０¹⁰Ｐａ程度のヤング率を有する金属を用いる。このような金属には、Ｗの他にＲｈ、Ｐｔ、Ｎｉ等がある。

反射層２７Ｃは、半導体構造層１３内の活性層１３Ｂから出射した光を反射して光取り出し効率を高めるために、低延性層２７Ｂ上に、低延性層２７Ｂよりも高い光反射性を有する金属材料、例えば、Ａｌを層厚１２０ｎｍとなるように配することで形成する。なお、反射層２７Ｃは、光を十分に反射するために１００ｎｍ以上の層厚であるのが好ましい。

なお、密着層２７Ａ、低延性層２７Ｂ及び反射層２７Ｃは、ダイシング時にダイシングの刃によってカバー金属層２７がちぎれたり、支持基板２１から剥離してしまうことを防止するために、カバー金属層２７の全体としての延性が低延性層２７Ｂの延性に支配されるよう、低延性層２７Ｂの層厚がカバー金属層２７の全体の層厚の約７割以上となるように形成するのが好ましい。また、ダイシング時のダイシングの刃の振動によって保護層２５が支持基板２１から剥離してしまわないように、カバー金属層２７は、保護層２５の端部から支持基板２１と水平方向に１０μｍ以上の領域を覆うように形成するのが好ましい。

なお、密着層２７Ａに用いられるＴｉ及び反射層２７Ｃに用いられるＡｌは、延性の比較的高い材料であるが、上述のように、カバー金属層２７全体としての延性は、カバー金属層の厚さの７割以上を占める低延性層２７Ｂに用いられる延性の低い金属に支配されるので、密着層２７Ａ及び反射層２７Ｃのちぎれは発生しない。

また、反射層２７Ｃは、必ずしも必要ではなく、カバー金属層２７を密着層２７Ａ及び低延性層２７Ｂのみから形成することとしてもよい。その場合、低延性層２７Ｂは、反射性の高い金属、例えばＲｈで形成するのが好ましい。

次に、図１ｉに示すように、フォトリソグラフィ等により、半導体構造層１３上の保護層２５によって覆われていない部分を露出するように開口部を有するレジストマスクを形成し、ＥＢ蒸着法等を用いて、Ｔｉを１ｎｍ、Ａｌを２００ｎｍ、Ｔｉを１００ｎｍ、Ｐｔを２００ｎｍ、Ａｕを２５００ｎｍ積層し、レジストマスクを除去することにより、ｎ電極２９を形成した。

最後に、ダイシング刃を用いてカバー金属層２７及び支持基板２１を切断し、発光素子のダイシングを行い、図３に示す発光素子３０が完成する。

図３に示すように、発光素子３０は、半導体構造層１３の側面と、第１の接合層１７と、第２の接合層２３と、支持基板２１の端部近傍を除く部分とを覆う絶縁性材料からなる保護層２５を有し、保護層２５の端部領域が、支持基板２１の端部から形成されている低延性層を含むカバー金属層２７によって覆われている構造になっている。

実施例１に係る発光素子及びその製造方法によれば、素子のダイシングにおいてダイシングの刃が当たる切断線Ｃの近傍の部分に、延性が高い共晶接合のための金属材からなる第２の接合層２３及び第２の接合層と密着性の低い絶縁体からなる保護層２５が形成されない。このようにすることで、素子のダイシング時に、切断面における接合層および保護層の剥離及びめくれ上がりを防止することが可能である。さらに、実施例１に係る発光素子及びその製造方法においては、支持基板２１表面の切断線Ｃ上及び保護層２５の端部領域上を延性の小さい金属材料からなるカバー金属層２７で覆っている。このようにすることで、素子のダイシング時に、支持基板２１の切断面において支持基板が割れたり欠けたりすることを防止し、かつ保護層が支持基板２１及び第２の接合層２３から剥離してしまうことを防止することが可能である。従って、実施例１に係る発光素子の製造方法によれば、素子のダイシングにおける素子部材の破壊または剥離の故の半導体素子のリーク等の不良を防止することが可能であり、半導体素子の歩留まり及び信頼性を向上させることが可能である。

以下に、本発明の実施例２に係る発光素子の製造方法について図４、図５、及び図６を用いて説明する。図４は、実施例２に係る製造方法におけるカバー金属層２７の形成工程の断面図である。図５は、図４の破線部Ａの領域を拡大した部分拡大図である。図６は、実施例２に係る製造方法で製造された発光素子４０の断面図である。

実施例２に係る製造方法は、図４に示すように、カバー金属層２７を第２の接合層２３の上にまで形成する点において、実施例１に係る製造方法と異なる。それ以外の構成に関しては、実施例１と同様である。

実施例２に係る製造方法においては、実施例１の図１ｈに示すカバー金属層形成工程において、図４及び図５に示すように支持基板２１の露出している表面から第２の接合層２３の上面上に形成されている保護層２５にかけてカバー金属層２７を、例えば、フォトリソグラフィ、スパッタ法、または電子ビーム蒸着法等で形成する。

具体的には、まず、密着層２７Ａとして、支持基板２１を形成するＳｉ及び保護層２５を形成するＳｉＯ₂と密着性の高い金属、例えば、Ｔｉを、支持基板２１の露出している表面及び保護層２５の端部領域、さらに第２の接合層２３の上面上に形成されている保護層２５の表面を覆うように、５０ｎｍの厚さで形成する。すなわち、密着層２７Ａは、密着層２７Ａと支持基板２１の上面、並びに第２の接合層２３の側面及び上面とで保護層２５を挟み込むように形成する。

次に、低延性層２７Ｂとして、密着層２７Ａ上に、延性の低い金属材料、例えば、Ｗを層厚７００ｎｍとなるように配する。低延性層２７Ｂは、カバー金属層２７がダイシング時にダイシングの刃によって支持基板２１から剥離して、素子不良の原因とならないように、１５〜５０×１０¹⁰Ｐａ程度のヤング率を有する金属を用いる。このような金属には、Ｗの他には、Ｒｈ、Ｐｔ、Ｎｉ等がある。

次に、反射層２７Ｃとして、半導体構造層１３内の活性層１３Ｃから出射した光を反射するために、低延性層２７Ｂ上に、高い光反射性を有する金属材料、例えば、Ａｌを層厚１２０ｎｍとなるように配することで形成する。なお、反射層２７Ｃは、光を十分に反射するために１００ｎｍ以上の層厚であるのが好ましい。

その後、実施例１に係る製造方法と同様にｎ電極を形成した後、素子のダイシングを行い、図６に示す発光素子４０が完成する。

図６に示すように、発光素子４０は、半導体構造層１３の側面と、第１の接合層１７と、第２の接合層２３と、支持基板２１の端部近傍を除く部分とを覆う絶縁性材料からなる保護層２５を有し、保護層２５が、支持基板２１の端部から第２の接合層２３の上面上にまで形成されている低延性層を含むカバー金属層２７によって覆われている構造になっている。

非金属の絶縁材料からなる保護層２５は、特に、共晶金属からなる第２の接合層２３との密着性が低いので、実施例２に係る製造方法においては、保護層２５との密着性が低い第２の接合層の上面上に形成されている保護層２５表面までカバー金属層２７を形成する。すなわち保護層２５を第２の接合層２３の上面とカバー金属層２７とで挟み込むように形成する。それによって、実施例１に係る発光素子の製造方法よりも、保護層２５の剥離をさらに良好に防止し、発光素子の歩留まり及び信頼性を向上させることが可能である。

なお、実施例２においても、実施例１と同様に、反射層２７Ｃは、必ずしも必要ではなく、カバー金属層２７を密着層２７Ａ及び低延性層２７Ｂのみから形成することとしてもよい。その場合、低延性層２７Ｂは、反射性の高い金属、例えばＲｈで形成するのが好ましい。

上記実施例では、保護層２５を支持基板２１上にまで形成するとしたが、保護層２５は必ずしも支持基板２１上にまで形成する必要はない。例えば、図７に示すように、保護層形成工程及びカバー金属層形成工程において、保護層２５を第２の接合層の上面まで形成して、その端部上をカバー金属層２７で覆うこととしてもよい。そのようにして形成された発光素子５０を図８に示す。

図８に示すように、発光素子５０は、半導体構造層１３の側面と、第１の接合層１７と、第２の接合層の少なくとも一部とを覆う絶縁性材料からなる保護層２５を有し、保護層２５の端部領域が、支持基板２１の端部から形成されている低延性層を含むカバー金属層２７によって覆われている構造になっている。

なお、上記実施例では、反射層を低延性層上全体に形成するとしたが、図９のように反射層を、素子のダイシングにおける切断線Ｃの近傍を避けて形成することとしてもよい。このようにすることで、比較的延性の高い反射層がダイシング時にダイシング刃によって巻き上げられて剥離することによる不良を防止することが可能である。

また、上記実施例では、サファイヤ成長基板上に成長させるＧａＮ系の半導体層を形成する素子を例に説明したが、ＧａＡｓ成長基板上に成長させるＧａＡｌＩｎＰ系半導体層を形成することとしてもよい。

また、上記実施例では、発光素子を例に説明をしたが、本発明の製造方法は、他の電子デバイスの製造にも応用可能である。

上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び製造される発光素子等に応じて、適宜選択することができる。

１０半導体ウェハ
１１成長基板
１３半導体構造層
１５ｐ電極層
１７第１の接合層
１９素子部
２０支持構造体
２１支持基板
２３第２の接合層
２５保護層
２７カバー金属層
２７Ａ密着層
２７Ｂ低延性層
２７Ｃ反射層
２９ｎ電極
３０、４０、５０発光素子

Claims

第１の基板上に、半導体層を含む素子構造層を形成するステップと、
前記第１の基板に至る溝を前記素子構造層に形成し、前記素子構造層を複数の素子部に分離するステップと、
前記複数の素子部の各々の上に金属からなる第１の接合層を形成するステップと、
第２の基板上の前記複数の素子部の前記第１の接合層に対応する位置に、前記第１の接合層との共晶を形成する金属からなる第２の接合層を形成するステップと、
前記第１の接合層と前記第２の接合層との各々を加熱圧着して共晶接合を行うステップと、
前記第１の基板を前記素子構造層から除去するステップと、
前記素子部の側面と、前記第１の接合層と、前記第２の接合層の少なくとも一部と、を覆うように絶縁性材料からなる保護層を形成するステップと、
前記第２の基板における前記第２の接合層及び前記保護層が形成されていない露出面から前記保護層の端部上に至る領域を覆うように前記第２の接合層の材料よりも延性の低い金属からなる低延性層を含むカバー金属層を形成するステップと、
前記カバー金属層によって前記第２の基板が覆われた領域を切断してダイシングを行うステップと、
を含むことを特徴とする半導体素子の製造方法。
前記カバー金属層は、複数の金属層から構成され、前記低延性層の層厚は、前記カバー金属層全体の層厚の７割以上であることを特徴とする請求項１に記載の半導体素子の製造方法。
前記低延性層は、１５〜５０×１０¹⁰Ｐａのヤング率を有する金属から構成されていることを特徴とする請求項１または２に記載の半導体素子の製造方法。
前記低延性層は、Ｗ、Ｒｈ、Ｎｉ及びＰｔのいずれか１から形成されていることを特徴とする請求項１乃至３のいずれか１に記載の半導体素子の製造方法。
前記カバー金属層は、前記第２の接合層の上面上の前記保護層の表面を覆うように形成されていることを特徴とする請求項１乃至４のいずれか１に記載の半導体素子の製造方法。
前記カバー金属層は、前記低延性層よりも前記第２の基板及び前記保護層との密着性が高い金属からなる密着層をさらに含み、前記低延性層は、前記第２の基板の露出面及び前記保護層上に、前記密着層を介して形成されていることを特徴とする請求項１乃至５のいずれか１に記載の半導体素子の製造方法。
前記カバー金属層は、前記低延性層よりも光反射性の高い金属からなる反射層をさらに含み、前記反射層は、前記低延性層上に形成されていることを特徴とする請求項１乃至６のいずれか１に記載の半導体素子の製造方法。