JP5531794B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5531794B2
JP5531794B2 JP2010131873A JP2010131873A JP5531794B2 JP 5531794 B2 JP5531794 B2 JP 5531794B2 JP 2010131873 A JP2010131873 A JP 2010131873A JP 2010131873 A JP2010131873 A JP 2010131873A JP 5531794 B2 JP5531794 B2 JP 5531794B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor layer
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010131873A
Other languages
English (en)
Other versions
JP2011258746A (ja
Inventor
健太郎 渡辺
義一 丸月
勇也 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2010131873A priority Critical patent/JP5531794B2/ja
Priority to TW100117632A priority patent/TWI570957B/zh
Priority to US13/156,150 priority patent/US8786056B2/en
Publication of JP2011258746A publication Critical patent/JP2011258746A/ja
Priority to US14/302,285 priority patent/US9490388B2/en
Application granted granted Critical
Publication of JP5531794B2 publication Critical patent/JP5531794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、金属基板を用いた半導体発光素子の製造方法に関し、特に、窒化物半導体に金属基板を形成する半導体発光素子の製造方法に関する。
窒化物半導体素子は、高出力の短波長光を発光可能であり、青色、緑色LEDや、蛍光体と組み合わせた白色LED(Light Emitting Diode)として広く利用されている。
また、窒化物半導体素子は、HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)等の高速電子デバイスとしても近年盛んに研究されている。
窒化物半導体素子は、成長させようとする半導体と同種のGaN基板に窒化物半導体層をホモエピタキシャル成長させることで製造することができるが、GaN基板は高価である。そのため、窒化物半導体素子は、成長させようとする半導体とは異種のサファイア等の基板(成長基板)上に窒化物半導体層をヘテロエピタキシャル成長させて製造するのが一般的である。
しかしながら、サファイアは絶縁性であるために垂直型の半導体素子を形成するのは難しいという問題や、サファイアは熱伝導率が低いために大電流を流す半導体素子に向いてないという問題などがある。
これに対して、窒化物半導体層上に導電性基板を形成させた窒化物半導体素子が知られている(特許文献1参照)。特許文献1に記載の窒化物半導体素子は、複数の素子を一度に製造するウェハ工程において、サファイア基板上にヘテロエピタキシャル成長させた窒化物半導体層の上に、異種基板である導電性基板が積層され、サファイア基板が剥離されることで、窒化物半導体層が導電性基板に移され、ダイシングにより個片化される。
また、金属板に代えてメッキ層を基板として利用するものとして、窒化物半導体層上に導電性で熱伝導率の高い金属基板をメッキ法により形成させた窒化物半導体素子が検討されている(例えば、特許文献2〜4参照)。
例えば、特許文献3に記載の窒化物半導体素子の製造方法は、複数の素子を製造する際に、成長基板上に溝を形成することにより、製造しようとする各素子に対応させて窒化物半導体層を予め分割し、窒化物半導体層の溝を犠牲層で充填し、p型半導体層上および犠牲層上にメッキ法によりメッキ基板を形成し、成長基板を剥離した後に犠牲層を除去し、メッキ基板を各素子に対応させて分割するものである。
特開2001−244503号公報 特開2007−142368号公報 特開2007−081312号公報 特開2007−088048号公報
しかしながら、例えば特許文献1に記載の製造方法にて、窒化物半導体層に、金属メッキで支持基板を形成してウェハ工程を行う場合、メッキ層が金属板よりも薄いため、様々な問題がある。例えば、成長基板を剥離した後で、金属メッキの応力による反り変形で、窒化物半導体層とメッキ基板とが反ってしまうと、その後の工程が困難となる。また、例えば金属メッキをダイシングすることが困難であるという問題もある。さらに、ウェハ工程での問題を避けるために、個別素子の状態で金属メッキによる支持基板を形成すると量産性が悪くなってしまう。
例えば、特許文献3に記載の技術によれば、成長基板上に溝を設けて各素子に対応させて窒化物半導体層を予め分割することで、成長基板を剥離した後の半導体層の反りの影響を軽減することが可能であるが、そのために予め設けた溝を犠牲層で充填する工程と、その後に犠牲層を除去する工程とを行うので、製造方法が複雑である。
本発明は、前記した問題に鑑みてなされたものであり、半導体層とメッキ基板との反りを低減して量産性にすぐれて簡単な半導体発光素子の製造方法を提供することを課題とする。
前記課題を解決するために、本発明に係る半導体発光素子の製造方法は、支持基板としてメッキ基板を用いて複数の素子を製造する半導体発光素子の製造方法において、成長基板上に、少なくともn型窒化物半導体層、窒化物半導体からなる活性層、p型窒化物半導体層をこの順で積層した窒化物半導体層を形成する工程と、前記窒化物半導体層の上面において各素子に対応させてp電極層を形成する工程と、前記窒化物半導体層の上面に形成されたp電極層間にp保護層を形成して前記窒化物半導体層の上面を被覆する工程と、前記p電極層およびp保護層の上にシード層を形成する工程と、前記シード層の上面において素子間の境界線上の一部に複数の絶縁層を形成する工程と、前記シード層上にメッキ層を形成する工程と、前記複数の絶縁層を除去することで、素子間の境界線上における前記メッキ層の一部に複数の隙間部を形成して、複数のメッキ基板とする工程と、前記窒化物半導体層から前記成長基板を剥離する工程と、前記成長基板を剥離することで現れた窒化物半導体層のn型窒化物半導体層側の表面から、素子間の境界線に沿って前記窒化物半導体層に複数の溝を形成する工程と、前記窒化物半導体層のn型窒化物半導体層側の表面上に各素子に対応させてn電極層を形成する工程と、前記メッキ基板を素子間の境界線に沿って切断する工程とを含み、前記複数の絶縁層は、後の工程にて形成される隣接する2つの前記メッキ基板が部分的に分離される位置に形成され、前記複数のメッキ基板とする工程において、隣接する2つの前記メッキ基板が2つの前記隙間部の間に配置された前記メッキ層の一部によって互いに部分的に接続され、前記隙間部の底部で前記シード層が露出されることを特徴とする。
かかる手順によれば、半導体発光素子の製造方法は、窒化物半導体層のp側に、素子間の境界線上におけるメッキ層の一部に隙間部を形成して、メッキ基板とするので、この状態では、各素子はメッキ基板に形成されている隙間部間で接続されることとなる。そして、このようにメッキ層からメッキ基板を形成し、さらに、窒化物半導体層から成長基板を剥離した後において、メッキ基板の隙間部によって、金属メッキの応力が緩和されるため、窒化物半導体層とメッキ基板との反りを低減することができる。また、このように窒化物半導体層とメッキ基板との反りを低減したので、成長基板剥離後に、メッキ基板上の窒化物半導体層に溝を容易に形成することができる。そして、メッキ基板を素子間の境界線に沿って切断する工程では、窒化物半導体層を切断する必要はなく、かつ、メッキ基板の隙間部が位置する部位においてはp保護層およびシード層だけを切断すればよい。そのため、メッキ基板の隙間部と隙間部との間において隣接する素子を接続している部分を容易に切断することができる。したがって、従来の反りを低減する技術のように窒化物半導体層から成長基板を剥離する前に窒化物半導体層に溝を形成して犠牲層で充填する工程や犠牲層を除去する工程を行う手間が必要ない。
また、本発明に係る半導体発光素子の製造方法は、前記シード層と前記メッキ層とが、同じ材料からなることが好ましい。これによれば、メッキ層の密着性が向上する。
また、前記メッキ基板が、Ni、Cu、Auから選択される少なくとも1つからなることが好ましい。これによれば、電解メッキ法により、絶縁層が形成されていない部位に選択的にメッキ層を容易に形成することができる。また、絶縁層は、容易に除去できるレジストとするのが好ましい。また、p電極層間に形成されるp保護層の幅が、メッキ層の一部に形成される隙間部の幅よりも広くなるようにp保護層を形成することが好ましい。
本発明によれば、ウェハ工程での反り変形が少なく、ダイシングも容易にできる、量産性の高い金属メッキ基板を持つ半導体発光素子の製造方法を提供することができる。
本発明に係る半導体発光素子の製造途中で得られる分割前の素子集合体の外観図であって、(a)は発光側から視た平面図、(b)は発光側から視た斜視図、(c)は基板側から視た斜視図をそれぞれ示している。 本発明に係る半導体発光素子の構成図であって、(a)は発光側から視た平面図、(b)は(a)のA−A線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示す説明図であって、(a)は窒化物半導体層形成工程を示す断面図、(b)はp電極層形成工程を示す平面図、(c)は(b)のB−B線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示す説明図であって、(a)はp保護層形成工程を示す平面図、(b)は(a)のB−B線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示す説明図であって、(a)はシード層形成工程を示す平面図、(b)は(a)のB−B線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示すB−B線断面矢視図であって、(a)は絶縁層形成工程、(b)はメッキ層形成工程、(c)は絶縁層除去工程、(d)は基板剥離工程をそれぞれ示している。 図6(b)のメッキ層形成工程を示す説明図であって、(a)は平面図、(b)は(a)のB−B線断面矢視図、(c)は(a)のC−C線断面矢視図、(d)は(a)のD−D線断面矢視図をそれぞれ示している。 図6(d)の基板剥離工程後の状態を示す説明図であって、(a)は平面図、(b)は(a)のB−B線断面矢視図、(c)は(a)のC−C線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示す説明図であって、(a)は上下反転後の素子区画形成工程を示す平面図、(b)は(a)のB−B線断面矢視図、(c)は(a)のC−C線断面矢視図をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の一例を示すB−B線断面矢視図であって、(a)はn電極層形成工程、(b)はn保護層形成工程をそれぞれ示している。 本発明に係る半導体発光素子の製造工程の他の例を示すB−B線断面矢視図であって、(a)は基板剥離工程後の状態、(b)は上下反転後の素子区画形成工程をそれぞれ示している。
以下、本発明に係る半導体発光素子の製造方法を実施するための形態を図面と共に詳細に説明する。本発明の実施形態に係る半導体発光素子の製造方法によって各素子に分離する前に生成した素子集合体を図1に示し、分離された半導体発光素子を図2に示す。
[半導体発光素子の構成の概要]
図2に示すように、半導体発光素子1は、メッキ基板8の表面上に、窒化物半導体層10と、p電極層4と、p保護層7と、シード層9とからなる窒化物半導体が形成されている。窒化物半導体層10は、n型窒化物半導体層11と、窒化物半導体からなる活性層12と、p型窒化物半導体層13とを備えている。ここでは、p電極層4およびp保護層7の上に、p型窒化物半導体層13、活性層12、n型窒化物半導体層11の順で積層されている。窒化物半導体層10の上面には、n電極層5が形成されている。窒化物半導体層10の上面のn電極層5以外の部分と、側面とには、窒化物半導体層10を覆うようにn保護層6が形成されている。なお、半導体発光素子の各部の詳細については後記する。
[素子集合体の構成]
図1に示す素子集合体2において、半導体発光素子1と同じ構成には、同じ符号を付している。素子集合体2は、n保護層6を形成する前の状態を表している。図1(a)では、一例として3×3の9個の素子の部分を素子集合体2として示した。なお、これらの素子の周囲にも同様に素子が並設されている。窒化物半導体層10は平面視で略矩形である。
素子集合体2の発光側(表面側)には、図1(b)に示すように、素子間の境界線に沿って縦方向と横方向の所定幅の溝35がそれぞれ形成されている。平面視では、図1(a)に示すように、縦方向の溝35の幅と、横方向の溝35の幅とは等しく、溝35と横方向の溝35とが交差する交差点には、十字形状部が形成されている。これらの溝35の中心線で切断することで各半導体発光素子1に個片化される。ダイシングストリートは、これらの溝35の幅よりも狭く溝35の中心線を通る領域である。このダイシングストリートを境界線として、半導体発光素子1に対応して形成される領域を単に素子と呼ぶ。各素子は平面視で略矩形である。
また、素子集合体2の基板側(裏面側)では、図1(c)に示すように、素子のメッキ基板8と、隣接する素子のメッキ基板8とが一部のメッキ層で繋がっている。また、素子間の境界線上の一部に隙間部40が形成されている。この隙間部40は十字の形状であって、素子集合体2の発光側に形成された縦方向の溝35と横方向の溝35とが交差する交差点における十字形状部と対向する位置にそれぞれ形成されている。隙間部40はダイシングストリートの一部をなしており、溝35に対向する隙間部40の十字の幅は、溝35の幅より狭い。つまり、溝35の幅は、隙間部40の幅よりも広く設けている。隙間部40の厚さは、メッキ基板8の厚さと等しくなるように形成されており、貫通してはいない。また、隙間部40は2×2の4個の素子の間に1つずつ形成されている。つまり、メッキ基板8において、隣接する2つの素子は、境界線上の隙間部40と隙間部40との間のメッキ層で接続している。素子集合体2は、隙間部40によって、金属メッキの応力が緩和されるため、窒化物半導体層10とメッキ基板8との反りを低減することができる。
[半導体発光素子の各部の構成]
(p電極層)
p電極層4は、通常、電極として用いることができる材料を例示することができる。例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)等の金属や、Ni−Au、Ni−Pt等の合金が挙げられる。
(n電極層)
n電極層5は、通常、電極として用いることができる材料を例示することができる。また、例えば、メッキ基板8の側からTi/Alの順で積層した2つの金属で構成されてもよい。同様に、Ti/Pt/Au、Ti/Al/Pt/Au、W/Pt/Au、V/Pt/Auのような順で積層された3つ以上の金属で構成されてもよい。
(n保護層、p保護層)
n保護層6は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。n保護層6は、例えば、Zr酸化膜(ZrO2)やSiO2からなる。
n保護層6は、例えば、スパッタリング法、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)スパッタリング法、CVD(Chemical Vapor Deposition:化学気相成長)法、ECR−CVD法、ECR−プラズマCVD法、蒸着法、EB法(Electron Beam:電子ビーム蒸着法)等の公知の方法で形成することができる。なかでも、ECRスパッタリング法、ECR−CVD法、ECR−プラズマCVD法等で形成することが好ましい。
p保護層7もn保護層6と同様である。
(メッキ基板)
メッキ基板8の材料としては、メッキが可能な金属を用いることができる。メッキ基板8の材料としては、例えばNi、Cu、Auから選択される少なくとも1つからなることが好ましい。これによれば、電解メッキ法により、絶縁層が形成されていない部位に選択的にメッキ層を容易に形成することができる。したがって、金属を材料として電解メッキ法を用いてメッキ基板8を形成する工程では、メッキ基板8の隙間部40としてメッキ層を形成させない部位に予め絶縁層を設ける。
(シード層)
シード層9の材料としては、メッキ基板8の材料に応じて、例えば、Ni、Cu、Auなどの金属や合金を用いることができる。シード層9の材料は、メッキ層の材料と同一であれば、密着性が向上するので、材料が同一であることが好ましい。シード層9は、例えば、スパッタリング法や、蒸着法等の公知の方法で形成することができる。
(窒化物半導体層)
窒化物半導体層10において、n型窒化物半導体層11およびp型窒化物半導体層13のうちの一方または双方を複数の窒化物半導体層で構成することもできる。また、活性層12も単層であっても多層であってもよい。従って、例えば、n型窒化物半導体層11およびp型窒化物半導体層13をそれぞれ、コンタクト層、クラッド層等の必要な機能に対応させた複数の層で構成することができ、用途に応じた発光特性を実現することができる。
n型窒化物半導体層11のコンタクト層としては、例えば、Siドープのn型GaN層、n型窒化物半導体層11のクラッド層としては、例えば、Siドープのn型AlGaN層が挙げられる。p型窒化物半導体層13のコンタクト層としては、例えば、Mgドープのp型GaN層、p型窒化物半導体層13のクラッド層としては、例えば、Mgドープのp型AlGaN層が挙げられる。活性層12としては、InGaN層、GaNとInGaNとの単一又は多重量子井戸層、InGaN障壁層とその層とは組成比の異なるInGaN井戸層からなる単一又は多重量子井戸層等である。また、n型窒化物半導体層11およびp型窒化物半導体層13は、アンドープの窒化物半導体層をさらに含んでいてもよい。
[半導体発光素子の製造方法]
本発明の実施形態に係る半導体発光素子の製造方法は、支持基板としてメッキ基板を用いて複数の半導体発光素子を製造する方法である。各半導体発光素子1にダイシングする前までの製造工程について図3〜図10を参照して説明する。
まず、図3(a)に示すように、例えばサファイア等の成長基板30上に、窒化物半導体層10を、例えば有機金属気相成長法(MOCVD法)により成長させる。このとき、成長基板30上に、n型窒化物半導体層11、活性層12、p型窒化物半導体層13の順に積層することで窒化物半導体層10を形成する。つまり、窒化物半導体層10の上面は、p型窒化物半導体層13であって、図2(b)の断面図とは上下が反転している。
次に、図3(b)、(c)に示すように、窒化物半導体層10の上面において各素子に対応させてp電極層4を形成する。つまり、例えば、図1(b)に示す窒化物半導体層10の下の位置にp電極層4を形成する。このときには、後の工程でn電極層5が形成される部分の下に位置する箇所や、溝35が形成される部分の下に位置する箇所には成膜せずに隙間を空けておく。ここで、溝35が形成される部分の下に位置する箇所の隙間の幅は、後の工程で形成される隙間部40の幅よりも広くなるようにする。p電極層4の成膜方法は特に限定しないが、例えば、マグネトロンスパッタ法を用いることができる。なお、図3(a)、図3(c)以降の断面図は主として図3(b)のB−B線断面図である。
次に、図4(a)、(b)に示すように、窒化物半導体層10の上面に形成されたp電極層4とp電極層4との間にp保護層7を形成して窒化物半導体層10の上面を被覆する。つまり、このときには、後の工程でn電極層5が形成される部分の下に位置する箇所にp保護層7が形成される。これにより、発光効率を高めることができる。また、同時にp保護層7は、後の工程でダイシングストリートの溝35が形成される部分の下に位置する箇所にも形成される。ダイシングストリートに当たる部分の下に位置する箇所に形成されるp保護層7の幅は、ダイシングストリートの幅よりも大きめに形成される。つまり、この箇所に形成されるp保護層7の幅は、後の工程で形成される隙間部40の幅よりも広くなるようにする。これにより、リークを防ぐことができる。p保護層7の成膜方法は特に限定しないが、例えば、ECRスパッタリング法を用いることができる。
次に、図5(a)、(b)に示すように、p電極層4およびp保護層7の上にシード層9を形成する。シード層9は、p電極層4およびp保護層7を介して窒化物半導体層10の上面全体を覆うことが好ましいが、後の工程で形成される隙間部40となる位置を覆うことができれば一部だけを覆うようにしてもよい。シード層9は、例えば、スパッタリング法で形成することができる。
次に、図6(a)に示すように、シード層9の上面において素子間の境界線上の一部に、絶縁層20を形成する。この絶縁層20は、後の工程でメッキ層の一部に隙間部40を形成するために設けるものである。絶縁層20は、後の工程で容易に除去できるように、例えば、マスク処理やパターニングに通常用いられるレジストを用いることができる。例えば、一般的なパターニングのように公知のフォトリソグラフィー技術を用いる場合は、図1(c)に示す隙間部40になる箇所を例えばフォトレジストにより覆う。つまり、この場合には、シード層9上で、素子のメッキ基板8と、隣接する素子のメッキ基板8とが一部で繋がっている部分以外をフォトレジストにより覆う。このようにすることで、図6(a)に断面で示すように、p保護層7のうち、ダイシングストリートに当たる部分の下に形成されたp保護層7の上に、シード層9を介して絶縁層20が形成される。なお、後の工程でn電極層5に当たる部分の下に形成されたp保護層7上には絶縁層20を形成しない。
次に、図6(b)に示すように、シード層9上にメッキ層を形成する。メッキ法を用いる場合、電解メッキ、無電解メッキいずれの方法でも用いることができる。例えばNiメッキを電解メッキ法で形成することで、シード層9上の絶縁層20に覆われた部分以外にNiメッキによるメッキ基板8が形成される。
ここで、メッキ基板8の形状について図7を参照して説明する。
絶縁層20に覆われた部分以外に形成されたメッキ基板8の上面図を図7(a)に示す。図7(a)のB−B線断面を図7(b)に示す。また、図7(a)のC−C線断面を図7(c)に示し、図7(a)のD−D線断面を図7(d)に示す。
図7(b)に示すB−B線断面と、図7(d)に示すD−D線断面では、メッキ層において、隣接する素子間に絶縁層20が形成されている。これに対して、図7(c)に示すように、C−C線断面では、メッキ層において、隣接する素子間でメッキ基板8が連続的に形成されている。なお、図7(d)に示すように、D−D線断面では、p保護層7は絶縁層20の下にだけ形成されており、図7(b)に示すように、B−B線断面では、p保護層7は絶縁層20の下と、後の工程でn電極層5に当たる部分の下に形成されている。
メッキ層の形成後、図6(c)に示すように、絶縁層20を除去することで、素子間の境界線上におけるメッキ層の一部に隙間部40を形成して、メッキ基板8とする。
次に、図6(d)に示すように、成長基板30上に窒化物半導体層10が形成されている側とは反対側の面から、窒化物半導体層10に向けて符号100の矢印で示すように、特定波長のレーザを照射する。これにより、窒化物半導体層10から成長基板30を剥離する。ここで、本工程では、サファイアからなる成長基板30を透過しn型窒化物半導体層11で吸収されるレーザ光を用いることができる。すなわち、レーザ光を、例えば、600mJ/cm2程度の所定の強さで成長基板30側から照射すると、成長基板30とn型窒化物半導体層11(図2(b)参照)との境界近傍に位置するn型窒化物半導体層11において吸収されてその境界近傍で発熱しその熱によって分離することができる。例えば、n型窒化物半導体層11がGaNである場合、そのGaNは365nm以下の波長の光を吸収するので、例えば、KrFエキシマレーザ光(248nm)を用いることができる。
ここで、メッキ基板8の形状について図8を参照して説明する。
窒化物半導体層10から成長基板30を剥離した後のメッキ基板8の上面図を図8(a)に示す。図8(a)のB−B線断面を図8(b)に示し、図8(a)のC−C線断面を図8(c)に示す。
図8(a)に示すように、上から見た場合、隙間部40には、シード層9が見えるが、他の部分には、メッキ基板8が見える。
図8(b)に示すように、B−B線断面では、メッキ基板8において、隣接する素子間に隙間部40が形成されている。これに対して、図8(c)に示すように、C−C線断面では、メッキ基板8において、隣接する素子間でメッキ基板8が連続的に形成されている。図8(c)に示すように、隣接する素子間でメッキ基板8が連結している部分により全素子が連結されているので、図8(b)に示す隙間部40があったとしてもウェハ形状を保つことができる。
次の工程について図9を参照して説明する。メッキ基板8を上下反転して、成長基板30を剥離することで現れた窒化物半導体層10のn型窒化物半導体層11(図2(b)参照)側の表面から、素子間の境界線に沿って窒化物半導体層10にエッチングを施して溝35を形成し、予め定められた素子サイズになるように素子分離を行う。溝35を形成した後の上面図を図9(a)に示す。図9(a)のB−B線断面を図9(b)に示し、図9(a)のC−C線断面を図9(c)に示す。ここでは、窒化物半導体層10の上面において、p電極層4が位置する部分の上に当たる箇所を覆うようにマスク45を形成し、このマスク45を用いて溝35を形成する。このとき、溝35の幅は、隙間部40の幅よりも広くなる。ここで、マスク45の材料は例えばSiO2を用いることができる。そして、溝35の形成後にマスク45を除去する。なお、図9(b)および図9(c)では、溝35を形成した後の状態を示しているので、マスク45を仮想線で示した。
次に、図10(a)に示すように、窒化物半導体層10のn型窒化物半導体層11側の表面(上面)上に各素子に対応させてn電極層5を形成する。このとき、n電極層5が形成される部分の下に位置する箇所に、窒化物半導体層10を挟んでp保護層7が配置されている。これにより、図1に示す素子集合体2を得ることができる。
次に、図10(b)に示すように、窒化物半導体層10の上面においてn電極層5が形成されていない部分の上面全体と、窒化物半導体層10の側面とに、絶縁部材からなるn保護層6を形成する。これによれば、窒化物半導体層10の側面にn保護層6が形成されているので、p電極層4と、活性層12またはn型窒化物半導体層11との短絡や、p型窒化物半導体層13とn型窒化物半導体層11との間の短絡を防止することができる。なお、n保護層6は、n電極層5の側面およびn電極層5の上面の縁部に形成してもよい。
さらに、上下反転を元に戻してから、メッキ基板を素子間の境界線に沿ったダイシングストリートで切断する。これにより、図2に示す半導体発光素子1を得ることができる。ここで、切断方法としては、例えばダイシングソーを用いて切断する。なお、ダイシングソーに限らず、レーザやウォータージェットにより切断してもよい。
本実施形態の半導体発光素子の製造方法によれば、ウェハ工程にて、半導体発光素子1に対応した複数の素子が集合した素子集合体2を作製し、この素子集合体2において素子間の境界線上におけるメッキ層の一部に隙間部40を形成してメッキ基板8とする。これによって、窒化物半導体層10から成長基板30を剥離した後において、隙間部40によって、金属メッキの応力が緩和されるため、窒化物半導体層10とメッキ基板8との反りを低減する効果を奏する。また、メッキ基板8を素子間の境界線に沿って切断する工程では、隙間部40が位置する部位においてはp保護層7およびシード層9だけを切断すればよく、メッキ基板8の隙間部40と隙間部40との間において隣接する素子を接続している部分を容易に切断することができる。そのため、ウェハ工程での反り変形が少なく、ダイシングも容易にできる、量産性の高い金属メッキ基板を持つ半導体発光素子を製造することができる。
以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、窒化物半導体層10から成長基板30を剥離した後に、隙間部40のB−B線断面が、図8(b)に示す状態になるものとして説明したが、本発明はこれに限定されるものではない。窒化物半導体層10、p保護層7およびシード層9は、厚みや材質によっては、窒化物半導体層10から成長基板30を剥離した後に、図11(a)に示すように、隙間部40のB−B線断面において、窒化物半導体層10やメッキ基板8などの応力により、例えば、窒化物半導体層10、p保護層7、シード層9が割れて、隙間部40に連通する亀裂50が生じる場合もある。ただし、この場合であっても、メッキ基板8において隙間部40以外の部分は、図8(c)に示すC−C線断面のように、窒化物半導体層10、p保護層7、シード層9は割れていない。つまり、メッキ基板8の各素子間の連結部分により全素子が連結されているので、ウェハ形状を保つことができる。
また、図11(a)に示すように、隙間部40のB−B線断面において、亀裂50が生じた場合に、上下反転して、窒化物半導体層10に溝を形成する工程を続けて行うと、隙間部40のB−B線断面は、図11(b)に示す状態となる。この場合、窒化物半導体層10には、成長基板30の剥離後に亀裂50があったとしても、図9(b)に示す溝35の幅を隙間部40の幅よりも大きく設けるよう設計しているため、図11(b)に示す溝60と、図9(b)に示す溝35とは同じ幅になる。つまり、亀裂50が、半導体発光素子1の形状(特に、窒化物半導体層10の形状)に影響を与えることは無い。また、図1(c)に示す隙間部40が、窒化物半導体層10、p保護層7、シード層9まで貫通することとなる。この貫通した隙間部40も、金属メッキの応力を緩和することができるので、窒化物半導体層10とメッキ基板8との反りを低減することができる。
また、本実施形態では、成長基板30上に直に窒化物半導体層10を形成することとしたが、成長基板30上に、例えば、GaNが低温で成長されたGaNバッファ層を形成し、その上に、n型窒化物半導体層11、活性層12、p型窒化物半導体層13を成長させるようにしてもよい。このようにすると、より結晶性のよい窒化物半導体層10を形成することができる。
1 半導体発光素子
2 素子集合体
4 p電極層
5 n電極層
6 n保護層
7 p保護層
8 メッキ基板
9 シード層
10 窒化物半導体層
11 n型窒化物半導体層
12 活性層
13 p型窒化物半導体層
20 絶縁層
30 成長基板
35,60 溝
40 隙間部

Claims (5)

  1. 支持基板としてメッキ基板を用いて複数の素子を製造する半導体発光素子の製造方法において、
    成長基板上に、少なくともn型窒化物半導体層、窒化物半導体からなる活性層、p型窒化物半導体層をこの順で積層した窒化物半導体層を形成する工程と、
    前記窒化物半導体層の上面において各素子に対応させてp電極層を形成する工程と、
    前記窒化物半導体層の上面に形成されたp電極層間にp保護層を形成して前記窒化物半導体層の上面を被覆する工程と、
    前記p電極層およびp保護層の上にシード層を形成する工程と、
    前記シード層の上面において素子間の境界線上の一部に複数の絶縁層を形成する工程と、
    前記シード層上にメッキ層を形成する工程と、
    前記複数の絶縁層を除去することで、素子間の境界線上における前記メッキ層の一部に複数の隙間部を形成して、複数のメッキ基板とする工程と、
    前記窒化物半導体層から前記成長基板を剥離する工程と、
    前記成長基板を剥離することで現れた窒化物半導体層のn型窒化物半導体層側の表面から、素子間の境界線に沿って前記窒化物半導体層に複数の溝を形成する工程と、
    前記窒化物半導体層のn型窒化物半導体層側の表面上に各素子に対応させてn電極層を形成する工程と、
    前記メッキ基板を素子間の境界線に沿って切断する工程とを含み、
    前記複数の絶縁層は、後の工程にて形成される隣接する2つの前記メッキ基板が部分的に分離される位置に形成され、
    前記複数のメッキ基板とする工程において、隣接する2つの前記メッキ基板が2つの前記隙間部の間に配置された前記メッキ層の一部によって互いに部分的に接続され、前記隙間部の底部で前記シード層が露出されることを特徴とする半導体発光素子の製造方法。
  2. 前記シード層と前記メッキ層とは、同じ材料からなることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記メッキ基板は、Ni、Cu、Auから選択される少なくとも1つからなることを特徴とする請求項1または請求項2に記載の半導体発光素子の製造方法。
  4. 前記絶縁層は、レジストであることを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体発光素子の製造方法。
  5. 前記p電極層間に形成される前記p保護層の幅が、前記メッキ層の一部に形成される前記隙間部の幅よりも広くなるように前記p保護層を形成することを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体発光素子の製造方法。
JP2010131873A 2010-06-09 2010-06-09 半導体発光素子の製造方法 Active JP5531794B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010131873A JP5531794B2 (ja) 2010-06-09 2010-06-09 半導体発光素子の製造方法
TW100117632A TWI570957B (zh) 2010-06-09 2011-05-19 半導體發光元件之製造方法
US13/156,150 US8786056B2 (en) 2010-06-09 2011-06-08 Semiconductor light emitting elements comprising a plating substrate with a projecting tab, or comprising an exposed seed layer
US14/302,285 US9490388B2 (en) 2010-06-09 2014-06-11 Semiconductor light emitting element fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010131873A JP5531794B2 (ja) 2010-06-09 2010-06-09 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011258746A JP2011258746A (ja) 2011-12-22
JP5531794B2 true JP5531794B2 (ja) 2014-06-25

Family

ID=45095497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010131873A Active JP5531794B2 (ja) 2010-06-09 2010-06-09 半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US8786056B2 (ja)
JP (1) JP5531794B2 (ja)
TW (1) TWI570957B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880880B2 (ja) * 2013-03-29 2016-03-09 ウシオ電機株式会社 窒化物発光素子
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2007081312A (ja) 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子の製造方法
US7939351B2 (en) 2005-09-16 2011-05-10 Showa Denko K.K. Production method for nitride semiconductor light emitting device
US7939845B2 (en) 2005-09-20 2011-05-10 Showa Denko K.K. Nitride semiconductor light-emitting device and production method thereof
JP5047482B2 (ja) * 2005-09-20 2012-10-10 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100640496B1 (ko) 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
US7829440B2 (en) * 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
US7888236B2 (en) * 2007-05-14 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
JP5278317B2 (ja) 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
KR101346538B1 (ko) * 2007-09-26 2013-12-31 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 그것을 이용한 발광장치
JP5074138B2 (ja) * 2007-09-27 2012-11-14 昭和電工株式会社 発光ダイオードの製造方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
US20140295598A1 (en) 2014-10-02
US9490388B2 (en) 2016-11-08
TW201205873A (en) 2012-02-01
US20110303894A1 (en) 2011-12-15
JP2011258746A (ja) 2011-12-22
US8786056B2 (en) 2014-07-22
TWI570957B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
JP4841378B2 (ja) 垂直構造発光ダイオードの製造方法
KR100691363B1 (ko) 수직구조 발광 다이오드의 제조 방법
US7872276B2 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
TW201427075A (zh) 具有優異電流分佈效果之發光裝置及其製造方法
JP5423390B2 (ja) Iii族窒化物系化合物半導体素子及びその製造方法
JP5658604B2 (ja) 半導体発光素子の製造方法
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
JP5306904B2 (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP4857883B2 (ja) 窒化物半導体発光素子
KR100691186B1 (ko) 수직구조 발광 다이오드의 제조 방법
JP5531794B2 (ja) 半導体発光素子の製造方法
CN110061111B (zh) 发光元件及其制造方法
JP5934720B2 (ja) Iii族窒化物半導体素子およびその製造方法
US20130092955A1 (en) Light emitting diode and fabricating method thereof
JP2008004729A (ja) 半導体発光素子
TW202013766A (zh) 半導體元件以及其相關之製造方法
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법
KR20160057100A (ko) 외곽 영역에 전도성 산화막이 구비된 발광소자
JP5936696B2 (ja) Iii族窒化物半導体素子およびその製造方法
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5531794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250