JP6017834B2 - 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 - Google Patents

半導体素子の製造方法ならびに半導体素子集合体および半導体素子 Download PDF

Info

Publication number
JP6017834B2
JP6017834B2 JP2012112680A JP2012112680A JP6017834B2 JP 6017834 B2 JP6017834 B2 JP 6017834B2 JP 2012112680 A JP2012112680 A JP 2012112680A JP 2012112680 A JP2012112680 A JP 2012112680A JP 6017834 B2 JP6017834 B2 JP 6017834B2
Authority
JP
Japan
Prior art keywords
layer
metal
plating
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012112680A
Other languages
English (en)
Other versions
JP2013239638A (ja
Inventor
鳥羽　隆一
隆一 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2012112680A priority Critical patent/JP6017834B2/ja
Priority to US13/895,472 priority patent/US8921227B2/en
Publication of JP2013239638A publication Critical patent/JP2013239638A/ja
Application granted granted Critical
Publication of JP6017834B2 publication Critical patent/JP6017834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Description

本発明は、半導体素子集合体、半導体素子およびこれらの製造方法に関し、特に、ケミカルリフトオフ法による半導体素子集合体の製造方法に関する。
半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などがある。ＬＥＤには、例えば、III族元素とＶ族元素との化合物からなるIII−Ｖ族半導体が用いられる。
III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素としてＮを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れないため、発光ダイオードは従来、サファイア基板上に順に成長させたｎ型のIII族窒化物半導体層、活性層（発光層）およびｐ型のIII族窒化物半導体層からなる半導体積層体の一部を除去してｎ型のIII族窒化物半導体層を露出させ、この露出させたｎ型のIII族窒化物半導体層およびｐ型のIII族窒化物半導体層の上にｎ型電極およびｐ型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
これに対し、近年、サファイア基板上にIII族元素（例えばＡｌ，Ｇａなど）以外の特定の元素からなるバッファ層を形成後、発光層を含む半導体積層体を形成し、この半導体積層体を導電性のサポート体で支持した後、バッファ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離（リフトオフ）し、これらサポート体と半導体積層体を一対の電極で挟むことで、縦型構造のＬＥＤチップを得る技術が研究されている。なお、ここで言うバッファ層は、半導体積層体のエピタキシャル成長のためのバッファ層であるとともに、サファイア基板から半導体積層体を剥離するためのリフトオフ層の役割も兼ねるものである。
このような構造のIII族窒化物半導体ＬＥＤチップを作製するには、リフトオフ層を特定のエッチング液でエッチングすることでサファイア基板からエピタキシャル層を剥離するケミカルリフトオフ法が用いられる。なお、エピタキシャル層から成長用基板をリフトオフするという表現でも良い。
リフトオフ層としてＣｒＮを用いる方法が報告されている（特許文献１）。特許文献１には、サファイア基板上に、ＣｒＮからなるリフトオフ層を介してIII族窒化物からなる複数個の発光構造部を形成する工程と、これら発光構造部を一体支持する導電性サポート体をＣｕメッキ法により形成する工程と、導電性サポート体に設けた貫通孔を介してエッチング液を供給して、リフトオフ層を除去することで、成長用基板を半導体構造部から剥離する工程と、半導体構造部間で導電性サポート体を切断してＬＥＤチップを得る個片化工程と、を有するIII族窒化物半導体縦型構造ＬＥＤチップの製造方法が記載されている。
一方、ＣｒＮ以外の材料でリフトオフ層を構成する技術も開発されつつある。例えば、特許文献２には、ＺｒまたはＨｆからなる単一金属層をリフトオフ層とする技術が、特許文献３にはスカンジウム窒化物（ＳｃＮ）膜をリフトオフ層とする技術が、それぞれ記載されている。ＣｒＮ以外の材料をリフトオフ層とする理由は、青色よりも短波長領域（例えば波長が４００ｎｍ以下）を発光するＬＥＤチップを得るためである。すなわち、発生させる光の波長を短波長化するほど、窒化物半導体素子のＡｌｘＧａ１−ｘＮ層のＡｌ組成ｘを大きくする必要がある。概ねＡｌ組成が３０原子％を超えるＡｌＧａＮの成長温度は、ＣｒＮの融点である１０５０℃程度を超える。このため、ＣｒＮ層上にこのような高Ａｌ組成のＡｌＧａＮを成長させると、高温度環境下でＣｒＮが溶融する結果、サファイア基板上にＣｒＮが偏在し、サファイア基板に直接ＡｌＧａＮが成長する箇所がでてくる。そのため、ケミカルリフトオフが困難となる。一方、特許文献２，３に記載の材料をリフトオフ層とすれば、その上に成長温度が高い高Ａｌ組成のＡｌＧａＮを成長させても、リフトオフ層が溶融しないため、このリフトオフ層を除去することで、短波長を発光するＬＥＤチップを得ることができる。
国際公開第２０１１／０５５４６２号 特開２０１０−１７１４２０号公報 特開２０１０−２５１７３６号公報
ＣｒＮからなるリフトオフ層の場合、例えば硝酸第二セリウムアンモン溶液、
フェリシアンカリウム系の溶液など、ＣｒＮのみをエッチング可能な選択エッチング液がある。しかしながら、ＣｒＮ以外の材料、例えば特許文献２，３に記載されたＺｒ、Ｈｆ、またはＳｃＮからなるリフトオフ層の場合、フッ酸系エッチング液、あるいは塩酸、硝酸、有機酸などの酸性エッチング液を用いてリフトオフ層を除去していた。ここで、III族窒化物層はこれらのエッチング液に対する耐性があるものの、例えば、導電性サポート体をメッキ法によりＣｕで形成した場合、これらのエッチング液は、リフトオフ層のみならず、Ｃｕからなる導電性サポート体をも溶解する。Ｃｕのように導電性が高く比較的安価な金属材料は耐酸性も低いからである。そのため、適切なＬＥＤチップを得ることができないという問題があった。
また、このとき導電性サポート体をメッキ法によりＡｕや白金族の金属で形成すれば、上記の酸性エッチング液に対して溶解することもなく、リフトオフ層のみを除去してＬＥＤチップを得ることができる。しかし、導電性サポート体をＡｕや白金族の金属のみで構成する場合、材料費が高価になり好ましくない。
このような問題は、III族窒化物半導体縦型構造ＬＥＤチップにかかわらず、あらゆるケミカルリフトオフ法を使用して作製する半導体素子の量産化においても、リフトオフ層の材料選択の自由度を確保するという観点から解決すべき重要な課題である。
そこで本発明は、上記課題に鑑み、適切な選択エッチング液がない材料をリフトオフ層とした場合でも、当該リフトオフ層のエッチング液に侵食されることのない導電性サポート体を有する半導体素子集合体および半導体素子を、コストを抑えたまま製造する方法を提供することを目的とする。また、本発明は、このようにして製造した半導体素子集合体および半導体素子を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）成長用基板の上にリフトオフ層および半導体層をこの順に形成する工程と、
該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が底部で露出する溝を形成することで、互いに独立した複数個の半導体構造部を形成する工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体をメッキ法により形成するメッキ工程と、
所定のエッチング液で前記リフトオフ層を除去することで、前記成長用基板を前記複数個の半導体構造部から剥離するケミカルリフトオフ工程と、
を有し、
前記メッキ工程は、前記導電性サポート体が、前記エッチング液に溶解する第１の金属を前記エッチング液に溶解しない第２の金属で包含し、かつ、該第２の金属の中に前記溝に連通する貫通孔を形成するように行われ、
前記ケミカルリフトオフ工程では、前記貫通孔を介して前記エッチング液を前記溝に供給することにより半導体素子集合体を得、
前記半導体素子集合体の前記半導体構造部間の前記第２の金属を切断することにより、各々が前記第２の金属で前記第１の金属を包含した切断後の導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する工程を有することを特徴とする半導体素子の製造方法。
（２）前記メッキ工程は、
前記半導体構造部上に前記第２の金属による第１メッキ層を形成する工程と、
前記第１メッキ層上の一部分に前記第１の金属による第２メッキ層を形成する工程と、
該第２メッキ層および該第２メッキ層の形成されていない前記第１メッキ層の上に、前記第２の金属による第３メッキ層を形成する工程と、
を有する上記（１）に記載の半導体素子集合体の製造方法。
（３）前記第２メッキ層は、複数の前記半導体構造部のそれぞれの上方に島状に形成する上記（２）に記載の半導体素子集合体の製造方法。
（４）前記第１メッキ層および前記第３メッキ層が同じ種類の金属からなる上記（２）または（３）に記載の半導体素子集合体の製造方法。
（５）前記メッキ工程は、前記貫通孔を形成する部位にレジストを埋めた状態で行う上記（１）〜（４）のいずれか１項に記載の半導体素子集合体の製造方法。
（６）前記第１の金属が、ＣｕまたはＮｉである上記（１）〜（５）のいずれか１項に記載の半導体素子集合体の製造方法。
（７）前記第２の金属が、Ａｕまたは白金族の金属である上記（１）〜（６）のいずれか１項に記載の半導体素子集合体の製造方法。
（８）導電性サポート体と、該導電性サポート体上に一体支持され、互いに独立した複数個の半導体構造部と、を有し、
前記導電性サポート体が、ＣｕまたはＮｉからなる第１の金属と、該第１の金属を包含するＡｕまたは白金族の金属からなる第２の金属とを有し、かつ、前記第２の金属の中の前記半導体構造部を支持しない位置に貫通孔を有することを特徴とする半導体素子集合体。
（９）前記第１の金属が、複数の前記半導体構造部のそれぞれの上方に島状に位置する上記（８）に記載の半導体素子集合体。
（１０）導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、
前記導電性サポート体が、ＣｕまたはＮｉからなる第１の金属と、該第１の金属を包含するＡｕまたは白金族の金属からなる第２の金属とを有し、かつ、前記第２の金属で構成される側面のいずれかの位置に厚み方向に延びる溝を有することを特徴とする半導体素子。
なお、溶解するとは、体積が減少することだけでなく、表面に高抵抗の酸化膜を形成して表面を改質しなければ電気的接続の抵抗が高くなる反応も含む。逆に、溶解しないとは、表面が安定で電気的接続に悪影響を及ぼす反応をおこさないことを含む。実装時、導電性サポート体に電気的接続が必要だからである。
本発明によれば、導電性サポート体が、リフトオフ層除去用のエッチング液に溶解する第１の金属をこのエッチング液に溶解しない第２の金属で包含し、かつ、この第２の金属の中にエッチング液供給用の貫通孔を有する構成とした。そのため、ケミカルリフトオフ工程において、貫通孔を介してエッチング液を供給しても、導電性サポート体がエッチング液に侵食されることがない。また、導電性サポート体の全体を第２の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。
（ａ）〜（ｅ）は、本発明の一実施形態にかかる半導体素子集合体１００の製造方法の各工程を模式側面断面図で示したものである。 （ｆ）〜（ｈ）は、図１Ａに引き続き、本発明の一実施形態にかかる半導体素子集合体１００の製造方法の各工程を模式側面断面図で示したものである。 （ｉ），（ｊ）は、図１Ｂに引き続き、本発明の一実施形態にかかる半導体素子集合体１００の製造方法の各工程を模式側面断面図で示したものである。 （ｋ），（ｌ）は、図１Ｃに引き続き、本発明の一実施形態にかかる半導体素子集合体１００の製造方法の各工程を模式側面断面図で示したものである。 （ａ），（ｂ），（ｃ），（ｄ）は、それぞれ図１（ｂ），図１（ｇ），図１（ｈ），図１（ｉ）の状態の模式上面図である。 本発明の一実施形態にかかる半導体素子集合体１００の模式側面断面図である。 本発明の一実施形態にかかる個片化した半導体素子２００の模式断面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、半導体素子の模式断面図においては、説明の便宜上、リフトオフ層および半導体積層体を実状とは異なる比率で厚み方向に誇張して示す。
（半導体素子集合体の製造方法）
本発明の一実施形態にかかる半導体素子１００の製造方法を、図１および図２により説明する。まず、図１と図２との対応関係を先に説明する。図２（ａ）は、図１（ｂ）に示した状態の模式上面図であり、図２（ａ）のＩ−Ｉ断面が図１（ｂ）に相当する。なお、図１（ｂ）以外の図１の断面図も同様の位置でのものである。図２（ｂ）は、図１（ｇ）に示した状態の上面図である。図２（ｃ）は、図１（ｈ）に示した状態の上面図である。図２（ｄ）は、図１（ｉ）に示した状態の横断面図である。
まず、図１（ａ）に示すように、成長用基板１０２の上にリフトオフ層１０４および半導体層１０６をこの順に形成する。本実施形態では、リフトオフ層１０４はＳｃＮからなるものとする。
次に、図１（ｂ）および図２（ａ）に示すように、半導体層１０６の一部を除去して、成長用基板１０２の一部が底部で露出する溝１０８を格子状に形成することで、互いに独立した複数個の半導体構造部１１０を形成する。本実施形態では、反応性イオンエッチング（ＲＩＥ）によるパターニングを２段階に分けて行い、図１（ｂ）に示すような断面形状の半導体構造部１１０を形成する。
本実施形態では、図１（ｃ）に示すように、例えばＮｉ，Ｃｕ，ＣｒまたはＷからなる犠牲層１１２を形成して、溝１０８を埋める。犠牲層１１２は、後述の貫通孔を介して所定のエッチング液により除去される。その結果、リフトオフ層１０４を除去するためのエッチング液を各半導体構造部１１０の周辺部からリフトオフ層１０４へと供給するための空間が形成される。
コメント：本段落に補充いただいた内容は、後ろの段落にしました。
本実施形態では、引き続き図１（ｄ）に示すように、各半導体構造部１１０の側面に絶縁膜１１４を形成する。絶縁膜１１４は、半導体構造部１１０の厚み方向を流れる電流が側面からリークするのを防ぐものである。
本実施形態では、引き続き図１（ｅ）に示すように、各半導体構造部１１０の主表面および絶縁膜１１４で覆われた側面の上に、各半導体構造部１１０と接するオーミック電極層１１６を形成する。
次に、複数個の半導体構造部１１０を一体支持する導電性サポート体をメッキ法により形成するメッキ工程を行う。
本実施形態では、まず、図１（ｆ）に示すように、オーミック電極層１１６を覆うように半導体構造部１１０上にメッキシード層１１８を形成する。メッキシード層１１８は、ＴｉとＡｕによる２層構造（Ｔｉ／Ａｕ）を有する。
その後、図１（ｇ）に示すように、メッキシード層１１８のＡｕ層から第２の金属としてのＡｕを電解メッキにより成長させ、半導体構造部１１０上にＡｕによる第１メッキ層１２０を形成する。このとき、図２（ｂ）にも示すように、第１メッキ層１２０は、厚み方向に成長するとともに隣接する半導体構造部１１０間で結合する一方、各半導体構造部１１０の角部においてはメッキが結合せず、孔１２２が形成される状態でメッキ成長を止める。
その後、図１（ｈ）に示すように、第１メッキ層１２０上の一部分に第１の金属としてのＣｕによる第２メッキ層１２８を形成する。具体的にはまず、図２（ｃ）にも示すように、第１メッキ層１２０上の一部にレジスト１２６を形成する。このとき、孔１２２もレジスト１２４で塞がれる。その後、レジスト１２６に被覆されず、露出した第１メッキ層１２０からＣｕを電解メッキにより成長させ、第２メッキ層１２８を形成する。本実施形態では、図１（ｈ）および図２（ｃ）に示すように、第２メッキ層１２８は、複数の半導体構造部１１０のそれぞれの上方に島状に形成する。
その後、図１（ｉ）および図２（ｄ）に示すように、レジスト１２６を除去し、各半導体構造部１１０の角部に対応する位置にのみ柱状のレジスト１２６Ａを改めて形成する。レジスト１２６Ａは、第１メッキ層１２０中のレジスト１２４とともに、後述の貫通孔が形成される部位である。本実施形態ではさらに、島状の第２メッキ層１２８の表面上に、Ｎｉを無電解メッキにより形成し、Ｎｉメッキ層１３０を形成する。これは、Ｃｕ上に直接Ａｕをメッキ成長させることができない一方、Ｎｉ上であればＡｕを成長させることができるからである。
その後、図１（ｊ）に示すように、第２メッキ層１２８およびこの第２メッキ層１２８の形成されていない第１メッキ層１２０Ａ（図１（ｉ）および図２（ｄ）に図示）の上に、第２の金属としてのＡｕを電解メッキにより成長させ、第３メッキ層１３２を形成する。このようにして、第1の金属が第２の金属によって包含された導電性サポート体１３４が形成される。
そして、レジスト１２４，１２６Ａを除去することにより、図１（ｋ）に示すように貫通孔１３６を形成する。このように、メッキ工程は、貫通孔１３６を形成する部位にレジスト１２４，１２６Ａをあらかじめ埋めた状態で行われる。続いて、所定の選択エッチング液を用いて、犠牲層１１２を除去し、リフトオフ層１０４へとエッチング液を供給するための空間（溝１０８）を形成する。
次に、ケミカルリフトオフ工程を行う。すなわち、図１（ｋ）に示すように、ウェハ全体を所定のエッチング液に浸漬し、貫通孔１３６を介してこのエッチング液を溝１０８に供給することで、リフトオフ層１０４を除去する。本実施形態では、ＳｃＮからなるリフトオフ層１０４を除去するべく、塩酸、硝酸、有機酸などの酸性エッチング液を用いる。これにより、図１（ｌ）に示すように、成長用基板１０２を複数個の半導体構造部１１０から剥離することができる。
このようにして半導体素子集合体１００を製造する。ここで、第１の金属であるＣｕは、リフトオフ層１０４を除去するための上記の酸性エッチング液に多少なりとも溶解する一方、第２の金属であるＡｕは溶解しない。つまり、図１（ｆ）〜図１（ｋ）に示したメッキ工程の結果、図１（ｋ）および図１（ｌ）に示すように、エッチング液に溶解する第１の金属１２８をエッチング液に溶解しない第２の金属１２０，１３２で包含し、かつ、この第２の金属１３２の中に溝１０８に連通する貫通孔１３６を形成するように、導電性サポート体１３４が形成され、この点が本発明の特徴的工程である。
このような特徴的工程を採用したことの技術的意義を作用効果とともに説明する。本実施形態によれば、導電性サポート体１３４の表面は、貫通孔１３６の内表面を含めて全てＡｕや白金族の金属となる。そのため、ケミカルリフトオフ工程において、貫通孔１３６を介して塩酸などの酸性エッチング液を供給しても、導電性サポート体１３４がエッチング液に侵食されることがない。また、導電性サポート体１３４の内部には、Ａｕや白金族の金属よりも安価なＣｕからなる部位が存在する。そのため、導電性サポート体の全体をＡｕや白金族の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。酸性溶液に溶解しない金属、すなわち耐酸性に強い第２の金属と酸性溶液に溶解する第１の金属とを比較すると、一般的に前者が後者よりも高価である。そのため、導電性サポート体１３４のうちエッチング液に接触しうる部分には第２の金属を設けつつ、エッチング液に接触しない部位には第１の金属を設ける。これにより、導電性サポート体のエッチング液に対する耐食性とコストとを両立しようとするものである。
なお、本発明においては、少なくとも上記のケミカルリフトオフ工程の際において第１の金属を第２の金属で包含する状態であれば足り、後述の半導体構造部１１０間で導電性サポート体１３４を切断する工程後に第１の金属が切断面で部分的に露出することがあっても構わない。ただし、半導体素子の耐候性を向上するため、切断する工程の後も第１の金属が第２の金属により包含されていることが好ましい。すなわち、電解メッキでの導電に必要な各半導体構造部１１０間での電気的結合は、メッキシード層および第1メッキ層によって形成すればよく、第２メッキ層の形成は切断予定箇所に形成するレジストによって隔離された各半導体構造部１１０の上の閉じた領域の中でメッキすればよい。
（半導体層形成工程）
成長用基板１０２は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層１０４は、エッチング液で溶解できる材料であれば特に限定されず、ＣｒＮなどのIII族以外の金属や金属窒化物バッファ層を挙げることができる。ただし、適切な選択エッチング液のない材料を用いると本発明の効果を好適に享受することができる。そのような材料として、例えば、Ｈｆ，Ｚｒ，ＳｃＮ，
ＴｉＮなどを挙げることができる。リフトオフ層１０４は、スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜することができる。通常、リフトオフ層１０４の膜厚は２〜１００ｎｍ程度とする。
半導体層１０６は、ケミカルリフトオフ法により製造する半導体素子であれば、その材料や層構成は特に限定されず、１層でもよいし、２層以上であってもよい。半導体構造部が発光層を含めばＬＥＤとなり、含まない場合は他の半導体素子となる。半導体層１０６は、例えばＭＯＣＶＤ法によりリフトオフ層１０４上にエピタキシャル成長させることができる。通常、半導体層１０６の膜厚は０．５〜５０μｍ程度とする。例えば、リフトオフ層１０４上に、第１伝導型のIII族窒化物半導体層、発光層および第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して半導体層として、本発明の半導体素子をIII族窒化物半導体縦型構造ＬＥＤチップとすることができる。この場合、第１伝導型をｎ型とし、第２伝導型をｐ型としてもよいし、この逆であってもよい。また、半導体層１０６は、例えば、ＡｌＩｎＧａＮ系、ＡｌＩｎＧａＰＡｓ系のIII−Ｖ族や、ＺｎＯなどのII−VI族としてもよい。
（溝形成工程）
半導体層１０６の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、半導体層１０６のエッチングの終点を再現性良く制御できるからである。また、半導体層１０６が繋がった状態であると、後工程においてエッチング液でリフトオフ層１０４をエッチングすることができないため、この除去は、少なくとも成長用基板またはリフトオフ層が露出するまで行うものとする。上記の本実施形態では、溝１０８の底部ではリフトオフ層１０４は除去され、成長用基板１０２が完全に露出する例を示した。
本実施形態において半導体構造部１１０の横断面形状は四角形で示したが、半導体構造部１１０の形状は特に限定されず、円形でも、多角形でもよい。ただし、半導体素子を個片化する工程において、レーザーダイシング装置などにより溝１０８を直線で切断しやすいように、半導体構造部１１０は縦横に整列していることが好ましい。
半導体構造部１１０の横断面が四角形の場合、１辺の長さは特に限定されないが、２５０〜３０００μｍ程度とすることができる。また、溝１０８の直線部位における幅は、４０〜２００μｍの範囲内とすることが好ましく、６０〜１００μｍの範囲内とすることがより好ましい。４０μｍ以上とすることにより、溝１０８へのエッチング液の供給を十分に円滑に行うことができ、２００μｍ以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
犠牲層１１２は、第２の金属およびメッキシード層１１８と異なる材料であり、かつ、これらの金属をエッチングしないエッチング液により除去可能な金属または樹脂等の材料から選択でき、例えば、使用可能な金属としては、Ｎｉ，Ｃｕ，ＣｒまたはＷが挙げられる。例えばＷをスパッタリング法で０．１〜０．３μｍ成膜し、通常のフォトリソグラフでパターニングを行う。犠牲層１１２の除去は、その材料に適した選択エッチング液を用いて行えばよく、例えば、過酸化水素水、塩酸、硝酸、有機酸などの酸性エッチング液や硝酸第二セリウムアンモン溶液などが挙げられる。
絶縁膜１１８は、例えばＳｉＯ２やＳｉＮを用いることができる。絶縁膜の形成はプラズマＣＶＤ法で行い、１００〜５００ｎｍの膜厚とするが、電子ビーム（ＥＢ）蒸着等によってもよい。
オーミック電極層１１６は、仕事関数の大きな金属、例えばＰｄ，Ｐｔ，Ｒｈ，Ａｕ，Ａｇなどの貴金属やＣｏ，Ｎｉにより形成することができる。また、オーミック電極層１１６とメッキシード層１１８との間にさらに反射層を形成するか、オーミック電極層１１６が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。反射層としては、Ｒｈ等の反射率が高いため好ましく、オーミック電極層との兼用も可能である。また、発光領域が可視領域の場合にはＡｇやＡｌ層等を、紫外線領域の場合にはＲｈやＲｕ層等を用いるのがより好ましい。
（メッキ工程）
導電性サポート体１３４は、下部電極を兼ねることができる。導電性サポート体１３４は、電解メッキや無電解メッキ等の湿式メッキを主体として形成するが、導電性サポート体１３４の一部やメッキシード層の形成には真空蒸着法やスパッタリング法などを用いる。
メッキシード層１１８の成長用基板側（半導体構造部側）は、オーミック電極層１１６との密着性が十分な金属、例えばＴｉを用いるのが好ましい。また、メッキシード層１１８の表面（導電性サポート体１３４側）は、Ａｕや白金族の金属から適宜選択することができる。メッキシード層１１８としてこれらの金属を用いれば、リフトオフ層を除去するエッチング液にメッキシード層が接触しても溶解されることがなく、導電性サポート体１３４の剥がれを回避できるからである。なお、Ｔｉの膜厚と、Ａｕや白金族の金属の膜厚はそれぞれ、１０〜１００ｎｍ，１００〜２００ｎｍ程度であり、真空蒸着法やスパッタリング法により形成する。
なお、図１（ｆ）ではオーミック電極層１１６上のみにメッキシード層１１８を形成する例を示した。しかし、犠牲層１１２として樹脂などの絶縁物を選択した場合には、犠牲層上において個々の半導体構造部１１０の間がメッキシード層１１８により一部連結するように、メッキシード層１１８を配置すればよい。その後のメッキ時の通電経路を確保するためである。
第１の金属（第２メッキ層）１２８は、ＣｕまたはＮｉとすることができる。これらの金属は、コスト面で安価であるとともに、電気メッキでの成膜速度を高速とすることが可能で、生産性の面でも優れるからである。その厚みは８０〜２００μｍの範囲内とすることができる。また、図２（ｃ）に示す上面視の１辺は、半導体構造部１１０の１辺の長さの９０〜９８％程度とすることができる。また、本実施形態のように、第２メッキ層１２８は、複数の半導体構造部１１０のそれぞれの上方に島状に形成すると、個片化後も導電性サポート体の表面に第１の金属が露出することがなく好ましい。第１の金属が露出すると、素子の耐候性面で腐食などの問題を生じる危険性があるからである。
第２の金属１２０，１３２は、ＡｕまたはＲｈ，Ｐｄなどの白金族の金属とすることができる。これらの金属は非常に安定であり、既述の酸性エッチング液に溶解しないからである。また、第１メッキ層１２０と第３メッキ層１３２とは異なる材料でもよいが、同じ材料とすることが好ましい。第１メッキ層および第３メッキ層によって、完全に第２メッキ層１２８を覆う状態とする。第１メッキ層１２０の厚みは５〜２０μｍ程度とすることができ、第３メッキ層１３２の第２メッキ層上における厚みは５〜２０μｍ程度とすることができる。これらの範囲を設定することで、第１および第３メッキ層のピンホール残留を回避し、ケミカルリフトオフ工程でのエッチング液による第２メッキ層の溶解を完全に防止することができる。
第２の金属としてＡｕを用いる場合、Ａｕメッキ液としてはノンシアン系（亜硫酸金系）の液を用いることが好ましい。
Ｎｉメッキ層１３０は、Ｃｕ上に第２の金属のメッキを行うために設ける層であり、３〜９μｍ程度でよく、無電解メッキ法（一般に低〜中リンタイプと称する薬液を用いる）または電解メッキ法により形成する。第２メッキ層１２８がＮｉの場合には、Ｎｉメッキ層１３０は省略してもよい。
なお、Ｃｕの電解メッキでは一般に硫酸銅浴と称するものを用いるが、液温としては２３〜３０℃程度、カソード電流密度は２〜５Ａ／ｄｍ２である。電流密度・メッキ時間を調整して所望の膜厚とする。メッキ膜の表面平坦性や光沢度の確保には、プリント回路基板や半導体バンプ用の有機物添加剤を適宜選択して用いる。また、液の攪拌にはエアーバブリング法を用いる。
Ａｕ電解メッキにおいては、排水処理等の負荷を低減するため、ｐHがほぼ中性の亜硫酸金系のメッキ液を用い、液温は５７〜６２℃、カソード電流密度は０．５〜２．０Ａ／ｄｍ２とする。電流密度・メッキ時間を調整して所望の膜厚とする。メッキ液成分が成膜界面に効率よく供給されるようにするため、噴流式のメッキ液供給方式とする。
貫通孔１３６の寸法および形状は、特に限定されない。エッチング液が空隙となった溝１０８まで通過できればよく、例えば１辺の長さまたは直径が４０〜１００μｍの矩形または円形とすることができる。また、レジスト１２４，１２６の材料は、ＣｕめっきやＡｕめっき対応として市販されている東京応化製やＪＳＲ社製のものを適宜選択すればよい。レジストの除去は、例えばアセトンなどのレジスト樹脂を溶解可能な液体により行う。超音波を併用しても良く、この液体は沸点以下の温度に加熱しても良い。
なお、貫通孔１３６の位置は、溝１０８の交差部位の上方に限定されず、溝１０８に連通可能な位置であればよい。貫通孔１３６を溝１０８の交差部位以外の上方に設ける場合には、図１（ｇ）の第１メッキ層１２０の形成に先立ち、第１メッキ層中の貫通孔となる部分にレジストによるピラーを形成しておく。
（ケミカルリフトオフ工程）
本発明におけるケミカルリフトオフ法に使用可能なエッチング液は特に限定されない。リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液などのＣｒＮに対して選択性のあるエッチング液を用いることができる。リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸などの酸性エッチング液を用いることができる。また、リフトオフ層がＺｒ，Ｈｆの場合は、ＢＨＦなどのフッ酸系エッチング液を用いることができる。これらの酸性エッチング液は、導電性サポート体の材質によってはこれをも侵食する。よって、これら酸性エッチング液を使用する場合には本発明の効果を好適に享受することができる。
また、リフトオフ後に露呈した半導体構造部１１０の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび／またはウエットエッチングで所定量削ることができる。
さらに、レジストをマスクとしたリフトオフ法により上部電極としてのｎ型オーミック電極およびボンディングパッド電極を形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕなどが用いられ、オーミック電極、ボンディングパッドにはＴｉ、Ｐｔ、Ａｕなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、半導体構造部１１０の露出している表面（ボンディングパッド表面を除く）には、ＳｉＯ２やＳｉＮなどの保護膜を付与しても良い。
（半導体素子集合体）
図３は、上記製造方法で得ることができる、本発明に従う半導体素子集合体１００を示し、図１（ｌ）の後、露出した半導体構造部１１０の表面を所定量除去し、平坦化したものである。この半導体素子集合体１００は、導電性サポート体１３４と、導電性サポート体１３４上に一体支持され、互いに独立した複数個の半導体構造部１１０と、を有する。また、導電性サポート体１３４が、ＣｕまたはＮｉからなる第１の金属１２８と、この第１の金属１２８を包含するＡｕまたは白金族の金属からなる第２の金属１２０，１３２とを有し、かつ、第２の金属１２０，１３２の中の半導体構造部１１０を支持しない位置に貫通孔１３６を有することを特徴とする。このような半導体素子集合体１００は、リフトオフ層を除去するために用いたエッチング液によって導電性サポート体１３４が侵食されていないため好ましい。また、導電性サポート体の全体をＡｕなどの第２の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。このように本明細書において「半導体素子集合体」とは、導電性サポート体に互いに独立した複数個の半導体構造部が一体支持され、半導体層を成長させた基板を剥離した状態のウェハを意味する。
半導体構造部１１０の側面は絶縁膜１１４で覆われている。さらに、半導体構造部１１０上には、オーミック電極層１１６およびメッキシード層１１８がある。第２メッキ層１２８と第３メッキ層１３２との間には、Ｎｉメッキ層１３０がある。
また、第１の金属１２８が、複数の半導体構造部１１０のそれぞれの上方に島状に位置することが好ましい。個片化後も導電性サポート体の表面に第１の金属が露出することがないためである。
（半導体素子の製造方法）
上記製造方法により得た半導体素子集合体１００（図３）の半導体構造部１１０間で導電性サポート体１３４を切断することにより、図４に示すように、各々が切断後の導電性サポート体１３４Ａに支持された半導体構造部１１０を有する複数個の半導体素子２００に個片化する。なお、半導体構造部１１０上には上部電極１４０を形成する。切断は例えばブレードダイサーやレーザーダイシング装置を用いて、図２（ａ）の破線で示したラインに沿って行う。
（半導体素子）
このような方法で得ることができる、本発明に従う半導体素子２００を図４により説明する。半導体素子２００は、導電性サポート体１３４Ａと、導電性サポート体１３４Ａ上に設けられた半導体構造部１１０と、を有する。また、導電性サポート体１３４Ａが、ＣｕまたはＮｉからなる第１の金属１２８と、この第１の金属１２８を包含するＡｕまたは白金族の金属からなる第２の金属１２０，１３２とを有し、かつ、第２の金属１２０，１３２で構成される側面のいずれかの位置に厚み方向に延びる溝１３８を有することを特徴とする。この溝１３８は、エッチング液供給用の貫通孔１３６に由来するものである。このような半導体素子２００は、リフトオフ層を除去するために用いたエッチング液によって導電性サポート体１３４Ａが侵食されていないため好ましい。また、導電性サポート体の全体をＡｕなどの第２の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。
半導体素子１００では、導電性サポート体１３４Ａが下部電極として働き、半導体構造部１１０上に設けられた上部電極１４０と対になる。なお、絶縁膜１１４、オーミック電極１１６、メッキシード層１１８およびＮｉメッキ層１３０については既述のとおりである。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
（実施例）
図１および図２に示す製造方法で、図３に示すＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、ＭＯＣＶＤ法を用いてＡｌＮ単結晶層（厚さ：１μｍ）を成長させて、ＡｌＮ（０００１）テンプレートを作成した。この成長用基板上に、スパッタ法を用いて、Ｓｃ（厚さ：１５ｎｍ）を成膜し、その後、ＭＯＣＶＤ装置内で窒化処理を施し、リフトオフ層としてのＳｃＮ層を形成した。窒化処理条件は、アンモニアガス雰囲気で圧力２００Ｔｏｒｒ，１１５０℃，１０分である。
その後、同一ＭＯＣＶＤ装置内で引続き、リフトオフ層上に半導体層として、ＡｌＮ層を１μｍ成長した後、ｎ型ＡｌＧａＮクラッド層（厚さ：２．５μｍ）、ＡｌＩｎＧａＮ／ＡｌＧａＮのＭＱＷ（多重量子井戸）発光層、ｐ−ＡｌＧａＮ電子ブロック層、ｐ−ＡｌＧａＮクラッド・コンタクト層（厚さ：０．２５μｍ）を成長し、紫外線ＬＥＤ構造エピタキシャル基板を得た。
その後、サファイア基板の一部が露出するよう、半導体層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の幅Ｗは１０００μｍであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは１１５０μｍ、すなわち溝幅は１５０μｍである。
その後、スパッタ法により犠牲層としてのＣｒ（厚さ：３００ｎｍ）を形成して、溝を埋めた。引き続き、プラズマＣＶＤにより半導体構造部の側面に絶縁膜（ＳｉＯ２膜、厚さ：２５０ｎｍ）を形成した。さらに、その上にスパッタ法によりオーミック電極層（Ｒｈ、厚さ：１００ｎｍ）を形成した。
その後、スパッタ法により、オーミック電極層を覆うようにメッキシード層（Ｔｉ／Ａｕ、各厚さ：２０ｎｍ／２００ｎｍ）を形成した。さらに、メッキシード層上に第１メッキ層としてＡｕ（半導体層上の厚さ：１５μｍ）を形成した。このとき、半導体構造部の角部に形成された孔は、円形で約１１０μｍ径であった。メッキ条件しては、Ａｕイオン含有量が１６ｇ／Ｌの亜硫酸金系メッキ液を用い、液温６０℃、カソード電流密度は１．６Ａ／ｄｍ２で１５分のメッキ時間とした。
次に、第１メッキ層上にレジスト（厚さ：１２０μｍ）を塗布し、図２（ｃ）に示す形状にパターニングした。レジストを除去した部位の１辺の長さは９７０μｍとした。このとき、第１メッキ層の孔もレジストで埋まった。その後、レジストに被覆されず露出した第１メッキ層上に、第２メッキ層としてＣｕ（厚さ：１０５μｍ）を形成した。なお、先に示した硫酸銅系メッキ浴を用い、２５〜２８℃の液温で、カソード電流密度４．０Ａ／ｄｍ２で約２時間メッキを実施した。
次に、第１メッキ層上のレジストをアセトンで除去し、その後、第１メッキ層の孔の上のみ柱状のレジスト改めて形成した。続いて、第２メッキ層の表面上に、無電解メッキによりＮｉ層（厚さ：４．５μｍ）を形成した。中リンタイプ（メッキ膜中のリン濃度で７％程度）の無電解メッキ液を用い、７５℃、３０分間でメッキを行った。
そして、Ｎｉ層および露出した第１メッキ層上に、第３メッキ層としてＡｕ（Ｎｉ層上の厚さ：２０μｍ）を形成した。これにより、内部がＣｕメッキで外部がＡｕメッキの導電性サポート体が形成できた。この場合、第１メッキ層よりも凹凸のアスペクト比が大きいので、カソード電流密度を０．８Ａ／ｄｍ２に抑えてＡｕメッキ液成分の不足が生じないようにした。
次に、アセトンでレジストを除去し、導電性サポート体のＡｕメッキ中に貫通孔を形成した。その後、硝酸第二セリウムアンモン溶液でＣｒからなる犠牲層を除去した。さらに、貫通孔を介してエッチング液（３６質量％塩酸）をリフトオフ層に供給し、これを除去することで、成長用基板を半導体構造部から剥離した。このとき、導電性サポート体のＣｕ部分はエッチング液に接触せず、Ａｕ部分のみが接触するため、導電性サポート体がエッチング液に侵食されることはなかった。
その後、露出したＡｌＮ層の一部をドライエッチングして、ｎ型ＡｌＧａＮクラッド層を部分的に露出させた。その後、ｎ型ＡｌＧａＮクラッド層上にＴｉ／Ａｌのｎ型オーミック電極を形成し、さらにＴｉ／Ａｕによるパッド電極を形成した。その後、ドライエッチングを施さなかったＡｌＮ層の表面をアルカリ水溶液でエッチングしてサブミクロンサイズの粗化面を形成した。半導体構造部の露出している表面および側面にプラズマＣＶＤによる絶縁膜（ＳｉＯ２、厚さ：０．２μｍ）を形成し、パッド電極上部の絶縁膜をバッファードフッ酸でエッチング除去し、パッド電極を露出させた。
レーザーダイサーにより半導体構造部間で導電体サポート体を切断し、ＬＥＤチップを形成した。このＬＥＤチップは、導電性サポート体がエッチング液に侵食されていないため、切断面に陥没等がなく表面が平坦で形状がくずれていなかった。また、導電性サポート体を全てＡｕで形成する場合に比べ、Ａｕの使用量が抑えられたため、コスト面でも多大な効果が得られた。
（比較例１）
導電性サポート体をＣｕのみで形成した以外は実施例と同様にして、ＬＥＤチップを作製した。メッキ工程のみが実施例と異なるので、その点のみ以下に説明する。
オーミック電極を覆うメッキシード層は、Ｔｉ／Ｃｕ（各厚さ：２０ｎｍ／２００ｎｍ）とした。その後、格子状の溝を覆うように５μｍ厚みのレジストパターンを形成し、開口部の露出したメッキシード層上にＣｕ（半導体層上の厚さ：１５０μｍ）を形成した。Ｃｕメッキの途中（約８０μｍ成膜時点）で個々の半導体構造部の間でメッキ層が合体し、その後一体となった状態で成膜が進行した。この場合、図２（ｄ）の１２６Aのように溝の交差部上に貫通孔が自動的に形成された。その後、アセトンでレジストを除去し、導電性サポート体のＣｕメッキ中に貫通孔を形成した。なお、カソード電流密度は４．０Ａ／ｄｍ２でメッキ時間は約３時間とした。
この比較例では、リフトオフ工程において、ＳｃＮのリフトオフ層をエッチングするとともにＣｕの侵食を抑えるため、脱気した希塩酸（濃度１０％）を用いたが、導電性サポート体がエッチング液に侵食され、ポーラス状もしくは欠損部の多い状態となってしまった。
（比較例２）
導電性サポート体をＡｕのみで形成した以外は実施例と同様にして、ＬＥＤチップを作製した。メッキ工程のみが比較例１と異なるので、その点のみ以下に説明する。
オーミック電極を覆うメッキシード層は、Ｔｉ／Ａｕ（各厚さ：２０ｎｍ／２００ｎｍ）とした。その後、格子状の溝を覆うように５μｍ厚みのレジストパターンを形成し、開口部の露出したメッキシード層上にＡｕ（半導体層上の厚さ：１５０μｍ）を形成した。Ａｕメッキの途中（約８０μｍ成膜時点）で個々の半導体構造部の間でメッキ層が合体し、その後一体となった状態で成膜が進行した。この場合、図２（ｄ）の１２６Aのように溝の交差部上に貫通孔が自動的に形成された。その後、アセトンでレジストを除去し、導電性サポート体のＡｕメッキ中に貫通孔を形成した。なお、メッキ条件としては、メッキ液種、液温等は先に示したものとし、カソード電流密度は１．３Ａ／ｄｍ２でメッキ時間を約３時間とした。
この比較例では、導電性サポート体がＡｕであるため、エッチング液に侵食されることはなかった。しかしながら、実施例に比べ２．３倍以上のＡｕ使用量となり、コスト面で問題であった。
本発明によれば、適切な選択エッチング液がない材料をリフトオフ層とした場合でも、当該リフトオフ層のエッチング液に侵食されることのない導電性サポート体を有する半導体素子集合体および半導体素子を、コストを抑えたまま製造する方法を提供することができる。
１００ 半導体素子集合体
１０２ 成長用基板
１０４ リフトオフ層
１０６ 半導体層
１０８ 溝
１１０ 半導体構造部
１２０ 第１メッキ層（第２の金属）
１２８ 第２メッキ層（第１の金属）
１３２ 第３メッキ層（第２の金属）
１３４ 導電性サポート体
１３４Ａ 切断後の導電性サポート体
１３６ 貫通孔
１３８ 溝
２００ 半導体素子

Claims (10)

  1. 成長用基板の上にリフトオフ層および半導体層をこの順に形成する工程と、
    該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が底部で露出する溝を形成することで、互いに独立した複数個の半導体構造部を形成する工程と、
    複数個の前記半導体構造部を一体支持する導電性サポート体をメッキ法により形成するメッキ工程と、
    所定のエッチング液で前記リフトオフ層を除去することで、前記成長用基板を前記複数個の半導体構造部から剥離するケミカルリフトオフ工程と、
    を有し、
    前記メッキ工程は、前記導電性サポート体が、前記エッチング液に溶解する第１の金属を前記エッチング液に溶解しない第２の金属で包含し、かつ、該第２の金属の中に前記溝に連通する貫通孔を形成するように行われ、
    前記ケミカルリフトオフ工程では、前記貫通孔を介して前記エッチング液を前記溝に供給することにより半導体素子集合体を得、
    前記半導体素子集合体の前記半導体構造部間の前記第２の金属を切断することにより、各々が前記第２の金属で前記第１の金属を包含した切断後の導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する工程を有することを特徴とする半導体素子の製造方法。
  2. 前記メッキ工程は、
    前記半導体構造部上に前記第２の金属による第１メッキ層を形成する工程と、
    前記第１メッキ層上の一部分に前記第１の金属による第２メッキ層を形成する工程と、
    該第２メッキ層および該第２メッキ層の形成されていない前記第１メッキ層の上に、前記第２の金属による第３メッキ層を形成する工程と、
    を有する請求項１に記載の半導体素子の製造方法。
  3. 前記第２メッキ層は、複数の前記半導体構造部のそれぞれの上方に島状に形成する請求項２に記載の半導体素子の製造方法。
  4. 前記第１メッキ層および前記第３メッキ層が同じ種類の金属からなる請求項２または３に記載の半導体素子の製造方法。
  5. 前記メッキ工程は、前記貫通孔を形成する部位にレジストを埋めた状態で行う請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
  6. 前記第１の金属が、ＣｕまたはＮｉである請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
  7. 前記第２の金属が、Ａｕまたは白金族の金属である請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
  8. 導電性サポート体と、該導電性サポート体上に一体支持され、互いに独立した複数個の半導体構造部と、を有し、
    前記導電性サポート体が、ＣｕまたはＮｉからなる第１の金属と、該第１の金属を包含するＡｕまたは白金族の金属からなる第２の金属とを有し、かつ、前記第２の金属の中の前記半導体構造部を支持しない位置に貫通孔を有することを特徴とする半導体素子集合体。
  9. 前記第１の金属が、複数の前記半導体構造部のそれぞれの上方に島状に位置する請求項８に記載の半導体素子集合体。
  10. 導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、
    前記導電性サポート体が、ＣｕまたはＮｉからなる第１の金属と、該第１の金属を包含するＡｕまたは白金族の金属からなる第２の金属とを有し、かつ、前記第２の金属で構成される側面のいずれかの位置に厚み方向に延びる溝を有することを特徴とする半導体素子。
JP2012112680A 2012-05-16 2012-05-16 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 Active JP6017834B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012112680A JP6017834B2 (ja) 2012-05-16 2012-05-16 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
US13/895,472 US8921227B2 (en) 2012-05-16 2013-05-16 Semiconductor device assembly and semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112680A JP6017834B2 (ja) 2012-05-16 2012-05-16 半導体素子の製造方法ならびに半導体素子集合体および半導体素子

Publications (2)

Publication Number Publication Date
JP2013239638A JP2013239638A (ja) 2013-11-28
JP6017834B2 true JP6017834B2 (ja) 2016-11-02

Family

ID=49580669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112680A Active JP6017834B2 (ja) 2012-05-16 2012-05-16 半導体素子の製造方法ならびに半導体素子集合体および半導体素子

Country Status (2)

Country Link
US (1) US8921227B2 (ja)
JP (1) JP6017834B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553659B1 (ko) 2014-05-08 2015-09-17 주식회사 글로벌식스 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법
US9147875B1 (en) * 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
CN107408544B (zh) 2015-02-03 2019-09-13 塞林克公司 用于组合式热能与电能传递的系统及方法
US10062803B2 (en) 2016-03-29 2018-08-28 X Development Llc Micro-size devices formed by etch of sacrificial epitaxial layers
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP2024512188A (ja) 2021-03-24 2024-03-19 セルリンク コーポレーション 多層フレキシブルバッテリー相互接続及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US8736025B2 (en) 2008-12-26 2014-05-27 Dowa Electroncs Materials Co., Ltd. III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
EP2413350A4 (en) 2009-03-27 2013-10-23 Dowa Holdings Co Ltd GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
JP2011082362A (ja) * 2009-10-07 2011-04-21 Showa Denko Kk 発光ダイオード用金属基板、発光ダイオード及びその製造方法
JP5690738B2 (ja) * 2009-11-05 2015-03-25 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
CN103563103A (zh) * 2011-05-25 2014-02-05 同和电子科技有限公司 发光元件芯片及其制造方法

Also Published As

Publication number Publication date
US20130307133A1 (en) 2013-11-21
JP2013239638A (ja) 2013-11-28
US8921227B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
JP6017834B2 (ja) 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
JP5690738B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5521478B2 (ja) 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子
JP5723442B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
JP5881689B2 (ja) 発光素子チップ及びその製造方法
JP6059238B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP2010232625A (ja) 貼り合わせ基板の製造方法
JP5774712B2 (ja) 半導体素子およびその製造方法
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP2011211015A (ja) 半導体発光素子およびその製造方法
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
JP5934720B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP2011211097A (ja) 半導体素子の製造方法
TWI570957B (zh) 半導體發光元件之製造方法
JP5918367B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5936696B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
KR20150029423A (ko) 반도체 발광소자
JP5914656B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP5763858B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5723431B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ
JP2006108259A (ja) 発光ダイオード及びその製造方法
JP2006190714A (ja) 半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160929

R150 Certificate of patent or registration of utility model

Ref document number: 6017834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250