JP2013239638A - 半導体素子集合体、半導体素子およびこれらの製造方法 - Google Patents
半導体素子集合体、半導体素子およびこれらの製造方法 Download PDFInfo
- Publication number
- JP2013239638A JP2013239638A JP2012112680A JP2012112680A JP2013239638A JP 2013239638 A JP2013239638 A JP 2013239638A JP 2012112680 A JP2012112680 A JP 2012112680A JP 2012112680 A JP2012112680 A JP 2012112680A JP 2013239638 A JP2013239638 A JP 2013239638A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- semiconductor
- plating
- conductive support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Abstract
【解決手段】本発明の半導体素子集合体の製造方法は、導電性サポート体134を形成するメッキ工程が、エッチング液に溶解する第1の金属128をエッチング液に溶解しない第2の金属120,132で包含し、かつ、第2の金属128の中にエッチング供給用の貫通孔136を形成するように行われることを特徴とする。
【選択図】図4
Description
フェリシアンカリウム系の溶液など、CrNのみをエッチング可能な選択エッチング液がある。しかしながら、CrN以外の材料、例えば特許文献2,3に記載されたZr、Hf、またはScNからなるリフトオフ層の場合、フッ酸系エッチング液、あるいは塩酸、硝酸、有機酸などの酸性エッチング液を用いてリフトオフ層を除去していた。ここで、III族窒化物層はこれらのエッチング液に対する耐性があるものの、例えば、導電性サポート体をメッキ法によりCuで形成した場合、これらのエッチング液は、リフトオフ層のみならず、Cuからなる導電性サポート体をも溶解する。Cuのように導電性が高く比較的安価な金属材料は耐酸性も低いからである。そのため、適切なLEDチップを得ることができないという問題があった。
(1)成長用基板の上にリフトオフ層および半導体層をこの順に形成する工程と、
該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が底部で露出する溝を形成することで、互いに独立した複数個の半導体構造部を形成する工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体をメッキ法により形成するメッキ工程と、
所定のエッチング液で前記リフトオフ層を除去することで、前記成長用基板を前記複数個の半導体構造部から剥離するケミカルリフトオフ工程と、
を有し、
前記メッキ工程は、前記導電性サポート体が、前記エッチング液に溶解する第1の金属を前記エッチング液に溶解しない第2の金属で包含し、かつ、該第2の金属の中に前記溝に連通する貫通孔を形成するように行われ、
前記ケミカルリフトオフ工程では、前記貫通孔を介して前記エッチング液を前記溝に供給することを特徴とする半導体素子集合体の製造方法。
前記半導体構造部上に前記第2の金属による第1メッキ層を形成する工程と、
前記第1メッキ層上の一部分に前記第1の金属による第2メッキ層を形成する工程と、
該第2メッキ層および該第2メッキ層の形成されていない前記第1メッキ層の上に、前記第2の金属による第3メッキ層を形成する工程と、
を有する上記(1)に記載の半導体素子集合体の製造方法。
前記導電性サポート体が、CuまたはNiからなる第1の金属と、該第1の金属を包含するAuまたは白金族の金属からなる第2の金属とを有し、かつ、前記第2の金属の中の前記半導体構造部を支持しない位置に貫通孔を有することを特徴とする半導体素子集合体。
前記導電性サポート体が、CuまたはNiからなる第1の金属と、該第1の金属を包含するAuまたは白金族の金属からなる第2の金属とを有し、かつ、前記第2の金属で構成される側面のいずれかの位置に厚み方向に延びる溝を有することを特徴とする半導体素子。
本発明の一実施形態にかかる半導体素子100の製造方法を、図1および図2により説明する。まず、図1と図2との対応関係を先に説明する。図2(a)は、図1(b)に示した状態の模式上面図であり、図2(a)のI−I断面が図1(b)に相当する。なお、図1(b)以外の図1の断面図も同様の位置でのものである。図2(b)は、図1(g)に示した状態の上面図である。図2(c)は、図1(h)に示した状態の上面図である。図2(d)は、図1(i)に示した状態の横断面図である。
コメント:本段落に補充いただいた内容は、後ろの段落にしました。
成長用基板102は、サファイア基板またはサファイア基板上にAlN膜を形成したAlNテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のAl、Ga、Inの組成、LEDチップの品質、コストなどにより適宜選択すればよい。
TiNなどを挙げることができる。リフトオフ層104は、スパッタリング法、真空蒸着法、イオンプレーティング法やMOCVD法で成膜することができる。通常、リフトオフ層104の膜厚は2〜100nm程度とする。
半導体層106の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、半導体層106のエッチングの終点を再現性良く制御できるからである。また、半導体層106が繋がった状態であると、後工程においてエッチング液でリフトオフ層104をエッチングすることができないため、この除去は、少なくとも成長用基板またはリフトオフ層が露出するまで行うものとする。上記の本実施形態では、溝108の底部ではリフトオフ層104は除去され、成長用基板102が完全に露出する例を示した。
導電性サポート体134は、下部電極を兼ねることができる。導電性サポート体134は、電解メッキや無電解メッキ等の湿式メッキを主体として形成するが、導電性サポート体134の一部やメッキシード層の形成には真空蒸着法やスパッタリング法などを用いる。
本発明におけるケミカルリフトオフ法に使用可能なエッチング液は特に限定されない。リフトオフ層がCrNの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液などのCrNに対して選択性のあるエッチング液を用いることができる。リフトオフ層がScNの場合、塩酸、硝酸、有機酸などの酸性エッチング液を用いることができる。また、リフトオフ層がZr,Hfの場合は、BHFなどのフッ酸系エッチング液を用いることができる。これらの酸性エッチング液は、導電性サポート体の材質によってはこれをも侵食する。よって、これら酸性エッチング液を使用する場合には本発明の効果を好適に享受することができる。
図3は、上記製造方法で得ることができる、本発明に従う半導体素子集合体100を示し、図1(l)の後、露出した半導体構造部110の表面を所定量除去し、平坦化したものである。この半導体素子集合体100は、導電性サポート体134と、導電性サポート体134上に一体支持され、互いに独立した複数個の半導体構造部110と、を有する。また、導電性サポート体134が、CuまたはNiからなる第1の金属128と、この第1の金属128を包含するAuまたは白金族の金属からなる第2の金属120,132とを有し、かつ、第2の金属120,132の中の半導体構造部110を支持しない位置に貫通孔136を有することを特徴とする。このような半導体素子集合体100は、リフトオフ層を除去するために用いたエッチング液によって導電性サポート体134が侵食されていないため好ましい。また、導電性サポート体の全体をAuなどの第2の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。このように本明細書において「半導体素子集合体」とは、導電性サポート体に互いに独立した複数個の半導体構造部が一体支持され、半導体層を成長させた基板を剥離した状態のウェハを意味する。
上記製造方法により得た半導体素子集合体100(図3)の半導体構造部110間で導電性サポート体134を切断することにより、図4に示すように、各々が切断後の導電性サポート体134Aに支持された半導体構造部110を有する複数個の半導体素子200に個片化する。なお、半導体構造部110上には上部電極140を形成する。切断は例えばブレードダイサーやレーザーダイシング装置を用いて、図2(a)の破線で示したラインに沿って行う。
このような方法で得ることができる、本発明に従う半導体素子200を図4により説明する。半導体素子200は、導電性サポート体134Aと、導電性サポート体134A上に設けられた半導体構造部110と、を有する。また、導電性サポート体134Aが、CuまたはNiからなる第1の金属128と、この第1の金属128を包含するAuまたは白金族の金属からなる第2の金属120,132とを有し、かつ、第2の金属120,132で構成される側面のいずれかの位置に厚み方向に延びる溝138を有することを特徴とする。この溝138は、エッチング液供給用の貫通孔136に由来するものである。このような半導体素子200は、リフトオフ層を除去するために用いたエッチング液によって導電性サポート体134Aが侵食されていないため好ましい。また、導電性サポート体の全体をAuなどの第2の金属で構成する場合に比べて、導電性サポート体のコストを抑えることができる。
図1および図2に示す製造方法で、図3に示すLEDチップを作製した。具体的には、まず、サファイア基板上に、MOCVD法を用いてAlN単結晶層(厚さ:1μm)を成長させて、AlN(0001)テンプレートを作成した。この成長用基板上に、スパッタ法を用いて、Sc(厚さ:15nm)を成膜し、その後、MOCVD装置内で窒化処理を施し、リフトオフ層としてのScN層を形成した。窒化処理条件は、アンモニアガス雰囲気で圧力200Torr,1150℃,10分である。
導電性サポート体をCuのみで形成した以外は実施例と同様にして、LEDチップを作製した。メッキ工程のみが実施例と異なるので、その点のみ以下に説明する。
導電性サポート体をAuのみで形成した以外は実施例と同様にして、LEDチップを作製した。メッキ工程のみが比較例1と異なるので、その点のみ以下に説明する。
102 成長用基板
104 リフトオフ層
106 半導体層
108 溝
110 半導体構造部
120 第1メッキ層(第2の金属)
128 第2メッキ層(第1の金属)
132 第3メッキ層(第2の金属)
134 導電性サポート体
134A 切断後の導電性サポート体
136 貫通孔
138 溝
200 半導体素子
Claims (11)
- 成長用基板の上にリフトオフ層および半導体層をこの順に形成する工程と、
該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が底部で露出する溝を形成することで、互いに独立した複数個の半導体構造部を形成する工程と、
複数個の前記半導体構造部を一体支持する導電性サポート体をメッキ法により形成するメッキ工程と、
所定のエッチング液で前記リフトオフ層を除去することで、前記成長用基板を前記複数個の半導体構造部から剥離するケミカルリフトオフ工程と、
を有し、
前記メッキ工程は、前記導電性サポート体が、前記エッチング液に溶解する第1の金属を前記エッチング液に溶解しない第2の金属で包含し、かつ、該第2の金属の中に前記溝に連通する貫通孔を形成するように行われ、
前記ケミカルリフトオフ工程では、前記貫通孔を介して前記エッチング液を前記溝に供給することを特徴とする半導体素子集合体の製造方法。 - 前記メッキ工程は、
前記半導体構造部上に前記第2の金属による第1メッキ層を形成する工程と、
前記第1メッキ層上の一部分に前記第1の金属による第2メッキ層を形成する工程と、
該第2メッキ層および該第2メッキ層の形成されていない前記第1メッキ層の上に、前記第2の金属による第3メッキ層を形成する工程と、
を有する請求項1に記載の半導体素子集合体の製造方法。 - 前記第2メッキ層は、複数の前記半導体構造部のそれぞれの上方に島状に形成する請求項2に記載の半導体素子集合体の製造方法。
- 前記第1メッキ層および前記第3メッキ層が同じ種類の金属からなる請求項2または3に記載の半導体素子集合体の製造方法。
- 前記メッキ工程は、前記貫通孔を形成する部位にレジストを埋めた状態で行う請求項1〜4のいずれか1項に記載の半導体素子集合体の製造方法。
- 前記第1の金属が、CuまたはNiである請求項1〜5のいずれか1項に記載の半導体素子集合体の製造方法。
- 前記第2の金属が、Auまたは白金族の金属である請求項1〜6のいずれか1項に記載の半導体素子集合体の製造方法。
- 請求項1〜7のいずれか1項に記載の製造方法により得た半導体素子集合体の前記半導体構造部間で前記導電性サポート体を切断することにより、各々が切断後の導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する工程を有する半導体素子の製造方法。
- 導電性サポート体と、該導電性サポート体上に一体支持され、互いに独立した複数個の半導体構造部と、を有し、
前記導電性サポート体が、CuまたはNiからなる第1の金属と、該第1の金属を包含するAuまたは白金族の金属からなる第2の金属とを有し、かつ、前記第2の金属の中の前記半導体構造部を支持しない位置に貫通孔を有することを特徴とする半導体素子集合体。 - 前記第2の金属が、複数の前記半導体構造部のそれぞれの上方に島状に位置する請求項9に記載の半導体素子集合体。
- 導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、
前記導電性サポート体が、CuまたはNiからなる第1の金属と、該第1の金属を包含するAuまたは白金族の金属からなる第2の金属とを有し、かつ、前記第2の金属で構成される側面のいずれかの位置に厚み方向に延びる溝を有することを特徴とする半導体素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112680A JP6017834B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 |
US13/895,472 US8921227B2 (en) | 2012-05-16 | 2013-05-16 | Semiconductor device assembly and semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112680A JP6017834B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013239638A true JP2013239638A (ja) | 2013-11-28 |
JP6017834B2 JP6017834B2 (ja) | 2016-11-02 |
Family
ID=49580669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012112680A Active JP6017834B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8921227B2 (ja) |
JP (1) | JP6017834B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101553659B1 (ko) | 2014-05-08 | 2015-09-17 | 주식회사 글로벌식스 | 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10211443B2 (en) | 2014-09-10 | 2019-02-19 | Cellink Corporation | Battery interconnects |
US9147875B1 (en) | 2014-09-10 | 2015-09-29 | Cellink Corporation | Interconnect for battery packs |
CN107408544B (zh) | 2015-02-03 | 2019-09-13 | 塞林克公司 | 用于组合式热能与电能传递的系统及方法 |
US10062803B2 (en) | 2016-03-29 | 2018-08-28 | X Development Llc | Micro-size devices formed by etch of sacrificial epitaxial layers |
JP7075847B2 (ja) * | 2018-08-28 | 2022-05-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
EP4256647A1 (en) | 2021-03-24 | 2023-10-11 | CelLink Corporation | Multilayered flexible battery interconnects and methods of fabricating thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070077673A1 (en) * | 2005-10-05 | 2007-04-05 | Samsung Electro-Mechanics Co., Ltd | Method for manufacturing vertically structured light emitting diode |
WO2011043240A1 (ja) * | 2009-10-07 | 2011-04-14 | 昭和電工株式会社 | 発光ダイオード用金属基板、発光ダイオード及びその製造方法 |
WO2012160604A1 (ja) * | 2011-05-25 | 2012-11-29 | Dowaエレクトロニクス株式会社 | 発光素子チップ及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8294172B2 (en) * | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
KR101358541B1 (ko) | 2008-12-26 | 2014-02-05 | 도와 일렉트로닉스 가부시키가이샤 | Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법 |
KR101321654B1 (ko) | 2009-03-27 | 2013-10-23 | 도와 일렉트로닉스 가부시키가이샤 | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 |
CN102687288B (zh) | 2009-11-05 | 2016-04-06 | Bbsa有限公司 | 第iii族氮化物半导体纵向结构led芯片及其制造方法 |
-
2012
- 2012-05-16 JP JP2012112680A patent/JP6017834B2/ja active Active
-
2013
- 2013-05-16 US US13/895,472 patent/US8921227B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070077673A1 (en) * | 2005-10-05 | 2007-04-05 | Samsung Electro-Mechanics Co., Ltd | Method for manufacturing vertically structured light emitting diode |
JP2007103934A (ja) * | 2005-10-05 | 2007-04-19 | Samsung Electro Mech Co Ltd | 垂直構造発光ダイオードの製造方法 |
WO2011043240A1 (ja) * | 2009-10-07 | 2011-04-14 | 昭和電工株式会社 | 発光ダイオード用金属基板、発光ダイオード及びその製造方法 |
WO2012160604A1 (ja) * | 2011-05-25 | 2012-11-29 | Dowaエレクトロニクス株式会社 | 発光素子チップ及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101553659B1 (ko) | 2014-05-08 | 2015-09-17 | 주식회사 글로벌식스 | 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20130307133A1 (en) | 2013-11-21 |
JP6017834B2 (ja) | 2016-11-02 |
US8921227B2 (en) | 2014-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6017834B2 (ja) | 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 | |
JP5690738B2 (ja) | Iii族窒化物半導体縦型構造ledチップの製造方法 | |
JP5723442B2 (ja) | Iii族窒化物半導体縦型構造ledチップおよびその製造方法 | |
JP4367531B2 (ja) | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 | |
JP5881689B2 (ja) | 発光素子チップ及びその製造方法 | |
JP5774712B2 (ja) | 半導体素子およびその製造方法 | |
JP6059238B2 (ja) | Iii族窒化物半導体素子およびその製造方法 | |
JP2010232625A (ja) | 貼り合わせ基板の製造方法 | |
JP5077224B2 (ja) | Iii族窒化物半導体発光素子、およびその製造方法 | |
JP2011211015A (ja) | 半導体発光素子およびその製造方法 | |
JP4940359B1 (ja) | 発光素子と発光素子および半導体素子の製造方法 | |
JP5934720B2 (ja) | Iii族窒化物半導体素子およびその製造方法 | |
JP2011211097A (ja) | 半導体素子の製造方法 | |
JP5918367B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
KR20150029423A (ko) | 반도체 발광소자 | |
JP5936696B2 (ja) | Iii族窒化物半導体素子およびその製造方法 | |
JP2005072094A (ja) | 選択成長を応用した発光ダイオード装置 | |
JP5763858B2 (ja) | Iii族窒化物半導体縦型構造ledチップの製造方法 | |
JP5914656B2 (ja) | Iii族窒化物半導体素子およびその製造方法 | |
JP5723431B2 (ja) | Iii族窒化物半導体縦型構造ledチップ | |
JP2006190714A (ja) | 半導体レーザ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6017834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |