KR101553659B1 - 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101553659B1
KR101553659B1 KR1020140054955A KR20140054955A KR101553659B1 KR 101553659 B1 KR101553659 B1 KR 101553659B1 KR 1020140054955 A KR1020140054955 A KR 1020140054955A KR 20140054955 A KR20140054955 A KR 20140054955A KR 101553659 B1 KR101553659 B1 KR 101553659B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor element
sacrificial layer
semiconductor device
Prior art date
Application number
KR1020140054955A
Other languages
English (en)
Inventor
조명환
이석우
Original Assignee
주식회사 글로벌식스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로벌식스 filed Critical 주식회사 글로벌식스
Priority to KR1020140054955A priority Critical patent/KR101553659B1/ko
Application granted granted Critical
Publication of KR101553659B1 publication Critical patent/KR101553659B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Abstract

본 개시는 반도체 소자 기판의 취급시 반도체 소자 기판을 지지하도록 사용되는 반도체 소자용 지지 기판에 있어서, 반도체 소자 기판의 일 측에 일체화 되는 희생층; 그리고 희생층을 기준으로 반도체 소자 기판의 반대 측에서 희생층에 대해 고정되며, 반도체 소자 기판의 취급시 반도체 소자 기판의 휨을 억제하는 휨 억제층;으로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.

Description

반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법{SUPPORTING SUBSTRATE FOR SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE USING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 소자용 지직 기판 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 특히, 반도체 소자의 휨을 억제하는 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
디램과 같은 반도체 소자나, 3D stacking Package(예: memory, logic, MEMS, TSV(Through Si Via) 등)와 같은 반도체 소자에서 웨이퍼를 이동하거나 잡고 가공하는 등의 방법으로 취급하게 된다. 웨이퍼를 그라인딩 하는 공정이나 열에 의해 웨이퍼가 휠 수 있는데, 휜 웨이퍼는 후속 공정에 곤란을 주며, 수율을 저하시킨다.
도 1 및 도 2는 종래의 반도체 소자 기판의 제조 방법의 예들을 설명하는 도면들로서, 디램 등 반도체 소자가 형성된 실리콘 웨이퍼에 반도체 소자 측에서 폴리머 접착체를 도포하고 분리층을 사용하여 유리 기판을 접착체에 고정시켰다. 이후 웨이퍼의 배면을 그라이인딩하여 웨이퍼를 얇게 한 후에 웨이퍼 배면에 블루 테이프와 같은 부재를 부착한다. 유리 기판을 통해 분리층에 레이저를 조사하여 레이저 리프트-오프 방법으로 유리 기판을 분리한다. 유리 기판이 분리되어도 폴리머가 반도체 소자에 부착되어 있어서 분리용 접착층을 폴리머에 다시 붙여서 폴리머를 때어 낸다(도 1참조). 또는, 분리층의 재질을 달리하여 레이저 리프트-오프 대신 기계적인 힘으로 유리 기판을 때어 내고, 분리용 접착층으로 폴리머를 제거한 후 솔벤트로 세척하여 반도체 소자를 제조하였다. 이러한 과정은 공정이 복잡하고, 레이저 리프트-오프는 비용이 고가이며, 폴리머가 반도체 소자에서 떨어지면서 웨이퍼가 휘는 등의 문제가 있다.
도 3은 TSV 공정이 수행되는 반도체 소자 기판의 일 예를 나타내는 도면으로서, TSV(Through Si Via)를 이용한 3D 패키지를 하기 위해서는 Si 기판에 관통하는 비아홀을 형성한 후 도전성 물질로 비아홀을 주로 도금의 방법으로 채운다. 도금을 하기 위해서는 도전성 씨앗(seed)을 비아홀 안쪽에 형성하여야 한다. 이때 비아홀 안쪽까지 깊이 침투 가능한 증착 방법을 이용해야 하므로 플라즈마를 이용한 증착 방법인 스퍼터 방법 등이 이용된다. 그런데 스퍼터 방법을 이용하더라도 수십 um 이상의 깊은 비아홀에는 한계가 있다. 씨앗 형성 이후 전해 도금 방법으로 씨앗위에 메탈을 두껍게 형성해 주면 비아홀을 메울 수 있다. Si 기판을 관통하는 도전 물질을 형성하기 위해 도금된 비아홀의 반대측을 갈아 내게 된다. 이와 같은 공정에서는 비아홀의 깊이가 수십 um로 제한되므로 기판을 갈고 다른 곳에 붙이기 위해서는 Temporary 본딩과 De-bonding 기술이 필요한데, 기판이 얇아짐에 따라 휨(Bowing) 등이 발생하여 추가 공정이 어려워지는 등의 문제점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자 기판의 취급시 반도체 소자 기판을 지지하도록 사용되는 반도체 소자용 지지 기판에 있어서, 반도체 소자 기판의 일 측에 일체화 되는 희생층; 그리고 희생층을 기준으로 반도체 소자 기판의 반대 측에서 희생층에 대해 고정되며, 반도체 소자 기판의 취급시 반도체 소자 기판의 휨을 억제하는 휨 억제층;으로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판이 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 소자의 제조 방법에 있어서, 반도체 소자 기판의 일 측에 희생층을 일체화 하는 단계; 희생층을 기준으로 반도체 소자 기판의 반대 측에서 휨 억제층을 고정하는 단계;로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을 희생층에 고정하는 단계; 그리고 통로로 제거 용액을 제공하여 반도체 소자 기판과 휨 억제층을 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1 및 도 2는 종래의 반도체 소자 기판의 제조 방법의 예들을 설명하는 도면들,
도 3은 TSV 공정이 수행되는 반도체 소자 기판의 일 예를 나타내는 도면,
도 4, 도 5 및 도 6은 본 개시에 따른 반도체 소자의 제조 방법의 일 예를 설명하는 도면들,
도 7은 고정층과 홀의 패턴의 일 예를 설명하는 도면,
도 8은 고정층을 형성하는 또 다른 방법을 설명하는 도면,
도 9는 본 개시에 따른 반도체 소자용 지지 기판의 다른 예를 설명하는 도면,
도 10은 본 개시에 따른 반도체 소자용 지지 기판의 제조 방법의 일 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법의 다른 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4, 도 5 및 도 6은 본 개시에 따른 반도체 소자의 제조 방법의 일 예를 설명하는 도면들로서, 먼저, 도 4a에 제시된 바와 같이, 베이스 기판(33)에 홀 또는 홈을 가공하고, 도 4b에 도시된 바와 같이, 홀에 도전체(35)를 형성한다. 예를 들어, 스퍼터링에 의해 시드(seed)를 형성한 후 도금(plating)을 진행하여 도전체를 형성할 수 있다. 베이스 기판(33)은 예를 들어, Si, Ge, GaAs, Al, Mo, MoCu, W, WCu, Cu, Ni, Sus, Ti 또는 상기 물질들의 조합으로서 합금 또는 이들의 적층으로 이루어질 수 있으며, 특별한 제한이 있는 것은 아니다. TSV 공정의 경우 베이스 기판(33)은 실리콘이 사용될 수 있다. 이후, 도 4c에 제시된 바와 같이 소자를 형성하기 위한 FEOL(front-end-of-line) 공정을 수행하여 소자층(53)을 형성한다.
계속해서 도 5a와 같이 소자층(53)에 반도체 적층 구조물(43)을 접합한다. 다음, 도 5b와 같이, 베이스 기판(33), 소자층(53) 및 반도체 적층 구조물(43)의 결합체인 반도체 소자 기판(107)에 본 개시에 따른 반도체 소자용 지지 기판(2,3,5)을 고정하고, 베이스 기판(33)의 배면을 그라인딩하는 등의 방법으로 두께 감소 공정을 진행한다. 예를 들어, 반도체 적층 구조물(43)에 희생층(2)을 형성하고, 희생층(2) 위에 휨 억제층(3)을 고정한다. 고정을 위해 희생층(2)과 휨 억제층(3) 사이에 고정층(5)이 개재된다. 휨 억제층(3)에는 희생층(2) 제거 용액의 통로(예: 3a; 복수의 관통홀)이 형성되어 있다. 고정층(5)은 희생층(2)으로 제거 용액이 잘 제공되도록 통로를 피하여 형성되어 있다. 이와 같이, 희생층(2), 고정층(5) 및 휨 억제층(3)으로 이루어진 지지 기판(2,3,5) 위에 반도체 소자 기판(107)이 구비된다.
반도체 소자 기판(107)에 희생층(2)을 형성할 수도 있지만, 이와 다르게, 희생층(2)을 반도체 소자 기판(107)과 별개로 형성한 후, 고정층(5)에 의해 휨 억제층(3)을 희생층(2)에 고정하여 지지 기판(2,3,5)을 제조한 후에 희생층(2)과 반도체 소자 기판(107) 간의 본딩이 이루어지는 실시예도 본 개시에 포함된다. 또한, 고정층(5)은 희생층(2)에 형성되는 경우뿐만 아니라, 휨 억제층(3)에 형성되는 것도 가능하며, 도 5c에 제시된 것과 같이, 희생층(2)과 휨 억제층(3)에 모두 형성되는 것도 가능하다.
두께 감소 공정의 결과 베이스 기판(33)에 형성된 도전체(35)는 베이스 기판(33)을 상하로 관통한다. 이와 같은 도전체(35)는 전원 또는 신호 공급 통로 또는 방열 통로로 사용될 수 있다. 지지 기판(2,3,5)은 이와 같이 두께 감소 공정에서 열이나 마찰에 의한 응력으로 인해 반도체 소자 기판(107)이 휘는 등 문제가 발생하는 것을 방지한다. 이후, 도 6a에 제시된 바와 같이, 휨 억제층(3)의 복수의 관통홀(3a; 통로)로 희생층(2)을 제거하는 에천트가 공급되며, 그 결과 도 6b에 제시된 바와 같이 지지 기판(2,3,5)과 반도체 소자 기판(107)이 분리되어 반도체 소자가 제조된다.
본 예에 따른 반도체 소자용 지기 기판 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 반도체 소자 기판(107)의 휨이 억제되어 반도체 소자의 수율이 향상된다.
또한, 휨 억제층(3)에 희생층(2) 제거시 사용되는 제거 용액(예: 에천트)을 위한 통로(3a)를 형성함으로써, 레이저 리프트-오프 공정에 비해 저비용이고 간편한 습식 식각을 사용할 수 있는 장점이 있다.
본 예에서, 반도체 소자용 지지 기판(2,3,5)은 희생층(2), 고정층(5) 및 휨 억제층(3)을 포함한다. 일 예로, 반도체 소자 기판(107) 측에 희생층(2)이 일체화 되며, 습식 식각으로 희생층(2)이 제거된다. 따라서, 에천트는 희생층(2)은 식각하면서 반도체 소자 기판(107)은 식각하지 않도록 선택되는 것이 바람직하다.
희생층(2)은 습식 식각되는 물질이며, 예를 들어, Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO, In 등으로 이루어진 군으로부터 선택되는 하나로 이루어진다. 이에 대한 에천트로는 Ti는 BOE, HF로, SiO2는 BOE, HF로, CrN는 Cr-7, Cu는 질산이나 황산, Cr2O3는 Cr-7, Al은 KOH, 인산, 질산, AlN 의 경우는 NaOH나 KOH, ZnO의 경우는 HCl, 황산, 질산, In의 경우는 HCl, 황산, 질산으로 습식 식각할 수 있다. 위에 명기된 용액의 혼합 용액도 포함되며, 각 물질의 대표적인 에천트만 명기 했으므로 해당 물질을 녹이는 액체면 사용할 수 있다.
휨 억제층(3)의 두께는 반도체 소자 기판(107)의 휨을 억제할 수 있을 정도의 두께라면 특별한 제한은 없으며, 재질에 따라 달라질 수 있다. 예를 들어, 지지 기판(2,3,5) 전체로 약 200㎛ 이상의 두께를 가져서, 반도체 소자 기판(107)의 휨에 억제력을 부여할 수 있게 된다. 휨 억제층(3)은 희생층(2) 식각시에 문제되지 않는 재질이면 특별히 제한되지 않는다. 예를 들어, 휨 억제층(3)은 세라믹, 사파이어, SUS, Al, Si, Cu-C(카파그라파이트), Ge, GaAs, Mo, MoCu, W, WCu, Cu, Ni, Ti, 또는 상기 물질들의 조합으로서 합금 또는 이들의 적층으로서 이루어질 수 있다. 플라스틱이나 폴리머 재질로 휨 억제층(3)을 형성하는 것도 고려할 수 있다. 휨 억제층(3)에는 희생층(2) 제거시에 사용되는 제거 용액용 통로(3a)가 형성되며, 예를 들어, 통로(3a)는 도 6에 도시된 바와 같이, 휨 억제층(3)을 관통하는 복수의 홀(3a)이다. 세라믹으로 휨 억제층(3)을 형성하는 방법에 대해서는 도 9에서 더 후술된다.
한편, 지지 기판(2,3,5)을 반도체 소자 기판(107)에 접합하고 후속 공정을 수행하는 경우, 공정 온도로 인해 지지 기판(2,3,5) 및 반도체 소자 기판(107)이 열스트레스(thermal stress)를 받게 된다. 이때, 반도체 소자 기판(107)과 지지 기판(2,3,5)의 열팽창의 차이가 큰 경우, 반도체 소자 기판(107)과 지지 기판(2,3,5)이 열스트레스로 인해 서로 떨어질 수 있다. 이를 방지하기 위해 반도체 소자 기판(107)에 맞추어서 지지 기판(2,3,5)의 재질, 특히 휨 억제층(3)의 재질을 잘 선택할 필요가 있다. 즉, 반도체 소자 기판(107)은 반도체 소자의 특성에 따라 재질이 일정 정도 규정되므로, 휨 억제층(3)의 재질을 반도체 소자 기판(107)과 열팽창 계수 차이가 작은 물질로 선택하는 것이 바람직하다.
아래 [표1]에 휨 억제층(3)으로 사용될 수 있는 물질과 열팽창 계수를 예시하였다.
　 Thermal expansion coefficient Thermal conductivity Electrical resistivity Mineral hardness Melting point
　 열팽창계수 열전도율 저항 경도 녹는점
　 10-6　K-1 W m-1　K-1 10-8　Ω m (no units) °C
Ni 13.4 91 7.2 4.0 1455
Cu 16.5 400 1.7 3.0 1085
Ag 18.9 430 1.6 2.5 962
Au 14.2 320 2.2 2.5 1064
Ti 8.6 22 40.0 6.0 1668
Cr 4.9 94 12.7 8.5 1907
W 4.5 174 5.4 7.5 3422
Pt 8.8 72 10.6 3.5 1768
Ge 6.0 60 Semi. 6.0 938
Sapphire 7.5 35 　 9.0 2030
GaN 5.6 130 Semi. 　 2573
Si 2.6 150 Semi. 6.5 1414
AlN 4.2 285 Semi. 　 2200
SiC 4.5 283 Semi. 　 2793
Al 23.1 237 2.7 2.8 660
CuW 　 170 　 　 　
CuMo 6.7 170 　 　 　
ZnO 6.5 130 Semi. 　 1975
Au80Sn20 16.0 57 　 　 280
Mo 4.8 139 5.5 5.5 2896
Ta 6.3 57 13.5 6.5 3290
In 32.0 82 8.0 1.2 157
상기 [표1]를 참조하면, 사파이어의 열팽창계수는 7.5로서 세라믹/Mo 또는 세라믹/사파이어 조합은 열팽창계수의 차이가 작아서 적절한 조합의 예들이 된다. 휨 억제층(3)을 반도체 적층 구조물(43)과 동일 재질로 선택하는 것이 열스트레스에 의한 떨어짐 방지 측면에서는 좋을 수 있다. 따라서 Mo/Mo 조합도 좋고, 세라믹/사파이어 조합도 좋다. 여기서 Al2O3와 같은 물질이 단결정 상태일 때를 사파이어라고 하고, 아몰퍼스 상태를 세라믹이라고 한다. 이 둘은 열팽창계수가 거의 7.5로 동일하다. 한편, 세라믹/Cu, 세라믹/Ni 조합의 경우 열팽창계수의 차이가 큰 것을 알 수 있다. 한편, 실리콘의 경우 열팽창 계수가 작으므로, 이와 차이가 작은, 예를 들어, Cr, W, AlN, SiC, Mo 등이 휨 억제층(3)으로 사용될 수 있다.
고정층(5)은 반도체 소자 기판(107)과 희생층(2)을 부착시키고, 이후 희생층(2)이 제거 용액을 사용하여 제거됨에 따라 함께 제거되거나 반도체 소자 기판(107)으로부터 분리된다. 그 결과 휨 억제층(3)이 반도체 소자 기판(107)으로부터 분리된다. 고정층(5)은 반도체 소자 기판(107)과 희생층(2)를 접합 또는 고정시킬 수 있는 물질이라면 특별한 제한은 없다. 예를 들어, 고정층(5)은 Ag paste 또는 AgSnCu paste로 이루어질 수 있으며, 그 외에도 AuSn, AgSn, NiSn, CuSn, AgSnCu, AuIn, AuGe, AuSi, AlGe과 같은 금속 합금으로 이루어지거나, In, Pb, Sn과 같은 금속으로 이루어질 수 있다. 또한, 고정층(5)으로 합성수지로 된 양면 테이프, 점착제 또는 접착제(예: 폴리이미드, Temploc)를 이용하여 희생층(2)과 휨 억제층(3)을 접합하는 것도 가능하다. 또한, 폴리머 접착물질로서, 예를 들어, ㈜ 에코인프라홀딩스사의 피막형불연코팅 소재인 MUC(Mega Uncombustible Coat), 세라믹 페인트로서, 예를 들어, ㈜ 에코웨어사의 세라믹하이코트(주제) 및 경화제가 비율 주제 14 : 경화제 4인 소재, 그래핀 방열접착 물질로서, 예를 들어, ㈜ 에코인프라홀딩스사의 MTCA(Mega Thermal Conductive Adhesive) 등도 고정층(5)의 재질로 사용할 수 있다. 이외에도, 고정층(5)은 Epoxies(EPO), Polyimides(PI or PSPI), Benzocyclobutene(BCB), Polybenzoxazole(PBO), Silicones(Siloxanes) 등의 물질로 이루어질 수 있다. 통상의 이러한 물질들은 그 용도에 맞게끔 주문되어 사용된다.
고정층(5)은 희생층(2) 및 휨 억제층(3) 중 적어도 하나에 형성된다. 본 예에서 고정층(5)은 희생층(2)에 패터닝된(patterned) 상부 고정층(5a) 및 휨 억제층(3)에 패터닝되어 상부 고정층(5a)에 접합되는 하부 고정층(5b)을 포함한다.
전술한 바와 같이, 지지 기판(2,3,5)의 제조 방법에 있어서, 반도체 소자 기판(107)에 희생층(2), 고정층(5)이 형성되고, 휨 억체층이 고정층(5)에 접합될 수 있다. 또는, 지지 기판(2,3,5)을 반도체 소자 기판(107)에 부착하기 전에, 복수의 홀(3a)이 형성된 휨 억제층(3)이 고정층(5)에 의해 희생층(2)에 접합되어 지지 기판(2,3,5)이 제조될 수 있다. 이와 다르게, 휨 억제층(3)이 고정층(5)에 의해 희생층(2)에 접합된 후에 휨 억제층(3)에 복수의 홀(3a)을 형성하는 방법도 물론 가능하다.
다만, 복수의 홀(3a)을 형성하는 공정은 고정층(5), 희생층(2) 및 반도체 소자 기판(107)에 좋지 않은 영향을 줄 수도 있으므로 휨 억제층(3)에 복수의 홀(3a)이 미리 형성된 상태에서 반도체 소자 기판(107)과 결합되는 것이 상기 영향을 줄이는 방법이 될 수 있다. 반면, 고정층(5)을 희생층(2) 위에 전면적으로 도포하고, 휨 억제층(3)을 접합한 이후, 복수의 홀(3a)을 고정층(5)까지 관통하도록 형성하는 것도 공정 상에 이점을 줄 수 있다.
도 7은 고정층(5)과 홀(3a)의 패턴의 일 예를 설명하는 도면으로서, 휨 억제층(3)에는 도 7(a)에 도시된 것과 같이 복수의 홀(3a)이 형성되며, 고정층(5)은 복수의 홀(3a)을 피하여 희생층(2)과 휨 억제층(3) 사이에 개재되며, 휨 억제층(3)을 희생층(2)에 고정시킨다. 고정층(5)은 도 7(b)에 도시된 것과 같이 휨 억제층(3) 및 희생층(2) 중 적어도 하나에 패턴(예: 5a, 5b)을 가지도록 형성되며, 스크린 프린팅, e-beam 증착, 도금, 열(thermal) 증착 등의 방법이 사용될 수 있다. 예를 들어, Ag 페이스트를 패턴이 형성된 마스크(예: 실크, Tape, 메탈 등) 위에 도포하는 스크린 프린팅 방법으로 고정층(5)의 패턴(5a, 5b)이 형성될 수 있다. 또는, 고정층(5)을 형성하고 포토레지스트 패턴을 그 위에 형성한 후 포토레지스트 패턴을 마스크로 고정층(5)을 식각하여 고정층(5)의 패턴(5a, 5b)을 형성할 수 있다. 실크 스크린 프린팅의 경우 휨 억제층(3)을 재사용하기 위해서는 세척 과정이 추가될 수 있다. 한편, 테이프(Tape)를 사용하는 프린팅 방법은, 예를 들어, 구멍이 형성된 블루 테이프(Bule Tape) 또는 블루 테이프에 구멍을 형성하고 블루 테이프를 희생층(2)에 또는 휨 억제층(3)에 붙이고 Ag 페이스트를 도포하는 방법으로 프린팅할 수 있고, 습식식각으로 반도체 소자 기판(107)으로부터 휨 억제층(3)을 분리하는 CLO 공정 이후에 블루 테이프를 휨 억제층(3)으로부터 떼어 버리면 공정이 간편하고, 블루 테이프는 저렴하므로 장점이 되며 실리콘 장비를 개발하는 경우에도 도움이 될 수 있다. 도 8은 고정층(5)을 형성하는 또 다른 방법을 설명하는 도면으로서, Musashi사의 엔지니어링 제품으로서 피스톤이 1초에 333회 디스펜싱하는 디스펜서로 고정층(5) 원료를 디스펜싱하는 방법으로 고정층(5)을 형성할 수 있다.
희생층(2)에 형성된 상부 고정층(5a)과 휨 억제층(3)에 형성된 하부 고정층(5b)이 얼라인되고(도 7b 참조), 희생층(2)과 휨 억제층(3)이 상부 고정층(5a)과 하부 고정층(5b)에 의해 서로 고정된다. 이때, 도 7(c)에 도시된 바와 같이, 휨 억제층(3)에 형성된 각 홀(3a) 주변에 복수의 고정층(5) 패턴(5a, 5b)이 구비되며, 예를 들어, 도 7(d)에 도시된 것과 같이 각 홀(3a) 주변에 6개의 고정층(5) 패턴(5a, 5b)이 형성된다.
희생층(2)과 휨 억제층(3)이 고정층(5)에 의해 서로 고정되는 방법으로서, 예를 들어, 반도체 소자 기판(107)에 일체화된 희생층(2; 예: Ti)와 휨 억제층( 예: 세라믹) 각각에 고정층(5)으로서 AuSn을 e-beam 증착, 도금, 열(thermal) 증착 등의 방법으로 1.5㎛ 정도의 두께로 형성한 다음, 웨이퍼 본딩 장비를 이용하여 300℃ 온도에서 20kg/cm2 이상의 압력을 10분이상 가해주면 휨 억제층(3)이 고정층(5)에 의해 희생층(2)에 본딩 또는 유테틱 본딩이 이루어진다. 고정층(5)을 구성하는 물질들의 조성과 유테틱 온도를 하기 [표2]에 예시하였다. 희생층(2) 및 휨 억제층(3) 중의 한 쪽에 Au를, 나머지 한 쪽에 Sn을 형성할 수도 있다. 그 결과, 희생층(2), 고정층(5) 및 휨 억제층(3)을 구비하는 지지 기판(2,3,5)이 제조된다.
Eutectic alloy Eutectic composition Eutectic temperature
Au-In 0.6 / 99.4 wt-% 156℃
Cu-Sn 5 / 95 wt-% 231℃
Au-Sn 80 / 20 wt-% 280℃
Au-Ge 28 / 72 wt-% 361℃
Au-Si 97.15 / 2.85 wt-% 370℃
Al-Ge 49 / 51 wt-% 419℃
Al-Si 87.5 / 12.5 wt-% 580℃
이외에도 고정층은(5)은 Epoxies(EPO), Polyimides(PI or PSPI), Benzocyclobutene(BCB), Polybenzoxazole(PBO), Silicones(Siloxanes) 등의 물질로 이루어질 수 있다.
도 9는 본 개시에 따른 반도체 광소자용 지지 기판(2,3,5)의 다른 예를 설명하는 도면으로서, 휨 억제층(3)에는 고정층(5) 퍼짐 방지 홈(3b)이 형성되어 있고, 고정층(5)은 일부가 고정층(5) 퍼짐 방지 홈(3b)에 삽입되어 있다. 홈이 단턱이 되어 희생층(2)과 휨 억제층(3) 간의 고정 과정에서 고정층(5)이 홀(3a) 측으로 넘어오거나 퍼지는 것이 억제된다. 따라서 고정층(5)에 의한 홀(3a)의 막힘이 방지되어 희생층(2) 제거 용액 홀(3a)을 통해 희생층(2)에 잘 도달되도록 한다.
상기 예들에서 희생층(2)과 고정층(5)이 별개로 구비되지만, 희생층(2)이 접합력을 가져서 별도로 고정층(5)을 형성하지 않는 구성을 고려할 수 있다. 예를 들어, 희생층(2)을 In 등으로 형성하면, Wafer bonding과 같은 공정으로 휨 억제층(3)과 희생층(2)이 접합되며, 습식시각으로 희생층(2)을 제거하여 반도체 소자 기판(107)과 휨 억제층(3)이 분리될 수 있다.
도 10은 본 개시에 따른 지지 기판(2,3,5)의 제조 방법의 일 예를 설명하는 도면으로서, 세라믹으로 지지 기판(2,3,5)의 휨 억제층(3)을 형성하는 경우, 먼저, 도 10a에 제시된 바와 같이, 연성의 세라믹 시트(155)를 형성한다. 세라믹의 종류는 특별히 한정되지 않고, 알루미나(Al2O3), 질화알루미늄(AlN), 탄화규소(SiC) 및 질화규소(SiN) 등을 예로 들 수 있다. 이러한 세라믹 분말에 용매, 유기 바인더 및 분산제 등을 배합하여 슬러리를 조제하고, 이 슬러리를 이용하여 연성의 세라믹 시트(155)를 제작한다.
이후, 도 10b에 제시된 바와 같이, 연성의 세라믹 시트(155)에 구멍 형성 공정에 의해 복수의 홀(3a)를 형성한다. 여기서 연성의 세라믹 시트(155)는 형상이 변형이 비교적 자유롭고 홀(3a)이나 홈 등의 형성 공정에 적합하도록 말랑 말랑한 상태이다. 구멍 형성 공정으로는 펀칭(101), 드릴, 스폿 페이싱, 레이저 가공 등의 방법이 사용될 수 있다. 본 예에서는 비용이 저렴하고 공정이 간편한 펀칭 공정에 의해 세라믹 시트(155)에 복수의 홀(3a)이 형성된다. 홀(3a)의 평면 형상은 특별히 한정되지 않고, 원형, 타원형 및 삼각형, 사각형 및 육각형 등의 다각형으로 할 수 있다. 또한, 홀(3a)의 폭 또는 직경 방향 최대 치수는, 특별히 한정되지 않고, 홀(3a)의 밀도를 높게 하면 희생층(2)의 식각속도 향상을 시킬 수 있다. 또한, 홀(3a)의 단면, 즉 홀(3a)로 인한 세라믹 시트(155)의 면이 경사면이 되도록 형성하는 것도 가능하다. 또는, 세라믹 슬러리로 연성의 세라믹 시트(155)를 형성할 때 일정한 틀을 사용하여 홀(3a)를 형성할 수도 있다.
이후, 도 10c에 제시된 바와 같이, 홀(3a)이 형성된 연성의 세라믹 시트(155)를 탈지하고, 계속해서 소정의 온도로 소성함으로써 휨 억제층(3)을 형성한다. 예를 들어, 복수의 홀(3a)이 형성된 세라믹 시트(155)를 오븐 등에 넣어 소성한다. 그 결과, 도 10d에 제시된 바와 같이, 소성 공정에 의해 알루미나 등 세라믹을 고정하는 바인더 물질이나 용제가 날아가고 세라믹 시트(155)보다 약간 축소된 딱딱한 휨 억제층(3)이 형성된다. 통상적인 세라믹 시트(155)의 소성 온도는 보통 1400℃~1500℃ 정도이며, 본 예에서, 휨 억제층(3)의 두께는 필요에 따라 선택될 수 있다. 예를 들어, 연성의 세라믹 시트(155; 예: 그린 시트)를 소성한 후 폴리싱(polishing) 공정을 하여 원하는 두께의 휨 억제층(3)이 형성될 수 있다. 이와 다르게, 처음부터 그린시트를 원하는 두께로 형성하고 소성하여 휨 억제층(3)이 제조되는 것이 가능하며, 폴리싱 공정을 생략할 수 있는 장점이 있다. 예를 들어, 연성의 세라믹 시트(155) 형성을 위해 알루미늄 파우더를 채우는 두께를 조절할 수 있는데, 얇게 하면 50um 두껍게는 500um 정도로 형성한다. 본 예에서는 처음부터 연성의 그린 시트에 홀(3a)를 펀치로 쉽고 저렴한 방법으로 가공한다. 소성 전의 그린 시트는 연성 또는 연질이어서 펀칭 가공 등에 의해 홀(3a)를 원하는 형상으로 가공하기가 용이하다. 홀(3a)를 형성하기 위해 레이저를 사용하는 것보다 목각(예: 펀치)으로 형성하면 비용이 훨씬 절감된다. 이와 같이, 세라믹으로 형성된 휨 억제층에 고정층 및 희생층을 형성하는 방법은 전술된 바와 같다.
한편, 반도체 소자 기판(107)과 휨 억제층(3)을 분리하는 CLO 공정의 속도를 빠르게 하는 것이 공정 효율 향상에 중요하다. 따라서 희생층(2)이 에천트에 의해 빠르게 식각되는 것이 바람직하며, 희생층(2)이 다공성(porous)을 가지도록 형성되면 더욱 좋다. 희생층(2) 형성 방법에서 e-beam 증착이나 스퍼터링 방법이 사용될 수 있는데, e-beam 증착에 의해 형성된 희생층(2)이 스퍼터링에 의한 희생층(2)의 식각속도보다 더 빠른 것을 확인할 수 있었다. 또한, 고정층(5)이 폴리머로 형성되는 경우 폴리머와 희생층(2)의 계면 특성을 경화 시간 및 온도를 적절히 조절하여 희생층(2) 식각에 유리하게(예; 다공성 틈이 생기도록) 형성할 수 있다. 또한, 고정층(5)의 패턴을 형성할 때, 접착 능력에 문제가 없는 한 고정층(5) 패턴의 면적을 작게하여 에천트와 희생층(2)의 접촉면을 증가시키고, 에천트가 제공되는 홀의 밀도를 가능한 한 증가시켜 CLO 속도를 빠르게 할 수 있다.
도 11은 본 개시에 따른 반도체 소자용 지지 기판(2,3,5) 및 이를 이용한 반도체 소자의 제조 방법의 다른 예를 설명하는 도면으로서, 도 11a에 제시된 바와 같이, DRAM, ASIC, Transistor, CMOS, ROM, EP-ROM 등 반도체 소자(108)가 형성된 반도체 소자 기판(110)에 반도체 소자(108) 측에서 희생층(2)을 형성한다. 희생층(2) 및 에천트는 전술된 바와 같이, 다양하게 선택될 수 있는데, 이때 희생층(2)은 에천트에 의해 식각 선택비가 좋으면서 에천트가 반도체 소자(108)에 손상을 주지 않도록 선택된다. 예를 들어, 반도체 소자(108)가 SiO2 막을 포함하거나 보호막으로 구비하는 경우, 희생층(2)을 Cu, Al 등으로 형성하고, 에천트로 Cu는 질산이나 황산, Al은 KOH, 인산, 질산 등의 에천트를 사용하면, 반도체 소자(108)의 손상 없이 희생층(2)을 제거할 수 있다.
계속해서, 휨 방지층(3)을 희생층(2)에 접합 또는 고정시킨다. 고정층(5)은 전술한 바와 같이 희생층(2)이나 휨 억제층(3) 중 적어도 하나에 홀을 피하도록 패터닝되어 형성된다. 다음으로, 도 11b와 같이, 반도체 소자(108)가 형성된 면의 반대 측, 예를 들어, 베이스 기판(109; 예: 실리콘 웨이퍼)의 배면을 그라이인딩하여 베이스 기판(109)을 얇게 한다. 휨 방지층(3)은 이러한 그라인딩 공정이나 이동 등 취급시 베이스 기판(109)의 휨을 방지한다. 계속해서, 도 11c와 같이, 그라인딩된 베이스 기판(109)에 블루테입프 등 고정용 접착 부재(121)를 부착하고, 휨 방지층(3)에 형성된 복수의 홀(3a; channel)을 통해 에천트(9)를 제공하여 희생층(2)을 식각함으로써, 도 11d와 같이, 베이스 기판(109)과 지지 기판(2,3,5)이 분리되어 반도체 소자가 제조된다. 여기서 반도체 소자는 지지 기판(2,3,5)으로부터 분리된 웨이퍼를 의미하거나, 웨이퍼에 대해 추가의 공정(예, 개별 소자별로 분리 공정 등)이 이루어진 반도체 소자를 의미할 수 있다.
이와 같은, 본 예에 따른 반도체 소자용 지지 기판(2,3,5) 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 반도체 소자 기판의 휨이 억제되어 수율이 향상된다. 또한, 유리 기판을 통해 분리층에 레이저를 조사하여 레이저 리프트-오프하는 방법에 비하여 습식식각을 사용하여 저렴하고 간편하다. 또한, 반도체 소자 기판(110)과 유리 기판을 접합하는 폴리머를 테이프를 이용하여 때어 내는 공정이 생략되고, 깨끗하게 희생층(2)이 제거되므로 수율이 향상된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 소자 기판의 취급시 반도체 소자 기판을 지지하도록 사용되는 반도체 소자용 지지 기판에 있어서, 반도체 소자 기판의 일 측에 일체화 되는 희생층; 그리고 희생층을 기준으로 반도체 소자 기판의 반대 측에서 희생층에 대해 고정되며, 반도체 소자 기판의 취급시 반도체 소자 기판의 휨을 억제하는 휨 억제층;으로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
(2) 통로를 피하여 희생층과 휨 억제층 사이에 개재되며, 휨 억제층을 희생층에 고정시키는 고정층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
(3) 휨 억제층은 반도체 소자 기판의 두께 감소를 위한 공정에서 두께 감소로 인한 반도체 소자 기판의 휨을 억제하는 것을 특징으로 하는 반도체 소자용 지지 기판.
(4) 반도체 소자 기판은 TSV(Through Silicon Via) 기판이며, 휨 억제층은 TSV 기판의 박막화 공정(thinning process)시 박막화되는 면의 반대측 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
(5) 반도체 소자 기판은 웨이퍼 및 웨이퍼에 형성된 반도체 소자를 구비하며, 휨 억제층은 웨이퍼가 그라인딩되는 면의 반대 측에 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
(6) TSV 기판은 TSV가 형성된 베이스 기판과 TSV 측으로 베이스 기판에 부착된 반도체 적층 구조물을 구비하며, 희생층 및 휨 억제층은 반도체 적층 구조물을 기준으로 베이스 기판의 반대측에 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
(7) 희생층이 반도체 소자를 덮도록 구비된 것을 특징으로 하는 반도체 소자용 지지 기판.
(8) 희생층은 Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO 및 In으로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 소자용 지지 기판.
(9) 통로는 휨 억제층을 관통하는 복수의 홀인 것을 특징으로 하는 반도체 소자용 지지 기판.
(10) 고정층은: 희생층에 패터닝된(patterned) 상부 고정층; 그리고
휨 억제층에 패터닝되어 상부 고정층에 고정되는 하부 고정층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
(11) 휨 억제층은 세라믹, 사파이어, SUS, Al, Si, Cu-C, Ge, GaAs, Mo, MoCu, W, WCu, Cu, Ni, Ti로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 소자용 지지 기판.
(12) 반도체 소자의 제조 방법에 있어서, 반도체 소자 기판의 일 측에 희생층을 일체화 하는 단계; 희생층을 기준으로 반도체 소자 기판의 반대 측에서 휨 억제층을 고정하는 단계;로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을희생층에 고정하는 단계; 그리고 통로로 제거 용액을 제공하여 반도체 소자 기판과 휨 억제층을 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
(13) 희생층을 일체화하는 단계와 휨 억제층을 고정하는 단계 사이에, 통로를 피하여 희생층과 휨 억제층 사이에 개재되며, 휨 억제층을 희생층에 고정시키는 고정층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
(14) 휨억제층을 고정하는 단계와 분리하는 단계 사이에, 휨 억제층의 반대측에서 반도체 소자 기판의 두께를 감소하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
(15) 희생층을 일체화하는 단계 전에, 반도체 소자 기판을 제공하는 단계;를 포함하며, 반도체 소자 기판을 제공하는 단계는: 베이스 기판에 TSV(Through Silicon Via)형성하는 과정; TSV에 도전체를 형성하는 과정; 그리고 베이스 기판의 도전체측으로 반도체 소자 적층 구조물을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
(16) 희생층을 일체화하는 단계 전에, 반도체 소자 기판을 제공하는 단계;를 포함하며, 반도체 소자 기판을 제공하는 단계는: 웨이퍼를 제공하는 과정; 그리고 웨이퍼에 반도체 소자를 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
(17) 희생층 및 휨 억제층은 반도체 소자 적층 구조물 측에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
(18) 희생층은 반도체 소자를 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
(19) 희생층은 Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO 및 In으로 이루어진 군으로부터 선택되는 적어도 하나로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
(20) 반도체 소자는 SiO2 보호막을 구비하며, 희생층은 Cu, Al 중 적어도 하나로 이루어지며, Cu는 통로로 제공된 질산이나 황산, Al은 KOH, 인산, 질산 중 어느 하나로 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
본 개시에 따른 반도체 소자용 지기 기판 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 반도체 소자 기판의 휨이 억제되어 수율이 향상된다.
또한, 휨 억제층에 희생층 제거시 사용되는 제거 용액(예: 에천트)을 위한 통로를 형성함으로써, 저비용이고 공정이 간편한 습식 식각을 사용할 수 있는 장점이 있다.
또한, 반도체 소자 기판과 유리 기판을 접합하는 폴리머를 테이프를 이용하여 때어 내는 공정이 생략되고, 깨끗하게 희생층이 제거되므로 수율이 향상된다.
107, 109 : 반도체 소자 기판, 2: 희생층
3: 휨 억제층 5: 고정층 3a: 홀

Claims (20)

  1. 반도체 소자 기판의 취급시 반도체 소자 기판을 지지하도록 사용되는 반도체 소자용 지지 기판에 있어서,
    반도체 소자 기판의 일 측에 일체화 되는 희생층; 그리고
    희생층을 기준으로 반도체 소자 기판의 반대 측에서 희생층에 대해 고정되며, 반도체 소자 기판의 취급시 반도체 소자 기판의 휨을 억제하는 휨 억제층;으로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
  2. 청구항 1에 있어서,
    통로를 피하여 희생층과 휨 억제층 사이에 개재되며, 휨 억제층을 희생층에 고정시키는 고정층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
  3. 청구항 1에 있어서,
    휨 억제층은 반도체 소자 기판의 두께 감소를 위한 공정에서 두께 감소로 인한 반도체 소자 기판의 휨을 억제하는 것을 특징으로 하는 반도체 소자용 지지 기판.
  4. 청구항 1에 있어서,
    반도체 소자 기판은 TSV(Through Silicon Via) 기판이며,
    휨 억제층은 TSV 기판의 박막화 공정(thinning process)시 박막화되는 면의 반대측 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
  5. 청구항 1에 있어서,
    반도체 소자 기판은 웨이퍼 및 웨이퍼에 형성된 반도체 소자를 구비하며,
    휨 억제층은 웨이퍼가 그라인딩되는 면의 반대 측에 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
  6. 청구항 4에 있어서,
    TSV 기판은 TSV가 형성된 베이스 기판과 TSV 측으로 베이스 기판에 부착된 반도체 적층 구조물을 구비하며,
    희생층 및 휨 억제층은 반도체 적층 구조물을 기준으로 베이스 기판의 반대측에 구비되는 것을 특징으로 하는 반도체 소자용 지지 기판.
  7. 청구항 5에 있어서,
    희생층이 반도체 소자를 덮도록 구비된 것을 특징으로 하는 반도체 소자용 지지 기판.
  8. 청구항 7에 있어서,
    희생층은 Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO 및 In으로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 소자용 지지 기판.
  9. 청구항 1에 있어서,
    통로는 휨 억제층을 관통하는 복수의 홀인 것을 특징으로 하는 반도체 소자용 지지 기판.
  10. 청구항 9에 있어서,
    고정층은:
    희생층에 패터닝된(patterned) 상부 고정층; 그리고
    휨 억제층에 패터닝되어 상부 고정층에 고정되는 하부 고정층;을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판.
  11. 청구항 1에 있어서,
    휨 억제층은 세라믹, 사파이어, SUS, Al, Si, Cu-C, Ge, GaAs, Mo, MoCu, W, WCu, Cu, Ni, Ti로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 소자용 지지 기판.
  12. 반도체 소자의 제조 방법에 있어서,
    반도체 소자 기판의 일 측에 희생층을 일체화 하는 단계;
    희생층을 기준으로 반도체 소자 기판의 반대 측에서 휨 억제층을 고정하는 단계;로서, 희생층 제거시 사용되는 제거 용액을 위한 통로가 형성된 휨 억제층;을희생층에 고정하는 단계; 그리고
    통로로 제거 용액을 제공하여 반도체 소자 기판과 휨 억제층을 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 청구항 12에 있어서,
    희생층을 일체화하는 단계와 휨 억제층을 고정하는 단계 사이에,
    통로를 피하여 희생층과 휨 억제층 사이에 개재되며, 휨 억제층을 희생층에 고정시키는 고정층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 청구항 12에 있어서,
    휨억제층을 고정하는 단계와 분리하는 단계 사이에,
    휨 억제층의 반대측에서 반도체 소자 기판의 두께를 감소하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 청구항 12에 있어서,
    희생층을 일체화하는 단계 전에,
    반도체 소자 기판을 제공하는 단계;를 포함하며,
    반도체 소자 기판을 제공하는 단계는:
    베이스 기판에 TSV(Through Silicon Via)형성하는 과정;
    TSV에 도전체를 형성하는 과정; 그리고
    베이스 기판의 도전체측으로 반도체 소자 적층 구조물을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 청구항 12에 있어서,
    희생층을 일체화하는 단계 전에,
    반도체 소자 기판을 제공하는 단계;를 포함하며,
    반도체 소자 기판을 제공하는 단계는:
    웨이퍼를 제공하는 과정; 그리고
    웨이퍼에 반도체 소자를 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 청구항 15에 있어서,
    희생층 및 휨 억제층은 반도체 소자 적층 구조물 측에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 청구항 16에 있어서,
    희생층은 반도체 소자를 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 청구항 12에 있어서,
    희생층은 Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO 및 In으로 이루어진 군으로부터 선택되는 적어도 하나로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
  20. 청구항 18에 있어서,
    반도체 소자는 SiO2 보호막을 구비하며,
    희생층은 Cu, Al 중 적어도 하나로 이루어지며, Cu는 통로로 제공된 질산이나 황산, Al은 KOH, 인산, 질산 중 어느 하나로 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020140054955A 2014-05-08 2014-05-08 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법 KR101553659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140054955A KR101553659B1 (ko) 2014-05-08 2014-05-08 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054955A KR101553659B1 (ko) 2014-05-08 2014-05-08 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR101553659B1 true KR101553659B1 (ko) 2015-09-17

Family

ID=54248470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054955A KR101553659B1 (ko) 2014-05-08 2014-05-08 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101553659B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239638A (ja) 2012-05-16 2013-11-28 Dowa Electronics Materials Co Ltd 半導体素子集合体、半導体素子およびこれらの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239638A (ja) 2012-05-16 2013-11-28 Dowa Electronics Materials Co Ltd 半導体素子集合体、半導体素子およびこれらの製造方法

Similar Documents

Publication Publication Date Title
US10446456B2 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
US8241961B2 (en) Method for manufacturing hetero-bonded wafer
US20180323227A1 (en) Wafer level packaging method
US9355881B2 (en) Semiconductor device including a dielectric material
TWI617055B (zh) 接合至支撐基板之發光裝置
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP2011243596A (ja) パッケージ部品の製造方法およびパッケージ部品
US10784161B2 (en) Semiconductor chip including self-aligned, back-side conductive layer and method for making the same
TW201125097A (en) Chip package
US20050160972A1 (en) Method and resulting structure for manufacturing semiconductor substrates
JP2014518460A (ja) 半導体デバイスを支持基板に接合する方法
KR20120039667A (ko) 이면측 지지층을 가진 반도체-온-절연체
US10121765B2 (en) Semiconductor device and method of forming WLCSP
JP2009076483A (ja) マイクロトランスの製造方法
CN110998831B (zh) 具有限定的止裂边缘延伸的压缩夹层
US9064950B2 (en) Fabrication method for a chip package
JP2006237056A (ja) 半導体装置の製造方法
KR101553659B1 (ko) 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법
KR101652350B1 (ko) 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9355905B2 (en) Methods and structure for carrier-less thin wafer handling
KR101652349B1 (ko) 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
CN114258580A (zh) 制造和钝化管芯的方法
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4