JP5237765B2 - 半導体素子の製造方法 - Google Patents

Description

本発明は、半導体素子の製造方法に関し、特に金属支持体を有する半導体素子をレーザスクライブ法により個片化する技術に関する。

発光ダイオード等の光半導体素子は、近年の技術の進歩により高効率、高出力化されている。しかし、高出力化に伴って光半導体素子から発せられる熱量も増加し、これによる光半導体素子の効率低下および半導体膜の劣化等、信頼性の低下が問題となっている。これを解決するために比較的熱伝導性の低い成長用基板を除去し、これに替えて比較的熱伝導性の高い金属で半導体膜を支持する構成がとられている（特許文献１）。かかる構造とすることにより、光半導体素子の放熱性が改善される他、成長用基板を除去することにより発光効率、特に光取り出し効率の向上も期待できる。すなわち、成長用基板を光が通過する際に起る光吸収や半導体膜と成長用基板の屈折率差に起因してその界面で全反射される光の成分を減じることが可能となる。

成長用基板に替えて半導体膜を支持する支持体として金属を使用した場合、この支持体を含む半導体素子をウエハ状態からチップ状に分割する際にはレーザスクライブ法が用いられるのが一般的である。レーザスクライブ法ではウエハの分割ラインに沿ってレーザ光を照射し、そのエネルギーによって材料を加熱、溶融若しくは蒸発させて分割溝を形成することにより半導体素子をチップ状に個片化する。このような手法が用いられるのは、他の分割手法では安定して分割を行うことが困難であり、歩留りに影響を及ぼすためである。例えば、ダイシング法では、支持体を構成する金属の延性によりダイシングブレードの目詰まりが起り易く、素子分割工程において何回もダイシングブレードを交換する必要があり、作業効率の低下および生産コストの増大を招く。一方、スクライブ／ブレイキング法においては、金属支持体にスクライブを行っても、その延性によりウエハが曲がるのみで分割できないといった問題がある。これらのダイシングおよびスクライブ／ブレイキングによる分割手法では金属支持体が厚くなる程上記の問題点が顕著となる。
特開２００７−５３６７２５号公報

しかしながら、金属支持体を有する半導体素子をレーザスクライブ法により分割する場合でも以下の問題があった。

金属支持体を有する半導体素子においては、金属支持体をレーザスクライブによって切断する前に半導体膜に素子分割ラインに沿って半導体素子を矩形状に区画する格子状の溝（以下ストリート溝と称する）を形成し、ストリート溝の底面において金属支持体を露出させる。その後、ストリート溝に沿って露出した金属支持体にレーザを照射し、そのエネルギーによって金属支持体を溶融又は蒸発させ、金属支持体に分割溝を形成することにより素子分割を行う。しかしながら、レーザ照射によって溶融した金属が除去されずに分割溝内部に残ると、これが分割溝内部で再溶着してしまい、分割に至らない場合がある。ここで、図１は従来のレーザスクライブ法により分割溝が形成された金属支持体の断面写真である。同図に示すように、金属支持体の膜厚が厚い場合や、レーザパワーが小さいと、分割溝内部で再溶着が起り、分割に至らない場合がある。このような状態でブレイキングを試みても、金属支持体の延性によりウエハが曲がるのみで分割できない、或いは、分割後の半導体素子の側面にバリが残り、高歩留りを確保することが困難となっていた。

このような、分割不良を回避するためには、高いレーザ出力が必要とされる。しかしながら、金属支持体に高出力でレーザ照射を行うと、金属支持体から金属粒子が飛散して、これが半導体膜の側面に付着し、リークやショートに至るといった不具合を招く。このような金属付着の問題を解消するためには、ストリート幅を広くして隣接する半導体素子の間隔を拡大する必要がある。しかしながら、ストリート幅を広くすると、１枚のウエハから得ることのできる半導体素子数、すなわち半導体素子の収率が少なくなってしまいコスト高を招く結果となる。このように、金属支持体を有する半導体素子においては、素子分割を行うことは容易ではなかった。

上記した問題は、金属支持体の膜厚が厚くなる程顕著となるため、従来の製造方法のもとでは、歩留りおよびチップ収率の観点から金属支持体の膜厚は６０μｍ程度が限界とされていた。その一方で、半導体素子の放熱性やハンドリング性（各装置への取り付けや運搬のしやすさ）等を考慮すると金属支持体の膜厚は、更に厚く形成することが好ましい。従って、膜厚６０μｍ以上の金属支持体を有する半導体素子を安定して製造することができる製造方法が必要とされていた。

本発明は上記した点に鑑みてなされたものであり、比較的膜厚の厚い金属支持体を有する半導体素子に対して歩留りおよびチップ収率の低下を伴うことなく、素子分割を行うことができる半導体素子の製造方法を提供することを目的とする。

本発明の半導体素子の製造方法は、金属支持体と、前記金属支持体上に形成された半導体膜と、を含む半導体素子の製造方法であって、成長用基板上に前記半導体膜をエピタキシャル成長させる半導体膜成長工程と、前記半導体膜の表面に金属膜を積層して前記金属支持体を形成する金属支持体形成工程と、前記成長用基板を前記半導体膜から剥離する成長用基板剥離工程と、前記成長用基板を剥離することによって表出した前記半導体膜を素子分割ラインに沿ってエッチングして前記半導体膜に前記金属支持体に達するストリート溝を形成するストリート形成工程と、前記金属支持体の前記半導体膜と接する面とは反対側の面に前記素子分割ラインに沿ってレーザ光を照射して、前記金属支持を貫通しない底面が平坦な第１分割溝を形成する第１レーザスクライブ工程と、前記ストリート溝の底面において露出している前記金属支持体にレーザ光を照射して、前記第１分割溝の底面に達する先端鋭角形状の第２分割溝を形成する第２スクライブ工程と、を含むことを特徴としている。

本発明の半導体素子の製造方法によれば、比較的膜厚の厚い金属支持体を有する半導体素子でも、収率および高歩留りを確保しつつ素子分割を行うことが可能となる。従って、金属支持体の膜厚を従来よりも厚くすることが可能となり、放熱性および製造工程におけるハンドリング性を改善した半導体素子を製造することが可能となる。

発明を実施するための形態

以下、本発明に係る半導体素子の製造方法の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。

図２（ａ）〜（ｄ）および図３（ｅ）〜（ｇ）は本発明の実施例である光半導体素子の製造方法を示す断面図、図４は本発明の実施例である光半導体装置の製造方法を示す製造工程フロー図である。

（半導体層成長工程 ステップＳ１０）
成長用基板を用意する。本実施例では、ＭＯＣＶＤ法（有機金属気相成長法）によりAl_xIn_yGa_zN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体膜を形成することができるＣ面サファイア基板１０を成長用基板として用いた。半導体膜２０を構成する各層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿ってサファイア基板１０上に積層される。

はじめに、サファイア基板１０のサーマルクリーニングを行う。具体的には、サファイア基板１０をＭＯＣＶＤ装置に搬入し、約１０００℃の水素雰囲気中で１０分程度の加熱処理を行う。続いて、雰囲気温度を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）およびＮＨ_３（流量3.3LM）を約３分間供給してＧａＮ層からなる低温バッファー層（図示せず）を形成する。その後、雰囲気温度を１０００℃まで昇温し、約３０秒間保持することで低温バッファー層を結晶化させる。

続いて雰囲気温度を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ_３（流量4.4LM）を約２０分間供給し、膜厚１μｍ程度の下地ＧａＮ層（図示せず）を形成する。次に、雰囲気温度１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ_３（流量4.4LM）およびドーパントガスとしてＳｉＨ_４（流量2.7×10^-9mol/min）を約４０分間供給し、膜厚２μｍ程度のｎ-ＧａＮ層２１を形成する。

続いて、ｎ−ＧａＮ層２１の上に活性層２２を形成する。本実施例では、活性層２２には、InGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを１周期として５周期成長を行う。具体的には、雰囲気温度７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ_３（流量4.4LM）を約３３秒間供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ_３（流量4.4LM）を約３２０秒間供給して膜厚約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２２が形成される。

次に、雰囲気温度を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ_３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10^-7μmol/min）を約５分間供給し、膜厚約４０ｎｍのｐ型ＡｌＧａＮクラッド層（図示せず）を形成する。続いて、雰囲気温度を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ_３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（流量2.9×10^-7μmol/min）を約７分間供給し、膜厚約１５０ｎｍのｐ−ＧａＮ層２３を形成する。（図２（ａ））

（金属支持体形成工程 ステップＳ２０）
次に、ｐ−ＧａＮ層２３上に金属支持体３０を形成する。金属支持体３０は、半導体膜２０を支持するとともに動作時において半導体膜２０から発せられる熱を放熱する役割を担う。本実施例では、金属支持体として比較的熱伝導率の高い銅を用いることとした。銅膜からなる金属支持体３０は、例えば電解めっき法により形成することができる。具体的には、シアン化銅若しくは硫酸銅ベースのめっき浴中にサファイア基板１０上に半導体膜２０を積層した積層構造体を浸漬し、ｐ−ＧａＮ層２３上に膜厚約１２０μｍの銅めっき膜を成長させることにより金属支持体３０を形成する。この際、銅めっき膜の剛性や平坦性等の機械的特性を調整するために添加剤として有機物ベースの平滑材・光沢剤を用いることとしてもよい（図２（ｂ））。

（成長用基板剥離工程 ステップＳ３０）
次に、サファイア基板１０を半導体膜２０から剥離する。サファイア基板１０の剥離には、ＬＬＯ（レーザリフトオフ）法等の公知の手法を用いることができる。ＬＬＯ法においては、照射されたレーザがサファイア基板１０上に形成されているＧａＮ層を金属ＧａとＮ_２ガスに分解する。このため、ｎ−ＧａＮ層２１又は下地ＧａＮ層内で上記分解が起り、サファイア基板１０を剥離した面には、ｎ-ＧａＮ層２１又は下地ＧａＮ層が表出する。サファイア基板１０の剥離後に表出したｎ-ＧａＮ２１層の表面には、レーザの走査ラインに沿って形成されたレーザ痕や結晶成長時に発生した貫通転位に起因するピットが多数存在し、深さ４０〜５０ｎｍ程度の凹凸を有する表面状態となっている（図２（ｃ））。

（電極形成工程 ステップＳ４０）
次に、サファイア基板１０を剥離することによって表出したｎ−ＧａＮ層２１の表面に例えばリフトオフ加工により電極パッド４０を形成する。具体的にはｎ−ＧａＮ層２１上に目的とする電極パターンとは逆パターンのレジストマスクを形成等し、その上にＴｉＡｌ等の金属膜を真空蒸着法により堆積させる。その後、不用部分を金属、レジストマスクと共に除去し、所望のパターンを有する電極パッド４０を形成する。その後、電極−半導体膜間にオーミックコンタクトを形成するため、５００℃、２０秒間の高速熱アニール処理（ＲＴＡ：Rapid Thermal Annealing）を施す。尚、ｎ−ＧａＮ層２１の表面のほぼ全域にＩＴＯ（酸化インジウムスズ）からなる透光性導電膜を形成した後、このＩＴＯ膜上にＴｉＡｌ等からなる電極パッドを形成することとしてもよい（図２（ｄ））。

（ストリート形成工程 ステップＳ５０）
ストリート形成工程は、半導体素子をチップ状態に分割するレーザスクライブ工程に先立って、素子分割ラインに沿って半導体膜２０を除去し、金属支持体３０を露出させる工程である。ストリートは、ウエハ表面に格子状に配列された金属支持体３０に達する半導体膜２０に形成された複数の溝によって構成され、半導体膜２０を複数の矩形領域に区画する。ストリート形成工程は、ドライエッチング（ＲＩＥ：反応性イオンエッチング）により半導体膜２０表面から金属支持体３０に達しない深さの溝を形成する第１エッチング工程（ステップＳ５２）と、ウェットエッチングにより上記第１エッチング工程で形成した溝をさらにエッチングして金属支持体３０を露出させ、ストリートを完成させる第２エッチング工程（ステップＳ５４）と、を含む。さらに、第１および第２エッチング工程の前にはそれぞれエッチング処理を施す半導体膜表面を平坦化する第１および第２平坦化工程（ステップＳ５１、Ｓ５３）が行われる。以下にストリート形成工程の詳細について図５を参照しつつ説明する。

（第１平坦化工程 ステップＳ５１）
金属支持体３０が形成されたウエハをＲＩＥ装置に搬入し、半導体膜２０に例えばＡｒ等の希ガスプラズマを用いた物理的ドライエッチングを行い、サファイア基板１０を剥離することによって表出したｎ-ＧａＮ層２１の表面平坦化処理を行う。上記したように、ＬＬＯにより成長用基板１０を剥離した後のｎ-ＧａＮ層２１の表面には、レーザ痕や貫通転位に起因する複数のピットが形成され、深さ４０〜５０ｎｍ程度の凹凸を有する表面状態となっている。すなわち、ＬＬＯ後のｎ−ＧａＮ層２１の表面は、あらゆる結晶面が不均一に分布しており、化学的エッチングに対して安定な結晶面と不安定な結晶面が不均一に混在した表面状態となっている（図５（ａ））。このような表面状態では、後のドライエッチング工程においてエッチング残りが生じやすい。そこで、半導体膜２０にＡｒプラズマによるドライエッチングを行いｎ−ＧａＮ層２１の表面を平坦化させることにより、化学的エッチングが進行し易い結晶面が表面に均一に分布するようにして、エッチング残りが生じるのを防止する。Ａｒエッチングの条件は、プロセス圧力を１．０Ｐａ、ＡｎｔＰｏｗｅｒを２００Ｗ、ＢｉａｓＰｏｗｅｒを５０Ｗ、Ａｒ流量を５０ｓｃｃｍ、処理時間を８４０秒とした。本条件で半導体膜２０のエッチングレートはほぼゼロに近く、半導体膜２０の膜厚は殆ど減少せず、ｎ−ＧａＮ層２１の表面に形成されたレーザ痕やピット等からなる凹凸面が平坦化される（図５（ｂ））。

（ドライエッチング工程（第１エッチング工程） ステップＳ５２）
次に、ウエハをＲＩＥ装置から取り出し、平坦化されたｎ−ＧａＮ層２１表面にフォトリソグラフィ等を用いてストリート形成部に開口を有するレジストマスク（図示せず）を形成する。その後、ウエハを再びＲＩＥ装置に搬入し、半導体膜２０にＣｌ_２プラズマによるドライエッチング処理を施すことにより半導体膜２０に金属支持体３０に達しないストリートを構成する溝５０（以下ストリート溝と称する）を形成する。本工程では、Ｃｌ_２プラズマを用いることにより、イオンによるスパッタリングと、エッチングガスの化学反応が同時に起こるＲＩＥ（反応性イオンエッチング）となり、ウェットエッチングのみでストリートを形成する場合と比較して、処理時間を大幅に短縮することが可能となる。また、このドライエッチング処理は、ストリート溝５０が金属支持体に到達する前に終了するため、金属支持体３０がプラズマに曝されず、金属粒子が処理雰囲気中に飛散することはない。

Ｃｌ_２ドライエッチング後にストリート形成領域に残る半導体膜２０の厚みは０．５μｍ〜３μｍ程度であることが好ましい。すなわち、半導体膜２０の残膜が薄くなると（０．５μｍ以下）、後の第２平坦化工程において実施されるＡｒプラズマエッチングにより金属支持体３０が露出し、金属粒子がプラズマ雰囲気中に飛散して半導体膜２０に付着するおそれがある。一方、半導体膜２０の残膜が厚くなると（３μｍ以上）、後のウェットエッチング工程（第２エッチング工程）における処理時間が長くなり、また、このウェットエッチングにおいて、エッチングレートの遅い結晶面が表出し、その結果、エッチング残りが生じるおそれがある。そこで本実施例では、後のＡｒプラズマを用いた第２平坦化工程において金属支持体３０がプラズマに曝されることなく、ウェットエッチング工程（第２エッチング工程）においてエッチング残りが生じることなくストリート形成領域における半導体膜２０を比較的短時間で完全に除去することができ、さらにこのウェットエッチング工程においてｎ−ＧａＮ層２１表面に、光取り出し効率を向上させるための高さ１〜３ｕｍ程度の六角錐状突起（後述する）を形成することも考慮して、Ｃｌ_２ドライエッチング（第１エッチング工程）後にストリート形成領域に残る半導体膜２０の膜厚を１μｍ程度とした。具体的な処理条件は、プロセス圧力を０．２Ｐａ、ＡｎｔＰｏｗｅｒを２００Ｗ、ＢｉａｓＰｏｗｅｒを５０Ｗ、Ｃｌ_２流量を２０ｓｃｃｍ、処理時間を１４２８秒とした（図５（ｃ））。

（第２平坦化工程 ステップＳ５３）
Ｃｌ_２プラズマを使用したドライエッチングのエッチングレートは、Ａｒプラズマを使用したドライエッチングのそれに比べて極めて高く、半導体膜の除去に適している。しかし、Ｃｌ_２プラズマによるドライエッチングは、化学的エッチングを含むため、異方性ウェットエッチングの場合と同様、比較的安定でエッチングレートの遅い結晶面が部分的に現れ、その結果、ストリート溝５０の底面は、深さ数百ｎｍ程度の凹凸を多数有する表面状態となる。ストリート溝５０の底面において多数の凹凸が形成された状態で、後の第２エッチング工程においてウェットエッチングを行うと、エッチング残りが発生する可能性が高い。そこで、Ｃｌ_２プラズマドライエッチングに引き続き、再度Ａｒプラズマを用いた物理的ドライエッチングを行い、ストリート溝５０の底面を平坦化することでエッチング残りを防止する。具体的な処理条件は、プロセス圧力を１．０Ｐａ、ＡｎｔＰｏｗｅｒを２００Ｗ、ＢｉａｓＰｏｗｅｒを５０Ｗ、Ａｒ流量を５０ｓｃｃｍ、処理時間を８４０秒とした。

尚、先の第１平坦化工程による平坦化処理を行うことなく、Ｃｌ_２ドライエッチング（第１エッチング工程）を行うと、エッチング後の半導体膜２０表面の凹凸はさらに激しくなり、本第２平坦化工程において半導体膜２０の表面を平坦化するのが困難となる。従って、第１平坦化工程においてＣｌ_２ドライエッチングを行う前に半導体膜２０の表面を平坦化することは、最終的にエッチング残りを生じることなくストリートを形成する上で有効となる（図５（ｄ））。

（ウェットエッチング工程（第２エッチング工程）ステップＳ５４）
次に、ストリート溝５０の底面において露出している半導体膜２０に対してウェットエッチングを施してストリート形成領域に残った膜厚１μｍ程度の半導体膜２０を除去する。これにより、ストリート溝５０の底面において金属支持体３０を露出させ、個々の半導体素子を区画するストリートを完成させる。具体的にはエッチャントとして５Ｍ−ＫＯＨを使用し、処理温度９０℃、処理時間１２０ｍｉｎとした。

このように、ウェットエッチングによって金属支持体３０を露出させてストリートを完成させるため、エッチング時に金属粒子が飛散してこれが半導体膜に付着し、リーク又はショートに至るといった不具合を回避することが可能となる。また、先の第１エッチング工程においてストリート形成領域の半導体膜２０の膜厚は１μｍ程度とされ、さらに先の第２平坦化工程において、ストリート溝５０の底面の半導体膜表面は平坦化されているので、本ウェットエッチング工程においてストリート上にエッチング残りを生じることなくストリートを形成することが可能となる。

また、本ウェットエッチング工程において、ストリートを完成させるとともに、ｎ-ＧａＮ層２１の表面に光取り出し効率を向上させるための六角錐状突起を形成することができる。光半導体素子の光放射面に凹凸加工を施すことにより、光半導体光素子と封止樹脂との界面において臨界角以上で入射して全反射される光を減ずることができ、光取り出し効率が向上する。Al_xIn_yGa_zN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=１）は、一般的な成長用基板（例えばＣ面サファイア、Ｃ面ＧａＮ、ＳｉＣ等）上の成長では、成長用基板を剥離することによって表出するｎ−ＧａＮ層２１の表面は、Ｃ−面（Ｎ面）で構成されており、異方性ウェットエッチング処理を施すことによりウルツ鉱型結晶構造に由来する六角錐状の突起を形成することが可能である。従って、本ウェットエッチング工程の前にｎ−ＧａＮ層２１表面に形成されたレジストマスクを除去してｎ−ＧａＮ層２１を露出させておくことにより、本ウェットエッチング工程において、ストリートの形成と、光取り出し効率を向上させるための六角錐状突起の形成を同時に行うことができる。上記したように、ストリートの完成時において、六角錐状突起の高さが１〜３μｍとなるように、第１エッチング工程では、半導体膜２０の残膜が１μｍ程度となるようにストリート溝５０を形成するのが好ましい（図５（ｅ））。

（素子分割工程 ステップＳ６０）
半導体膜２０に形成されたストリート溝５０に沿って金属支持体３０を例えばＹＡＧ結晶(イットリウム・アルミニウム・ガーネット)をレーザ媒質として用いたレーザスクライブ法により切断し、半導体素子を個片化する。本実施例では、レーザ照射条件が互いに異なる２段階のレーザ照射（ステップＳ６１、Ｓ６２）により金属支持体３０の両面から互いに形状の異なる分割溝を形成することにより素子分割を行う。以下に素子分割工程の詳細について説明する。

（第１レーザスクライブ工程 ステップＳ６１）
ストリートが形成された半導体膜２０の表面に粘着テープ６０を貼り付けてウエハを保持する。その後、金属支持体３０の裏面側（半導体膜２０が形成されている面とは反対側の面）から素子分割ラインに沿って（すなわち、ストリート溝５０に沿って）レーザスクライブ法により金属支持体３０を貫通しない（すなわち、金属支持体内部で終端している）、断面が台形状又は矩形状の第１分割溝５１を形成する。レーザスクライブ法においては分割溝の形状、深さおよび幅は、照射するレーザの諸条件により制御することが可能である。

図６は、本発明者によって明らかにされたレーザ照射条件と金属支持体に形成される分割溝の形態との関係を概略的に示した図である。同図に示すように、分割溝の形状、深さおよび幅は、レーザ出力、発振周波数、走査速度等によって制御することができる。すなわち、レーザ出力が金属支持体を切断するのに必要なパワーが不足している場合には、金属支持体を貫通する深い分割溝を形成することができない。一方、金属支持体を貫通するのに十分なパワーでレーザ照射を行うと、金属支持体を貫通する深い分割溝を形成することが可能となる。ただし、この場合、分割溝の幅が広くなり、バリも大きくなる傾向がある。次に、照射するレーザの発振周波数が低い場合、分割溝の形状は略矩形状となる。一方、発振周波数が高い場合、分割溝の形状は略Ｖ字形状となる。次に、レーザの走査速度を遅くすると、狭く、深い分割溝を形成することができる。一方、レーザの走査速度を速くすると、広く、浅い分割溝が形成される。上記各パラメータを適宜組み合わせることにより、金属支持体に所望の分割溝を形成することができる。

本実施例においては、レーザ出力４Ｗ、パルス幅２０ｎｓｅｃ、発振周波数２０ｋＨｚ、走査速度５０ｍｍ/secとした。かかる条件でレーザ照射を行うことにより、金属支持体３０には、深さ約６０μｍ、断面が台形状の第１分割溝５１が形成される（図３（ｆ））。

このように、第１分割溝５１は、その底面が平面となるように、断面形状が台形状又は矩形状であることが好ましい。これは、第１分割溝５１が平坦な底面を有していることにより後述する第２分割溝５２との位置合わせが容易となり、歩留り向上に寄与することができるからである。換言すれば、第１分割溝５１の断面形状をＶ字形状や半円形状とすると、第２分割溝５２との位置合わせが困難となり、分割不良が発生し易くなる。

第１分割溝５１は、その深さが深い程、後の第２レーザスクライブ工程において形成される第２分割溝５２の深さを浅くすることができ、従って、第２分割溝５２の幅を狭くすることできるので、半導体素子の収率向上の観点から望ましい。しかしながら、第１分割溝形成部における金属支持体３０の残膜が薄すぎると、溶融した金属が半導体膜２０側に落下して半導体膜２０の側面に付着してショートに至るおそれがある。これを防止するために、第１レーザスクライブ工程においては、金属支持体３０の残膜が少なくとも３０μｍ以上となるように第１分割溝５１の深さを定める必要がある。さらに、ウエハの装置への搬入や取り付け等のハンドリング性をも考慮すると、第１分割溝形成部における金属支持体３０の残膜は５０μｍ以上であることが好ましい。本実施例では、上記したように第１分割溝５１の深さを６０μｍとし、第１分割溝形成部における金属支持体３０の残膜を６０μｍ確保することとした。

（第２レーザスクライブ工程 ステップＳ６２）
次に、第１分割溝５１が形成された金属支持体３０の表面に粘着シート６１を貼り付け、半導体膜２０側の粘着シート６０を剥がす。その後、半導体膜２０に形成されたストリート溝５０の底面において露出している金属支持体３０に素子分割ラインに沿って（すなわち、ストリート溝５０に沿って）、レーザスクライブ法により第１分割溝５１の底面にまで達する断面がＶ字型の（先端鋭角形状の）第２分割溝５２を形成することにより素子分割を行う。すなわち、第２分割溝５２は、第１分割溝５１が形成された面とは反対側の半導体膜２０が形成されている側の面から形成され、第１分割溝５１が形成されたことにより膜厚が薄くなっている部分の金属支持体３０を貫通するように形成される。

第１分割溝５１同様、第２分割溝５２の形状、深さおよび幅は、レーザ出力、発振周波数、走査速度等によって制御することが可能である。本実施例においては、レーザ出力２Ｗ、パルス幅３０ｎｓｅｃ、発振周波数７０ｋＨｚ、走査速度１００ｍｍ/secとした。かかる条件でレーザ照射を行うことにより、第１分割溝５１の溝幅よりも狭く、金属支持体３０を貫通する断面がＶ字型の第２分割溝５２が形成される（図３（ｇ））。尚、第１分割溝５１と第２分割溝５２との相対位置の位置合わせは、例えばウエハの両面を同時観察できる画像認識機構を有するレーザスクライブ装置を使用することにより実現できる。

このように、断面がＶ字型となるように第２分割溝５２を形成することにより、金属支持体３０には局所的にパワーが集中したレーザが照射されることになる。これにより、第１分割溝形成部において膜厚が薄くなった金属支持体３０を再溶着させることなく瞬時に蒸発させることが可能となり、金属支持体３０を容易に分割することができ、半導体素子はチップ状に個片化される。一方、断面が矩形状又は台形状となるように第２分割溝を形成すると再溶着を誘発し、分割に至らない場合がある。このため、第２分割溝５２をＶ字形状とすることが安定した素子分割を行う上で重要となる。また、本実施例の製造方法によれば、金属支持体３０をほぼ完全に分割することができるが、部分的に金属支持体３０の再溶着が生じた場合でも、通常のブレイキング法により容易に分割を行うことが可能である。すなわち、本実施例の製造方法では金属支持体３０の両面から分割溝を形成しているので再溶着部は、金属支持体３０の厚み方向中央部に位置することとなり、また、再溶着部では金属支持体の結晶性が変化しているため、外部から応力を加えることにより容易に素子分割を行うことができる。以上の各工程を経ることにより半導体素子が完成する。

このように、本発明の半導体素子の製造方法によれば、金属支持体３０の両面から互いに断面形状の異なる分割溝を形成するようにしたので、従来では分割することが困難であった比較的膜厚の厚い（６０μｍ以上）金属支持体でも容易に切断することが可能となる。また、はじめにウエハの裏面側に底面が平坦な第１分割溝５１を形成しておくことにより、素子分割ラインの金属支持体３０の膜厚は実質的に薄くなるので、第２分割溝５２を形成する際のレーザ出力を抑えることができ、溝幅も狭くすることが可能となる。これにより、半導体膜２０側に設けられる第２分割溝５２を形成する際に飛散する金属粒子の量を低減することが可能となり、歩留りの向上を図ることができる。

また、比較的溝幅の広い第１分割溝５１を金属支持体３０の裏面側に設け、比較的溝幅の細い第２分割溝５２を表面側に設けたことにより、従来の分割手法と比較して１枚のウエハから得ることのできる半導体素子数を増加させることが可能となる。例えば、１回のレーザ照射で分割を行う従来の分割手法によれば、膜厚８０μｍの金属支持体を分割するためには、レーザ出力を大きくし、分割溝の開口幅も広くとる必要があることから、ストリート幅を１２０〜１３０μｍとする必要があり、歩留りおよびチップ収率の観点から量産には適さないものとなっていた。一方、本発明の製造方法によれば、第２分割溝の溝幅を数μｍ程度と細くすることができ、レーザ出力も抑えることができるので、ストリート幅を１０μｍ以下とすることができ、チップ収率を損なうことなく素子分割を行うことが可能となる。

また、第２分割溝５２を半導体膜２０側に設けたことにより、第２分割溝５２の形成時において溶融した金属が落下しても、これが半導体膜２０に付着することはなく、安定した歩留りを確保することができる。

上記したように、本発明の半導体素子の製造方法によれば、従来素子分割が困難であった膜厚６０μｍ以上の金属支持体を有する半導体素子でもレーザスクライブ法により容易に素子分割を行うことが可能となるので、金属支持体の膜厚をより厚くすることが可能となり、放熱性および製造工程におけるハンドリング性を改善した半導体素子を製造することが可能となる。また、本発明の半導体素子の製造方法によれば、既存のレーザスクライブ装置をそのまま用いて実施することが可能であり、新規設備を導入することを要しない。

従来の製造方法により分割溝が形成された金属支持体の断面写真である。 図２（ａ）〜（ｄ）は、本発明の実施例である半導体素子の製造方法を示す断面図である。 図３（ｅ）〜（ｇ）は、本発明の実施例である半導体素子の製造方法を示す断面図である。 本発明の実施例である半導体素子の製造方法を示す製造工程フロー図である。 本発明の実施例である半導体素子の製造方法を示す断面図である。 レーザ照射条件と金属支持体に形成される分割溝の形状等との関係を示す図である。

符号の説明

１０ サファイア基板
２０ 半導体膜
２１ ｎ−ＧａＮ層
２２ 活性層
２３ ｐ−ＧａＮ層
３０ 金属支持体
４０ 電極パッド
５０ ストリート溝
５１ 第１分割溝
５２ 第２分割溝

Claims (6)

1. 金属支持体と、前記金属支持体上に形成された半導体膜と、を含む半導体素子の製造方法であって、
   成長用基板上に前記半導体膜をエピタキシャル成長させる半導体膜成長工程と、
   前記半導体膜の表面に金属膜を積層して前記金属支持体を形成する金属支持体形成工程と、
   前記成長用基板を前記半導体膜から剥離する成長用基板剥離工程と、
   前記成長用基板を剥離することによって表出した前記半導体膜を素子分割ラインに沿ってエッチングして前記半導体膜に前記金属支持体に達するストリート溝を形成するストリート形成工程と、
   前記金属支持体の前記半導体膜と接する面とは反対側の面に前記素子分割ラインに沿ってレーザ光を照射して、前記金属支持を貫通しない底面が平坦な第１分割溝を形成する第１レーザスクライブ工程と、
   前記ストリート溝の底面において露出している前記金属支持体にレーザ光を照射して、前記第１分割溝の底面に達する先端鋭角形状の第２分割溝を形成する第２スクライブ工程と、を含むことを特徴とする半導体素子の製造方法。
2. 前記第１分割溝の断面形状は、矩形又は台形であることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記第２分割溝の幅は前記第１分割溝の幅よりも狭いことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
4. 前記第２分割溝を形成する際のレーザ出力は、前記第１分割溝を形成する際のレーザ出力よりも小であることを特徴とする請求項１乃至３のいずれか１に記載の半導体素子の製造方法。
5. 前記第２分割溝を形成する際のレーザの発振周波数は、前記第１分割溝を形成する際のレーザの発振周波数よりも高いことを特徴とする請求項１乃至４のいずれか１に記載の半導体素子の製造方法。
6. 前記第２レーザスクライブ工程前の前記第１分割溝形成部における前記金属支持体の膜厚が３０μｍ以上であることを特徴とする請求項１乃至５のいずれか１に記載の半導体素子の製造方法。