JP3881473B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP3881473B2 JP3881473B2 JP12440999A JP12440999A JP3881473B2 JP 3881473 B2 JP3881473 B2 JP 3881473B2 JP 12440999 A JP12440999 A JP 12440999A JP 12440999 A JP12440999 A JP 12440999A JP 3881473 B2 JP3881473 B2 JP 3881473B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor layer
- type
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はウェハ状の基板上に、ｐ形層およびｎ形層を含む半導体層を積層した後に、ｐ形層およびｎ形層にそれぞれパッド電極を形成する半導体発光素子の製法に関する。さらに詳しくは、パッド電極の形成時に光の取出し面を汚すことなく、また、ワイヤボンディング時などに剥れなどが生じにくいような厚いパッド電極を形成することができる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来、青色系の光を発光する半導体発光素子のチップ（以下、ＬＥＤチップという）の製法は、つぎのように行われる。すなわち、図４に示されるように、サファイア基板２１上にたとえばｎ形のＧａＮからなるｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とを順次エピタキシャル成長し、その表面にＩＴＯなどからなる透明電極２６を介してｐ側パッド電極２８を設け、積層された半導体層の一部をエッチングして露出するｎ形層２３の表面にｎ側パッド電極２９を設ける。そして、電極２８、２９が露出するように、たとえばＳｉＯ2 などのパシベーション膜２７を表面に設けてからダイシングをしてチップ化する。
【０００３】
【発明が解決しようとする課題】
前述のように、両パッド電極を設けた後に、そのパッド電極が露出するようにＬＥＤチップの表面の全面にパシベーション膜が設けられている。このように最終的にパシベーション膜が設けられることにより、ＬＥＤチップ表面のほぼ全面をパシベーション膜により被覆するため、その後の取扱などにより表面を汚すことなく発光ランプなどに組み込まれるため好ましい。
【０００４】
しかし、パッド電極を形成する際、リフトオフ法によるためレジスト膜を塗布したり、レジスト膜を剥離する処理が必要となる。この際、ＩＴＯまたはＮｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極の表面に異物が付着しやすく、透明電極の表面が汚れると透明電極を透過する光を減衰させ、発光効率を低下させるという問題がある。とくに、ｐ側パッド電極を形成する場合、ＩＴＯなどの透明電極上に形成するため、パターニングをすることができず、リフトオフ法などにより形成しなければならず、汚れが顕著となる。さらに、汚れた表面にそのままＳｉＯ2 などの保護膜を設けると、保護膜のクラックや剥れなどが生じやすいという問題もある。
【０００５】
また、従来はパッド電極もスパッタリングまたは真空蒸着法により設けられているため、厚く形成することが困難で、１μｍ程度の厚さに形成されている。そのため、ワイヤボンディングなどの際に力が加わると、パッド電極の接着面などにクラックが入ったりしてパッド電極の剥れなどが生じるという問題がある。
【０００６】
本発明はこのような問題を解決するためになされたもので、ｐ側パッド電極を形成する際にレジスト膜などにより透明電極が汚れないようにパッド電極を形成することができる半導体発光素子の製法を提供することにある。
【０００７】
本発明の他の目的は、パッド電極を簡単な方法で厚く形成し、ワイヤボンディングなどの信頼性を向上することができる半導体発光素子の製法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、（ａ）ウェハ状の基板上にｎ形半導体層およびｐ形半導体層を含み発光層を形成する半導体層を積層し、（ｂ）前記積層される半導体層の表面側の前記ｐ形半導体層上に透明電極を形成すると共に、前記積層される半導体層の一部を除去して露出する前記ｎ形半導体層上に第１の電極用金属膜を設け、（ｃ）前記透明電極および第１の電極用金属膜が設けられたウェハの表面にパシベーション膜を設け、（ｄ）該パシベーション膜の前記第１の電極用金属膜の部分および前記透明電極上のパッド電極の形成場所を開口し、（ｅ）前記ウェハをメッキ液に浸漬し、該ウェハのｎ形層とオーミックコンタクトするように設けられた電極と、前記メッキ液に浸漬する電極との間に電圧を印加することにより、前記ｎ形層およびｐ形層を電流路として前記第１の電極用金属膜の部分および透明電極上にそれぞれパッド電極を形成することを特徴とする。
【０００９】
ここにパッド電極とは、ワイヤボンディングをしたり、直接またはバンプなどを介してリードなどの電極端子と接続する電極部分を意味する。
【００１０】
この方法で行うことにより、透明電極上に設けるパッド電極を、透明電極上にパシベーション膜が設けられた状態で形成することができるため、透明電極を汚すことなく形成することができる。しかも、清浄な透明電極上にパシベーション膜が設けられているため、その密着力もよく、パシベーション膜の信頼性も向上する。
【００１１】
さらに、パシベーション膜から露出する部分のみに金属膜が堆積され、材料の無駄がなく、効率よくパッド電極を厚く形成することができる。その結果、ワイヤボンディングなどの信頼性が非常に向上する。
【００１２】
前記第１の電極をＴｉ-Ａｌ合金とＴｉ／Ａｕ積層体との積層により形成することにより、Ｔｉ-Ａｌ合金層の表面の酸化防止という利点がある。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図１には、青色系の発光に適したチッ化ガリウム系化合物半導体層をウェハ状のサファイア基板上に積層し、電極を設ける製造工程が１チップ分で示されている。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
まず、図１（ａ）に示されるように、ウェハ状の基板１上に第１導電形半導体層（ｎ形層３）および第２導電形半導体層（ｐ形層５）を含み発光層を形成する半導体層を積層する。そして、積層される半導体層の表面側のｐ形層５上にＩＴＯまたはＮｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極６を形成すると共に、積層される半導体層の一部を除去して露出するｎ形層３上に第１の電極用金属膜（ｎ側電極）９ａを設ける。
【００１５】
具体的に説明すると、半導体層を積層するため、たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）により反応ガスおよび必要なドーパントガスを導入して、サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に図示しないＧａＮからなる低温バッファ層と、クラッド層となるｎ形のＧａＮおよび／またはＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）の積層構造からなるｎ形層３を１〜５μｍ程度堆積し、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体層からなる活性層４を０.００２〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ層からなるｐ形層（クラッド層）５を０.０２〜０.５μｍ程度、それぞれ順次積層する。なお、積層後にｐ形層５の活性化のため、アニール処理を行うこともある。ついで、その表面に、たとえばＮｉ-Ａｕ膜またはＣｏ-Ａｕ膜またはＩＴＯ膜を０.０１〜０.０５μｍ程度成膜し、エッチングまたはリフトオフ法により透明電極６を形成する。
【００１６】
ついで、ｎ側電極用金属膜（ｎ側電極）９ａを形成するため、積層される半導体層の一部を除去してｎ形層３を露出させる。すなわち、積層された半導体層の表面にレジスト膜などを設けてパターニングをし、積層された半導体層３〜５の一部をエッチングしてｎ形層３を露出させる。この際、各チップに分割する境界部の近傍の半導体層もエッチングすることがあるが、エッチングしなくてもよい。そして、図２にパシベーション膜を省略した状態の１チップの平面説明図が示されるように、ｎ形層３を露出させる。このエッチングは、塩素ガスなどによる反応性イオンエッチングにより行うことができ、ＳｉＯ2 、ＳｉＮ、Ｔｉ、Ｎｉなどをマスクとして用いることにより、エッチングをすることができる。そして、ｎ形層３の露出面に、ＴｉおよびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜してシンターすることにより合金化してｎ側電極９ａを形成する。この電極９ａの形状は、リフトオフ法または全面に成膜してからパターニングする方法により、形成される。この合金からなる電極により、優れたオーミックコンタクトが得られるが、さらにこの上にＴｉ／Ａｕの積層膜をそれぞれ０.１μｍ程度と０.４μｍ程度づつ真空蒸着などにより成膜することが、電極表面の酸化防止のため好ましい。
【００１７】
つぎに、図１（ｂ）に示されるように、透明電極６およびｎ側電極９ａが設けられたウェハの表面に、ＳｉＯ2 などからなるパシベーション膜７を設ける。具体的には、たとえばＣＶＤ法により、ウェハ表面の全面にＳｉＯ2 膜を０.５μｍ程度の厚さに成膜する。
【００１８】
つぎに、図１（ｃ）に示されるように、パシベーション膜７のｎ側電極９ａの部分および透明電極６上のパッド電極の形成場所を開口し、開口部７ａ、７ｂを形成する。この開口部７ａ、７ｂは、半導体装置の製造工程のコンタクト孔を開口するのと同様に、開口する部分のみを除いたレジスト膜（図示せず）などのマスクを形成して、反応性イオンエッチング（ＲＩＥ）法により、またはフッ酸によるウェットエッチング法によりパシベーション膜７をエッチングすることにより形成され、透明電極６およびｎ側電極９ａが部分的に露出する。
【００１９】
つぎに、図１（ｄ）に示されるように、たとえば電解メッキ法により、パシベーション膜７の開口部７ｂ、７ａから露出する透明電極６およびｎ側電極９ａの上に、Ａｕを成膜してｐ側およびｎ側のパッド電極８、９をそれぞれ形成する。このパッド電極８、９は、それぞれ１〜７.５μｍ程度の厚さ、さらに好ましくは３〜５μｍ程度、たとえば３μｍ程度の厚さに形成される。従来の厚さに比べると３倍程度の厚さになるが、真空蒸着法などのように余計なところには付着しないで必要な場所のみに析出するため、短時間で効率よくパッド電極８、９を形成することができる。
【００２０】
電気メッキ法により電極を形成するには、図３にメッキ液に浸漬した説明図および半導体ウェハの一部の断面説明図が示されるように、ウェハ１３の端部のｎ形層３にオーミック接触させた電極１４を形成しておき、その部分にリード１５を接続してメッキ液１６中に浸漬してリード１５を負電極１７と接続し、正の電極１８との間に電流を流すことにより、パシベーション膜７から露出した透明電極６およびｎ側電極９ａ上にＡｕを析出させることができる。この場合、ｐ形層５は各チップごとに分離されているが、ｎ形層３から積層された半導体層を介してメッキ用の電流が流れる。なお、図３で１３ａは各チップを指す。
【００２１】
この例では、パッド電極８、９を電気メッキ法により設けたが、電気メッキ法によれば短時間で厚く電極膜を形成することができると共に、無駄なところには金属が付着しないで効率的に設けることができる。しかし、真空蒸着法やスパッタリング法などの他の方法で設けても、時間は掛かるものの、ｐ側パッド電極８を形成する部分以外の透明電極６はパシベーション膜により被覆されているため、透明電極上の汚れの問題は発生せず、発光効率を向上させることができる。
【００２２】
さらに、前述の例では、透明電極を設けてから、ｎ側電極を設けるためのエッチングおよびｎ側電極の形成を行ったが、ｎ側電極を設けた後に透明電極を形成し、その上にパシベーション膜を設けてもよく、順序は別に問わない。
【００２３】
チッ化ガリウム系化合物半導体を用いた半導体発光素子では、とくに透明電極上の一部にパッド電極を形成する際に、透明電極が汚れて透過する光が低下し、外部微分量子効率が低下しやすいという問題があるが、本発明によれば、パッド電極を形成する前に透明電極の表面にパシベーション膜が形成されているため、全然汚れの問題がなく、しかもパシベーション膜の異物による剥れや割れなどの発生がなくなり、信頼性が大幅に向上する。
【００２４】
さらに、パッド電極を電気メッキ法により形成することにより、短時間で材料の無駄なく厚く形成することができる。その結果、パッド電極などの衝撃が加わりやすい電極でもその強度が向上し、ボンディングの信頼性が非常に向上する。また、従来ワイヤボンディングなどの衝撃に耐えやすくするため、Ａｕの下にＴｉなどを成膜していたが、本発明によれば、充分に厚く形成することができるため、Ｔｉなどの固い金属を途中に介在させる必要がなく、金属膜の形成工程を簡略化することもできる。
【００２５】
【発明の効果】
本発明によれば、透明電極の汚れを抑制することができるため、外部微分量子効率が向上すると共に、パシベーション膜の被膜の信頼性が大幅に向上する。さらに、電気メッキ法によりパッド電極を形成することにより、材料の無駄がなく短時間で厚いパッド電極を形成することができるため、コストの削減を図ることができると共に、ワイヤボンディング時の歩留り向上および信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の製法の一実施形態の工程断面説明図である。
【図２】図１の発光素子チップを上から見た平面説明図である。
【図３】電気メッキをするときのメッキ液への浸漬およびウェハの一部の断面説明図である。
【図４】従来の半導体発光素子の製法を説明する断面説明図である。
【符号の説明】
１ 基板
３ ｎ形層
５ ｐ形層
６ 透明電極
７ パシベーション膜
８ ｐ側パッド電極
９ ｎ側パッド電極
【発明の属する技術分野】
本発明はウェハ状の基板上に、ｐ形層およびｎ形層を含む半導体層を積層した後に、ｐ形層およびｎ形層にそれぞれパッド電極を形成する半導体発光素子の製法に関する。さらに詳しくは、パッド電極の形成時に光の取出し面を汚すことなく、また、ワイヤボンディング時などに剥れなどが生じにくいような厚いパッド電極を形成することができる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来、青色系の光を発光する半導体発光素子のチップ（以下、ＬＥＤチップという）の製法は、つぎのように行われる。すなわち、図４に示されるように、サファイア基板２１上にたとえばｎ形のＧａＮからなるｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とを順次エピタキシャル成長し、その表面にＩＴＯなどからなる透明電極２６を介してｐ側パッド電極２８を設け、積層された半導体層の一部をエッチングして露出するｎ形層２３の表面にｎ側パッド電極２９を設ける。そして、電極２８、２９が露出するように、たとえばＳｉＯ2 などのパシベーション膜２７を表面に設けてからダイシングをしてチップ化する。
【０００３】
【発明が解決しようとする課題】
前述のように、両パッド電極を設けた後に、そのパッド電極が露出するようにＬＥＤチップの表面の全面にパシベーション膜が設けられている。このように最終的にパシベーション膜が設けられることにより、ＬＥＤチップ表面のほぼ全面をパシベーション膜により被覆するため、その後の取扱などにより表面を汚すことなく発光ランプなどに組み込まれるため好ましい。
【０００４】
しかし、パッド電極を形成する際、リフトオフ法によるためレジスト膜を塗布したり、レジスト膜を剥離する処理が必要となる。この際、ＩＴＯまたはＮｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極の表面に異物が付着しやすく、透明電極の表面が汚れると透明電極を透過する光を減衰させ、発光効率を低下させるという問題がある。とくに、ｐ側パッド電極を形成する場合、ＩＴＯなどの透明電極上に形成するため、パターニングをすることができず、リフトオフ法などにより形成しなければならず、汚れが顕著となる。さらに、汚れた表面にそのままＳｉＯ2 などの保護膜を設けると、保護膜のクラックや剥れなどが生じやすいという問題もある。
【０００５】
また、従来はパッド電極もスパッタリングまたは真空蒸着法により設けられているため、厚く形成することが困難で、１μｍ程度の厚さに形成されている。そのため、ワイヤボンディングなどの際に力が加わると、パッド電極の接着面などにクラックが入ったりしてパッド電極の剥れなどが生じるという問題がある。
【０００６】
本発明はこのような問題を解決するためになされたもので、ｐ側パッド電極を形成する際にレジスト膜などにより透明電極が汚れないようにパッド電極を形成することができる半導体発光素子の製法を提供することにある。
【０００７】
本発明の他の目的は、パッド電極を簡単な方法で厚く形成し、ワイヤボンディングなどの信頼性を向上することができる半導体発光素子の製法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、（ａ）ウェハ状の基板上にｎ形半導体層およびｐ形半導体層を含み発光層を形成する半導体層を積層し、（ｂ）前記積層される半導体層の表面側の前記ｐ形半導体層上に透明電極を形成すると共に、前記積層される半導体層の一部を除去して露出する前記ｎ形半導体層上に第１の電極用金属膜を設け、（ｃ）前記透明電極および第１の電極用金属膜が設けられたウェハの表面にパシベーション膜を設け、（ｄ）該パシベーション膜の前記第１の電極用金属膜の部分および前記透明電極上のパッド電極の形成場所を開口し、（ｅ）前記ウェハをメッキ液に浸漬し、該ウェハのｎ形層とオーミックコンタクトするように設けられた電極と、前記メッキ液に浸漬する電極との間に電圧を印加することにより、前記ｎ形層およびｐ形層を電流路として前記第１の電極用金属膜の部分および透明電極上にそれぞれパッド電極を形成することを特徴とする。
【０００９】
ここにパッド電極とは、ワイヤボンディングをしたり、直接またはバンプなどを介してリードなどの電極端子と接続する電極部分を意味する。
【００１０】
この方法で行うことにより、透明電極上に設けるパッド電極を、透明電極上にパシベーション膜が設けられた状態で形成することができるため、透明電極を汚すことなく形成することができる。しかも、清浄な透明電極上にパシベーション膜が設けられているため、その密着力もよく、パシベーション膜の信頼性も向上する。
【００１１】
さらに、パシベーション膜から露出する部分のみに金属膜が堆積され、材料の無駄がなく、効率よくパッド電極を厚く形成することができる。その結果、ワイヤボンディングなどの信頼性が非常に向上する。
【００１２】
前記第１の電極をＴｉ-Ａｌ合金とＴｉ／Ａｕ積層体との積層により形成することにより、Ｔｉ-Ａｌ合金層の表面の酸化防止という利点がある。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図１には、青色系の発光に適したチッ化ガリウム系化合物半導体層をウェハ状のサファイア基板上に積層し、電極を設ける製造工程が１チップ分で示されている。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
まず、図１（ａ）に示されるように、ウェハ状の基板１上に第１導電形半導体層（ｎ形層３）および第２導電形半導体層（ｐ形層５）を含み発光層を形成する半導体層を積層する。そして、積層される半導体層の表面側のｐ形層５上にＩＴＯまたはＮｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極６を形成すると共に、積層される半導体層の一部を除去して露出するｎ形層３上に第１の電極用金属膜（ｎ側電極）９ａを設ける。
【００１５】
具体的に説明すると、半導体層を積層するため、たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）により反応ガスおよび必要なドーパントガスを導入して、サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に図示しないＧａＮからなる低温バッファ層と、クラッド層となるｎ形のＧａＮおよび／またはＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）の積層構造からなるｎ形層３を１〜５μｍ程度堆積し、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体層からなる活性層４を０.００２〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ層からなるｐ形層（クラッド層）５を０.０２〜０.５μｍ程度、それぞれ順次積層する。なお、積層後にｐ形層５の活性化のため、アニール処理を行うこともある。ついで、その表面に、たとえばＮｉ-Ａｕ膜またはＣｏ-Ａｕ膜またはＩＴＯ膜を０.０１〜０.０５μｍ程度成膜し、エッチングまたはリフトオフ法により透明電極６を形成する。
【００１６】
ついで、ｎ側電極用金属膜（ｎ側電極）９ａを形成するため、積層される半導体層の一部を除去してｎ形層３を露出させる。すなわち、積層された半導体層の表面にレジスト膜などを設けてパターニングをし、積層された半導体層３〜５の一部をエッチングしてｎ形層３を露出させる。この際、各チップに分割する境界部の近傍の半導体層もエッチングすることがあるが、エッチングしなくてもよい。そして、図２にパシベーション膜を省略した状態の１チップの平面説明図が示されるように、ｎ形層３を露出させる。このエッチングは、塩素ガスなどによる反応性イオンエッチングにより行うことができ、ＳｉＯ2 、ＳｉＮ、Ｔｉ、Ｎｉなどをマスクとして用いることにより、エッチングをすることができる。そして、ｎ形層３の露出面に、ＴｉおよびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜してシンターすることにより合金化してｎ側電極９ａを形成する。この電極９ａの形状は、リフトオフ法または全面に成膜してからパターニングする方法により、形成される。この合金からなる電極により、優れたオーミックコンタクトが得られるが、さらにこの上にＴｉ／Ａｕの積層膜をそれぞれ０.１μｍ程度と０.４μｍ程度づつ真空蒸着などにより成膜することが、電極表面の酸化防止のため好ましい。
【００１７】
つぎに、図１（ｂ）に示されるように、透明電極６およびｎ側電極９ａが設けられたウェハの表面に、ＳｉＯ2 などからなるパシベーション膜７を設ける。具体的には、たとえばＣＶＤ法により、ウェハ表面の全面にＳｉＯ2 膜を０.５μｍ程度の厚さに成膜する。
【００１８】
つぎに、図１（ｃ）に示されるように、パシベーション膜７のｎ側電極９ａの部分および透明電極６上のパッド電極の形成場所を開口し、開口部７ａ、７ｂを形成する。この開口部７ａ、７ｂは、半導体装置の製造工程のコンタクト孔を開口するのと同様に、開口する部分のみを除いたレジスト膜（図示せず）などのマスクを形成して、反応性イオンエッチング（ＲＩＥ）法により、またはフッ酸によるウェットエッチング法によりパシベーション膜７をエッチングすることにより形成され、透明電極６およびｎ側電極９ａが部分的に露出する。
【００１９】
つぎに、図１（ｄ）に示されるように、たとえば電解メッキ法により、パシベーション膜７の開口部７ｂ、７ａから露出する透明電極６およびｎ側電極９ａの上に、Ａｕを成膜してｐ側およびｎ側のパッド電極８、９をそれぞれ形成する。このパッド電極８、９は、それぞれ１〜７.５μｍ程度の厚さ、さらに好ましくは３〜５μｍ程度、たとえば３μｍ程度の厚さに形成される。従来の厚さに比べると３倍程度の厚さになるが、真空蒸着法などのように余計なところには付着しないで必要な場所のみに析出するため、短時間で効率よくパッド電極８、９を形成することができる。
【００２０】
電気メッキ法により電極を形成するには、図３にメッキ液に浸漬した説明図および半導体ウェハの一部の断面説明図が示されるように、ウェハ１３の端部のｎ形層３にオーミック接触させた電極１４を形成しておき、その部分にリード１５を接続してメッキ液１６中に浸漬してリード１５を負電極１７と接続し、正の電極１８との間に電流を流すことにより、パシベーション膜７から露出した透明電極６およびｎ側電極９ａ上にＡｕを析出させることができる。この場合、ｐ形層５は各チップごとに分離されているが、ｎ形層３から積層された半導体層を介してメッキ用の電流が流れる。なお、図３で１３ａは各チップを指す。
【００２１】
この例では、パッド電極８、９を電気メッキ法により設けたが、電気メッキ法によれば短時間で厚く電極膜を形成することができると共に、無駄なところには金属が付着しないで効率的に設けることができる。しかし、真空蒸着法やスパッタリング法などの他の方法で設けても、時間は掛かるものの、ｐ側パッド電極８を形成する部分以外の透明電極６はパシベーション膜により被覆されているため、透明電極上の汚れの問題は発生せず、発光効率を向上させることができる。
【００２２】
さらに、前述の例では、透明電極を設けてから、ｎ側電極を設けるためのエッチングおよびｎ側電極の形成を行ったが、ｎ側電極を設けた後に透明電極を形成し、その上にパシベーション膜を設けてもよく、順序は別に問わない。
【００２３】
チッ化ガリウム系化合物半導体を用いた半導体発光素子では、とくに透明電極上の一部にパッド電極を形成する際に、透明電極が汚れて透過する光が低下し、外部微分量子効率が低下しやすいという問題があるが、本発明によれば、パッド電極を形成する前に透明電極の表面にパシベーション膜が形成されているため、全然汚れの問題がなく、しかもパシベーション膜の異物による剥れや割れなどの発生がなくなり、信頼性が大幅に向上する。
【００２４】
さらに、パッド電極を電気メッキ法により形成することにより、短時間で材料の無駄なく厚く形成することができる。その結果、パッド電極などの衝撃が加わりやすい電極でもその強度が向上し、ボンディングの信頼性が非常に向上する。また、従来ワイヤボンディングなどの衝撃に耐えやすくするため、Ａｕの下にＴｉなどを成膜していたが、本発明によれば、充分に厚く形成することができるため、Ｔｉなどの固い金属を途中に介在させる必要がなく、金属膜の形成工程を簡略化することもできる。
【００２５】
【発明の効果】
本発明によれば、透明電極の汚れを抑制することができるため、外部微分量子効率が向上すると共に、パシベーション膜の被膜の信頼性が大幅に向上する。さらに、電気メッキ法によりパッド電極を形成することにより、材料の無駄がなく短時間で厚いパッド電極を形成することができるため、コストの削減を図ることができると共に、ワイヤボンディング時の歩留り向上および信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の製法の一実施形態の工程断面説明図である。
【図２】図１の発光素子チップを上から見た平面説明図である。
【図３】電気メッキをするときのメッキ液への浸漬およびウェハの一部の断面説明図である。
【図４】従来の半導体発光素子の製法を説明する断面説明図である。
【符号の説明】
１ 基板
３ ｎ形層
５ ｐ形層
６ 透明電極
７ パシベーション膜
８ ｐ側パッド電極
９ ｎ側パッド電極
Claims (2)
- （ａ）ウェハ状の基板上にｎ形半導体層およびｐ形半導体層を含み発光層を形成する半導体層を積層し、
（ｂ）前記積層される半導体層の表面側の前記ｐ形半導体層上に透明電極を形成すると共に、前記積層される半導体層の一部を除去して露出する前記ｎ形半導体層上に第１の電極用金属膜を設け、
（ｃ）前記透明電極および第１の電極用金属膜が設けられたウェハの表面にパシベーション膜を設け、
（ｄ）該パシベーション膜の前記第１の電極用金属膜の部分および前記透明電極上のパッド電極の形成場所を開口し、
（ｅ）前記ウェハをメッキ液に浸漬し、該ウェハのｎ形層とオーミックコンタクトするように設けられた電極と、前記メッキ液に浸漬する電極との間に電圧を印加することにより、前記ｎ形層およびｐ形層を電流路として前記第１の電極用金属膜の部分および透明電極上にそれぞれパッド電極を形成する
ことを特徴とする半導体発光素子の製法。 - 前記第１の電極をＴｉ-Ａｌ合金とＴｉ／Ａｕ積層体との積層により形成する請求項１記載の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440999A JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440999A JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315819A JP2000315819A (ja) | 2000-11-14 |
| JP3881473B2 true JP3881473B2 (ja) | 2007-02-14 |
Family
ID=14884764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12440999A Expired - Lifetime JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881473B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3912044B2 (ja) * | 2001-06-06 | 2007-05-09 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
| US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| US6841802B2 (en) | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| KR100601143B1 (ko) * | 2003-07-30 | 2006-07-19 | 에피밸리 주식회사 | 반도체 발광 소자 |
| JP4977957B2 (ja) * | 2004-03-29 | 2012-07-18 | 日亜化学工業株式会社 | 半導体発光素子 |
| KR100655162B1 (ko) * | 2005-06-24 | 2006-12-08 | (주)더리즈 | 발광 소자의 보호막 형성의 방법 |
| WO2009102032A1 (ja) * | 2008-02-15 | 2009-08-20 | Mitsubishi Chemical Corporation | ＧａＮ系ＬＥＤ素子およびその製造方法 |
| JP2011086855A (ja) * | 2009-10-19 | 2011-04-28 | Showa Denko Kk | 半導体発光素子の製造方法 |
| JP5782823B2 (ja) | 2011-04-27 | 2015-09-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP5644669B2 (ja) | 2011-05-19 | 2014-12-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子の製造方法 |
| CN115863498B (zh) * | 2023-02-21 | 2024-03-12 | 江西兆驰半导体有限公司 | 一种正装led芯片制备方法 |
-
1999
- 1999-04-30 JP JP12440999A patent/JP3881473B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315819A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6221926B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP5126875B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| US7675077B2 (en) | Light-emitting diode and method for manufacturing the same | |
| KR100833313B1 (ko) | 질화갈륨계 발광다이오드 소자 및 그의 제조방법 | |
| JP3896044B2 (ja) | 窒化物系半導体発光素子の製造方法およびその製品 | |
| US20080048206A1 (en) | Vertical gallium nitride-based light emitting diode and method of manufacturing the same | |
| US8338202B2 (en) | Method for manufacturing semiconductor device using separable support body | |
| JP5423390B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| US8022430B2 (en) | Nitride-based compound semiconductor light-emitting device | |
| CN101132040A (zh) | 垂直的氮化镓基发光二极管及其制造方法 | |
| JP3881473B2 (ja) | 半導体発光素子の製法 | |
| JP2019207925A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2020113741A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| WO2013046267A1 (ja) | 半導体素子およびその製造方法 | |
| JP3255281B2 (ja) | 窒化物半導体素子 | |
| US20090206360A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2011029574A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2009170655A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JPH1187772A (ja) | 半導体発光素子用の電極 | |
| JP2002016286A (ja) | 半導体発光素子 | |
| JP4284722B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| JPH11121804A (ja) | 半導体発光素子用の電極 | |
| JPH11340569A (ja) | 半導体素子の電極形成方法およびその構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |