TWI804898B - 發光陣列 - Google Patents

發光陣列 Download PDF

Info

Publication number
TWI804898B
TWI804898B TW110123069A TW110123069A TWI804898B TW I804898 B TWI804898 B TW I804898B TW 110123069 A TW110123069 A TW 110123069A TW 110123069 A TW110123069 A TW 110123069A TW I804898 B TWI804898 B TW I804898B
Authority
TW
Taiwan
Prior art keywords
layer
light
light emitting
bonding
forming
Prior art date
Application number
TW110123069A
Other languages
English (en)
Other versions
TW202207499A (zh
Inventor
穆辛 阿茲
金峻淵
阿布都 沙庫爾
詹姆士 卡斯威爾
安華 賽義德
凱文 史瑞比雷
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202207499A publication Critical patent/TW202207499A/zh
Application granted granted Critical
Publication of TWI804898B publication Critical patent/TWI804898B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根據本發明的第一態樣，提供了一種形成發光裝置陣列前驅物的方法。方法包含在第一基板上形成第一發光層，自第一發光層形成第一發光裝置陣列，各個第一發光裝置用以發射具有第一波長的光。在第一發光層上形成第一接合層。在第二基板上形成第二發光層，第二發光層用以發射具有不同於第一波長的第二波長的光。在第二發光層上形成第二接合層。第二接合層接合至處置基板，接著自第二發光層移除第二基板。在第二發光層上第二發光層與處理層的相對側上形成第三接合層。第一接合層接合至第三接合層且自第二發光層移除處置基板。自第二發光層形成第二發光裝置陣列，第二發光裝置陣列相對於第一發光裝置陣列對準，使得它們在平行於第一及第二發光層中的各者的平面中彼此間隔開。

Description

發光陣列
本發明涉及一種發光裝置陣列。具體而言，本發明涉及一種包含III族氮化物的發光裝置陣列。
微型LED陣列通常被定義為具有100 x 100 μm或更小表面積的LED陣列。微型LED陣列係一種自發光微型顯示器/投影機，適用於多種裝置，諸如智慧手錶、頭戴式顯示器、平視顯示器、攝錄影機、觀景器、多點激發源、及微型投影機。
一種已知形式的微型LED陣列包含由III族氮化物形成的複數個LED。Ⅲ族氮化物LED係一種無機半導體LED，在主動發光區中含有GaN及其與InN及AlN的合金。與常規大面積LED（例如其中發光層係有機化合物的有機發光二極體(organic light emitting diode，OLED)相比，III族氮化物LED可以顯著更高的電流密度驅動且發射更高的光功率密度。因此，定義為光源在給定方向上每單元面積發射的光量的發光度（亮度）更高，使得微型LED適合於需要或受益於高亮度的應用。例如，受益於高亮度的應用可包括高亮度環境中的顯示器或投影機。此外，與其他常規大面積LED相比，已知III族氮化物微型LED具有相對高的發光效能，以流明/瓦(lm/W)表示。與其他光源相比，III族氮化物微型LED陣列相對高的發光效能降低了電力使用，且使微型LED特別適合於便攜式裝置。
製造單色（藍色）GaN單片微型LED陣列的技術係本領域已知的。要生產基於微型LED的全彩顯示器，需要將紅色及綠色子像素整合至顯示器中。形成全彩顯示器的一種方法係提供一種包含複數個不同的LED的LED陣列，各個LED用以輸出一者或例如紅光、綠光及藍光。若全色光譜係藉由電致發光直接產生的，而非經由使用諸如螢光粉或量子點的色彩轉換材料產生，則此類LED陣列通常被稱為「原生」LED陣列。對於小節距裝置，諸如微型LED陣列，由於產率及流通量的約束，用於裝配紅、綠及藍LED陣列的常規拾取及置放方法受到限制。
本發明的一個目的係提供形成發光裝置陣列前驅物的改善的方法，其解決與先前技術方法相關聯的問題中的至少一者，或至少提供商業上有用的替代方法。
根據本發明的第一態樣，提供了一種形成發光裝置陣列前驅物的方法。方法包含： 在第一基板上形成第一發光層，第一發光層用以發射具有第一波長的光； 自第一發光層形成第一發光裝置陣列，各個第一發光裝置用以發射具有第一波長的光； 在第一發光層上形成第一接合層； 在第二基板上形成第二發光層，第二發光層用以發射具有不同於第一波長的第二波長的光； 在第二發光層上形成第二接合層； 將第二接合層接合至處置基板； 自第二發光層移除第二基板； 在第二發光層上第二發光層與處置層的相對側上形成第三接合層； 將第一接合層接合至第三接合層； 自第二發光層移除處置基板； 自第二發光層形成第二發光裝置陣列，第二發光裝置陣列相對於第一發光裝置陣列對準，使得發光裝置陣列前驅物包含第一及第二發光裝置陣列，第一及第二發光裝置陣列在平行於第一及第二發光層中的各者的平面中彼此間隔開。
根據第一態樣的方法，第一及第二發光層可形成在分開的各自的第一及第二基板上。藉由在不同的基板上形成第一及第二發光層，各自的形成過程可適於允許第一及第二發光層發射不同（第一及第二）波長的光。例如，在一些實施例中，第一波長通常可係藍色可見光，而第二波長通常可係紅色或綠色可見光。
藉由一系列基板接合過程，第二發光層可接合在第一發光層上。由於第二發光裝置陣列尚未圖案化至第二發光層上，因此將第二發光層與第一發光層接合的過程相對簡單，因為接合步驟不需要兩個發光層的精確機械對準。一旦兩個發光層接合在一起，則可自第二發光層形成第二發光裝置陣列。在發光層接合之後藉由在第二發光裝置上執行圖案化，第一態樣的方法可達成比各自層的機械對準可能達成的對準容差更好的對準容差。
在形成發光層之後藉由執行基板接合步驟，根據第一態樣的方法避免將第一發光層曝光於用於形成第二發光層的初始處理條件。例如，第一發光層可不曝光於作為形成（即，沉積）第二發光層的製程的部分而提供的任何基板加熱，因為這係在第二基板上執行的。
因此，根據第一態樣的方法避免使第一發光層經受用於形成發光裝置陣列前驅物的其他發光層的任何進一步製程。例如，已觀察到，在發光陣列前驅物的經遮蔽區域中的p型GaN表面可在隨後的發光裝置層的後續高溫沉積期間分解，從而損害至早期步驟中沉積的接面的陽極觸點。
根據第一態樣的方法提供具有「原生」第一及第二發光裝置陣列的發光裝置陣列前驅物。第一及第二發光裝置彼此間隔開以提供影像平面（即，平行於第一及第二發光層中的各者的平面），其中第一及第二發光裝置中的各者彼此間隔開。當然，應理解，由於第一及第二發光層的接合作為形成發光裝置陣列前驅物的方法的部分，第一發光裝置亦在影像平面的法線方向上與第二發光裝置間隔開。具有在影像平面中間隔開的第一及第二發光裝置（即，配置成陣列）的此類發光裝置陣列前驅物可適於形成發光裝置顯示器、或發光裝置投影機。
藉由發光裝置陣列前驅物中的術語前驅物，注意所描述的發光裝置陣列前驅物不必包括用於各個發光裝置的電觸點（諸如以允許發光），亦不必包括相關聯電路系統。當然，根據第一態樣形成的發光裝置陣列前驅物（以及第二態樣的發光裝置陣列前驅物）不排除添加進一步的電觸點及相關聯電路系統。因此，本發明中使用術語前驅物旨在包括最終產品（即，發光陣列）。
藉由本發明的發光裝置陣列前驅物中的術語陣列，意欲指代跨結構有意間隔開的複數個發光裝置。通常，所述發光裝置形成規則陣列，諸如發光裝置的六邊形緊密封裝陣列或正方形封裝陣列。
在一些實施例中，第一發光層包含複數個層，各個層包含III族氮化物。在一些實施例中，第二發光層包含複數個層，各個層包含III族氮化物。因此，第一發光層、及/或第二發光層可包含異質接面。藉由在各自的第一及/或第二基板上形成此等異質接面，所述第一及/或第二基板的面內晶格常數可被裁剪成各自的異質結構的面內晶格常數，以便減少在異質結構中由於應變而形成的缺陷。因此，可提高由各自的第一及/或第二發光層形成的裝置的整體效率。
在一些實施例中，形成第一發光層包含在第一基板上形成第一n型半導體層、在第一n型半導體層上形成第一主動層、及在第一主動層上形成第一p型半導體層。第一主動層可包含複數個量子井層。各個量子井層可用以發射第一波長的光。因此，第一發光層可包含複數個用以產生發光半導體接面的層。半導體接面可用以產生具有對應於第一波長的峰值波長的光。
在一些實施例中，形成第一發光裝置陣列包含為各個第一發光裝置形成第一台面結構。第一台面結構可沿第一基板的法線方向延伸。各個第一台面結構可包含第一n型層、第一主動層、及第一p型半導體層的一部分。因此，發光半導體接面可形成在各個第一發光裝置的第一台面結構內。為各個發光裝置形成第一台面結構可有助於將電荷載子限制在台面結構內，從而提高發光裝置的內部量子效率。
在一些實施例中，形成第二發光層包含在第二基板上形成第二n型半導體層、在第二n型半導體層上形成第二主動層、及在第二主動層上形成第二p型半導體層。第二主動層可包含用以發射第二波長的光的複數個量子井層。因此，第二發光層可包含用以產生具有對應於第二波長的峰值波長的光的半導體接面。
在一些實施例中，在移除第二基板之後，且在形成第三接合層之前，方法可進一步包含選擇性地移除第二n型半導體層的一部分，使得第二n型半導體層在第一基板的法線方向上的厚度不大於2μm。因此，第二n型半導體層可在接合至第一接合層之前自大於2μm的沉積厚度減薄至 不大於2μm的厚度。在一些實施例中，形成具有大於2μm的已沉積厚度的第二n型半導體層可係所需的，以便改善在第二n型半導體層上形成的第二主動層及第二p型半導體層的特性。隨後可將第二n型半導體層的厚度減薄至更適合於接合至第一接合層的厚度。
在一些實施例中，可使用輕敲接合、氧化物接合或黏合劑(聚合物)接合來執行將第二接合層接合至處置基板的步驟、及將第一接合層接合至第三接合層的步驟。
第一接合層可設置在第一發光層上方，以便為第一發光層提供第一接合表面。第一接合表面可提供適於接合至另一基板(即，接合至第三接合層)的基本上平坦的表面。因此，可提供第一接合層以覆蓋可能已形成至第一發光層的任何電觸點(即，使第一發光層平坦化)。
在一些實施例中，自第二發光層形成第二發光裝置陣列包含為各個第二發光裝置形成第二台面結構。第二台面結構可各沿第一基板的法線方向延伸。各個第二台面結構可包含第二n型半導體層、第二主動層、及第二p型半導體層的一部分。
在一些實施例中，方法進一步包含形成至第一發光裝置中的各者及第二發光裝置中的各者的電觸點。
在一些實施例中，方法進一步包含形成至第一發光裝置中的各者及第二發光裝置中的各者的電觸點，包含形成至第一及第二發光裝置中的各者的共用陰極觸點。因此，可以有效方式為第一及第二發光裝置中的各者提供共用陰極。
在一些實施例中，第一接合層包含介電材料，且第二接合層包含介電材料。在一些實施例中，將第一接合層接合至第二接合層包含藉由施加壓力及加熱將第一接合層直接（或輕敲）接合至第二接合層。因此，可使用不需要第一及第二基板的精確機械對準的接合技術將第一接合層接合至第二接合層。
在一些實施例中，第一波長為至少440 nm，且不大於490 nm。在一些實施例中，第二波長為至少500 nm，且不大於680 nm。因此，第一波長基本上可係藍色可見光。在一些實施例中，第二波長基本上可係綠色或紅色可見光。當然，在其他實施例中，第一及第二波長可係不同波長的光，例如，第一波長可係紅光、綠光或藍光，且第二波長亦可係紅光、綠光或藍光。在一些實施例中，第一及/或第二波長可係不可見的其他波長的光，例如紫外線或紅外線。
在一些實施例中，第一發光層可接合至第二發光層。在其他實施例中，兩個以上的發光層可接合在一起。
例如，在一些實施例中，三個發光層可接合在一起。根據第一態樣的此類方法可進一步包含： 在第二發光層上形成第四接合層； 在第三基板上形成第三發光層，第三發光層用以發射具有不同於第一波長且不同於第二波長的第三波長的光； 在第三發光層上形成第五接合層；將第五接合層接合至進一步處置基板上；自第三發光層移除第三基板；在第三發光層上第三發光層與進一步處置層的相對側上形成第六接合層；將第四接合層接合至第六接合層；自第三發光層移除進一步處置基板；自第三發光層形成第三發光裝置陣列，第三發光裝置陣列相對於第一發光裝置陣列及第二發光裝置陣列對準，使得發光裝置陣列前驅物包含第一、第二、及第三發光裝置陣列，第一、第二、及第三發光裝置彼此間隔開。
在一些實施例中，第三發光層包含複數個層，各個層包含III族氮化物。在一些實施例中，形成第三發光裝置陣列包含為各個第三發光裝置形成第三台面結構。在一些實施例中，形成第三發光層包含：在第三基板上形成第三n型半導體層，在第三n型半導體層上形成第三主動層，第三主動層包含用以發射第三波長的光的複數個量子井層，及在第三主動層上形成第三p型半導體層。
在一些實施例中，發光裝置陣列前驅物可提供第一、第二(及可選地第三)發光裝置，它們各係微型發光裝置。因此，平行於第一基板/第一接合層的平面中的各個第一、第二、或第三微型發光裝置的表面積(或覆蓋區)可不大於100μm×100μm。例如，在一些實施例中，在平行於第一基板的平面中各個第一、第二或第三台面結構的表面積（或覆蓋區）可不大於100 μm × 100 μm。在一些實施例中，各個第一、第二或第三台面結構的表面積可不大於：50 μm x 50 μm、30 μm x 30 μm或20 μm x 20 μm、10 μm x 10 μm、4 μm x 4 μm、或2 μm x 2 μm。
在一些實施例中，第一、第二（及可選地第三）（微型）發光裝置可配置在各自的發光層中，以便提供影像平面，其中相鄰發光裝置之間的節距（在各個第一、第二或第三微型發光裝置的中心之間量測）不大於：100 μm、50 μm、30 μm、20 μm、10 μm、4 μm、或2 μm。
根據本發明的第二態樣，提供了一種發光裝置陣列前驅物。發光陣列前驅物包含第一發光層、第一接合層、第二接合層、及第二發光層。第一發光層包含第一發光裝置陣列。第一發光裝置中的各者用以發射具有第一波長的光。第一接合層設置在第一發光層上。第二接合層接合至第一接合層。第二發光層設置在第二接合層上。第二發光層包含第二發光裝置陣列。各個第二發光裝置用以發射具有不同於第一波長的第二波長的光。第二發光裝置陣列相對於第一發光裝置陣列對準，使得發光裝置陣列前驅物包含第一及第二發光裝置陣列，第一及第二發光裝置在平行於第一及第二發光層中的各者的平面中彼此側向間隔開。
因此，可藉由根據本發明的第一態樣的方法形成根據本發明的第二態樣的發光陣列前驅物。
根據第一及第二態樣，第一發光層及/或第二發光層及/或第三發光層可包含複數個III族氮化物。例如，III族氮化物可包含一或一個以上AlInGaN、AlGaN、InGaN及GaN。如本文所用，藉由其組成成分對物種的任何參考包括其所有可用的化學計量。因此，例如，AlGaN包括其所有合金，諸如AlX Ga1-X N，其中0＜ X ＜1。優選的化學計量比將根據特定層的功能而變化。
現在將進一步描述本發明。在下面的段落中，將更詳細地定義本發明的不同態樣。如此定義的各個態樣可與任何其他態樣結合，除非明確指出相反的情況。特別地，指示為優選的或有利的或可選的任何特徵可與指示為優選的或有利的或可選的任何其他特徵相結合。
本發明的實施例描述了發光裝置陣列前驅物及形成具有各種結構組態的發光裝置陣列前驅物的方法，目的係簡化及降低形成具有複數個不同發射波長的發光裝置陣列的成本。本發明的實施例可涉及微型發光裝置陣列前驅物及/或微型發光裝置陣列。微型發光裝置陣列通常被定義為尺寸為100 ×100 μm2 或更小的發光裝置（諸如發光二極體）陣列。根據本發明的實施例，提供了一種形成發光裝置陣列前驅物100的方法。
作為形成發光裝置陣列前驅物的方法的部分，在第一基板10上形成第一發光層20。此類中間結構的實例如第1圖中所示。
如第1圖中所示，第一發光層20設置在基板10的基板表面11上。基板10可係用於在其上製造III族氮化物的任何適合基板。例如，基板10可包含矽、藍寶石、或SiC，或用於製造薄膜電子產品的任何其他適合基板。
如第1圖中所示，第一發光層20可包含複數個層。在第1圖的實施例中，第一發光層20的各個層可包含III族氮化物。例如，在第1圖的實施例中，第一發光層20包含n型半導體層22、主動層24及p型半導體層26。第一發光層20的複數個層22、24、26以一堆疊形成在彼此之上以形成第一發光層20。因此，第一發光層20的複數個層各作為基本連續層延伸跨越基板表面。因此，第一發光層20可在基板表面11上形成為基本連續層。
第一發光層20包含複數個III族氮化物層，使得第一發光層20形成用以輸出具有第一波長的光的半導體接面。如下面將進一步論述的，第一發光層20可經受進一步的處理步驟，使得其包含第一發光裝置陣列，其中各個第一發光裝置用以發射具有第一波長的光。第一發光層20的各個發光裝置可包含半導體接面，諸如具有p型側及n型側的二極體。在第1圖的實施例中，第一發光層20包含配置在第一n型半導體層22與第一p型半導體層26之間的第一主動層24。當然，在其他實施例中，如本領域已知的，第一發光層20可包含諸如第一電子阻擋層或其他應變介面層的額外層。
如第1圖中所示，第一n型半導體層22可形成為跨越基板表面11的基本連續層。在第1圖的實施例中，第一n型半導體層22可包含GaN。在一些實施例中，諸如在第1圖中，第一n型半導體層22可包含任何適合的n型摻雜劑（即，電子予體），諸如Si或Ge。在第1圖的實施例中，第一n型半導體層22摻雜有至少1017 cm-3 的予體密度，且在一些實施例中不大於1019 cm-3 。
第一n型半導體層22可使用用於製造III族氮化物薄膜的任何適合製程來沉積，例如金屬有機化學氣相沉積(metal organic chemical vapour deposition，MOCVD)、或分子束磊晶(molecular beam epitaxy，MBE)。
第一n型半導體層22可形成為在第一基板表面11的法線方向上具有至少3μm的厚度。此種厚度提供了改善的材料厚度，以適應隨後形成的陰極觸點。此外，此種厚度允許在移除第一基板10之後形成光萃取特徵70(下面更詳細地論述)。在一些實施例中，第一n型半導體層22可具有不大於10、或更優選5μm的厚度。
如第1圖中所示，第一主動層24在第一n型半導體層22上形成為基本連續層。第一主動層24用以作為第一發光層20的部分產生第一波長的光。
在第1圖的實施例中，第一主動層24可包含一或多個量子井層。因此，第一主動層24可係多個量子井層。第一主動層24內的量子井層可包含III族氮化物半導體，優選地包括In的III族氮化物合金。例如，在第1圖的實施例中，第一主動層24可包含GaN及InyGa1-YN的交替層，其中0<Y
Figure 110123069-A0305-02-0017-3
1。具體而言，在一些實施例中，第一主動層24可包含銦含量Y為0<Y
Figure 110123069-A0305-02-0017-2
0.2的InGaN層。因此，第一發光層20的第一主動層24可用以產生具有至少280nm、且不大於490nm的波長的光(即，通常為藍色可見光)。在本發明中，對由發光裝置發射的光的特定波長的參考被認為係對由發光裝置發射的峰值波長的參考。可控制量子井層的厚度及銦含量(Y)，以便控制由第一主動層 24產生的光的波長。第一主動層24可形成為覆蓋第一n型半導體層22的表面的實質部分(例如全部)的連續層。
第一主動層24可使用用於製造III族氮化物薄膜的任何適合製程來沉積，例如金屬有機化學氣相沉積(metal organic chemical vapour deposition，MOCVD)、或分子束磊晶(molecular beam epitaxy，MBE)。
如第1圖中所示，第一p型半導體層26設置在第一主動層24上方。第一p型半導體層26設置在第一主動層24的一側，與第一主動層24上設置有第一n型半導體層22的一側相對。第一p型半導體層26包含III族氮化物，例如GaN。第一p型半導體層26摻雜有適合的電子受體，例如Mg。第一p型半導體層26可具有至少1019cm-3的受體密度。在一些實施例中，第一p型半導體層26可具有不大於1021cm-3的受體密度。第一p型半導體層26可形成為覆蓋第一主動層24的經曝光表面的實質部分(例如全部)的連續層。在一些實施例中，第一發光層20的各個層可使用用於製造III族氮化物薄膜的任何適合製程形成，例如MOCVD、或MBE。
接下來，如第2圖中所示，可在第一發光層20中形成第一發光裝置陣列。如第2圖中所示，形成第一發光裝置陣列包含為第一發光層20內的各個發光裝置形成第一台面結構28。如第2圖中所示，第一台面結構28各沿第一基板10的法線方向延伸。各個第一台面結構28包含第一n型 半導體層22的一部分、第一主動層24的一部分、及第一p型半導體層26的一部分。如第2圖中所示，各個第一台面結構28在第一基板表面11的法線平面上具有大致梯形的橫截面。因此，各個台面結構28包含大致平面的第一台面表面，其與第一基板10的表面對準。各個第一台面結構28亦包含圍繞第一台面表面的第一側壁表面29。各個台面結構的第一側壁表面29在大致橫向於第一基板表面11的方向上延伸。在第1圖的實施例中，第一側壁表面29相對於第一基板表面11的法線傾斜，使得傾斜的第一側壁表面29界定梯形橫截面。
如第2圖中所示，第一台面結構28跨越第一發光層20間隔開，以便形成規則間隔的發光裝置陣列。藉由使用選擇性移除製程選擇性移除第一發光層20的一部分來形成第一台面結構28。
例如，在第2圖中，藉由蝕刻製程提供選擇性移除製程。在蝕刻製程中，第一遮罩層(未示出)可沉積在p型半導體層26的經曝光表面上。第一遮罩層用以遮蔽第一發光層20的一部分，該部分旨在形成第一台面結構28。因此，第一遮罩層可界定一或多個旨在被選擇性移除以形成第一台面結構28的區域。接著可使用蝕刻劑選擇性移除第一發光層20中由第一遮罩層曝光的部分。如第2圖中所示，蝕刻劑可蝕刻掉第一p型半導體層26、第一主動層24及第一n型半導體層22的部分以界定第一台面結構28。可使用本領域中任何已知方法來提供第一遮罩層。例如，可使用微影術方法來形成及圖案化第一遮罩層。
如上所述，可藉由在厚度方向上蝕刻第一發光層20來形成各個第一台面結構28，厚度方向與第一基板表面11的法線方向一致。因此，形成的各個第一台面結構28可在厚度方向上具有至少0.3 μm的厚度，或在一些實施例中，具有至少0.5 μm、0.7 μm、或1μm的厚度。
如上所述，各個第一台面結構28可形成為使得第一發光層20包含第一微型發光裝置陣列。因此，平行於第一基板的平面中各個第一微型發光裝置的表面積（或覆蓋區）可不大於100 μm × 100 μm。在一些實施例中，各個第一微型發光裝置的節距（在各個第一微型發光裝置的中心之間量測）可不大於：100 μm、50 μm、30 μm、20 μm、10 μm、4 μm、或2 μm。應理解，下面進一步詳細論述的第二台面結構128及第三台面結構228亦可以類似的尺寸形成，以便提供微型發光裝置陣列。
在形成第一台面結構28的陣列之後，電觸點可形成至第一發光層20中發光裝置中的各者的n型側及p型側。
例如，可在第一發光裝置陣列上形成第一陽極層。第一陽極層用以將第一陽極觸點30提供至第一發光層20中發光裝置中的至少一些的p型側。例如如第2圖中所示，第一陽極層選擇性地設置在每隔一個第一台面結構28的台面表面29上，以便選擇性地形成至這些發光裝置的第一陽極觸點30。第一陽極層30選擇性地設置在第一發光層20的每隔一個發光裝置上，以考慮在第一發光層的具有形成在其上的第一陽極觸點的第一發光裝置之間進一步形成發光裝置。因此，第一陽極層包含至第一發光層20的一些第一發光裝置的複數個第一陽極觸點30。第一陽極觸點層可包含一或多個金屬層，例如Ti、Al或Ti及Al金屬堆疊。第一陽極層可使用適合的淬火方法（例如微影術）選擇性地形成在第一發光層的台面表面29上。
在形成第一陽極層之後，可在第一發光層20及第一陽極觸點層上方形成第一間隙填充絕緣層40。第一間隙填充絕緣層40用以在第一發光層20上方提供平面，從而填充由於第一台面結構28而形成的任何間隙。第一間隙填充絕緣層40可包含任何適合的絕緣體，諸如SiO2 或SiNx 。可使用諸如化學氣相沉積(chemical vapour deposition，CVD)的任何適合的沉積方法來形成間隙填充絕緣層40。
在形成第一間隙填充絕緣層40之後，第一陰極觸點層可形成至第一發光層20的第一n型半導體層22。第一陰極觸點層50用以提供第一陰極觸點50至第一發光層20中各個發光裝置的n型側。如第2圖中所示，第一陰極觸點層形成自具有設置在其上的第一台面結構28的第一發光層20的側面，使得第一陰極觸點層50及第一陽極觸點層30設置在第一發光層20的相同表面上。
如第2圖中所示，第一陰極觸點層50藉由在各個第一台面結構28之間的區域中選擇性地移除第一發光層20的部分而形成。因此，選擇性地移除第一發光層20（第一n型半導體層22）的區域以在第一n型半導體層22中形成第一開口，第一開口在跨越第一發光層20的第一台面結構28之間（優選均勻地）間隔開。所述第一開口可使用諸如微影術的適合的選擇性移除製程（以界定開口）接著藉由蝕刻來形成。在第2圖中所示的結構中，第一開口自間隙填充絕緣層40的經曝光表面延伸至發光層20的n型側（即，延伸至第一n型半導體層22）。在形成第一開口之後，可形成第一陰極觸點層。
如第2圖中所示，第一陰極觸點層形成在第一開口內，使得其與各個第一台面結構28之間的第一n型半導體層22電接觸。第一陰極觸點層50的部分亦可設置在第一間隙填充絕緣層40上方，以便經由第一n型半導體層22互連開口中的各者。因此，第一陰極觸點層50可將共用陰極提供至第一發光層20中的各個發光裝置。如第2圖中所示，第一陰極觸點層50可用以包圍第一發光層20內的各個發光裝置。第一陰極觸點層可使用用於形成金屬觸點的任何適合技術形成，例如熱蒸發、或物理氣相沉積。第一陰極觸點層50可包含Ti、Al、或Ni或任何其他適合材料。在一些實施例中，第一陰極觸點層可包含複數個層，例如Ni層及Al層。在一些實施例中，第一陰極觸點層50可具有至少100 nm的厚度。
在一些實施例中，使用完全填充第一開口的單個沉積步驟形成第一陰極觸點層50。在第2圖中所示的結構中，第一陰極觸點層形成有不足以完全填充第一開口的厚度。為了提高陰極觸點的導電性，且避免在發光裝置前驅物中形成任何氣隙，第一開口可用第一觸點填充層51進一步填充。例如，在形成第2圖的結構的方法中，可藉由熱蒸發、或任何其他適合的方法沉積第一觸點填充層51。第一觸點填充層51可包含任何適合的金屬接觸材料，例如Ti、Al、Au、或Ni。例如，在第2圖的結構中，第一觸點填充層51可包含使用電沉積沉積的Cu或Au。第一觸點填充層51還可充當第一發光層20的各個第一發光裝置的散熱片。第一觸點填充層51亦可幫助減少相鄰發光裝置之間的串擾。例如，第一觸點填充層可減少第二發光層120的第二發光裝置與相鄰的第一發光層20的第一發光裝置之間的光串擾。
在形成第一觸點填充層51之後，第一觸點填充層及第一發光層20的經曝光表面可經受化學機械研磨(Chemical Mechanical Polishing，CMP)製程。可提供CMP製程以改善經曝光表面的平坦化，用於後續基板接合步驟。
應理解，第2圖中所示的結構僅係用於在第一發光層中形成第一發光裝置陣列的一個可能的選擇。因此，本發明不限於第2圖中所示的第一發光層20的諸層以及陽極及陰極觸點的配置。
在形成至第一發光層20的n型側的電觸點之後，在第一發光層20及第一陽極觸點層及第一陰極觸點層50上方形成第一接合層60。第一接合層提供覆蓋第一發光層20、第一陽極觸點層及第一陰極觸點層的接合表面。提供第一接合層60以便形成與待用於將第一發光層20接合至第二發光層120的基板接合技術相容的表面（下文將更詳細地論述）。
在第2圖的實施例中，第一接合層60包含適於形成直接接合至另一接合層的介電材料。例如，在第2圖的實施例中，第一接合層包含SiO2 。第一接合層60形成在陽極及陰極觸點以及第一發光層20上方，以便提供在平行於基板表面11的平面內延伸的大致平坦的表面。第一接合層60可藉由任何適合的方法形成，例如CVD。在一些實施例中，第一接合層60可包含用於將第一發光層20接合至第二發光層120的黏合劑層或聚合物層。
應理解，在第2圖的結構中，間隙填充絕緣層40及第一接合層60均可包含SiO2 。因此，在電觸點的形成可遵循不同製程順序的一些實施例中，間隙填充絕緣層40的形成可提供具有適於接合至另一接合層的第一接合表面61的第一接合層。
在一些實施例中，第一接合層60可在形成之後進一步經受化學機械研磨製程，以提高表面平滑度。化學機械研磨製程可改善第一接合層60至第二接合層的後續接合。因此，包含第一發光裝置陣列的第一發光層20可形成在適於接合至另一發光層的第一基板10上。
除了在第一基板10上形成第一發光層20之外，根據第一實施例的方法，在第二基板110上形成第二發光層120。在第二基板110上形成第二發光層120的此類實例如第3圖中所示。
第二發光層120形成在第二基板110上，以便提供用以發射具有不同於第一波長的第二波長的光的分開的(與第一發光層20分開的)第二發光層120。第二發光層形成在與第一基板10不同的基板上，使得生長條件及基板可用以改善第二發光層120的形成。此外，在第二基板110上形成第二發光層120不會使第一發光層20曝光於用於形成第二發光層120的製程。
第二發光層120設置在第二基板110的第二基板表面111上。第二基板110可係用於在其上製造III族氮化物的任何適合基板。例如，第二基板110可包含矽、藍寶石、或SiC、或用於製造薄膜電子產品的任何其他適合基板。具體而言，第二基板110可包含用以提供基板表面111的一或多個層，基板表面111具有用以減少第二發光層120中的應變的面內晶格常數。
第二發光層120可包含複數個層。根據第一實施例，第二發光層120的各個層可包含III族氮化物。第二發光層120的複數個層122、124、126可以一堆疊形成在彼此之上以形成第二發光層120。因此，第二發光層120的複數個層可各作為基本連續層延伸跨越第二基板表面111。因此，第二發光層120可形成為第二基板表面111上的基本連續層。
根據第一實施例，第二發光層120包含複數個Ⅲ族氮化物層，使得第二發光層120形成用以輸出具有第二波長的光的半導體接面。如下面將進一步論述的，第二發光層120可經受進一步的處理步驟，使得其包含第二發光裝置陣列，其中各個第二發光裝置用以發射具有第二波長的光。第二發光層120的各個第二發光裝置可包含半導體接面，諸如具有p型側及n型側的二極體。
如第3圖中所示，第二發光層120包含第二n型半導體層122、第二主動層124及第二p型半導體層126。
第二主動層124可包含一或多個量子井層。因此，第二主動層124可係多個量子井層。第二主動層124內的量子井層可包含III族氮化物半導體，優選地包括In的III族氮化物合金。例如，在第3圖中所示的配置中，第二主動層124可包含GaN及InZ Ga1-Z N的交替層，其中0 ＜ Z ≤ 1。具體而言，在一些實施例中，第二主動層124可包含InZ Ga1-Z N層，其中0.2 ＜ Z ≤ 0.5。因此，第二發光層120的第二主動層124可用以產生至少為490 nm、且不大於670 nm的波長的光。可控制量子井層的厚度及In含量(Z)，以便控制由第二主動層124產生的光的波長。第二主動層124可形成為覆蓋第二n型半導體層122的表面的實質部分（例如全部）的連續層。
應理解，在第一實施例的方法中，第二主動層124的銦含量(Z)可高於第一主動層24的銦含量(Y)(即，Z>Y)。第二主動層124可形成在適當的第二基板110上，第二基板110在基板表面111上具有面內晶格常數，面內晶格常數用以減少或消除第二主動層124中由於第二主動層124的銦含量(Z)導致的面內晶格常數增加而產生的應變。
第二主動層124可使用用於製造III族氮化物薄膜的任何適合製程來沉積，例如金屬有機化學氣相沉積(metal organic chemical vapour deposition，MOCVD)、或分子束磊晶(molecular beam epitaxy，MBE)。
第二n型半導體層122可形成為跨越第二基板表面111的基本連續層。如第3圖中所示，第二主動層124形成在第二n型半導體層122上。根據第一實施例，第二n型半導體層122可包含GaN。因此，可以與第一n型半導體層22類似的方式形成第二n型半導體層122。
如第3圖中所示，第二n型半導體層122可在第二基板表面111上形成有基板表面111的法線方向上的厚度，厚度大於為發光層120提供適當功能性所需的厚度。例如如第3圖中所示，第二n型半導體層122可形成有至少0.8μm的厚度。在一些實施例中，第二n型半導體層可形成的厚度至少為：1μm、1.2μm、1.5μm、2μm、或3μm。可提供此厚度以在後續處理步驟中輔助移除第二基板110。
如第3圖中所示，第二p型半導體層126設置在第二主動層124上方。因此，第二p型半導體層126設置在第二主動層124的一側上，與第二主動層124上設置有第二n型半導體層122的一側相對。根據第一實施例，第二p型半導體層126包含III族氮化物，例如GaN。因此，第二p型半導體層126可以與第一p型半導體層26類似的方式形成。
在形成第二發光層120之後，可在第二發光層120上方形成第二接合層102。第二接合層102用以提供第二接合表面103，用於將第二發光層120及第二基板110接合至處置基板104。第二接合層102可包含用於基板接合的任何適合材料。例如，根據第一實施例，第二接合層102包含諸如SiO2的介電材料。第二接合層102可使用任何適合的製程(例如CVD)在第二發光層120上方形成為基本連續層。因此，第二接合層102可以與第一接合層60類似的方式形成。類似於第一接合層60，第二接合層102亦可經受CMP製程。
如第3圖中所示，第二基板110及第二發光層120藉由第二接合層102接合至處置基板104。處置基板104用以提供基板，用於將第二發光層120自第二發光層120形成在其上的第二基板110轉移至第一接合層60。因此，處置基板104可係用於處置半導體裝置的任何適合基板。例如，處置基板104可包含矽或任何其他適合基板。處置基板104可提供處置表面105，用於接合至第二接合層102的第二接合表面103。
根據第一實施例，由於第二接合層102包含用以形成直接接合的介電材料，處置基板可提供用以與第二接合層102的第二接合表面103形成直接接合的處置表面105。例如，處置基板104可包含SiO2層(未示出)。處置基板104可使用任何適於接合至基板的方式接合至第二接合層102。
根據第一實施例，經由在晶圓接合器中施加壓力及加熱，使用直接接合將處置基板104接合至第二接合層102。
晶圓接合器使處置基板表面105能夠平行於第二接合表面103配置。接著晶圓接合器用以使兩個表面接觸，由此第二接合層102與處置基板104的處置基板表面105形成接合。在一些實施例中，晶圓接合器可施加一或多種熱及壓力以改善形成在處置基板表面105與第二接合表面103之間的接合。
例如，在一些實施例中，晶圓接合器可施加至少10kN的壓縮力，用於將處置基板104接合至第二發光層120(透過第二接合層102)。在一些實施例中，晶圓接合器可施加至少20kN、30kN、或40kN的壓縮力。藉由施加更大的壓縮力，可提高在基板之間形成接合的可靠性。在一些實施例中，晶圓接合器可施加不大於45kN的壓縮力，以便降低在接合期間基板斷裂或基板的其他不良變形的風險。
在一些實施例中，晶圓接合器亦可用以加熱處置基板104及/或第二發光層/第二接合層102。例如，晶圓接合器可用以加熱處置基板104及/或第二發光層/第二接合層102至至少100℃的溫度。在一些實施例中，晶圓接合器可用以加熱處置基板104及/或第二發光層/第二接合層102至至少200℃、300℃、400℃、或500℃的溫度。晶圓接合器可用以將第二基板104及第二發光層120保持在壓縮狀態下，且可選地在溫度下保持一段時間。在一些實施例中，時間段可係至少：1分鐘、2分鐘、5分鐘、10分鐘或1小時。
因此，晶圓接合器可用於改善在處置基板104與第二接合層102之間的介面處直接、熔融接合的形成。
儘管第一實施例使用在介電層之間形成的直接接合，但在其他實施例中，可使用用於將基板(諸如處置基板104)接合至發光層的其他方法。例如，根據本發明的方法可使用輕敲接合、聚合物接合、或氧化物接合。
例如，在一些實施例中，聚合物接合可用於接合基板。因此，處置基板104亦可使用聚合物接合(即，黏合劑接合)接合至第二接合層102。此種製程涉及將黏合劑層(例如聚合物層)施加至處置基板104及/或第二發光層120。黏合劑層可藉由旋塗施加。兩個基板接著可透過黏合劑層(多個)接觸。接著可向基板施加壓力及/或加熱以固化黏合劑接合。用於黏合劑接合過程的適合聚合物的實例包括聚醯亞胺、甲基矽氧烷 (methylsilesquioxane，MSSQ)、聚醚酮(polyetherketone，PEEK)、熱固性共聚酯(thermosetting copolyesters，ASTD)、熱塑性共聚物(thermoplastic copoloymers，PVDC)、聚對二甲苯、液晶聚合物、及蠟。聚合物接合可提供基板接合，基板接合可經由施加適當選擇性溶劑而容易地移除。因此，聚合物接合可能特別適合於性質上係臨時性的接合應用，諸如將基板接合至處置基板104。關於基板接合技術的進一步資訊，諸如氧化物接合、輕敲接合、及聚合物接合至少可在「MEMS材料與處理手冊」(Ch 11m，Ghodssi R.等人，施普林格科學與商業媒體，LLC 2011)中找到。
一旦第二發光層120透過第二接合層102接合至處置基板104，則自第二發光層120移除第二基板110。第4圖中示出了此種結構的圖。
第二基板110可使用任何適合製程自第二發光層120移除。例如，可使用研磨製程(即，摩擦製程)移除第二基板110。可提供研磨製程以移除第二基板110的實質部分或第二基板110的全部。其中在研磨製程之後保留第二基板110的一些(例如小於5μm厚度)，可提供蝕刻製程以移除第二基板110的剩餘部分。蝕刻製程可選擇性地移除第二基板110，留下接合至處置基板104的第二發光層120。
在移除第二基板110之後，第二發光層120的第一主表面121經曝光。第二發光層120的第一主表面121 位於第二發光層120與處置基板104的相對側上。如上所述，第二發光層120可形成為在處置基板表面105的法線方向上的厚度大於第二發光層120的所需厚度。在移除第二基板110之後，可自第一主表面121蝕刻第二發光層120，以便將第二發光層120的厚度減小至其所需大小。例如，如第4圖中所示，第二n型半導體層122已被蝕刻，使得其在處置基板表面105的法線方向上的厚度自其已沉積厚度減小。在一些實施例中，可蝕刻第二n型半導體層122的厚度，使得其厚度不大於2μm，或更優選1.5μm。藉由移除第二基板110先前接合至的第二n型半導體層122的部分，第二n型半導體層中由於移除第二基板110而產生的缺陷亦經移除。在一些實施例中，可蝕刻第二n型半導體層122的厚度，使得其厚度至少為0.8μm。此厚度可減小第二發光裝置層120的n型側上的接觸電阻。
在減小第二發光層120的厚度的(可選)蝕刻製程之後，第三接合層160形成在第二發光層120的第一主表面121上方。第三接合層160用以提供用於透過第一接合層60將第二發光層120接合至第一發光層20的層。根據第一實施例，第三接合層160包含諸如SiO2的介電材料。因此，第三接合層160用以與第一接合層60形成直接、熔融接合，以便將第一發光層20接合至第二發光層120。在本發明的其他實施例中，可使用其他接合方法將第一發光層20及第二發光層120接合在一起。例如，可使用輕敲接合、聚合物接合、或氧化物接合。
因此，在一些實施例中，第三接合層160可包含用於接合至第一接合層60的黏合劑層。黏合劑層可作為自介電材料形成第三接合層160的替代物提供，或除了介電材料之外，還可提供接合層。
第5圖中示出了接合在一起的第一發光層20及第二發光層120的實例。第一發光層20及第二發光層120可使用晶圓接合器接合在一起，類似於用於將第二發光層接合至處置基板104的製程。重要的係，在方法的這個階段，第二發光層120不包含任何發光裝置特徵。因此，接合過程不需要第二發光層120與第一發光層20的發光裝置特徵進行精確機械對準。相反，第二發光層120的接合可在不需要對準第二發光層120中的特徵的情況下執行。
在第一發光層20及第二發光層120的接合之後，可自第二發光層120移除處置基板104。自第二發光層120移除處置基板104的製程將取決於用於將處置基板接合至第二發光層120的接合方法。在根據第一實施例的方法中，藉由選擇性地蝕刻第二接合層102(即，同時不蝕刻第二發光層120)，自第二發光層120移除處置基板104。因此，選擇性蝕刻製程蝕刻第二接合層102以將第二發光層120與處置基板104分開。
對於本發明的使用聚合物接合將處置基板104接合至第二發光層120的實施例，可藉由將基板浸入選擇性溶劑中以移除聚合物來移除處置基板。在其他實施例中，聚合物可藉由UV輔助濕式蝕刻移除。
在移除處置基板104之後，自第二發光層120形成第二發光裝置陣列。如第6圖中所示，形成第二發光裝置陣列包含為第二發光層120內的各個發光裝置形成第二台面結構128。如第6圖中所示，第二台面結構128各在第一基板表面11的法線方向上延伸。各個第二台面結構128包含來自第二發光層120的III族氮化物層的堆疊。如第6圖中所示，第二台面結構包含III族氮化物層的堆疊，包括第二n型半導體層122的一部分、第二主動層124的一部分、及第二p型半導體層126的一部分。如第6圖中所示，各個第二台面結構128在第一基板表面11的法線平面上具有大致梯形的橫截面。因此，各個第二台面結構128包含與第一基板10的表面對準的大致平面的第二台面表面127。各個第二台面結構128亦包含圍繞第二台面表面127的第二側壁表面129。形成第二台面結構128的複數個III族氮化物層中的各者在第二側壁表面129之間作為基本連續層延伸跨越第二台面結構128。各個第二台面結構128的第二側壁表面129在大致橫向於基板表面11的方向上延伸。在第6圖中所示的實施例中，第二側壁表面129相對於基板表面11傾斜，使得傾斜的第二側壁表面129界定梯形橫截面。
如第6圖中所示，第二台面結構128跨越第二發光層120間隔開，以便形成規則間隔的發光裝置陣列。第二台面結構128的間隔可不同於第一發光層20中第一台面結構28的間隔。因此，第二發光裝置陣列可相對於第一發光裝置陣列對準，使得形成發光裝置陣列前驅物的部分的第 一及第二發光裝置在平行於第一及第二發光層的平面(例如，平行於第一基板表面11)中彼此側向偏移。第一及第二發光裝置中的各者之間的側向間隔允許有使用者觀察第一及第二發光裝置中的各者。除了第一及第二發光裝置之間的側向間隔之外，應理解，由於發光裝置陣列前驅物的分層結構，第一發光裝置在第一發光層20及第二發光層120的法線平面上與第二發光裝置固有地間隔開。
在第6圖中應理解，第二台面結構128與第一發光層的未使用的第一台面結構28重疊。當然，在其他實施例中，當形成第一發光裝置陣列時，可不形成未使用的第一台面結構。因此，在一些實施例中，第一及第二發光裝置陣列可在各自的發光層20、120中形成，其節距大於所得影像平面中相鄰發光裝置之間的節距。
第二台面結構128可使用類似於所述用於形成第一發光裝置的製程的選擇性移除製程來形成。在第二發光層120接合至第一發光層20之後藉由在第二發光層120中形成第二發光裝置，根據第一實施例的方法避免了對於基板接合步驟必須將第二發光層的發光裝置特徵與第一發光層20的發光裝置特徵精確對準。以與諸如微影術步驟的圖案化層對準相同的精度水準執行用於基板接合的兩個基板的精確機械對準在技術上具有挑戰性。
應理解，第6圖中所示的實施例僅係用於在第二發光層120中形成第二發光裝置陣列的一個可能的選擇。因此，本發明不限於第二發光層120的層的配置，亦不限於第6圖中所示的第二發光裝置的配置。
因此，可提供根據本發明的第一實施例的發光裝置陣列前驅物100。儘管根據第一實施例的方法涉及在接合第二發光層120之前形成至第一發光裝置的第一陽極觸點30及第一陰極觸點層50，但應理解，本發明不限於此種處理次序。例如，熟習此項技術者將理解，在接合第二發光層120之後藉由適合的微影術及蝕刻步驟（例如蝕刻穿過第二發光層120至第一發光層20）形成通向第一發光層20的電觸點係可能的。
根據第一實施例，發光裝置陣列前驅物亦可經受進一步的處理步驟。
例如，在形成第二台面結構128的陣列之後，可在第二發光裝置陣列上形成第二陽極層。第二陽極層用以提供第二陽極觸點130至第二發光層120中的至少一些發光裝置的p型側。例如，如第6圖中所示，第二陽極層選擇性地設置在第二台面結構128中的各者的台面表面129上，以便選擇性地形成至這些發光裝置的第二陽極觸點130。
應理解，在第6圖中所示的實例中，與用於在第一發光層20中形成第一發光裝置的遮罩圖案相比，用於在第二發光層120中形成第二發光裝置的遮罩圖案不同。在其他實施例中，相同的遮罩圖案可用於形成第一發光層20及第二發光層120的台面結構，其中，第二陽極觸點130的選擇性圖案化可用於在第二發光層120中選擇性地形成第二發光裝置，其在橫向方向上自第一發光層20的第一發光裝置偏移。
因此，可選擇性地形成第一陽極觸點30及第二陽極觸點130，以便提供發光裝置陣列前驅物的第一及第二發光裝置陣列，它們在平行於第一基板表面11的平面上彼此間隔開。第二陽極觸點130可以與上面論述的第一陽極觸點30類似的方式形成。
在形成第二陽極層之後，可例如使用蝕刻製程選擇性地移除第二發光層120的未使用部分。選擇性移除製程可在第一基板表面11的法線方向上蝕刻穿過第二發光層120的厚度，以便將第二發光層的各個第二發光裝置與其他發光裝置分開。考慮到自發光裝置陣列前驅物的頂表面至發光層20、120的各者的電觸點的後續形成，可執行此種分開步驟。
選擇性地移除第二發光層120的未使用部分可選擇性地移除第二發光層中與第一發光層20的各個第一發光裝置對準的部分。因此，應理解，在一些實施例中，相同節距的遮罩圖案可用於形成第一台面結構28及第二台面結構128，其中選擇性移除步驟自第二發光層128移除未使用的第二台面結構128。第7圖中示出了選擇性移除第二發光層的未使用部分（即，不形成第二發光裝置）的實例。
在選擇性移除步驟之後，可在第二發光層120及第二陽極觸點層上形成第二間隙填充絕緣層140。第二間隙填充絕緣層140用以在第二發光層120上方提供平面，從而填充由於形成第二台面結構128及隨後選擇性地移除第二發光層120的未使用部分而形成的任何間隙。第二間隙填充絕緣層140可以與第一間隙填充絕緣層40類似的方式形成。
第二陰極觸點層150可形成在第二發光層120上。第二陰極觸點層150用以提供電觸點至第二發光層120中的各個發光裝置的n型側。第二陰極觸點層150亦用以將第二發光層120中的各個發光裝置的n型側壁電連接至第一發光層20的第一陰極觸點層50。因此，第一陰極觸點層50及第二陰極觸點層150可電連接在一起，以便形成用於發光裝置陣列前驅物的共用陰極。
第7圖中示出了第二陰極觸點層150的實例。如第7圖中所示，第二陰極觸點層150藉由選擇性地移除第二發光層120中各個第二台面結構128之間的區域中的部分而形成。因此，選擇性地移除第二發光層120的區域（第二n型半導體陣列122），以便在第二n型半導體層122中形成開口。開口通常與在第一n型半導體層22中形成的開口（先前形成以容納第一陰極觸點層50）對準。第二開口可使用類似的選擇性移除製程形成，諸如用於形成用於第一陰極觸點層50的第一開口的製程。
如第7圖中所示，第二陰極觸點層150形成在第二開口中，使得其與各個第一台面結構28之間的第二n型半導體層122電接觸。第二陰極觸點層150的部分亦可設置在第二間隙填充絕緣層140上方，以便經由第二n型半導體層122互連開口中的各者。
第二陰極觸點層150可以與上面論述的第一陰極觸點層類似的方式形成。例如，如第7圖中所示，第二開口亦以類似於第一發光層20的第一觸點填充層51的方式用第二觸點填充層151填充。
應理解，第7圖中所示的結構僅係用於形成至第二發光層120的第二陰極觸點及第二陽極觸點130的一種可能的選擇。因此，本發明不限於第一發光層20及第二發光層120的層以及第7圖中所示的陽極及陰極觸點層的相對配置。
因此，可提供包含電觸點的發光裝置陣列前驅物100。發光裝置陣列前驅物100包含第一發光層20及第二發光層120，其用以發射不同波長的光。第一發光層20及第二發光層120提供用以分別發射第一或第二波長的光的第一及第二發光裝置陣列。發光裝置可配置在第一發光層20及第二發光層120中，使得第一及第二發光裝置在平行於第一基板表面11的平面中相對於彼此間隔開。
在形成至第二發光層120的n型側的電觸點之後，在一些實施例中，發光裝置陣列前驅物100可經受進一步的處理步驟，以便使發光裝置陣列前驅物適於接合至後平面電子基板。例如，可在第二發光層120及第二間隙填充絕緣層140上方形成平坦化介電層180，以覆蓋陽極觸點130及第二陰極觸點層150。平坦化介電層180可提供後 平面電子基板190接合至的平坦的介電表面181。平坦化介電層180可包含適合的介電材料，例如SiO2。第一及第二電觸點亦可經由平坦化介電層180、第一接合層60及第三接合層160、以及間隙填充絕緣層40、140形成，以在平坦的介電表面與發光裝置中的各者各自的第一陽極觸點30及第二陽極觸點130之間提供電接觸。電通孔的形成係熟習此項技術者熟知的。
在形成平坦的介電表面181以及第一電接觸通孔31及第二電接觸通孔131之後，發光裝置陣列前驅物可接合至後平面電子基板190。第8圖中示出了此種結構的實例。如第8圖中所示，後平面電子基板190接合至發光裝置陣列前驅物。後平面電子基板190具有與第一電通孔31及第二電通孔131對準的複數個電觸點。因此，後平面電子基板190用以為發光裝置陣列前驅物的發光裝置提供電子驅動電路系統。用於將諸如發光裝置陣列的電子裝置接合至後平面電子基板的各種方法係熟習此項技術者已知的，因此本文不再進一步論述。
在一些實施例中，發光裝置陣列前驅物亦可經受進一步的處理步驟，諸如移除第一基板10，以便曝光發光裝置陣列前驅物100的發光表面13。
第一基板10可使用與上文關於自第二發光層120移除第二基板110所論述的類似的基板移除製程自第一發光層20移除。第9圖示出了發光裝置陣列前驅物100的實例，其中第一基板10經移除以曝光發光表面13。如第9圖中所示，發光表面13由第一發光層20的經曝光主表面提供。
此外，在本發明的一些實施例中，例如如第9圖中所示，發光裝置陣列前驅物100的發光表面13可經受進一步的處理步驟，以便添加光萃取特徵70至發光表面13。例如，如第9圖中所示，第一發光層20的部分已被選擇性地移除，以便形成用於發光裝置陣列前驅物100的發光裝置中的各者的光萃取特徵70。各個光萃取特徵70用以提高與之對準的各自的發光裝置的光萃取效率。在第9圖中所示的實例中，形成各個光萃取特徵70包含成形第一發光層20以在第一發光層20的發光表面上界定透鏡形部分。因此，第一發光層20的發光表面13成形為包括與各個發光裝置對準的凸起部分。諸如凸起部分的光萃取特徵70用以藉由減少第一發光層20與周圍環境之間的介面處全內反射的發生來提高光萃取效率。在第9圖的實施例中，藉由蝕刻第一發光層20的第一n型半導體層22來形成發光表面13的凸起部分，以形成所需發光表面輪廓。
用於形成光萃取特徵的各種方法係熟習此項技術者已知的。因此，凸形光萃取特徵70係可形成的可能的光萃取特徵的僅一個實例。可添加至第9圖的發光陣列前驅物100的其他光萃取特徵包括抗反射層、一或多個帶阻濾波器、及/或其他準直光萃取特徵。
如第9圖中所示，在光萃取表面上提供了進一步的共用陰極觸點52，以提供可進一步電連接至的另一接觸點。陰極觸點52與各個第一陰極觸點50及各個第二陰極觸點150電接觸。
因此，如上所述，發光裝置陣列前驅物100可經受進一步的處理步驟，以便提供用以發射第一及第二波長的光的發光裝置陣列。發光裝置陣列可用於形成顯示器、或投影機。
因此，根據上述描述，提供了發光裝置陣列前驅物100。發光裝置陣列前驅物100包含第一發光層20、第一接合層60、第三接合層160、及第二發光層120。第一發光層20包含第一發光裝置陣列。各個第一發光裝置用以容許具有第一波長的光。第二發光層120包含第二發光裝置陣列。各個第二發光裝置用以容許具有不同於第一波長的第二波長的光。第二發光裝置陣列與第一發光裝置陣列對準。例如，在一些實施例中，第一及第二波長可用以發射藍色、紅色、或綠色可見光中的至少兩者。
第9圖示出了根據本發明的實施例的發光裝置陣列前驅物(發光裝置陣列)的進一步實例。如第9圖中所示，第一發光層20具有設置在第一發光層20上的第一接合層60。第三接合層160接合至第一接合層60。接著第二發光層120設置在第二接合層160上。如第9圖的實施例所示，發光裝置陣列前驅物亦包括第一陽極觸點30及第二陽極觸點130、以及第一陰極觸點50及第二陰極觸點150。
接下來，將根據本發明的第二實施例描述一種發光裝置陣列前驅物，其包含用以發射具有第一、第二或第三波長的光的複數個發光裝置。
用於形成本發明的第二實施例的方法利用與第一實施例類似的基板接合技術，以便將各在各自的第一基板10、第二基板110、及第三基板210上製造的第一發光裝置層20、第二發光裝置層120及第三發光裝置層220組合成單個發光裝置陣列前驅物200。
因此，類似於第一實施例，根據第二實施例形成發光裝置陣列前驅物200的方法可包含在第一基板10上形成第一發光層20。第10圖中示出了此第一發光層20的實例。應理解，第10圖中第一發光層中示出的層的配置類似於第一實施例的配置。因此，可使用類似的方法來形成第二實施例的第一發光層20。
類似地，第二發光層120可形成在第二基板110上。第二發光層120可以與上述關於第一實施例的過程類似的方式形成在第二基板上。在形成第二發光層120之後，第二發光層120可藉由第二接合層102接合至處置基板104。接著可自第二發光層120移除第二基板110。因此，將第二發光層120自第二基板110轉移至處置基板104的過程可類似於上述關於第一實施例的過程。接著可藉由在第二發光層120上形成第三接合層160且將第三接合層160接合至第一接合層60而將第二發光層120接合至第一發光層。因此，用於將第二發光層120接合至第一發光層20的過程可類似於上述關於第一實施例的過程。例如，在針對第二實施例所描述的任何基板接合過程中，可使用氧化物接合、輕敲接合、或聚合物（黏合劑）接合。第11圖中示出了根據第二實施例的接合至第一發光層20的第二接合層的實例。
在將第二發光層120接合至第一發光層20之後，可進一步處理第二發光層120以在第二發光層內形成第二發光裝置陣列。因此，在第二發光層120中形成第二發光裝置的過程可類似於上述關於第一實施例的過程。第12圖中示出了在第二發光層120中形成第二發光裝置之後的此種結構的實例，在與第一發光層20的發光裝置對準的發光裝置陣列前驅物的區域中選擇性地移除第二發光層120。隨後，電觸點（第二陽極觸點130、及第二陰極觸點150形成至第二發光層120）。第二陰極觸點150亦以與第一實施例的第一陰極觸點50及第二陰極觸點150類似的方式與第一陰極觸點50進行電連接。
接著，如第13圖中所示，可在第二發光層120上方第二發光層120的一側上形成第四接合層165，該側與設置第一發光層20的一側相對。第四接合層165用以將第二發光層接合至第三發光層220。類似於第一接合層60，第四接合層165設置在第二發光層120、第二陽極觸點130及第二陰極觸點上方，以提供用於將第二發光層120接合至另一基板（例如第三發光層220）的表面。
第三發光層220可以在第二基板110上形成第二發光層120類似的方式形成在第三基板(未示出)上。第三發光層220可接著藉由形成在第三發光層220上的第五接合層202轉移至進一步處置基板204，類似於上述關於第二發光層120的方法。接著可藉由將第六接合層260施加至第三發光層220，接著將第六接合層260接合至第四接合層165，從而將第三發光層220接合至第二發光層120。因此，根據第二實施例的方法包含將第一發光層20接合至第二發光層120，接著將第二發光層120接合至第三發光層220。因此，提供了發光層堆疊，其中第二發光層120配置在第一發光層20與第三發光層220之間。當然，應理解，這係第一發光層20、第二發光層120、及第三發光層220配置的一種可能的配置。應理解，本發明不限於三層的任何特定配置。因此，第一發光層20、第二發光層120、及第三發光層220可以任何次序配置。
以與第二實施例類似的方式，第三發光層220可自已沉積厚度減薄至不大於2μm的厚度。在一些實施例中，第三發光層220可自已沉積厚度減薄至不大於1.5μm、1.4μm、1.2μm、或1μm的厚度。藉由將第三發光層220減薄至所需厚度，在將第三發光層220接合至第二發光層120之前，由於移除第四接合層165而對發光層220造成的任何損壞可經移除。在一些實施例中，第三發光層220可自已沉積厚度減薄至至少0.8μm的厚度。因 此，第三發光層220可提供有允許第三發光層220更容易轉移至第二發光層120的厚度。
第三發光層可具有與第一發光層20及第二發光層120類似的結構。因此，根據第二實施例的第三發光層220包含第三n型半導體層222、第三主動層224、及第三p型半導體層226。
類似於第二主動層124，第三主動層224可包含一或多個量子井層。因此，第三主動層224可係多個量子井層。第三主動層224內的量子井層可包含III族氮化物半導體，優選地包含In的III族氮化物合金。例如，在第13圖中所示的配置中，第三主動層224可包含GaN及InAGa1-AN的交替層，其中0<A
Figure 110123069-A0305-02-0046-4
1。具體而言，在一些實施例中，第三主動層224可包含InGaN層，其中0.2
Figure 110123069-A0305-02-0046-6
A
Figure 110123069-A0305-02-0046-8
0.5。因此，第三發光層220的第三主動層224可用以產生具有至少為490nm且不大於670nm的波長的光。具體而言，在A>0.2的一些優選實施例中，第三發光層可用以產生具有至少540nm波長的光。可控制第三主動層224的量子井層的厚度及In含量(A)，以便控制由第三主動層224產生的光的波長。
在形成第三發光層220且將其接合至第二發光層120之後，可移除處置基板104。用於移除處置基板104的過程可係第一實施例使用的過程類似的過程。
在移除處置基板104之後，可進一步處理第三發光層220，以便界定第三發光裝置陣列。藉由在第三發光層220中形成第三台面結構228，可在第三發光層220中形成各個第三發光裝置。第14圖中示出了第三台面結構228的實例。在第三發光層220中第三台面結構228的形成與第一發光層20及第二發光層120中已形成的發光裝置對準。類似於第一台面結構28及第二台面結構128，第三台面結構228界定了包括側壁表面229的梯形橫截面。
如第14圖中所示，第一、第二及第三發光裝置配置在各自的發光層20、120、220中，以便提供影像平面，其中第一、第二及第三發光裝置以相鄰發光裝置之間的節距彼此間隔開。在一些實施例中，相鄰發光裝置之間的節距（在中心之間量測）可大於：100 μm、50 μm、30 μm、20 μm、或10 μm。
在形成第三台面結構228之後，可形成陽極觸點230及第三陰極觸點250以用於第三發光層220。用於形成第三陽極觸點230及第三陰極觸點250的過程可類似於用於形成第一實施例的第一陰極50及第二陰極150以及第一陽極觸點30及第二陽極觸點130的過程。第14圖中示出了第三陽極觸點230及第三陰極觸點250的實例。
因此，根據本發明的第二實施例，可提供發光陣列前驅物200。發光陣列前驅物200包括已形成至第一發光裝置層、第二發光裝置層120及第三發光裝置層220中的各者的陽極及陰極觸點。當然，在其他實施例中，可在形成至各個層的電觸點之前，形成第一發光層20、第二發光層120、及第三發光層220（且處理以包括發光裝置）。
類似於第一實施例，發光陣列前驅物200亦可經受進一步的處理步驟。
例如，類似於第一實施例，可選擇性地移除第三發光層220的未使用部分。所述部分的選擇性移除允許更容易地形成至第一發光層20及第二發光層120的電互連。
此外，在形成第三陽極觸點230及第三陰極觸點250之後，第三發光裝置層220可經受進一步的處理步驟，諸如形成電通孔（第一電通孔31、第二電通孔131、及第三電通孔231），且將第一發光層20、第二發光層120及第三發光層220接合至後平面電子基板190，可類似於已在第一實施例中描述過的用於將後平面電子基板接合至發光裝置陣列前驅物200的過程。第15圖中示出了此種結構的實例。
因此，根據本發明的實施例，提供了發光裝置陣列前驅物100、200及形成發光裝置陣列前驅物的方法。本發明的發光裝置陣列前驅物100、200包含複數個原生發光層，各個層包含用以發射不同波長的光的發光裝置陣列。因此，可提供發光裝置的多色陣列。根據本發明的方法，將分開的發光層接合在一起，而不需要對不同的發光裝置層進行相對精確的機械對準。這進而減少或消除了在形成發光裝置陣列前驅物期間對半導體層的精確機械對準的要求。減少或消除此種精確的機械對準步驟對於諸如具有小於100 μm × 100 μm的表面積的微型發光裝置的小節距裝置特別有利。減少對層的精確機械對準的需要對於諸如微型LED的小型裝置特別有利，因為它產生了待在各個發光裝置之間提供的容差量，容差量隨著裝置的減小而變得顯著。
根據本發明的發光裝置陣列前驅物包含多個發光裝置層，各個發光裝置層用以以不同波長發射光。因此，發光裝置陣列前驅物及其形成方法提供了一種可提供原生多色（即，紅、綠、藍）顯示器的方法。
儘管本文中已詳細描述了本發明的實施例，但熟習此項技術者將理解，在不脫離由所附權利請求項界定的本發明的範疇的情況下對其進行改變。
10:第一基板 11:基板表面 13:發光表面 20:第一發光層 22:第一n型半導體層 24:第一主動層 26:第一p型半導體層 28:第一台面結構 29:第一側壁表面 30:第一陽極觸點層/第一陽極觸點 31:第一電通孔 40:第一間隙填充絕緣層 50:第一陰極觸點層/第一陰極觸點 51:第一觸點填充層 52:共用陰極觸點 60:第一接合層 70:光萃取特徵 100:發光裝置陣列前驅物 102:第二接合層 104:處置基板 110:第二基板 111:第二基板表面 120:第二發光層 122:第二n型半導體層 124:第二主動層 126:第二p型半導體層 128:第二台面結構 129:第二側壁表面 130:第二陽極觸點 131:第二電通孔 140:第二間隙填充絕緣層 150:第二陰極接觸層/第二陰極觸點 151:第二填充觸點層 160:第三接合層 180:平坦化介電層 181:平坦的介電表面 190:背平面電子基板 200:發光裝置陣列前驅物 202:第五接合層 204:進一步處置基板 220:第三發光層/第三發光裝置層 222:第三n型半導體層 224:第三主動層 226:第三p型半導體層 228:第三台面結構 230:第三陽極觸點 231:第三電通孔 250:第三陰極觸點 260:第六接合層
現在將參考以下非限制性附圖來描述本發明。當結合附圖考慮時，藉由參考詳細描述，本發明的進一步優點係顯而易見的，附圖未按比例繪製，以便更清楚地顯示細節。類似的參考號表示貫穿幾個視圖的類似元素，其中：
-第1圖示出了在第一基板中形成的第一發光層的橫截面；
-第2圖示出了第一發光層的橫截面圖，第一發光層上形成有第一接合層；
-第3圖示出了形成在第二基板上的第二發光層的橫截面圖；
-第4圖示出了移除了第二基板的第二發光層的橫截面圖；
-第5圖示出了第二發光層的橫截面圖，第二發光層透過第一及第二接合層接合至第一發光層；
-第6圖示出了在第二發光層中形成第二台面結構的橫截面圖；
-第7圖示出了形成至第二發光層的第二陽極觸點及第一陽極觸點的橫截面圖；
-第8圖示出了形成至各個發光裝置的金屬觸點及將發光裝置陣列前驅物接合至後平面電子基板的橫截面圖；
-第9圖示出了進一步處理發光陣列前驅物的發光表面以形成發光裝置陣列前驅物的各個發光裝置的光萃取特徵的橫截面圖；
-第10圖示出了根據本發明的另一實施例的第一發光層的橫截面圖；
-第11圖示出了根據本發明的另一實施例的接合至第二發光層的第一發光層的橫截面圖；
-第12圖示出了根據本發明另一實施例的在第一與第二發光層之間形成電觸點的橫截面圖；
-第13圖示出了第12圖的結構的橫截面圖，其已接合至第三發光層；
-第14圖示出了第13圖的結構的橫截面圖，進一步處理以形成至第一、第二及第三發光層中的各者的電觸點；
-第15圖示出了根據本發明另一實施例的發光裝置中的各者的光萃取特徵的形成。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
20:第一發光層
28:第一台面結構
50:第一陰極觸點層/第一陰極觸點
52:共用陰極觸點
70:光萃取特徵
128:第二台面結構
200:發光裝置陣列前驅物
228:第三台面結構

Claims (16)

  1. 一種形成一發光裝置陣列前驅物的方法，包含以下步驟：在一第一基板上形成一第一發光層，該第一發光層用以發射具有一第一波長的光；自該第一發光層形成一第一發光裝置陣列，各個第一發光裝置用以發射具有一第一波長的光；在該第一發光層上形成一第一接合層；在一第二基板上形成一第二發光層，該第二發光層用以發射具有不同於該第一波長的一第二波長的光；在該第二發光層上形成一第二接合層；將該第二接合層接合至一處置基板；自該第二發光層移除該第二基板；在該第二發光層上該第二發光層與該處置層的一相對側上形成一第三接合層；將該第一接合層接合至該第三接合層；自該第二發光層移除該處置基板；自該第二發光層形成一第二發光裝置陣列，該第二發光裝置陣列相對於該第一發光裝置陣列對準，使得該發光裝置陣列前驅物包含一第一及第二發光裝置陣列，該些第一及第二發光裝置在平行於該第一發光層及該第二發光層中的各者的一平面中彼此間隔開。
  2. 如請求項1所述之方法，其中該第一發光層包含複數個層，各個層包含一III族氮 化物；及/或該第二發光層包含複數個層，各個層包含一III族氮化物。
  3. 如請求項1或請求項2所述之方法，其中形成該第一發光裝置陣列之步驟包含以下步驟為各個第一發光裝置形成一第一台面結構。
  4. 如請求項1或請求項2所述之方法，其中形成該第一發光層之步驟包含以下步驟：在該第一基板上形成一第一n型半導體層；在該第一n型半導體層上形成一第一主動層，該第一主動層包含用以發射該第一波長的光的複數個量子井層；及在該第一主動層上形成一第一p型半導體層。
  5. 如請求項3所述之方法，其中形成該第一發光層之步驟包含以下步驟：在該第一基板上形成一第一n型半導體層；在該第一n型半導體層上形成一第一主動層，該第一主動層包含用以發射該第一波長的光的複數個量子井層；及在該第一主動層上形成一第一p型半導體層；及其中該些第一台面結構在該第一基板的一法線方向上延伸形成，其中各個第一台面結構包含該第一n型半導體層、該第一主動層、及該第一p型半導體層的一部分。
  6. 如請求項1或請求項2所述之方法，其中形成該第二發光層之步驟包含以下步驟：在該第二基板上形成一第二n型半導體層；在該第二n型半導體層上形成一第二主動層，該第二主動層包含用以發射該第二波長的光的複數個量子井層；及在該第二主動層上形成一第二p型半導體層。
  7. 如請求項6所述之方法，其中在移除該第二基板之後且在形成該第三接合層之前，選擇性地移除該第二n型半導體層的一部分，使得該第二n型半導體層在該第一基板的一法線方向上的一厚度不大於2μm。
  8. 如請求項6所述之方法，其中其中自該第二發光層形成該第二發光裝置陣列之步驟包含以下步驟為各個第二發光裝置形成一第二台面結構，該些第二台面結構在該第一基板的一法線方向上延伸，其中各個第二台面結構包含該第二n型半導體層、該第二主動層、及該第二p型半導體層的一部分。
  9. 如請求項1或請求項2所述之方法，進一步包含以下步驟：形成至該些第一發光裝置中的各者及該些第二發光裝置中的各者的多個電觸點。
  10. 如請求項1或請求項2所述之方法，其中 形成至該些第一發光裝置中的各者及該些第二發光裝置中的各者的多個電觸點包含形成至該些第一及第二發光裝置中的各者的一共用陰極觸點之步驟。
  11. 如請求項1或請求項2所述之方法，其中該第一接合層包含一介電材料，且該第三接合層包含一介電材料，及將該第一接合層接合至該第三接合層包含藉由施加壓力及加熱將該第一接合層直接接合至該第二接合層之步驟。
  12. 如請求項1或請求項2所述之方法，其中該第一波長短於該第二波長，其中可選地該第一波長至少為440nm且不大於490nm，及/或該第二波長至少為500nm且不大於680nm。
  13. 如請求項1或請求項2所述之方法，進一步包含以下步驟：在該第二發光層上形成一第四接合層；在一第三基板上形成一第三發光層，該第三發光層用以發射具有不同於該第一波長且不同於該第二波長的一第三波長的光；在該第三發光層上形成一第五接合層；將該第五接合層接合至一進一步處置基板；自該第三發光層移除該第三基板；在該第三發光層上該第三發光層與該進一步處置層的一相對側上形成一第六接合層； 將該第四接合層接合至該第六接合層；自該第三發光層移除該進一步處置基板；自該第三發光層形成一第三發光裝置陣列，該第三發光裝置陣列相對於該第一發光裝置陣列及該第二發光裝置陣列對準，使得該發光裝置陣列前驅物包含一第一、第二、及第三發光裝置陣列，該些第一、第二、及第三發光裝置彼此間隔開。
  14. 如請求項13所述之方法，其中該第三發光層包含複數個層，各個層包含一III族氮化物。
  15. 如請求項13所述之方法，其中形成該第三發光裝置陣列之步驟包含以下步驟為各個第三發光裝置形成一第三台面結構。
  16. 如請求項13所述之方法，其中形成該第三發光層之步驟包含以下步驟：在該第三基板上形成一第三n型半導體層；在該第一n型半導體層上形成一第三主動層，該第三主動層包含用以發射該第三波長的光的複數個量子井層；及在該第三主動層上形成一第三p型半導體層。
TW110123069A 2020-07-01 2021-06-24 發光陣列 TWI804898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2010064.0 2020-07-01
GB2010064.0A GB2596570B (en) 2020-07-01 2020-07-01 Light emitting array

Publications (2)

Publication Number Publication Date
TW202207499A TW202207499A (zh) 2022-02-16
TWI804898B true TWI804898B (zh) 2023-06-11

Family

ID=71949640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123069A TWI804898B (zh) 2020-07-01 2021-06-24 發光陣列

Country Status (8)

Country Link
US (1) US20230299119A1 (zh)
EP (1) EP4176465A1 (zh)
JP (1) JP2023531541A (zh)
KR (1) KR20230031909A (zh)
CN (1) CN115843389A (zh)
GB (1) GB2596570B (zh)
TW (1) TWI804898B (zh)
WO (1) WO2022002727A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497112B (zh) * 2022-03-30 2022-07-15 季华实验室 一种MicroLED显示面板制作方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
US20160163940A1 (en) * 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
US20190139949A1 (en) * 2017-11-08 2019-05-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937924B2 (en) * 2016-10-08 2021-03-02 Goertek. Inc Display device and electronics apparatus
KR102304400B1 (ko) * 2017-03-20 2021-09-24 제이드 버드 디스플레이(상하이) 리미티드 마이크로 led 층을 적층하여 반도체 장치를 제조
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
US20160163940A1 (en) * 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
US20190139949A1 (en) * 2017-11-08 2019-05-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated manufacturing method

Also Published As

Publication number Publication date
GB2596570B (en) 2023-07-19
KR20230031909A (ko) 2023-03-07
CN115843389A (zh) 2023-03-24
GB202010064D0 (en) 2020-08-12
JP2023531541A (ja) 2023-07-24
TW202207499A (zh) 2022-02-16
GB2596570A (en) 2022-01-05
EP4176465A1 (en) 2023-05-10
US20230299119A1 (en) 2023-09-21
WO2022002727A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US10586829B2 (en) Full-color monolithic micro-LED pixels
US20210193730A1 (en) III-Nitride Multi-Wavelength LED Arrays
US10886429B2 (en) Method of manufacturing an optoelectronic device by transferring a conversion structure onto an emission structure
CN116848648A (zh) 发光二极管器件
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
CN112968080A (zh) 一种红光led芯片及制备方法
TWI804898B (zh) 發光陣列
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
JP2023512589A (ja) 多色発光構造
TW202221948A (zh) 微型發光二極體結構與使用其之微型發光二極體顯示裝置
TWI770898B (zh) 單體ｌｅｄ像素
US20240006459A1 (en) Process for manufacturing a led device
CN114864757A (zh) 垂直式发光二极管及其制造方法
KR20210006538A (ko) 반도체 발광소자 제조방법