CN115843389A - 发光阵列 - Google Patents

发光阵列 Download PDF

Info

Publication number
CN115843389A
CN115843389A CN202180046664.XA CN202180046664A CN115843389A CN 115843389 A CN115843389 A CN 115843389A CN 202180046664 A CN202180046664 A CN 202180046664A CN 115843389 A CN115843389 A CN 115843389A
Authority
CN
China
Prior art keywords
light emitting
layer
bonding
array
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180046664.XA
Other languages
English (en)
Inventor
M·阿齐兹
金峻渊
A·沙库尔
J·卡斯韦尔
A·赛义德
K·斯特里布利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN115843389A publication Critical patent/CN115843389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本公开的第一方面，提供一种形成发光器件阵列前体的方法。该方法包括在第一衬底上形成第一发光层，从第一发光层形成第一发光器件的阵列，每个第一发光器件被配置为发射具有第一波长的光。第一接合层形成在第一发光层上。第二发光层形成在第二衬底上，第二发光层被配置为发射具有与第一波长不同的第二波长的光。第二接合层形成在第二发光层上。第二接合层接合到处理衬底；然后从第二发光层移除第二衬底。在第二发光层的与处理层相反的一侧上的第二发光层上形成第三接合层。第一接合层接合到第三接合层并且从第二发光层移除处理衬底。从第二发光层形成第二发光器件的阵列，第二发光器件的阵列相对于第一发光器件的阵列对齐，使得第一发光器件和第二发光器件在平行于第一发光层和第二发光层各者的平面中彼此间隔开。

Description

发光阵列
技术领域
本公开涉及一种发光器件阵列。特别地，本公开涉及一种包含III族氮化物的发光器件阵列。
背景技术
微型LED阵列通常定义为表面积为100×100μm或更小的LED阵列。微型LED阵列是可以适用于多种设备的自发光微型显示器/投影仪，例如智能手表、头戴式显示器、平视显示器、摄像机、取景器、多站点激励源(multisite excitation source)和微型投影仪(pico-projector)。
微型LED阵列的一种已知形式包括由III族氮化物形成的多个LED。III族氮化物LED是在有源发光区域中包含GaN及其与InN和AlN的合金的无机半导体LED。III族氮化物LED可以以显著更高的电流密度驱动，并且发射比常规的大面积LED(例如其中发光层是有机化合物的有机发光二极管(light emitting diode，OLED))更高的光功率密度。因此，更高的亮度(明亮度)(定义为光源在给定方向上每单位面积发射的光量)使得微型LED适合于需要或受益于高明亮度的应用。例如，受益于高明亮度的应用可以包括高明亮度环境中的显示器或投影仪。此外，与其他常规的大面积LED相比，已知III族氮化物微型LED具有相对高的发光效率，以流明/瓦(lm/W)表示。与其他光源相比，III族氮化物微型LED阵列的相对高的发光效率降低了功率用量，并使微型LED特别适合于便携式设备。
制造单色(蓝色)GaN单片微型LED阵列的技术是本领域已知的。要生产基于全色微型LED的显示器，需要将红色和绿色子像素集成到显示器中。用于形成全色显示器的一种方法是提供包括多个不同的LED的LED阵列，每个LED被配置为输出一种或者例如红、绿和蓝光。如果全彩色光谱直接由电致发光产生，而不是通过使用例如磷光体或量子点的颜色转换材料产生，则这种LED阵列通常被称为“原生(native)”LED阵列。对于小节距(pitch)器件，例如微型LED阵列，由于产出量和吞吐量限制，用于组装红色、绿色和蓝色LED阵列的传统拾取和放置方法受到限制。
本发明的目的是提供一种形成发光器件阵列前体的改进方法，该方法解决了与现有技术方法相关的至少一个问题，或者至少提供了一种商业上有用的替代方案。
发明内容
根据本公开的第一方面，提供一种形成发光器件阵列前体的方法，所述方法包括：
在第一衬底上形成第一发光层，第一发光层被配置为发射具有第一波长的光；
从第一发光层形成第一发光器件的阵列，每个第一发光器件被配置为发射具有第一波长的光；
在第一发光层上形成第一接合层；
在第二衬底上形成第二发光层，第二发光层被配置为发射具有与第一波长不同的第二波长的光；
在第二发光层上形成第二接合层；
将第二接合层接合到处理衬底；
从第二发光层移除第二衬底；
在第二发光层的与处理层相反的一侧上的第二发光层上形成第三接合层；
将第一接合层接合到第三接合层；
从第二发光层移除处理衬底；
从第二发光层形成第二发光器件的阵列，第二发光器件的阵列相对于第一发光器件的阵列对齐，使得发光器件阵列前体包括第一发光器件和第二发光器件的阵列，第一发光器件和第二发光器件在平行于第一发光层和第二发光层各者的平面中彼此间隔开。
根据第一方面的方法，第一和第二发光层可以形成在单独的相应第一衬底和第二衬底上。通过在不同的衬底上形成第一和第二发光层，相应的形成工序可以适于允许第一和第二光发光层发射不同(第一和第二)波长的光。例如，在一些实施例中，第一波长通常可以是的蓝色可见光，而第二波长通常可以是红色或绿色可见光。
通过一系列衬底接合工序，第二发光层可以接合在第一发光层上。由于第二发光器件阵列尚未被图案化到第二发光层上，因此将第二发光层与第一发光层接合的工序相对简单，因为接合步骤不需要两个发光层的精确机械对齐。一旦两个发光层接合在一起，第二发光器件阵列可以由第二发光层形成。通过在接合发光层之后在第二发光器件上执行图案化，第一方面的方法可以实现比各个层的机械对齐可能的对齐公差改善的对齐公差。
通过在形成发光层之后执行衬底接合步骤，根据第一方面的方法避免了将第一发光层暴露于用于形成第二发光层的初始处理条件。例如，第一发光层可以不暴露于作为形成(即沉积)第二发光层的工序的一部分而提供的任何衬底加热，因为这是在第二衬底上执行的。
这样，根据第一方面的方法避免了使第一发光层经受用于形成发光器件阵列前体的其他发光层的任何进一步的工序。例如，已经观察到，在随后的发光器件层的后续高温沉积期间，发光阵列前体的掩模区域中的p型GaN表面可能会分解，从而损害至先前步骤中沉积的结(junction)的阳极触点。
根据第一方面的方法提供了一种具有“原生”第一和第二发光器件阵列的发光器件阵列前体。第一和第二发光器件彼此间隔开，以提供每个第一和第二发光器件彼此间隔开的图像平面(即平行于每个第一和第二发光层的平面)。当然，应当理解，由于第一和第二发光层的接合作为形成发光器件阵列前体的方法的一部分，第一发光器件也在垂直于图像平面的方向上与第二发光器件间隔开。这样的发光器件阵列前体，其具有在图像平面中间隔开的第一和第二发光器件(即，布置为阵列)，可以适合于形成发光器件显示器或发光器件投影仪。
对于发光器件阵列前体中的术语前体，应注意，所描述的发光器件阵列前体不必包括用于每个发光器件的电触点(例如以允许发光)，也不必包括相关联的电路。当然，根据第一方面形成的发光器件阵列前体(以及第二方面的发光器件阵列前体)不排除添加另外的电触点和相关联的电路。因此，在本公开中使用术语前体旨在包括最终产品(即发光阵列)。
对于本公开的发光器件阵列前体中的术语阵列，其意在指跨越结构有意间隔开的多个发光器件。典型地，所述发光器件形成规则阵列，例如发光器件的六边形紧密填充阵列或方形填充阵列。
在一些实施例中，第一发光层包括多个层，每个层包括III族氮化物。在一些实施例中，第二发光层包括多个层，每个层包括III族氮化物。这样，第一发光层和/或第二发光层可以包括异质结构结。通过在相应的第一和/或第二衬底上形成这样的异质结构结，所述第一和/或第二衬底的面内晶格常数可以适合于相应异质结构的面内晶格常数，以减少由于应变而在异质结构中形成的缺陷。这样，可以提高由相应的第一和/或第二发光层形成的器件的整体效率。
在一些实施例中，形成第一发光层包括在第一衬底上形成第一n型半导体层，在第一n型半导电层上形成第一有源层，以及在第一有源层上形成第一p型半导体层。第一有源层可以包括多个量子阱层。每个量子阱层可以被配置为发射第一波长的光。这样，第一发光层可以包括多个被配置为产生发光半导体结的层。半导体结可以被配置为产生具有对应于第一波长的峰值波长的光。
在一些实施例中，形成第一发光器件阵列包括为每个第一发光器件形成第一台面结构。第一台面结构可以在垂直于第一衬底的方向上延伸。每个第一台面结构可以包括第一n型层、第一有源层和第一p型半导体层的一部分。这样，发光半导体结可以形成在每个第一发光器件的第一台面结构内。为每个发光器件形成第一台面结构可以有助于将电荷载流子限制在台面结构内，从而提高发光器件的内部量子效率。
在一些实施例中，形成第二发光层包括在第二衬底上形成第二n型半导体层，在第二n型半导体层上形成第二有源层，以及在第二有源层上形成第二p型半导体层。第二有源层可以包括被配置为发射第二波长的光的多个量子阱层。这样，第二发光层可以包括被配置为产生具有对应于第二波长的峰值波长的半导体结。
在一些实施例中，在移除第二衬底之后，且在形成第三接合层之前，所述方法可以进一步包括选择性地移除第二n型半导体层的一部分，使得第二n型半导体层在垂直于第一衬底的方向上的厚度不大于2μm。因此，第二n型半导体层可以在接合到第一接合层之前从大于2μm的沉积态厚度减薄到不大于2μm的厚度。在一些实施例中，可以期望形成具有大于2μm的沉积态厚度的第二n型半导体层，以改善形成在第二n类型半导体层上的第二有源层和第二p型半导体层的性能。第二n型半导体层的厚度随后可以减薄到更适合于接合到第一接合层的厚度。
在一些实施例中，可以使用轻敲接合、氧化物接合或粘合剂(聚合物)接合来执行将第二接合层接合到处理衬底的步骤以及将第一接合层接合到第三接合层的步骤。
第一接合层可以设置在第一发光层之上，以为第一发光层提供第一接合表面。第一接合表面可提供适于接合到另一衬底(即，接合到第三接合层)的基本平坦的表面。这样，可以提供第一接合层以覆盖可能已经形成到第一发光层的任何电触点(即，使第一发光层平坦化)。
在一些实施例中，从第二发光层形成第二发光器件阵列包括为每个第二发光器件形成第二台面结构。第二台面结构可以各自在垂直于第一衬底的方向上延伸。每个第二台面结构可以包括第二N型半导体层、第二有源层和第二P型半导体层的一部分。
在一些实施例中，所述方法还包括形成至每个第一发光器件和每个第二发光器件的电触点。
在一些实施例中，所述方法还包括形成至每个第一发光器件以及每个第二发光器件的电触点，包括形成至每个第一和第二发光器件的公共阴极触点。这样，可以以有效的方式为每个第一和第二发光器件提供公共阴极。
在一些实施例中，第一接合层包括介电材料，且第二接合层包括介电材料。在一些实施例中，将第一接合层接合到第二接合层包括通过施加压力和热量将第一接合层直接接合(或轻敲)到第二接合层。这样，可以使用不需要第一和第二衬底的精确机械对齐的接合技术将第一接合层接合到第二接合层。
在一些实施例中，第一波长为至少440nm，且不大于490nm。在一些实施例中，第二波长为至少500nm，且不大于680nm。因此，第一波长可以基本是蓝色的可见光。在一些实施例中，第二波长可以基本是绿色或红色的可见光。当然，在其他实施例中，第一和第二波长可以是不同光的波长，例如，第一波长可以是红光、绿光或蓝光，第二波长也可以是红光，绿光或蓝光。在一些实施例中，第一和/或第二波长可以是不可见的(例如紫外的或红外的)其他波长的光。
在一些实施例中，第一发光层可以接合到第二发光层。在其他实施例中，可以将两个以上的发光层接合在一起。
例如，在一些实施例中，三个发光层可以接合在一起。根据第一方面的这样的方法可以进一步包括：
在第二发光层上形成第四接合层；
在第三衬底上形成第三发光层，所述第三发光层被配置为发射具有与第一波长不同且与第二波长不同的第三波长的光；
在第三发光层上形成第五接合层；
将第五接合层接合到另一处理衬底；
从第三发光层移除第三衬底；
在第三发光层的与另一处理层相反的一侧上的第三发光层上形成第六接合层；
将第四接合层接合到第六接合层；
从第三发光层移除另一处理衬底；
从第三发光层形成第三发光器件的阵列，第三发光器件的阵列相对于第一发光器件的阵列和第二发光器件的阵列对齐，使得发光器件阵列前体包括彼此间隔开的第一、第二和第三发光器件的阵列。
在一些实施例中，第三发光层包括多个层，每个层包括III族氮化物。在一些实施例中，形成第三发光器件阵列包括为每个第三发光器件形成第三台面结构。在一些实施例中，形成第三发光层包括：在第三衬底上形成第三n型半导体层，在第一n型半导体层上形成第三有源层，第三有源层包括被配置为发射第三波长的光的多个量子阱层，并且在第三有源层上形成第三p型半导体层。
在一些实施例中，发光器件阵列前体可以提供各自为微型发光器件的第一、第二(和可选地第三)发光器件。因此，每个第一、第二或第三微型发光器件在平行于第一衬底/第一接合层的平面中的表面积(或覆盖面积)可以不大于100μm x 100μm。例如，在一些实施例中，在平行于第一衬底的平面中，每个第一、第二或第三台面结构的表面积(或覆盖面积)可以不大于100μm x 100μm。在一些实施例中，每个第一、第二或第三台面结构的表面积可以不大于：50μm x 50μm、30μm x 30μm或20μm x 20μm、10μm x 10μm、4μm x 4μm或2μm x 2μm。
在一些实施例中，第一、第二(和可选地第三)(微型)发光器件可以布置在相应的发光层中，以提供图像平面，其中相邻发光器件之间的节距(在每个第一、第二或第三微型发光器件的中心之间测量)不大于：100μm、50μm、30μm、20μm、10μm、4μm或2μm。
根据本公开的第二方面，提供了一种发光器件阵列前体。所述发光阵列前体包括第一发光层、第一接合层、第二接合层和第二发光层。所述第一发光层包括第一发光器件的阵列。每个第一发光器件被配置为发射具有第一波长的光。第一接合层设置在第一发光层上。第二接合层接合到第一接合层。第二发光层设置在第二接合层上。第二发光层包括第二发光器件的阵列。每个第二发光器件被配置为发射具有不同于第一波长的第二波长的光。第二发光器件阵列相对于第一发光器件阵列对齐，使得发光器件阵列前体包括第一和第二发光器件的阵列，所述第一和第二发光器件在平行于第一和第二发光层各者的平面中彼此横向间隔开。
因此，可以通过根据本公开第一方面的方法形成根据本公开第二方面的发光阵列前体。
根据第一和第二方面，第一发光层和/或第二发光层和/或第三发光层可以包括多个III族氮化物。例如，III族氮化物可以包括一种或多种AlInGaN、AlGaN、InGaN和GaN。如本文所使用的，通过物种组成成分对物种的任何引用包括其所有可用的化学计量。因此，例如，AlGaN包括其所有合金，例如AlXGa1-XN，其中0＜X＜1。优选的化学计量将根据具体层的功能而变化。
附图说明
现在将结合以下非限制性附图描述本发明。当结合附图考虑时，通过参考详细描述，本公开的进一步优点是显而易见的，这些附图不按比例缩放以便更清楚地显示细节。相同的附图标记指示贯穿多个视图的相同元件，其中：
-图1显示了在第一衬底中形成的第一发光层的截面；
-图2显示了其上形成有第一接合层的第一发光层的截面图；
-图3显示了在第二衬底上形成的第二发光层的截面图；
-图4显示了移除了第二衬底的第二发光层的截面图；
-图5显示了通过第一和第二接合层接合到第一发光层的第二发光层的截面图；
-图6显示了在第二发光层中形成第二台面(mesa)结构的截面图；
-图7显示了至第二发光层的第二阳极触点和第一阳极触点的形成的截面图；
-图8显示了至每个发光器件的金属触点的形成以及发光器件阵列前体与背面电子衬底的接合的截面图；
-图9显示了进一步处理发光阵列前体的发光表面以形成发光器件阵列前体的每个发光器件的光提取特征的截面图；
-图10显示了根据本公开的另一实施例的第一发光层的截面图；
-图11显示了根据本公开的另一实施例的接合到第二发光层的第一发光层的截面图；
-图12显示了根据本公开的另一实施例的在第一和第二发光层之间形成电触点的截面图；
-图13显示了图12的结构的截面图，该结构已接合到第三发光层；
-图14显示了图13的结构的截面图，进一步处理以形成至每个第一、第二和第三发光层的电触点；
-图15显示了根据本公开另一实施例的每个发光器件的光提取特征的形成。
具体实施方式
现在将进一步描述本发明。在以下段落中，更详细地定义了本发明的不同方面。除非明确指示相反，否则如此定义的每个方面可以与任何其他一个或多个方面相结合。特别地，被指示为优选的或有利的或可选的任何特征可以与被指示为优选的或有利的或可选的任何其他一个或多个特征组合。
本公开的实施例描述了发光器件阵列前体和形成具有多种结构配置的发光器件阵列前体的方法，用于简化和降低形成具有多个不同发射波长的发光器件的成本的目的。本公开的实施例可涉及微型发光器件阵列前体和/或微型发光器件列阵。微型发光器件阵列通常定义为尺寸为100×100μm2或更小的发光器件(如发光二极管)阵列。根据本公开的实施例，提供了一种形成发光器件阵列前体100的方法。
作为形成发光器件阵列前体的方法的一部分，在第一衬底10上形成第一发光层20。这种中间结构的示例如图1所示。
如图1所示，第一发光层20设置在衬底10的衬底表面11上。衬底10可以是任何适合在其上制造III族氮化物的衬底。例如，衬底10可以包括硅、蓝宝石(sapphire)或SiC，或者用于制造薄膜电子器件的任何其他合适的衬底。
如图1所示，第一发光层20可以包括多个层。在图1的实施例中，第一发光层20的每一层可以包括III族氮化物。例如，在图1的实施例中，第一发光层20包括n型半导体层22、有源层24和p型半导体层26。第一发光层20的多个层22、24、26以堆叠形成在彼此之上以形成第一发光层20。这样，第一发光层20的多个层各自作为基本连续的层跨越(across)衬底表面延伸。因此，第一发光层20可以在衬底表面11上形成为基本连续的层。
第一发光层20包括多个III族氮化物层，这样，第一发光层20形成被配置为输出具有第一波长的光的半导体结。如将在下面进一步论述的，第一发光层20可以进行进一步的处理步骤，使得其包括第一发光器件阵列，其中每个第一发光器件被配置为发射具有第一波长的光。第一发光层20的每个发光器件可以包括具有p型侧和n型侧的半导体结，例如二极管。在图1的实施例中，第一发光层20包括设置在第一n型半导体层22和第一p型半导体层26之间的第一有源层24。当然，在其他实施例中，第一发光层20可以包括另外的层，如本领域已知的第一电子阻挡层或其他应变(strain)界面层。
如图1所示，第一n型半导体层22可形成为跨越衬底表面11的基本连续的层。在图1的实施例中，第一n型半导体层22可以包括GaN。在一些实施例中，例如图1中，第一n型半导体层22可以包括任何合适的n型掺杂剂(即电子供体)，例如Si或Ge。在图1的实施例中，第一n型半导体层22掺杂为具有至少1017cm-3的施主密度，在一些实施例中不大于1019cm-3。
第一n型半导体层22可以使用用于制造III族氮化物薄膜的任何合适的工艺来沉积，例如金属有机化学气相沉积(metal organic chemical vapour deposition，MOCVD)或分子束外延(molecular beam epitaxy，MBE)。
第一n型半导体层22可以形成为在垂直于第一衬底表面11的方向上具有至少3μm的厚度。这样的厚度提供了改进的材料厚度，以适应阴极触点的后续形成。此外，这样的厚度允许在移除第一衬底10之后形成光提取特征70(以下将更详细地论述)。在一些实施例中，第一n型半导体层22可以具有不大于10、或者更优选5μm的厚度。
如图1所示，第一有源层24形成为第一n型半导体层22上的基本连续的层。作为第一发光层20的一部分，第一有源层24被配置为产生第一波长的光。
在图1的实施例中，第一有源层24可以包括一个或多个量子阱层。这样，第一有源层24可以为多量子阱层。第一有源层24内的量子阱层可以包括III族氮化物半导体，优选地包含In的III族氮化物合金。例如，在图1的实施例中，第一有源层24可以包括GaN和InyGA1- YN的交替层，其中0＜Y≤1。特别地，在一些实施例中，第一有源层24可以包括InGaN层，其中铟含量Y为0＜Y≤0.2。因此，第一发光层20的第一有源层24可以被配置为产生具有至少280nm且不大于490nm的波长的光(即，大致为蓝色可见光)。在本公开中，对于发光器件发射的光的特定波长的引用被视为是对于发光器件所发射的峰值波长的引用。可以控制量子阱层的厚度和铟含量(Y)，以控制由第一有源层24产生的光的波长。第一有源层24可以形成为覆盖第一n型半导体层22的大部分(例如全部)表面的连续层。
第一有源层24可以使用用于制造III族氮化物薄膜的任何合适的工艺来沉积，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。
如图1所示，第一p型半导体层26设置在第一有源层24之上。第一p型半导电层26设置在第一有源层24的这样的一侧上：该侧与第一有源层22设置有第一n型半导体层22的一侧相反。第一p型半导体层26包括III族氮化物，例如GaN。第一p型半导体层26掺杂有合适的电子受体(acceptor)，例如Mg。第一p型半导体层26可具有至少1019cm-3的受体密度。在一些实施例中，第一p型半导电层26的受体密度可以不大于1021cm-3。第一p型半导体层26可形成为覆盖第一有源层24的大部分(例如全部)暴露表面的连续层。在一些实施例中，第一发光层20的每个层可以使用用于制造III族氮化物薄膜的任何合适的工艺来形成，例如MOCVD或MBE。
接下来，如图2所示，可以在第一发光层20中形成第一发光器件阵列。如图2所示，形成第一发光器件阵列包括为第一发光层20内的每个发光器件形成第一台面结构28。如图2所示，第一台面结构28各自沿垂直于第一衬底10的方向延伸。每个第一台面结构28包括第一n型半导体层22的一部分、第一有源层24的一部分和第一p型半导体层26的一部分。如图2所示，每个第二台面结构28在垂直于第一衬底表面11的平面中具有大致梯形的截面。因此，每个台面结构28包括大致平坦的第一台面表面27，该第一台面表面与第一衬底10的表面对齐。每个第一台面结构28还包括围绕第一台面表面27的第一侧壁面29。每个台面结构的第一侧壁面29在大致横向于(transverse)第一衬底表面11的方向上延伸。在图1的实施例中，第一侧壁面29相对于第一衬底表面11的法线倾斜，使得倾斜的第一侧壁面29限定梯形截面。
如图2所示，第一台面结构28在第一发光层20上间隔开，以形成规则间隔的发光器件阵列。通过使用选择性移除工序选择性地移除第一发光层20的一部分来形成第一台面结构28。
例如，在图2中，选择性移除工序通过蚀刻工序提供。在蚀刻工序中，第一掩模层(未示出)可以沉积在p型半导体层26的暴露表面上。第一掩模层被配置为遮盖第一发光层20的用于形成第一台面结构28的部分。这样，第一掩模层可以限定用于被选择性地移除以形成第一台面结构28的一个或多个区域。然后可以使用蚀刻剂选择性地移除第一发光层20的被第一掩模层暴露的部分。如图2所示，蚀刻剂可以蚀刻掉第一p型半导体层26的一部分、第一有源层24的一部分和第一n型半导体层22的一部分，以限定第一台面结构28。可以使用本领域中的任何已知方法来提供第一掩模层。例如，可以使用光刻(lithography)法来形成和图案化第一掩模层。
如上所述，每个第一台面结构28可以通过在垂直于第一衬底表面11的厚度方向上蚀刻第一发光层20来形成。因此，形成的每个第一台面结构28可以在厚度方向上具有至少0.3μm，或者在一些实施例中，至少0.5μm、0.7μm或1μm的厚度。
如上所述，每个第一台面结构28可以形成为使得第一发光层20包括第一微型发光器件的阵列。因此，在平行于第一衬底的平面中的每个第一微型发光器件的表面积(或覆盖面积(footprint))可以不大于100μm x 100μm。在一些实施例中，每个第一微型发光器件的节距(在每个第一微型发光器件的中心之间测量)可以不大于：100μm、50μm、30μm、20μm、10μm、4μm或2μm。值得注意的是，下面进一步详细讨论的第二台面结构128和第三台面结构228也可以以类似的尺寸形成，以便提供微型发光器件的阵列。
在形成第一台面结构28的阵列之后，可以形成至第一发光层20中的每个发光器件的n型侧和p型侧的电触点。
例如，可以在第一发光器件阵列上形成第一阳极层。第一阳极层被配置为将第一阳极触点30提供至第一发光层20中的至少一些发光器件的p型侧。例如，如图2所示，第一阳极层选择性地设置在每隔一个的第一台面结构28的台面表面29上，以便选择性地形成至那些发光器件的第一阳极触点30。第一阳极层30选择性地设置在第一发光层20的每隔一个的发光器件上，以允许第一发光层的第一发光器件(具有在其上形成的第一阳极触点)之间形成另外的发光器件。因此，第一阳极层包括多个第一阳极触点30，以选择第一发光层20的第一发光器件。第一阳极触点层可以包括一个或多个金属层，例如Ti、Al或Ti和Al金属叠层。可以使用合适的韧化(patenting)方法(例如光刻)在第一发光层的台面表面29上选择性地形成第一阳极层。
在形成第一阳极层之后，可以在第一发光层20和第一阳极触点层之上形成第一间隙填充绝缘层40。第一间隙填充绝缘层40被配置为在第一发光层20之上提供平坦表面，从而填充由于第一台面结构28形成的任何间隙。第一间隙填充绝缘体层40可以包括任何合适的绝缘体，例如SiO2或SiNx。间隙填充绝缘层40可以使用任何合适的沉积方法形成，例如化学气相沉积(chemical vapour deposition，CVD)。
在形成第一间隙填充绝缘层40之后，可以将第一阴极触点层形成至第一发光层20的第一n型半导体层22。第一阴极触点层50被配置为将第一阴极触点50提供至第一发光层20中的每个发光器件的n型侧。如图2所示，第一阴极触点层从第一发光层20的其上设置有第一台面结构28的一侧形成，这样第一阴极触点层50和第一阳极触点层30设置在第一发光层20的同一表面上。
如图2所示，通过在每个第一台面结构28之间的区域中选择性地移除第一发光层20的一部分来形成第一阴极触点层50。选择性地移除第一发光层20(第一n型半导体层22)的区域，以在第一n型半导电层22中形成第一开口，所述第一开口(优选地均匀地)跨越第一发光层20在第一台面结构28之间隔开。所述第一开口可以使用合适的选择性移除工序例如光刻(以限定开口)，然后蚀刻来形成。在图2所示的结构中，第一开口从间隙填充绝缘层40的暴露表面延伸到发光层20的n型侧(即，延伸到第一n型半导体层22)。在形成第一开口之后，可以形成第一阴极触点层。
如图2所示，第一阴极触点层形成在第一开口内，这样，其与每个第一台面结构28之间的第一n型半导体层22电接触。第一阴极触点层50的一部分也可以设置在第一间隙填充绝缘层40之上，以便通过第一n型半导体层22互连每个开口。因此，第一阴极触点层50可以为第一发光层20中的每个发光器件提供公共阴极。如图2所示，第一阴极触点层50可以被配置为围绕第一发光层20内的每个发光器件。可以使用任何合适的用于形成金属触点的技术(例如热蒸发或物理气相沉积)来形成第一阴极触点层。第一阴极触点层50可以包括Ti、Al或Ni或任何其他合适的材料。在一些实施例中，第一阴极触点层可以包括多个层，例如Ni层和Al层。在一些实施例中，第一阴极触点层50可以具有至少100nm的厚度。
在一些实施例中，使用完全填充第一开口的单一沉积步骤来形成第一阴极触点层50。在图2所示的结构中，第一阴极触点层所形成的厚度不足以完全填充第一开口。为了提高阴极触点的导电性，并避免在发光器件前体中形成任何空气间隙，可以用第一触点填充层51进一步填充第一开口。例如，在形成图2的结构的方法中，可以通过热蒸发或任何其他合适的方法沉积第一触点填充层51。第一触点填充层51可以包括任何合适的金属接触材料，例如Ti、Al、Au或Ni。例如，在图2的结构中，第一触点填充层51可以包括使用电沉积而沉积的Cu或Au。第一触点填充层51还可以用作第一发光层20的每个第一发光器件的散热装置(heat sink)。第一触点填充层51还可以帮助减少相邻发光器件之间的串扰(cross-talk)。例如，第一触点填充层可以减少第二发光层120的第二发光器件与第一发光层20的相邻第一发光器件之间的光学串扰。
在形成第一填充触点层51之后，可以对第一填充触点层和第一发光层20的暴露表面进行化学机械抛光(Chemical Mechanical Polishing，CMP)工序。可以提供CMP工序以改善暴露表面的平面化，以用于后续的衬底接合步骤。
应当理解，图2中所示的结构只是在第一发光层中形成第一发光器件阵列的一种可能的选择。因此，本公开不限于图2所示的第一发光层20和阳极和阴极触点的层的布置。
在形成至第一发光层20的n型侧的电触点之后，在第一发光层20、第一阳极触点层和第一阴极触点层50之上形成第一接合层60。第一接合层提供覆盖第一发光层20、第一阳极触点层和第一阴极触点层的接合表面。提供第一接合层60以形成这样的表面：其与用于将第一发光层20接合(bonding)到第二发光层120的衬底接合技术兼容(下面将更详细地论述)。
在图2的实施例中，第一接合层60包括适合于与另一接合层形成直接接合的介电材料。例如，在图2的实施例中，第一接合层包括SiO2。第一接合层60形成在阳极触点和阴极触点以及第一发光层20之上，以便提供在平行于衬底表面11的平面中延伸的大致平面化的表面。第一接合层60可以通过任何合适的方法形成，例如CVD。在一些实施例中，第一接合层60可以包括用于将第一发光层20接合到第二发光层120的粘合剂层或聚合物层。
应当理解，在图2的结构中，间隙填充绝缘层40和第一接合层60都可以包括SiO2。因此，在电触点的形成可以遵循不同的工序顺序的一些实施例中，间隙填充绝缘层40的形成可以提供第一接合层，该第一接合层具有适合于接合到另一接合层的第一接合面61。
在一些实施例中，第一接合层60可以在形成之后进一步进行化学机械抛光工序，以提高表面的平滑度。化学机械抛光工序可以改善第一接合层60与第二接合层的后续结合。因此，包括第一发光器件阵列的第一发光层20可以形成在适合于接合到另一发光层的第一衬底10上。
除了在第一衬底10上形成第一发光层20之外，根据第一实施例的方法，在第二衬底110上形成第二发光层120。图3中示出了在第二衬底110上形成的这种第二发光层120的示例。
第二发光层120形成在第二衬底110上，以便提供独立的(独立于第一发光层20)第二发光层120，所述第二发光层120被配置为发射具有与第一波长不同的第二波长的光。第二发光层形成在与第一衬底10不同的衬底上，这样，生长条件和衬底可以被配置为改善第二发光层120的形成。进一步地，在第二衬底110上形成第二发光层120不会使第一发光层20暴露于用于形成第二发光层120的工序。
第二发光层120设置在第二衬底110的第二衬底表面111上。第二衬底120可以是用于在其上制造III族氮化物的任何合适的衬底。例如，第二衬底110可以包括硅、蓝宝石(sapphire)或SiC，或者用于制造薄膜电子器件的任何其他合适的衬底。特别地，第二衬底110可以包括一个或多个层，所述层被配置为提供衬底表面111，该衬底表面111具有面内晶格常数(in-plane lattice constant)，其被配置为减小第二发光层120中的应变(strain)。
第二发光层120可以包括多个层。根据第一实施例，第二发光层120的每一层可以包括III族氮化物。第二发光层120的多个层22、24、26可以堆叠形成在彼此之上以形成第二发光层120。因此，第二发光层120的多个层可以各自作为基本连续的层跨越第二衬底表面111延伸。这样，第二发光层120可以在第二衬底表面111上形成为基本连续的层。
根据第一实施例，第二发光层120包括多个III族氮化物层，使得第二发光层120形成被配置为输出具有第二波长的光的半导体结。如将在下面进一步讨论的，第二发光层120可以进行进一步的处理步骤，使得其包括第二发光器件阵列，其中每个第二发光器件被配置为发射具有第二波长的光。第二发光层120的每个第二发光器件可以包括具有p型侧和n型侧的半导体结，例如二极管。
如图3所示，第二发光层120包括第二n型半导体层122、第二有源层124和第二p型半导体层126。
第二有源层124可以包括一个或多个量子阱层。这样，第二有源层124可以为多量子阱层。第二有源层124内的量子阱层可以包括III族氮化物半导体，优选地包括铟(In)的III族氮化物合金。例如，在图3所示的构造中，第二有源层124可以包括GaN和InZGa1-ZN的交替层，其中0＜Z≤1。特别地，在一些实施例中，第二有源层124可以包括InZGa1-ZN层，其中0.2＜Z≤0.5。因此，第二发光层120的第二有源层124可以被配置为产生具有至少490nm且不大于670nm的波长的光。可以控制量子阱层的厚度和In含量(Z)，以控制第二有源层124产生的光的波长。第二有源层124可以形成为覆盖第二n型半导体层122的大部分(例如全部)表面的连续层。
应当理解，在第一实施例的方法中，第二有源层124的铟含量(Z)可以高于第一有源层24的铟含量(Y)，即Z＞Y。第二有源层124可以形成在适当的第二衬底110上，该第二衬底110在衬底表面111上具有面内晶格常数，其被配置为减少或消除由于第二有源层124的铟含量(Z)而增加的面内晶格常数导致的第二有源区124中的应变。
第二有源层124可以使用用于制造III族氮化物薄膜的任何合适的工艺来沉积，例如金属有机化学气相沉积(metal organic chemical vapour deposition，MOCVD)或分子束外延(molecular beam epitaxy，MBE)。
第二n型半导体层122可以形成为跨越第二衬底表面111的基本连续的层。如图3所示，第二有源层124形成在第二n型半导体层122上。根据第一实施例，第二n型半导体层122可包括GaN。这样，第二n型半导体层122可以以与第一n型半导电层22类似的方式形成。
如图3所示，第二n型半导体层124可以在第二衬底表面111上形成，第二n型半导体层124在衬底表面111的法线方向上的厚度大于为发光层120提供适当功能所需的厚度。例如，如图3所示，第二n型半导体层122可以形成为具有至少0.8μm的厚度。在一些实施例中，第二n型半导体层可以形成为具有至少1μm、1.2μm、1.5μm、2μm或3μm的厚度。可以提供这样的厚度以在随后的处理步骤中帮助移除第二衬底110。
如图3所示，第二p型半导体层126设置在第二有源层124之上。这样，第二p型半导体层126被设置在第二有源层124的这样的一侧上：该侧与第二有源层124设置有第二n型半导体层122的一侧相反。根据第一实施例，第二p型半导体层126包括III族氮化物，例如GaN。这样，第二p型半导体层126可以以与第一p型半导电层26类似的方式形成。
在形成第二发光层120之后，第二接合层102可以形成在第二发光层120之上。第二接合层102被配置为提供第二接合表面103，用于将第二发光层120和第二衬底110接合到处理衬底104。第二接合层102可以包括用于接合衬底的任何合适的材料。例如，根据第一实施例，第二接合层102包括例如SiO2的介电材料。第二接合层102可以使用任何合适的工艺(例如CVD)在第二发光层120之上形成为基本连续的层。因此，第二接合层102可以以与第一接合层60类似的方式形成。第二接合层102也可以进行与第一接合层60类似的CMP工序。
如图3所示，第二衬底110和第二发光层120通过第二接合层102接合到处理衬底104。处理衬底102被配置为提供这样的衬底：其用于将第二发光层120从第二衬底110(其上形成有第二发光层120)转移到第一接合层60。这样，处理衬底102可以是用于处理半导体器件的任何合适的衬底。例如，处理衬底102可以包括硅或任何其他合适的衬底。处理衬底104可以提供用于接合到第二接合层102的第二接合表面103的处理表面105。
根据第一实施例，其中第二接合层102包括被配置为形成直接接合的介电材料，处理衬底可以提供被配置为与第二接合层102的第二接合表面103形成直接接合的接合表面105。例如，处理衬底104可以包括SiO2层(未示出)。可以使用任何合适的接合到衬底的方法将处理衬底104接合到第二接合层102。
根据第一实施例，通过在晶片接合器(wafer bonder)中施加压力和热量，使用直接接合将处理衬底104接合到第二接合层102。
晶片接合器使处理衬底表面105能够平行于第二接合表面103设置。然后，晶片接合器被配置为使两个表面接触，由此第二接合层102与处理衬底104的处理衬底表面205形成接合。在一些实施例中，晶片接合器可以施加热量和压力中的一者或多者以改善在处理衬底表面105和第二接合表面103之间形成的接合。
例如，在一些实施例中，晶片接合器可以施加至少10kN的压缩力，以将处理衬底104(经由第二接合层102)接合到第二发光层120。在一些实施例中，晶片接合器可以施加至少20kN、30kN或40kN的压缩力。通过施加更大的压缩力，可以提高在衬底之间形成结合的可靠性。在一些实施例中，晶片接合器可施加不大于45kN的压缩力，以减少接合期间衬底断裂或其他不期望的衬底变形的风险。
在一些实施例中，晶片接合器还可以被配置为加热处理衬底104和/或第二发光层/第二接合层102。例如，晶片接合器可以被配置为将处理衬底104和/或第二发光层/第二接合层102加热至至少100℃的温度。在一些实施例中，晶片接合器可以被配置为将处理衬底104和/或第二发光层/第二接合层102加热至至少200℃、300℃、400℃或500℃的温度。晶片接合器可以被配置为将第二衬底104和第二发光层120保持在压缩状态下，并且可选地保持于一温度一段时间。在一些实施例中，一段时间可以是至少：1分钟、2分钟、5分钟、10分钟或1小时。因此，可以使用晶片接合器来改善在处理衬底104和第二接合层102之间的界面处的直接的融合接合的形成。
尽管第一实施例利用在介电层之间形成的直接接合，但是在其他实施例中，可以使用用于将衬底(例如处理衬底102)接合到发光层的其他方法。例如，根据本公开的方法可以利用轻敲接合(tap bonding)、聚合物接合(polymer bonding)或氧化物接合(oxidebonding)。
例如，在一些实施例中，聚合物接合(polymer bond)可用于接合衬底。因此，也可以使用聚合物接合(即粘合剂接合)将处理衬底104接合到第二接合层102。这种工序涉及将粘合剂层(例如聚合物层)施加到处理衬底104和/或第二发光层120。粘合剂层可以通过旋转涂布法(spin coating)施加。然后可以通过粘合剂层使两个衬底接触。然后可将压力和/或热量施加到衬底以固化粘合剂接合。用于粘合剂接合工序的合适聚合物的实例包括聚酰亚胺、甲基硅倍半氧烷(methylsilesquioxane,MSSQ)、聚醚醚酮(polyetherketone,PEEK)、热固性共聚酯(thermosetting copolyester,ASTD)、热塑性共聚物(thermoplasticcopoloymer,PVDC)、聚对二甲苯(parlyene)、液晶聚合物和蜡。聚合物接合可提供衬底接合，该衬底接合可通过施加合适的选择性溶剂而被容易地移除。因此，聚合物接合可能特别适合于本质上临时性的接合应用，例如衬底与处理衬底104的接合。有关衬底接合技术(如氧化物接合、轻敲接合和聚合物接合)的更多信息，至少可在“MEMS Materials andProcesses Handbook”,Ch.11m Ghodssi R.,et al,Springer Science+Business Media,LLC 2011中找到。
一旦第二发光层120通过第二接合层102接合到处理衬底104，第二衬底110就从第二发光层120移除。图4显示了这种结构的示意图。
可以使用任何合适的工序从第二发光层120移除第二衬底110。例如，可以使用磨光工序(即，研磨工序)移除第二衬底110。可以提供磨光工序以移除第二衬底110的大部分或第二衬底110的全部。如果磨光工序之后仍保留有部分第二衬底110(例如小于5μm的厚度)，可以提供蚀刻工序以移除第二衬底102的剩余部分。蚀刻工序可以选择性地移除第二衬底110，留下接合到处理衬底104的第二发光层120。
在移除第二衬底110之后，暴露第二发光层120的第一主表面121。第二发光层120的第一主表面121位于第二发光层120的与处理衬底104相反的一侧。如上所述，第二发光层120可以形成为在垂直于处理衬底表面106的方向上的厚度大于第二发光层120的期望厚度。在移除第二衬底110之后，可以从第一主表面121蚀刻第二发光层120，以将第二发光层120的厚度减小到其期望的尺寸。例如，如图4所示，第二n型半导体层122已经被蚀刻，使得其在垂直于处理衬底表面105的方向上的厚度从其沉积态厚度减小。在一些实施例中，可以蚀刻第二n型半导体层122的厚度，使得其厚度不大于2μm，或者更优选1.5μm。通过移除先前与第二衬底110接合的第二n型半导体层122的部分，也可以消除由于移除第二衬底110而导致的第二n型半导体层中的缺陷。在一些实施例中，可以蚀刻第二n型半导体层122的厚度，使得其厚度至少为0.8μm。这样的厚度可以减小第二发光器件层120的n型侧上的接触电阻。
在(可选的)蚀刻工序以减小第二发光层120的厚度之后，在第二发光层120的第一主表面121之上形成第三接合层160。第三接合层160被配置为提供用于经由第一接合层60将第二发光层120接合到第一发光层20的层。根据第一实施例，第三接合层160包括例如SiO2的介电材料。因此，第三接合层160被配置为与第一接合层60形成直接的融合接合，以将第一发光层20接合到第二发光层120。在本公开的其他实施例中，可以使用其他接合方法将第一发光层20和第二发光层120接合在一起。例如，可以使用轻敲接合、聚合物接合或氧化物接合。因此，在一些实施例中，第三接合层160可以包括用于接合到第一接合层60的粘合剂层。可以提供粘合剂层作为由介电材料形成第三接合层160的替代，或者可以提供除了介电材料之外的粘合剂层。
第一发光层20和第二发光层120接合在一起的示例如图5所示。第一发光层20和第二发光层120可以使用晶片接合器接合在一起，类似于将第二发光层接合到处理衬底102的工序。重要的是，在该方法的这个阶段，第二发光层120不包括任何发光器件特征。因此，接合工序不需要将第二发光层120与第一发光层20的发光器件特征进行精确的机械对齐。相反，可以在不需要将第二发光层120中的特征对齐的情况下执行第二发光层120的接合。
在接合第一发光层20和第二发光层120之后，可将处理衬底102从第二发光层120移除。从第二发光层120移除处理衬底104的工序将取决于用于将处理衬底接合到第二发光层120的接合方法。在根据第一实施例的方法中，通过选择性地蚀刻第二接合层102(即，不蚀刻第二发光层120)，从第二发光层120移除处理衬底104。这样，选择性蚀刻工序蚀刻第二接合层102以将第二发光层120与处理衬底104分离。
对于使用聚合物接合将处理衬底104接合到第二发光层120的本公开的实施例，可以通过将衬底浸没在选择性溶剂中以移除聚合物来移除处理衬底。在其他实施例中，可以通过UV辅助湿蚀刻(wet etching)移除聚合物。
在移除处理衬底104之后，从第二发光层120形成第二发光器件阵列。如图6所示，形成第二发光器件阵列包括为第二发光层120内的每个发光器件形成第二台面结构128。如图6所示，第二台面结构128各自在垂直于第一衬底表面11的方向上延伸。每个第二台面结构128包括来自第二发光层120的III族氮化物层的堆叠。如图6所示，第二台面结构包括III族氮化物层的堆叠，其包括第二n型半导体层122的一部分、第二有源层124的一部分和第二p型半导体层126的一部分。如图6所示，每个第二台面结构128在垂直于第一衬底表面11的平面中具有大致梯形的截面。这样，每个第二台面结构128包括与第一衬底10的表面对齐的大致平坦的第二台面表面127。每个第二台面结构128还包括围绕第二台面表面27的第二侧壁面129。形成第二台面结构128的多个III族氮化物层中的每一层都作为基本连续的层在第二侧壁面129之间跨越第二台面结构128延伸。每个第二台面结构128的第二侧壁面129在大致横向于衬底表面11的方向上延伸。在图6所示的实施例中，第二侧壁面129相对于衬底表面11倾斜，这样倾斜的第二侧壁面129限定梯形截面。
如图6所示，第二台面结构128跨越第二发光层120间隔开，以形成规则间隔的发光器件阵列。第二台面结构128的间距可以不同于第一发光层20中的第一台面结构28的间距。这样，第二发光器件阵列可以相对于第一发光器件阵列对齐，使得形成发光器件阵列前体的一部分的第一和第二发光器件在平行于第一和第二发光层的平面(例如，平行于第一衬底表面11的平面)中彼此横向偏移。每一个第一和第二发光器件之间的横向间隔允许每一个第一和第二发光器件被用户观察。除了第一和第二发光器件之间的横向间隔之外，应当理解，由于发光器件阵列前体的分层结构，第一发光器件在垂直于第一发光层20和第二发光层120的平面中固有地与第二发光器件间隔开。
从图6中可以理解，第二台面结构128与第一发光层的未使用的第一台面结构128重叠。当然，在其他实施例中，当形成第一发光器件阵列时，可以不形成未使用的第一台面结构。因此，在一些实施例中，第一发光器件的阵列和第二发光器件的阵列可以在相应的发光层20、120中形成，其节距大于所得图像平面中相邻发光器件之间的节距。
第二台面结构128可以使用与用于形成第一发光器件所描述的工序类似的选择性移除工序来形成。通过在第二发光层120接合到第一发光层20之后在第二发光层120中形成第二发光器件，根据第一实施例的方法避免了在衬底接合步骤中必须将第二发光层的发光器件特征与第一发光层120的发光器件特性精确对齐。以与例如光刻步骤的图案化层的对齐相同的精度水平执行用于衬底接合的两个衬底的精确机械对齐在技术上具有挑战性。
应当理解，图6所示的实施例仅是在第二发光层120中形成第二发光器件阵列的一种可能的选择。因此，本公开不限于第二发光层120的层的布置，也不限于图6所示的第二发光器件的布置。
因此，可以提供根据本公开第一实施例的发光器件阵列前体100。尽管根据第一实施例的方法涉及在接合第二发光层120之前将第一阳极触点30和第一阴极触点层50形成到第一发光器件，但是应当理解，本公开不限于这样的处理顺序。例如，技术人员将认识到，通过适当的光刻和蚀刻步骤(例如，通过第二发光层120蚀刻到第一发光层20)，在接合第二发光层120之后，可以形成直达第一发光层120的电触点。
根据第一实施例，发光器件阵列前体还可以经过进一步的处理步骤。
例如，在形成第二台面结构128的阵列之后，可以在第二发光器件的阵列上形成第二阳极层。第二阳极层被配置为向第二发光层120中的至少一些发光器件的p型侧提供第二阳极触点130。例如，如图6所示，第二阳极层选择性地设置在每个第二台面结构128的台面表面129上，以选择性地将第二阳极触点130形成到那些发光器件。
应当理解，在图6所示的示例中，与用于在第一发光层20中形成第一发光器件的掩模图案相比，使用不同的掩模图案在第二发光层120中形成第二发光器件。在其他实施例中，可以使用相同的掩模图案来形成第一发光层20和第二发光层120的台面结构，其中第二阳极触点130的选择性图案化可用于在第二发光层120中选择性地形成第二发光器件，所述第二发光器件在横向方向上偏离第一发光层20的第一发光器件。
这样，可以选择性地形成第一阳极触点30和第二阳极触点130，以提供发光器件阵列前体的第一和第二发光器件的阵列，它们在平行于第一衬底表面11的平面中彼此间隔开。第二阳极触点130可以以与上述第一阳极触点30类似的方式形成。
在形成第二阳极层之后，可以例如使用蚀刻工艺选择性地移除第二发光层120的未使用部分。选择性移除工序可以在垂直于第一衬底表面11的方向上蚀刻通过第二发光层120的厚度，以将第二发光层的每个第二发光器件与其他发光器件分离。考虑到随后从发光器件阵列前体的顶表面形成到每个发光层20、120的电触点，可以执行这种分离步骤。
选择性移除第二发光层120的未使用部分可以选择性地移除与第一发光层20的每个第一发光器件对齐的第二发光层的部分。因此，应当理解，在一些实施例中，可以使用相同节距的掩模图案来形成第一台面结构28和第二台面结构128，其中选择性移除步骤从第二发光层128移除未使用的第二台面结构128。图7示出了选择性移除第二发光层的未使用部分(即不形成第二发光器件)的示例。
在选择性移除步骤之后，可以在第二发光层120和第二阳极触点层之上形成第二间隙填充绝缘层140。第二间隙填充绝缘层140被配置为在第二发光层120之上提供平坦表面，从而填充由于第二台面结构128的形成和第二发光层120的未使用部分的随后选择性移除而形成的任何间隙。第二间隙填充绝缘层140可以以与第一间隙填充绝缘层40类似的方式形成。
第二阴极触点层150可以形成在第二发光层120上。第二阴极触点层150被配置为向第二发光层120中的每个发光器件的n型侧提供电接触。第二阴极触点层150还被配置为将第二发光层120中的每个发光器件的n型侧壁电连接到第一发光层20的第一阴极触点层50。这样，第一阴极触点层50和第二阴极触点层150可以电连接在一起，以形成发光器件阵列前体的公共阴极。
第二阴极触点层150的示例如图7所示。如图7所示，通过选择性地移除每个第二台面结构128之间的区域中的第二发光层120的一部分来形成第二阴极触点层150。这样，选择性地移除第二发光层120(第二n型半导体阵列122)的区域，以在第二n类型半导体层122中形成开口。所述开口与在第一n型半导体层22中形成的开口(其形成在先以容纳第一阴极触点层50)基本对齐。第二开口可以使用例如用于形成第一阴极触点层50的第一开口的类似的选择性移除工序形成。
如图7所示，第二阴极触点层150形成在第二开口中，使得其与每个第一台面结构28之间的第二n型半导体层122电接触。第二阴极触点层150的一部分也可以设置在第二间隙填充绝缘层140之上，以通过第二n型半导体层122互连每个开口。
第二阴极触点层150可以以与上述第一阴极触点层类似的方式形成。例如，如图7所示，第二开口也以类似于第一发光层20的第一填充触点层51的方式填充有第二填充触点层151。
应当理解，图7中所示的结构仅是形成至第二发光层120的第二阴极触点和第二阳极触点130的一种可能的选择。因此，本公开不限于图7中示出的第一和第二发光层20、120以及阳极和阴极触点层的层的相对布置。
因此，可以提供包括电触点的发光器件阵列前体100。发光器件阵列前体100包括第一发光层20和第二发光层120，其被配置为发射不同波长的光。第一发光层20和第二发光层120提供被配置为分别发射第一波长或第二波长的光的第一发光器件和第二发光器件的阵列。发光器件可以布置在第一发光层20和第二发光层120中，使得第一发光器件与第二发光器件在平行于第一衬底表面11的平面中相对于彼此间隔开。
在形成到第二发光层120的n型侧的电触点之后，在一些实施例中，可以对发光器件阵列前体100进行进一步的处理步骤，以使发光器件阵列前体适合于接合到背面电子衬底。例如，平坦化介电层180可以形成在第二发光层120和第二间隙填充绝缘层140之上，以覆盖阳极触点130和第二阴极触点层150。平坦化介电层180可以提供平坦化介电表面181，背面电子衬底190接合到该平坦化介电表面181。平坦化介电层180可以包括合适的介电材料，例如SiO2。第一和第二电触点也可以通过平坦化介电层180、第一和第三接合层60、160以及间隙填充绝缘层40、140而形成，以在平坦化的介电表面与每个发光器件的相应的第一和第二阳极触点30、130之间提供电接触。电通孔的形成是本领域技术人员公知的。
在形成平坦化介电表面101以及第一和第二电接触通孔31、131之后，发光器件阵列前体可以接合到背面电子衬底190。这种结构的示例如图8所示。如图8所示，背面电子衬底190接合到发光器件阵列前体。背面电子衬底190具有与第一和第二电通孔30、131对齐的多个电触点。因此，背面电子衬底190被配置为对发光器件阵列前体的发光器件提供电子驱动电路。技术人员已知用于将例如发光器件阵列之类的电气器件接合到背面电子衬底的各种方法，因此在此不再进一步讨论。
在一些实施例中，还可以对发光器件阵列前体进行进一步的处理步骤，例如移除第一衬底10，以暴露发光器件阵列前体100的发光表面13。
可以使用与之前上文所讨论的从第二发光层120移除第二衬底110类似的衬底移除工序从第一发光层20移除第一衬底10。图9示出了发光器件阵列前体100的示例，其中移除了第一衬底110以暴露发光表面13。如图9所示，发光表面13由第一发光层20的暴露主表面提供。
此外，在本公开的一些实施例中，例如如图9所示，发光器件阵列前体100的发光表面13可以进行进一步的处理步骤，以将光提取特征70增加到发光表面13。例如，如图9所示，第一发光层20的一部分已经被选择性地移除，以形成用于发光器件阵列前体100的每个发光器件的光提取特征70。每个光提取特征70被配置为增加与其对齐的相应的发光器件的光提取效率。在图9所示的示例中，形成每个光提取特征70包括对第一发光层20进行成形，以在第一发光层20的发光表面上限定透镜状的(lens-shaped)部分。因此，第一发光层12的发光表面13成形为包括与每个发光器件对齐的凸形部分。光提取特征70，例如凸形部分，被配置为通过减少在第一发光层20和周围环境之间的界面处发生全内反射来提高光提取效率。在图9的实施例中，通过蚀刻第一发光层20的第一n型半导体层22以形成所需的发光表面轮廓来成形发光表面13的凸形部分。
技术人员已知用于形成光提取特征的各种方法。因此，凸形光提取特征70只是可以形成的可能的光提取特征的一个示例。可以增加到图9的发光阵列前体100的其他光提取特征包括抗反射层、一个或多个带阻滤波器(band stop filter)和/或其他准直光提取特征。
如图9所示，在光提取表面上设置了另一个公共阴极触点52，以提供可进一步电连接至的接触点。阴极触点52与每个第一阴极触点50和每个第二阴极触点150电接触。
因此，如以上描述中所述，发光器件阵列前体100可以进行进一步的处理步骤，以提供被配置为发射第一和第二波长的光的发光器件阵列。发光器件阵列可用于形成显示器或投影仪。
因此，根据以上描述，提供了发光器件阵列前体100。发光器件阵列前体100包括第一发光层20、第一接合层60、第三接合层160和第二发光层120。第一发光层20包括第一发光器件阵列。每个第一发光器件被配置为允许具有第一波长的光。第二发光层120包括第二发光器件阵列。每个第二发光器件被配置为允许具有与第一波长不同的第二波长的光。第二发光器件阵列与第一发光器件阵列对齐。例如，在一些实施例中，第一和第二波长可以被配置为发射蓝色、红色或绿色可见光中的至少两种。
根据本公开实施例的发光器件阵列前体(发光器件阵列)的另一示例如图9所示。如图9所示，第一发光层120具有设置在第一发光层20上的第一接合层60。第三接合层160接合到第一接合层60。然后在第二接合层160上设置第二发光层120。如图9的实施例所示，发光器件阵列前体还包括第一和第二阳极触点31、131以及第一和第二阴极触点50、150。
接下来，根据本公开的第二实施例，将描述包括被配置为发射具有第一、第二或第三波长的光的多个发光器件的发光器件阵列前体。
用于形成本公开的第二实施例的方法利用了与第一实施例类似的衬底接合技术，以将第一、第二和第三发光器件层20、120、220组合成单个发光器件阵列前体200，所述第一、第二和第三光器件层分别在相应的第一、第二和第三衬底10、110、210上制造。
因此，与第一实施例类似，根据第二实施例形成发光器件阵列前体200的方法可以包括在第一衬底10上形成第一发光层20。这样的第一发光层的示例如图10所示。应当理解，图10中第一发光层中所示的层的布置与第一实施例的布置相似。因此，可以使用类似的方法来形成第二实施例的第一发光层20。
类似地，可以在第二衬底110上形成第二发光层120。可以以与上文关于第一实施例所述的工序类似的方式在第二衬底上形成第二发光层120。在形成第二发光层120之后，可以通过第二接合层102将第二发光层120接合到处理衬底104。然后可以从第二发光层120移除第二衬底110。因此，将第二发光层120从第二衬底110转移到处理衬底104的工序可以类似于上文关于第一实施例描述的工序。然后可以通过在第二发光层120上形成第三接合层160并将第三接合层160接合到第一接合层60来将第二发光层120接合到第一发光层。因此，用于将第二发光层120接合到第一发光层20的工序可以类似于上面关于第一实施例描述的工序。例如，氧化物接合、轻敲接合或聚合物(粘合剂)接合可用于第二实施例所述的任何衬底接合工序。图11示出了根据第二实施例的接合到第一发光层20的第二接合层的示例。
在将第二发光层120接合到第一发光层20之后，可以进一步处理第二发光层120以在第二发光层内形成第二发光器件阵列。这样，在第二发光层120中形成第二发光器件的工序可以类似于上述关于第一实施例的工序。图12示出了在第二发光层120中形成第二发光器件之后的这种结构的示例。如图12所示，在发光器件阵列前体的与第一发光层20的发光器件对齐的区域中选择性地移除第二发光层120。随后，电触点(第二阳极触点130和第二阴极触点150形成至第二发光层120)。第二阴极触点150还以与第一实施例的第一和第二阴极触点50、150类似的方式与第一阴极触点50电连接。
接下来，如图13所示，第四接合层165可以在第二发光层120(其在第二发光层120的与第二发光层设置有第一发光层20的一侧相反的一侧上)之上形成。第四接合层165被配置为将第二发光层接合到第三发光层220。与第一接合层60类似，第四接合层165设置在第二发光层120、第二阳极触点130和第二阴极触点之上，以提供用于将第二发光层120接合到另一衬底(例如第三发光层220)的表面。
第三发光层220可以以与在第二衬底110上形成第二发光层120类似的方式形成在第三衬底(未示出)上。然后，第三发光层220可以通过形成在第三光发光层220上的第五接合层202被转移到另一个处理衬底204，类似于上述关于第二光发光层120的方法。然后，通过将第六接合层260施加到第三发光层220，然后将第五发光层260接合到第四发光层165，来将第三发光层220接合至第二发光层120。因此，根据第二实施例的方法包括将第一发光层20接合到第二发光层120，然后将第二发光层120接合到第三发光层220。这样，提供了发光层的堆叠，其中第二发光层120布置在第一发光层20和第三发光层220之间。当然，应当理解，这是第一、第二和第三发光层20、120、220的布置中的一种可能的布置。应当理解，本公开不限于三个层的任何具体布置。这样，第一、第二和第三发光层20、120、220可以以任何顺序布置。
以与第二实施例类似的方式，第三发光层220可以从沉积态厚度减薄到不大于2μm的厚度。在一些实施例中，第三发光层220可以从沉积态厚度减薄到不大于1.5、1.4μm、1.2μm或1μm的厚度。通过将第三发光层220减薄到期望的厚度，可以在将第三光发光层220接合到第二发光层120之前，消除由于移除第四接合层202造成的对于发光层220的任何损坏。在一些实施例中，第三发光层220可以从沉积态厚度减薄至至少0.8μm的厚度。因此，第三发光层220可以设置为具有允许第三光发射层220更容易地转移到第二发光层120的厚度。
第三发光层可以具有与第一发光层20和第二发光层120类似的结构。因此，根据第二实施例的第三光发射层220包括第三n型半导体层220、第三有源层224和第三p型半导体层226。
类似于第二发光层120，第三有源层224可以包括一个或多个量子阱层。这样，第三有源层224可以是多量子阱层。第三有源层224内的量子阱层可以包括III族氮化物半导体，优选地含In的III族氮化物合金。例如，在图13所示的布置中，第三有源层224可以包括GaN和InAGa1-AN的交替层，其中0＜A≤1。特别地，在一些实施例中，第三有源层224可以包括InGaN层，其中0.2≤A≤0.5。因此，第三发光层220的第三有源层224可以被配置为产生具有至少490nm且不大于670nm的波长的光。特别地，在A＞0.2的一些优选实施例中，第三发光层可以被配置为产生具有至少540nm波长的光。可以控制第三有源层224的量子阱层的厚度和In含量(A)，以控制由第三活性层224产生的光的波长。
在形成第三发光层220并将其接合到第二发光层120之后，可以移除处理衬底104。用于移除处理衬底104的工序可以是与关于第一实施例所使用的工序类似的工序。
在移除处理衬底104之后，可以进一步处理第三发光层220以限定第三发光器件的阵列。每个第三发光器件可以通过在第三发光层220中形成第三台面结构228而形成在第三发光层220中。图14中显示了第三台面结构228的示例。第三发光层220中的第三台面结构228的形成与第一和第二发光层20、120中已经形成的发光器件对齐。与第一台面结构28和第二台面结构128类似，第三台面结构228限定了包括侧壁面229的梯形截面。
如图14所示，第一、第二和第三发光器件布置在各自的发光层20、120、220中，以提供图像平面，其中第一、第二和第三发光器件以相邻发光器件之间的节距彼此间隔开。在一些实施例中，相邻发光器件之间的节距(在中心之间测量)可以大于：100μm、50μm、30μm、20μm或10μm。
在形成第三台面结构228之后，可以为第三发光层220形成阳极触点230和第三阴极触点250。用于形成第三阳极触点230和第三阴极触点250的工序和用于形成第一实施例的第一和第二阴极触点50、150以及阳极触点30、130的工序可以类似。第三阳极触点230和第三阴极触点250的示例如图14所示。
因此，根据本公开的第二实施例，可以提供发光阵列前体200。发光阵列前体200包括已经形成到第一、第二和第三发光器件层20、120、220中的每一个的阳极触点和阴极触点。当然，在其他实施例中，在形成与每个层的电接触之前，第一、第二和第三发光层20、120、220可以形成(并且被处理以包括发光器件)。
类似于第一实施例，发光阵列前体200也可以进行进一步的处理步骤。
例如，类似于第一实施例，可以选择性地移除第三发光层220的未使用部分。所述部分的选择性移除允许更容易地形成与第一和第二发光层20、120的电气互连。
此外，在形成第三阳极触点230和第三阴极触点250之后，可以对第三发光器件层220进行进一步的处理步骤，例如形成电通孔(第一、第二和第三电通孔31、131、231)，并且第一、第二和第三发光层20、120，220与背面电子衬底190的接合可以类似于将背面电子衬底与已经在关于第一实施例中所描述的发光器件阵列前体200进行接合的工序。这种结构的示例如图15所示。
因此，根据本公开的实施例，提供了发光器件阵列前体100、200和形成发光器件阵列前体的方法。本公开的发光器件阵列前体100、200包括多个原生(native)发光层，每个层包括被配置为发射不同波长的光的发光器件阵列。因此，可以提供发光器件的多色阵列。根据本公开的方法，分离的发光层被接合在一起，而不需要发光器件的不同层的相对精确的机械对齐。这又减少或消除了在形成发光器件阵列前体期间对半导体层的精确机械对齐的要求。减少或消除这种精确的机械对齐步骤对于小节距器件例如表面积小于100μm x 100μm的微型发光器件是特别有利的。减少对层的精确机械对齐的需要对于例如微型LED之类的小型器件是特别有利的，因为它产生了将在每个发光器件之间提供的公差量，所述公差量可以随着器件的减小而变得显著。
根据本公开的发光器件阵列前体包括多个发光器件层，每个发光器件层被配置为发射不同波长的光。因此，发光器件阵列前体及形成其的方法提供了一种可以提供原生多色(即，红、绿、蓝)显示器的方法。
尽管本文已经详细描述了本公开的实施例，但是本领域技术人员将理解，在不脱离本发明的范围的情况下对其进行的改变由所附权利要求限定。

Claims (26)

1.一种形成发光器件阵列前体的方法，包括：
在第一衬底上形成第一发光层，所述第一发光层被配置为发射具有第一波长的光；
从所述第一发光层形成第一发光器件的阵列，每个第一发光器件被配置为发射具有第一波长的光；
在所述第一发光层上形成第一接合层；
在第二衬底上形成第二发光层，所述第二发光层被配置为发射具有与所述第一波长不同的第二波长的光；
在所述第二发光层上形成第二接合层；
将所述第二接合层接合到处理衬底；
从所述第二发光层移除所述第二衬底；
在所述第二发光层的与所述处理层相反的一侧上的所述第二发光层上形成第三接合层；
将所述第一接合层接合到所述第三接合层；
从所述第二发光层移除所述处理衬底；
从所述第二发光层形成第二发光器件的阵列，所述第二发光器件的阵列相对于所述第一发光器件的阵列对齐，使得所述发光器件阵列前体包括第一发光器件和第二发光器件的阵列，所述第一发光器件和所述第二发光器件在平行于第一发光层和第二发光层各者的平面中彼此间隔开。
2.根据权利要求1所述的方法，其中
所述第一发光层包括多个层，每个层包括III族氮化物；和/或
所述第二发光层包括多个层，每个层包括III族氮化物。
3.根据前述权利要求中任一项所述的方法，其中
形成所述第一发光器件的阵列包括：
为每个第一发光器件形成第一台面结构。
4.根据前述权利要求中任一项所述的方法，其中
形成所述第一发光层包括：
在所述第一衬底上形成第一n型半导体层；
在所述第一n型半导体层上形成第一有源层，所述第一有源层包括被配置为发射所述第一波长的光的多个量子阱层；和
在所述第一有源层上形成第一p型半导体层。
5.根据引用权利要求3的权利要求4所述的方法，其中
形成的第一台面结构在垂直于所述第一衬底的方向上延伸，其中每个第一台面结构包括所述第一n型半导体层、所述第一有源层和所述第一p型半导体层的一部分。
6.根据前述权利要求中任一项所述的方法，其中
形成所述第二发光层包括：
在所述第二衬底上形成第二n型半导体层；
在所述第二n型半导体层上形成第二有源层，所述第二有源层包括被配置为发射所述第二波长的光的多个量子阱层；和
在所述第二有源层上形成第二p型半导体层。
7.根据权利要求6所述的方法，其中
在移除所述第二衬底之后且在形成所述第三接合层之前，选择性地移除所述第二n型半导体层的一部分，使得所述第二n型半导体层在垂直于所述第一衬底的方向上的厚度不大于2μm。
8.根据权利要求6或7所述的方法，其中
其中从所述第二发光层形成所述第二发光器件的阵列包括：
为每个第二发光器件形成第二台面结构，所述第二台面结构在垂直于所述第一衬底的方向上延伸，其中每个第二台面结构包括所述第二n型半导体层、所述第二有源层和所述第二p型半导体层的一部分。
9.根据前述权利要求中任一项所述的方法，进一步包括：
形成至每个所述第一发光器件和每个所述第二发光器件的电触点。
10.根据前述权利要求中任一项所述的方法，其中
形成至每个所述第一发光器件和每个所述第二发光器件的电触点包括：形成至每个所述第一发光器件和每个所述第二发光器件的公共阴极触点。
11.根据前述权利要求中任一项所述的方法，其中
所述第一接合层包括介电材料，并且所述第三接合层包括介电材料，和
将所述第一接合层接合到所述第三接合层包括通过施加压力和热量将所述第一接合层直接接合到所述第二接合层。
12.根据前述权利要求中任一项所述的方法，其中
所述第一波长短于所述第二波长，其中可选地
所述第一波长为至少440nm且不大于490nm，和/或
所述第二波长为至少500nm且不大于680nm。
13.根据前述权利要求中任一项所述的方法，进一步包括：
在所述第二发光层上形成第四接合层；
在第三衬底上形成第三发光层，所述第三发光层被配置为发射具有与所述第一波长不同且与所述第二波长不同的第三波长的光；
在所述第三发光层上形成第五接合层；
将所述第五接合层接合到另一处理衬底；
从所述第三发光层移除所述第三衬底；
在所述第三发光层的与所述另一处理层相反的一侧上的所述第三发光层上形成第六接合层；
将所述第四接合层接合到所述第六接合层；
从所述第三发光层移除所述另一处理衬底；
从所述第三发光层形成第三发光器件的阵列，所述第三发光器件的阵列相对于所述第一发光器件的阵列和所述第二发光器件的阵列对齐，使得所述发光器件阵列前体包括彼此间隔开的第一发光器件、第二发光器件和第三发光器件的阵列。
14.根据权利要求13所述的方法，其中
所述第三发光层包括多个层，每个层包括III族氮化物。
15.根据权利要求13或14所述的方法，其中
形成所述第三发光器件的阵列包括：
为每个第三发光器件形成第三台面结构。
16.根据权利要求13、14或15所述的方法，其中
形成所述第三发光层包括：
在所述第三衬底上形成第三n型半导体层；
在所述第一n型半导体层上形成第三有源层，所述第三有源层包括被配置为发射所述第三波长的光的多个量子阱层；和
在所述第三有源层上形成第三p型半导体层。
17.一种发光器件阵列前体，包括：
第一发光层，所述第一发光层包括第一发光器件的阵列，每个第一发光器件被配置为发射具有第一波长的光；
设置在所述第一发光层上的第一接合层；
与所述第一接合层接合的第二接合层；
设置在所述第二接合层上的第二发光层，所述第二发光层包括第二发光器件的阵列，每个第二发光器件被配置为发射具有不同于所述第一波长的第二波长的光，所述第二发光器件的阵列相对于所述第一发光器件的阵列对齐，使得所述发光器件阵列前体包括第一发光器件和第二发光器件的阵列，所述第一发光器件和所述第二发光器件在平行于所述第一发光层和第二发光层各者的平面中彼此横向间隔开。
18.根据权利要求17所述的发光器件阵列前体，其中：
所述第一发光层包括多个层，每个层包括III族氮化物；和/或
所述第二发光层包括多个层，每个层包括III族氮化物。
19.根据权利要求17或18所述的发光器件阵列前体，其中
所述第一发光层包括：
第一n型半导体层；
设置在所述第一n型半导体层上的第一有源层，所述第一有源层包括被配置为发射所述第一波长的光的多个量子阱层；和
设置在所述第一有源层上的第一p型半导体层。
20.根据权利要求17至19中任一项所述的发光器件阵列前体，其中
所述第一发光器件的阵列中的每个第一发光器件包括第一台面结构。
21.根据引用权利要求19的权利要求20所述的发光器件阵列前体，其中
每个第一台面结构在垂直于所述第一接合层的方向上延伸，其中每个第一台面结构包括所述第一n型半导体层、所述第一有源层和所述第一p型半导体层的一部分。
22.根据权利要求17至21中任一项所述的发光器件阵列前体，其中
所述第二发光层包括：
设置在所述第二衬底上的第二n型半导体层；
在所述第二n型半导体层上的第二有源层，所述第二有源层包括被配置为发射第二波长的光的多个量子阱层；和
在所述第二有源层上的第二p型半导体层。
23.根据权利要求17至22中任一项所述的发光器件阵列前体，其中
所述第二发光器件的阵列中的每个第二发光器件包括第二台面结构，每个第二台面结构在垂直于所述第一接合层的方向上延伸，其中每个第二台结构包括所述第二n型半导体层、所述第二有源层和所述第二p型半导体层的一部分。
24.根据权利要求17至23中任一项所述的发光器件阵列前体，进一步包括
公共阴极触点，其被配置为与所述第一发光器件和所述第二发光器件中的每一者电接触。
25.根据权利要求17至24中任一项所述的发光器件阵列前体，其中
所述第一接合层包括介电材料，且所述第二接合层包括介电材料。
26.根据权利要求17至25中任一项所述的发光器件阵列前体，进一步包括：
设置在所述第二发光层上的第三接合层；
与所述第三接合层接合的第四接合层；
设置在所述第四接合层上的第三发光层，所述第三光发射层包括第三发光器件的阵列，每个第三发光器件被配置为发射具有不同于所述第一波长和第二波长的第三波长的光，所述第三发光器件的阵列相对于所述第一发光器件的阵列和所述第二发光器件的阵列对齐，使得所述发光器件阵列前体包括第一发光器件、第二发光器件和第三发光器件的阵列，所述第一发光器件、第二发光器件和第三发光器件在平行于所述第一发光层、第二发光层和第三发光层各者的平面中彼此横向间隔开。
CN202180046664.XA 2020-07-01 2021-06-23 发光阵列 Pending CN115843389A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2010064.0 2020-07-01
GB2010064.0A GB2596570B (en) 2020-07-01 2020-07-01 Light emitting array
PCT/EP2021/067222 WO2022002727A1 (en) 2020-07-01 2021-06-23 Light emitting array

Publications (1)

Publication Number Publication Date
CN115843389A true CN115843389A (zh) 2023-03-24

Family

ID=71949640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180046664.XA Pending CN115843389A (zh) 2020-07-01 2021-06-23 发光阵列

Country Status (8)

Country Link
US (1) US20230299119A1 (zh)
EP (1) EP4176465A1 (zh)
JP (1) JP2023531541A (zh)
KR (1) KR20230031909A (zh)
CN (1) CN115843389A (zh)
GB (1) GB2596570B (zh)
TW (1) TWI804898B (zh)
WO (1) WO2022002727A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497112B (zh) * 2022-03-30 2022-07-15 季华实验室 一种MicroLED显示面板制作方法及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
US20160163940A1 (en) * 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
WO2018064805A1 (en) * 2016-10-08 2018-04-12 Goertek. Inc Display device and electronics apparatus
CN110462850B (zh) * 2017-03-20 2024-04-16 上海显耀显示科技有限公司 通过堆叠微型led的层来制造半导体器件
US10622342B2 (en) * 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
US20230299119A1 (en) 2023-09-21
JP2023531541A (ja) 2023-07-24
EP4176465A1 (en) 2023-05-10
WO2022002727A1 (en) 2022-01-06
GB202010064D0 (en) 2020-08-12
KR20230031909A (ko) 2023-03-07
GB2596570B (en) 2023-07-19
TWI804898B (zh) 2023-06-11
GB2596570A (en) 2022-01-05
TW202207499A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
US11329034B2 (en) Direct-bonded LED structure contacts and substrate contacts
US10586829B2 (en) Full-color monolithic micro-LED pixels
JP2016502123A (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
TWI804898B (zh) 發光陣列
TW202221948A (zh) 微型發光二極體結構與使用其之微型發光二極體顯示裝置
TWI770898B (zh) 單體ｌｅｄ像素
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
US11437353B2 (en) Light emitting device for display and display apparatus having the same
US20230005892A1 (en) Light emitting device for display and display apparatus having the same
US20240006459A1 (en) Process for manufacturing a led device
CN117878208A (zh) 一种发光二极管元件及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination