CN116565081A - 改善可靠性的发光二极管及其制备方法 - Google Patents

改善可靠性的发光二极管及其制备方法 Download PDF

Info

Publication number
CN116565081A
CN116565081A CN202310454181.4A CN202310454181A CN116565081A CN 116565081 A CN116565081 A CN 116565081A CN 202310454181 A CN202310454181 A CN 202310454181A CN 116565081 A CN116565081 A CN 116565081A
Authority
CN
China
Prior art keywords
region
layer
semiconductor layer
epitaxial structure
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310454181.4A
Other languages
English (en)
Inventor
兰叶
朱广敏
王江波
吴志浩
张威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202310454181.4A priority Critical patent/CN116565081A/zh
Publication of CN116565081A publication Critical patent/CN116565081A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种改善可靠性的发光二极管及其制备方法，属于光电子制造技术领域。该发光二极管包括衬底和外延结构，所述外延结构包括依次层叠在所述衬底的承载面上的第一半导体层、多量子阱层和第二半导体层；所述外延结构的侧壁包括第一区域和第二区域，所述多量子阱层的侧壁位于所述第一区域，所述第一半导体层和所述第二半导体层中的至少一个的至少部分侧壁位于所述第二区域，所述第一区域的坡角小于所述第二区域的坡角。本公开实施例能提升钝化层对外延结构的侧壁覆盖效果，以提升发光二极管的可靠性。

Description

改善可靠性的发光二极管及其制备方法
技术领域
本公开涉及光电子制造技术领域，特别涉及一种改善可靠性的发光二极管及其制备方法。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro LED)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
相关技术中，发光二极管通常包括衬底、外延结构和钝化层。外延结构包括依次层叠在衬底上的p型层、多量子阱层和n型层，n型层的表面具有露出p型层的凹槽，钝化层位于n型层远离衬底的表面、n型层的侧壁、多量子阱层的侧壁、p型层的侧壁、凹槽的侧壁和凹槽的底面。
由于外延结构的侧壁与衬底之间的坡度较大，这样在外延结构的侧壁和凹槽的侧壁上沉积钝化层时，外延结构的侧壁和凹槽的侧壁上形成的钝化层会薄于p型层和n型层表面上的钝化层，从而影响钝化层覆盖效果。特别是外延结构的侧壁对应多量子阱层的区域，若外延结构的侧壁对应多量子阱层的区域覆盖的钝化层较薄，则在多量子阱层所在位置容易出现漏电的问题，进而降低发光二极管的可靠性。
发明内容
本公开实施例提供了一种改善可靠性的发光二极管及其制备方法，能提升钝化层对外延结构的侧壁覆盖效果，以提升发光二极管的可靠性。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管，所述发光二极管包括衬底和外延结构，所述外延结构包括依次层叠在所述衬底的承载面上的第一半导体层、多量子阱层和第二半导体层；所述外延结构的侧壁包括第一区域和第二区域，所述多量子阱层的侧壁位于所述第一区域，所述第一半导体层和所述第二半导体层中的至少一个的至少部分侧壁位于所述第二区域，所述第一区域的坡角小于所述第二区域的坡角。
可选地，所述第一区域的坡角为20°至40°。
可选地，所述第一半导体层的至少部分侧壁位于所述第二区域，所述第二半导体层的至少部分侧壁位于所述第二区域。
可选地，所述第一区域的坡面长度与所述多量子阱层的侧壁的坡面长度的比值为4:1至5:1。
可选地，所述第一区域的坡面长度为800nm至1500nm。
可选地，所述第二半导体层的表面具有露出所述第一半导体层的凹槽；所述发光二极管还包括钝化层，所述钝化层位于所述第一半导体层的侧壁、所述多量子阱层的侧壁、所述第二半导体层的侧壁、所述凹槽的侧壁、所述凹槽的底面和所述第二半导体层的表面；位于所述第一区域的钝化层的厚度不小于位于所述第二区域的钝化层的厚度。
可选地，位于所述第一区域的钝化层的厚度和位于所述第二区域的钝化层的厚度的比值为3:2至7:4。
另一方面，本公开实施例还提供了一种发光二极管的制备方法，所述制备方法包括：提供一衬底；在所述衬底的表面形成外延结构，所述外延结构包括依次层叠在所述衬底的承载面上的第一半导体层、多量子阱层和第二半导体层；刻蚀所述外延结构，让所述外延结构的侧壁包括第一区域和第二区域，所述多量子阱层的侧壁位于所述第一区域，所述第一半导体层和所述第二半导体层中的至少一个的至少部分侧壁位于所述第二区域，所述第一区域的坡角小于所述第二区域的坡角。
可选地，所述刻蚀所述外延结构之后，还包括：控制外延托盘旋转，所述外延托盘用于放置所述衬底；控制射频装置的射频方向与竖直方向形成第一角度；在所述第一半导体层的表面、所述外延结构的侧壁和所述第二半导体层的表面沉积形成钝化层。
可选地，所述第一角度为25°至35°。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的发光二极管中，外延结构的侧壁包括第一区域和第二区域，多量子阱层的侧壁位于第一区域，第一半导体层和第二半导体层中的至少一个的至少部分侧壁位于第二区域，即第一区域是与多量子阱层对应的区域，外延结构的侧壁上的第二区域是与第一半导体层的至少部分和第二半导体层的至少部分对应的区域。由于第一区域的坡角小于第二区域的坡角，因此，外延结构的侧壁上对应多量子阱层的第一区域相比于外延结构的侧壁上对应第二区域更平缓。这样在外延结构的侧壁上形成钝化层时，钝化层更容易附着在更为平缓的第一区域，即让钝化层更容易覆盖在第一区域，提升钝化层对外延结构的侧壁覆盖效果。从而改善第一区域存在的漏电问题，提升发光二极管的可靠性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的结构示意图；
图2是本公开实施例提供的一种外延结构的局部示意图；
图3是本公开实施例提供的一种外延结构的局部示意图；
图4是本公开实施例提供的一种发光二极管的制备方法的流程图。
图中各标记说明如下：
10、衬底；
20、外延结构；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；
201、第一区域；202、第二区域；
40、钝化层；
51、第一电极；52、第二电极；
61、第一焊点块；62、第二焊点块；
70、键合层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种发光二极管的结构示意图。如图1所示，该发光二极管包括衬底10和外延结构20，所述外延结构20包括依次层叠在衬底10的承载面上的第一半导体层21、多量子阱层22和第二半导体层23。
图2是本公开实施例提供的一种外延结构20的局部示意图。如图2所示，外延结构20的侧壁包括第一区域201和第二区域202，多量子阱层22的侧壁位于第一区域201，第一半导体层21和第二半导体层23中的至少一个的至少部分侧壁位于第二区域202，第一区域201的坡角α小于第二区域202的坡角β。
其中，坡角是指外延结构20的侧壁的表面与承载面之间的夹角。坡角越大，则表明外延结构20的侧壁的倾斜程度越大，即侧壁越陡峭；坡角越小，则表面外延结构20的侧壁的倾斜程度越小，即侧壁越平缓。
本公开实施例提供的发光二极管中，外延结构20的侧壁包括第一区域和第二区域，多量子阱层的侧壁位于第一区域，第一半导体层和第二半导体层中的至少一个的至少部分侧壁位于第二区域，即第一区域201是与多量子阱层22对应的区域，外延结构20的侧壁上的第二区域202是与第一半导体层21的至少部分和第二半导体层23的至少部分对应的区域。由于第一区域201的坡角小于第二区域202的坡角，因此，外延结构20的侧壁上对应多量子阱层22的第一区域201相比于外延结构20的侧壁上对应第二区域202更平缓。这样在外延结构20的侧壁上形成钝化层40时，钝化层40更容易附着在更为平缓的第一区域201，即让钝化层40更容易覆盖在第一区域201，提升钝化层40对外延结构20的侧壁覆盖效果。从而改善第一区域201存在的漏电问题，提升发光二极管的可靠性。
可选地，如图2所示，第一区域201的坡角α为20°至40°。
通过将第一区域201的坡角设置为上述角度范围内，能保证第一区域201对应的外延结构20的侧壁更加平缓，让钝化层40更容易沉积在第一区域201，从而提升钝化层40对外延结构20的侧壁的覆盖效果。
示例性地，第一区域201的坡角α为30°。
可选地，如图2所示，第一半导体层21的至少部分侧壁位于第二区域202，第二半导体层23的至少部分侧壁位于第二区域202。
上述实现方式中，第一区域201包括多量子阱层22的侧壁，以及部分第一半导体层21的侧壁和第二半导体层23的侧壁。这样就使得多量子阱层22的侧壁、部分第一半导体层21的侧壁和部分第二半导体层23的侧壁更加平缓，钝化层40也更容易沉积在多量子阱层22的侧壁、部分第一半导体层21的侧壁和部分第二半导体层23的侧壁上。即钝化层40能完全包覆多量子阱层22的侧壁，从而保证钝化层40在多量子阱层22的侧壁处的覆盖效果，防止多量子阱层22所在位置出现漏电的问题，提升发光二极管的可靠性。
可选地，如图2所示，第一区域201的坡面长度H与多量子阱层22的侧壁的坡面长度L的比值为4:1至5:1。
其中，坡面长度是指坡面靠近承载面的一端到坡面远离承载面的一端的直线距离。
通过将第一区域201的坡面长度与多量子阱层22的侧壁的坡面长度的差值设置较大，让钝化层40除了能容易沉积在多量子阱层22的侧壁外，还容易沉积在第一半导体层21的侧壁和第二半导体层23的侧壁上，从而全面提升钝化层40在外延结构20的侧壁上覆盖效果，提升发光二极管的可靠性。
可选地，第一区域201的坡面长度H为800nm至1500nm。例如，第一区域201的坡面长度H为1000nm。
示例性地，第一区域201的坡面长度H与多量子阱层22的侧壁的坡面长度L的比值为5:1，且第一区域201的坡面长度H为1000nm。此时，多量子阱层22的侧壁的坡面长度L可以是200nm。
图3是本公开实施例提供的一种外延结构20的局部示意图。图3中示意的是外延结构20的侧壁上沉积有钝化层的示意图，如图1、3所示，第二半导体层23的表面具有露出第一半导体层21的凹槽24，发光二极管还包括钝化层40，钝化层40位于第一半导体层21远离衬底10的表面、外延结构20的侧壁、凹槽24的侧壁和第二半导体层23的表面。
如图3所示，位于第一区域201的钝化层40的厚度不小于位于第二区域202的钝化层40的厚度。
相较于相关技术，在外延结构20的侧壁上设置更为平缓的第一区域201后，沉积在第一区域201的钝化层40的厚度要厚于沉积在第二区域202的钝化层40的厚度，能保证钝化层40在多量子阱层22的侧壁处的覆盖效果，防止多量子阱层22所在位置出现漏电的问题，提升发光二极管的可靠性。
可选地，位于第一区域201上的钝化层40的厚度和位于第二区域202上的钝化层40的厚度的比值为3:2至7:4。
示例性地，若在外延结构20上形成的钝化层40的设计厚度为2000nm，由于外延结构20的侧壁不容易附着钝化层40，因此在外延结构20的侧壁上形成的钝化层40厚度会更薄，即外延结构20的侧壁上的钝化层40的厚度会小于2000nm。
本公开实施例通过在外延结构20的侧壁设置更为平缓的第一区域201，能让形成在第一区域201的钝化层40的厚度要高于形成在第二区域202的钝化层40的厚度。
作为一种示例，当钝化层40设计厚度为2000nm时，位于第一区域201上的钝化层40的厚度和位于第二区域202上的钝化层40的厚度的比值可以是3:2，此时，第一区域201上的钝化层40的厚度可以是1200nm，第二区域202上的钝化层40的厚度可以是800nm。即形成更平缓的第一区域201，让钝化层40能更容易沉积在外延结构20的侧壁上，以提升钝化层40在外延结构20的侧壁上覆盖效果，提升发光二极管的可靠性。
可选地，如图1所示，衬底10和外延结构20之间设置有键合层70。
其中，键合层70包括氧化硅层。采用氧化硅作为键合层70能有效粘附衬底10和外延结构20，在制备过程中，让外延结构20能更为可靠地固定在衬底10上。
示例性地，键合层70的厚度为3000埃至5000埃。作为一种示例，键合层70的厚度为3500埃。
可选地，衬底10为蓝宝石衬底。蓝宝石衬底透光率比较高，即衬底10为透明衬底。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
可选地，如图1所示，发光二极管还包括第一电极51和第二电极52，第一电极51位于凹槽24内且与第一半导体层21连接，第二电极52位于第二半导体层23的表面。
作为一种示例，第一半导体层21为p型层，第一电极51为p型电极。第二半导体层23为n型层，第二电极52为n型电极。
可选地，第一半导体层21包括掺铟的p型AlInP层。p型AlInP层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的AlGaInP量子阱层和AlGaInP量子垒层，AlGaInP量子阱层和AlGaInP量子垒层中Al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的AlGaInP量子阱层和AlGaInP量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的AlGaInP量子阱层和AlGaInP量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为n型AlGaInP层。n型AlGaInP层的厚度可为0.5μm至3μm。
可选地，如图1所示，钝化层40位于外延结构20的侧壁、第二半导体层23的表面、第一半导体层21的表面、第一电极51和第二电极52的表面。
其中，钝化层40可以是厚度为3.5μm至4.5μm的SiO2层。
可选地，如图1所示，在钝化层40上还分别设有两个通孔，一个通孔露出第一电极51，另一个通孔露出第二电极52。且在钝化层40远离外延结构20的表面设有第一焊点块61和第二焊点块62，第一焊点块61通过一个通孔与第一电极51连接，第二焊点块62通过另一个通孔与第二电极52连接。
可选地，第一焊点块61和第二焊点块62均为矩形块，增大面积，便于导电。且在钝化层40的表面上，第一焊点块61和第二焊点块62间隔分布。
可选地，在钝化层40的表面还设有保护层，且保护层从钝化层40的表面延伸至衬底10，且保护层具有露出第一焊点块61和第二焊点块62的通孔，以便于通电连接。
示例性地，本公开实施例中，保护层可以是氧化硅层，氧化硅层的厚度为2000埃。
图4是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图1所示的发光二极管。如图4所示，该制备方法包括：
S11：提供一衬底10。
S12：在衬底10的表面形成外延结构20。
其中，外延结构20包括依次层叠在衬底10的承载面上的第一半导体层21、多量子阱层22和第二半导体层23。
S13：刻蚀外延结构20，让外延结构20的侧壁包括第一区域和第二区域。
其中，多量子阱层22的侧壁位于第一区域201，第一半导体层21和第二半导体层23中的至少一个的至少部分侧壁位于第二区域202，第一区域201的坡角α小于第二区域202的坡角β。
该种制备方法制备的发光二极管中，外延结构20的侧壁上的第一区域201是与多量子阱层22对应的区域，外延结构20的侧壁上的第二区域202是与第一半导体层21和第二半导体层23对应的区域，由于第一区域201的坡角小于第二区域202的坡角，因此，外延结构20的侧壁上对应多量子阱层22的第一区域201相比于外延结构20的侧壁上对应第二区域202更平缓。这样在外延结构20的侧壁上形成钝化层40时，钝化层40更容易附着在更为平缓的第一区域201，即让钝化层40更容易覆盖在第一区域201，提升钝化层40对外延结构20的侧壁覆盖效果。从而改善第一区域201存在的漏电问题，提升发光二极管的可靠性。
步骤S11至S12可以包括以下步骤：
第一步，提供一GaAs片。
第二步，在GaAs片上生长外延结构20，外延结构20包括依次层叠的第二半导体层23、多量子阱层22和第一半导体层21。
示例性地，第一半导体层21为掺铟的p型AlInP层。p型AlInP层的厚度可为0.5μm至3μm。
示例性地，第二半导体层23可以是n型AlGaInP层。n型AlGaInP层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的AlGaInP量子阱层和AlGaInP量子垒层，AlGaInP量子阱层和AlGaInP量子垒层中Al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的AlGaInP量子阱层和AlGaInP量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的AlGaInP量子阱层和AlGaInP量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
第二步中，在生长第二半导体层23前还可以先生长腐蚀截止层，且在生长多量子阱层22之前可以生长AlInP载流子限制层。
在生长第一半导体层21之后还可以生长GaP窗口层，其中，GaP窗口层的厚度为10000埃至20000埃。
示例性地，GaP窗口层的厚度为11000埃。
第三步，在第一半导体层21的表面键合衬底10并去除GaAs片。
其中，衬底10可以是蓝宝石衬底。
第三步可以包括：在第一半导体层21的表面形成键合层70，将衬底10键合在键合层70上。
其中，键合层70包括氧化硅层。示例性地，键合层70的厚度为3000埃至5000埃。
具体可以包括：在第一半导体层21的表面涂布氧化硅液体，将蓝宝石衬底置于第一半导体层21的表面。并对外延片加热，加热固化氧化硅液体以在第一半导体层21和蓝宝石衬底之间形成键合层70。
可选地，外延片的加热温度为250℃至350℃。示例性地，加热温度可以是300℃。
步骤S13可以包括：采用干法刻蚀的方式对第二半导体层23刻蚀，露出第一半导体层21的凹槽，以及形成外延结构的隔离槽。
在刻蚀过程中，先在第二半导体层23的表面形成光刻胶层，光刻胶层的表面具有刻蚀孔；然后，通过刻蚀孔对外延结构20刻蚀，形成侧壁为斜面的初始槽；接着，对光刻胶层进行热烘烤，使光刻胶层的侧壁倾斜，再继续通过刻蚀孔刻蚀外延结构20，以在初始槽的侧壁上形成更为平缓的斜面，形成凹槽24。
这样就能让在外延结构20的侧壁形成第一区域201和第二区域202，第一区域201为外延结构20的侧壁与多量子阱层22对应的区域，第二区域202为外延结构20的侧壁与第一半导体层21和第二半导体层23对应的区域，第一区域201的坡角小于第二区域202的坡角。
可选地，第一区域201的坡角为20°至40°。
示例性地，第一区域201的坡角为30°。
可选地，如图2所示，第一区域201位于多量子阱层22的侧壁，且至少部分位于第一半导体层21的侧壁和第二半导体层23的侧壁上。
可选地，第一区域201的坡面长度与多量子阱层22的侧壁的坡面长度的比值为4:1至5:1。
其中，坡面长度是指坡面靠近承载面的一端到坡面远离承载面的一端的直线距离。
可选地，第一区域201的坡面长度为800nm至1500nm。例如，第一区域201的坡面长度为1000nm。
示例性地，第一区域201的坡面长度与多量子阱层22的侧壁的坡面长度的比值为10:1，且第一区域201的坡面长度为1000nm。此时，多量子阱层22的侧壁的坡面长度可以是100nm。
在步骤S13之后还可以包括以下步骤：
第一步，制备第一电极51和第二电极52。
具体可以包括：在凹槽24内上制作第一电极51，在第二半导体层23上制作第二电极52。
其中，形成第一电极51和第二电极52可以包括：采用负胶剥离的方式分别加工第一电极51和第二电极52。
其中，第一电极51以金铍为主体成分，第二电极52以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。
第二步，在凹槽24、第一电极51、第二电机和第二半导体层23的表面形成钝化层40，并在钝化层40上刻蚀形成分别露出第一电极51和第二电极52的通孔。
形成钝化层40的过程可以包括：控制外延托盘旋转，外延托盘用于放置衬底；控制射频装置的射频方向与竖直方向形成第一角度；在第一半导体层21的表面、外延结构20的侧壁和第二半导体层23的表面沉积形成钝化层40。
其中，第一角度为25°至35°。
相较于相关技术中，沉积钝化层40时，射频装置是直接从外延托盘的上方垂直输入，这样覆盖外延结构20的侧壁时就会使外延结构20的侧壁上的钝化层比水平表面上钝化层的厚度更小。本公开实施例中，采用了上下射频的方式输入射频，即在外延托盘的上方和下方均设置有射频设备，这样改变了射频的角度，让射频方向倾斜，从而使倾斜侧壁的钝化层40的厚度得到提升。
并且，在沉积过程中，外延托盘是保持转动的，也能进一步提升钝化层40在多量子阱层22的侧壁上的厚度。
第三步，在钝化层40的表面制作第一焊点块61和第二焊点块62，第一焊点块61通过一个通孔与第一电极51连接，第二焊点块62通过另一个通孔与第二电极52连接。
在钝化层40的表面采用光刻的方式形成第一焊点块61，使得第一焊点块61通过一个通孔与第一电极51连接；然后，在钝化层40的表面采用光刻的方式形成第二焊点块62，使得第二焊点块62通过另一个通孔与第二电极52连接。
本公开实施例中，第一焊点块61和第二焊点块62均可以包括依次层叠的Ti层、第一Ni层、Au层、第二Ni层和Sn合金层。
本公开实施例中，制作完第一焊点块61和第二焊点块62后，制备方法还可以包括：在钝化层40的表面制作保护层，且保护层从钝化层40的表面延伸至衬底10。
示例性地，本公开实施例中，保护层可以是氧化硅层，氧化硅层的厚度为2000埃。
需要说明的是，在钝化层40的表面生长保护层后，可以采用光刻技术在保护层表面刻蚀出露出焊点块的通孔，以便于通电连接。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管，其特征在于，所述发光二极管包括衬底(10)和外延结构(20)，所述外延结构(20)包括依次层叠在所述衬底(10)的承载面上的第一半导体层(21)、多量子阱层(22)和第二半导体层(23)；
所述外延结构(20)的侧壁包括第一区域(201)和第二区域(202)，所述多量子阱层(22)的侧壁位于所述第一区域(201)，所述第一半导体层(21)和所述第二半导体层(23)中的至少一个的至少部分侧壁位于所述第二区域(202)，所述第一区域(201)的坡角小于所述第二区域(202)的坡角。
2.根据权利要求1所述的发光二极管，其特征在于，所述第一区域(201)的坡角为20°至40°。
3.根据权利要求1所述的发光二极管，其特征在于，所述第一半导体层(21)的至少部分侧壁位于所述第二区域(202)，所述第二半导体层(23)的至少部分侧壁位于所述第二区域(202)。
4.根据权利要求3所述的发光二极管，其特征在于，所述第一区域(201)的坡面长度与所述多量子阱层(22)的侧壁的坡面长度的比值为4:1至5:1。
5.根据权利要求4所述的发光二极管，其特征在于，所述第一区域(201)的坡面长度为800nm至1500nm。
6.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述第二半导体层的表面具有露出所述第一半导体层的凹槽(24)；
所述发光二极管还包括钝化层(40)，所述钝化层(40)位于所述第一半导体层(21)的侧壁、所述多量子阱层(22)的侧壁、所述第二半导体层(23)的侧壁、所述凹槽(24)的侧壁、所述凹槽(24)的底面和所述第二半导体层(23)的表面；
位于所述第一区域(201)的钝化层(40)的厚度不小于位于所述第二区域(202)的钝化层(40)的厚度。
7.根据权利要求6所述的发光二极管，其特征在于，位于所述第一区域(201)的钝化层(40)的厚度和位于所述第二区域(202)的钝化层(40)的厚度的比值为3:2至7:4。
8.一种发光二极管的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底的表面形成外延结构，所述外延结构包括依次层叠在所述衬底的承载面上的第一半导体层、多量子阱层和第二半导体层；
刻蚀所述外延结构，让所述外延结构的侧壁包括第一区域和第二区域，所述多量子阱层的侧壁位于所述第一区域，所述第一半导体层和所述第二半导体层中的至少一个的至少部分侧壁位于所述第二区域，所述第一区域的坡角小于所述第二区域的坡角。
9.根据权利要求8所述的制备方法，其特征在于，所述刻蚀所述外延结构之后，还包括：
控制外延托盘旋转，所述外延托盘用于放置所述衬底；
控制射频装置的射频方向与竖直方向形成第一角度；
在所述第一半导体层的表面、所述外延结构的侧壁和所述第二半导体层的表面沉积形成钝化层。
10.根据权利要求9所述的制备方法，其特征在于，所述第一角度为25°至35°。
CN202310454181.4A 2023-04-24 2023-04-24 改善可靠性的发光二极管及其制备方法 Pending CN116565081A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310454181.4A CN116565081A (zh) 2023-04-24 2023-04-24 改善可靠性的发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310454181.4A CN116565081A (zh) 2023-04-24 2023-04-24 改善可靠性的发光二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN116565081A true CN116565081A (zh) 2023-08-08

Family

ID=87490891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310454181.4A Pending CN116565081A (zh) 2023-04-24 2023-04-24 改善可靠性的发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN116565081A (zh)

Similar Documents

Publication Publication Date Title
KR101737281B1 (ko) 안정화 포스트를 갖는 마이크로 소자
KR101630138B1 (ko) 마이크로 소자들을 안정화하기 위한 구조체
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US20200035886A1 (en) High performance light emitting diode with vias
US8309377B2 (en) Fabrication of reflective layer on semiconductor light emitting devices
US9224921B2 (en) Method for forming a buried metal layer structure
TW201143140A (en) Semiconductor light emitting device and method for manufacturing same
CN103650171A (zh) 将半导体装置结合到支持衬底的方法
TW201944627A (zh) 用於直視型顯示器之子像素發光二極體及其製造方法
CN102203968A (zh) Iii族氮化物半导体发光器件
KR20150023452A (ko) Led들 또는 태양 전지들의 구조들을 제조하는 방법
TW201027795A (en) Semiconductor light emitting device including a window layer and a light-directing structure
CN107046004A (zh) 电子元件的转移方法及电子模块
CN111430522A (zh) Led芯片、led显示屏模组及制作方法
TWI559575B (zh) 具有埋孔之高效能發光二極體
CN111164766B (zh) 一种制作半导体发光元件的方法
TW201336106A (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
JP2013034010A (ja) 縦型発光素子
CN111863983B (zh) 生产带金属光学分离栅的光电发射和/或接收装置的方法
CN101471413B (zh) 发光元件及其制造方法
CN115863326A (zh) 微型发光二极管显示器件及制备方法
US7635869B2 (en) Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip
KR100786802B1 (ko) 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
CN116565081A (zh) 改善可靠性的发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination