TWI559575B - 具有埋孔之高效能發光二極體 - Google Patents
具有埋孔之高效能發光二極體 Download PDFInfo
- Publication number
- TWI559575B TWI559575B TW102146483A TW102146483A TWI559575B TW I559575 B TWI559575 B TW I559575B TW 102146483 A TW102146483 A TW 102146483A TW 102146483 A TW102146483 A TW 102146483A TW I559575 B TWI559575 B TW I559575B
- Authority
- TW
- Taiwan
- Prior art keywords
- emitting diode
- light
- article
- manufacture
- type semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
本案為一種積體電路相關之設計與製造。比較特別的是,本案尤其注重在與具有埋孔之高效能發光二極體相關的系統與生產製造的研究。
發光二極體(LED)在當今發光相關應用領域裡已經得到相當高的接受度與認同,舉例來說,建築架構發光設計(architectural lighting),居家照明設計(residential illumination),工業照明設計(industrial lighting),戶外光源設計,劇場照明設計等等。
傳統的發光二極體基本上在相同的方向裡具有電氣接觸面,其中該方向例如像是從基板離開這般。某些型式的發光二極體也可能係在兩個不同的階層具有電氣接觸,例如像是“階梯式“(stair step)的排列配置。然而,其中該電氣接觸基本上依然是朝著相同的方向。
不幸的是,如前述這樣與基板的接觸和結合經常擋住發光二極體所發出的部份光線。另外,前述這樣的接觸結構在逸散由發光二極體所產生之熱度時將展現出比較差的散熱傳導途徑。還有,傳統的接觸結構一般都會產生一分布在發光二極體裡之不平衡的電場,這將會導致功率效能
和光線輸出上的嚴重損失。
因此,本案之具有埋孔之高效能發光二極體的系統與製造物品才是我們真正所需要的。其實更精準地說,我們所需要的是能夠啟動晶圓階層之封裝的具有埋孔之高效能發光二極體的系統與製造物品,它能夠有效地改善散熱傳導與電場分布的問題,並且能在反面也能夠啟動電氣接觸。另外,我們對於具有埋孔之高效能發光二極體的系統與製造物品還有更深一層的需求,就是須和現行的積體電路設計,製造,與測試的系統和方法相容且相互配合。本案之具體實施範例將能夠提供並實現前述的這些優點。
本案之第一項具體實施範例裡,它主要在介紹一種生產包含像發光二極體這類產品的製造物品。其中該發光二極體包含複數填充的埋孔,而這些埋孔會被規劃來在發光二極體的某一側之混雜區域會連接到發光二極體另一側上的複數接觸點。其中所填充的埋孔可能會包含低於發光二極體10%之表面區域。
本案之另一具體實施範例裡,發光二極體裝置包含一N型半導體區域,一沉積於前述之N型半導體區域上的多重量子井(multiple quantum well,MQW)區域,以及一沉積於前述之多重量子井區域上的P型半導體區域。其中該發光二極體裝置更包含複數填充的埋孔,而這些埋孔將會穿透前述的P型半導體區域和前述的多重量子井區域,並進而連接前述的N型半導體區域。其中該發光二極體裝置其兩端將會在同一側,也就是該發光二極體裝置之P型半導體區域上。
本案之另一具體實施範例裡,裝置更包含一發光二極體。其中該發光二極體包含一N型半導體區域,一沉積於前述之N型半導體區域上的多重量子井(MQW)區域,以及一沉積於前述之多重量子井區域上的P型半導體區域。其中該發光二極體裝置更包含複數填充的埋孔,而這些埋孔將會穿透前述的P型半導體區域和前述的多重量子井區域,並進而連接前述的N型半導體區域以及承載基板。其中該發光二極體裝置更包含由前述承載基板所支撐的一導體圖樣,以及用來電氣連接耦合前述的複數填充埋孔與前述的導體圖樣之金屬。其中該承載基板也可能規劃用來與發光二極體所散發出來的熱能相耦合。
100,101,500,540,640‧‧‧發光二極體
110,310,292‧‧‧基板
112,116,312,316,316a,336‧‧‧絕緣層
115,315b,318‧‧‧圖樣化金屬層
120‧‧‧低介電金屬
130‧‧‧高介電金屬
155,510,530‧‧‧接觸點
140,240,338,520‧‧‧埋孔
170,470‧‧‧可選擇層
150‧‧‧絕緣結構
190‧‧‧堆疊
160‧‧‧頂端表面
145‧‧‧金屬格網
180,480‧‧‧封裝膠層
170‧‧‧接觸層
201,301,302,303,304‧‧‧組裝
200,300,330,400‧‧‧處理程序
294‧‧‧N:型層
298‧‧‧P:型層
296‧‧‧多重量子井
255‧‧‧金屬接觸點
250‧‧‧絕緣體沉積
230,320‧‧‧電極
315‧‧‧金屬層
340,350‧‧‧結構
540‧‧‧堆疊
170‧‧‧透明層
600‧‧‧發光裝置
610‧‧‧基座
620‧‧‧主體部份
630‧‧‧光學裝置
本案得以藉由下列圖示及詳細說明,俾得一更深入之了解:本案所附的圖示都針對本案之若干具體實施範例作詳細深入的說明。另外,圖示中的元件配置都只是本案之部份具體實施範例的示意圖而已,並未涵括所有可能的狀況與實際應用。
圖1A為本案之具體實施範例裡所介紹的具有埋孔之高效能發光二極體。
圖1B為本案之另一具體實施範例裡所介紹的具有埋孔之高效能發光二極體101。
圖1C為本案之另一具體實施範例裡所介紹的具有埋孔之高效能發光二極體102。
圖2A,2B,2C,2D,2E,2F,2G為本案之具體實施範例裡所介
紹的用來形成一發光二極體之局部小組裝的一些範例處理程序。
圖3A,3B,3C,3D,3E為本案之具體實施範例裡所介紹的用來形成一承載晶圓之局部小組裝的一些範例處理程序。
圖3F,3G,3H為本案之具體實施範例裡所介紹的用來形成一承載晶圓之局部小組裝的一些其他範例處理程序。
圖3I為本案之另一具體實施範例裡所介紹的用來形成一承載晶圓之局部小組裝的其他範例處理程序。
圖3J為本案之另一具體實施範例裡所介紹的用來形成一承載晶圓之局部小組裝的其他範例處理程序.
圖4A,4B,4C,4D為本案之具體實施範例裡所介紹的將發光二極體之局部小組裝整合到承載晶圓之局部小組裝的一些範例處理程序。
圖5為本案之另一具體實施範例裡所介紹的具有埋孔之高效能發光二極體的剖面圖。
圖6為本案之另一具體實施範例裡所介紹的具有埋孔之高效能發光二極體的應用。
本案之各種具體實施範例,主要在說明具有埋孔之高效能發光二極體,其細節與應用實例如本案之附圖所示。本案所附的圖示都針對本案之若干具體實施範例作詳細深入的說明。另外,圖示中的元件配置都只是本案之部份具體實施範例的示意圖而已,並未涵括所有可能的狀況,替代方案,修改方案,與實際應用等等,這些當然也都必須涵蓋在本案之主張
的申請範圍之內。還有,在本案之以下詳細說明裡,本案詳列了各種特定的範例細節以提出明確的主張。然而,特別說明的一點是,本案所提出的某些一般常見的技述並未再作特別的詳細敘述。至於其他的範例,業界所熟知的方法,程序,元件,以及線路等等,都不再於本案作特別的說明與圖示。
標記符號與專業術語
在本案之各種具體實施範例裡,如以下的詳細說明(例如像程序或結構200,300,330,340,350,400)主要代表著如程序,步驟,邏輯區塊,處理等等的詞彙,以及其他在資料位元上所標示的圖形則用來表示電腦的記憶體。這些敘述與標示都能有效且明確地在本案以下的章節中說明本案之技術與資料處理流程。在本案裡,一程序,電腦執行步驟,邏輯區塊,處理等等,都會用它本身的名字再結合步驟或指令的順序號碼來作呈現。其中該步驟須要標示出實體數量的實體運作控制。通常來說,但並非必要,這些數量會以電子或電磁訊號的形式呈現而儲存,傳遞,整合,比較,以及其他運作等在電腦系統中。如本案所使用的這些訊號以及位元,值,元件,符號,字元,詞彙,數字,或其他等等形式,都已經被有效地證明其方便性且廣汎普遍地被應用在其他文件中。
有一點一定要切記,無論如何,上述這些與類似的詞彙都係與適當且相對應之實際數量作結合而且有方便清楚的標示來說明這個數量的值。除非有特別的說明,不然的話本案之以下說明與具體實施範例等都會使用這些一般常用的業界術語,類似像“沉積(depositing)”或“處理(processing)”或“濺鍍(sputtering)”或“電鍍(coating)”或“擺件
(placing)”或“切片(slicing)”或“成形(forming)”或“插件,打件(mounting)”或“塗佈(applying)”或“粗糙化(roughening)”或“填充(filling)”或“存取(accessing)”或“產生(performing)”或“產生(generating)”或“調整(adjusting)”或“建立(creating)”或“執行(executing)”或“繼續,連續(continuing)”或“指向(indexing)”或“運算(computing)”或“轉換(translating)”或“計算(calculating)”或“決定(determining)”或“量測(measuring)”或“收集,集合(gathering)”或“執行,運作(running)”或其他等等,都會參照電腦系統或類似電子運算裝置的指令動作與處理程序來進行並且將資料轉換成以電腦系統裡暫存器與記憶體內實際(電子)的數量,更進而將至些實際的數量存放或呈現在類似像資訊儲存,傳遞,或顯示裝置上。
本案之具體實施範例裡,其中該“埋孔”將會被用來解釋或參考到某個洞或某個被填滿的洞,它一般都會被用來作為多層結構裡不同層之間電路元件的電氣耦合。本案之具體實施範例裡,埋孔也可能會稍作變形而成為“壕溝”(trench)結構,例如一洞或一填滿的洞其長度比寬度還長。一般來說,埋孔其實也可以視為垂直穿越不同區段的圓。然而,無論是埋孔與/或被填滿的埋孔都可能會有各種適合的形狀。
具有埋孔之高效能發光二極體
如圖1A所示為本案之具體實施範例中,具有埋孔之高效能發光二極體100(LED)。其中該發光二極體100包含基板110。其中該基板110可能會包含任何可能的材料,包含矽,玻璃,金屬或合金,陶瓷,或其他等等。在本案後面章節所敘述,基板110可能無法使用半導體材料的結
構,而且其材料可能會依例如機構強度,散熱特性,電子特性等等的原因來做選擇。
如本案之具體實施範例,其中在基板110沉積層絕緣層112和116。其中該絕緣層112和116可能會包含例如像二氧化矽(SiO2),氮化矽(Si3N4),苯並環丁烯(benzo-cyclo-butene,BCB),旋塗式玻璃(spin-on glass),以及其他等材料。其中在絕緣層112和116之間的是一層圖樣化金屬層115。其中圖樣化金屬層115會為了發光二極體的需要而驅動電子訊號的路由,詳細說明如本案後續的章節所述。其中圖樣化金屬層115也可能會包含例如像是鋁(Al),銅(Cu),鑷(Ni),金(Au)等金屬材料。
如本案之具體實施範例,其中該發光二極體100還會包含低介電金屬120。其中該低介電金屬120係與圖樣化金屬層(patterned metal)115的傳導部份相連接。其中該低介電金屬120可能會包含銅(Cu),鎳(Ni),金(Au),錫(Sn)等金屬材料。對於前述的這些金屬材料的選擇條件主要是必須能有效地與高介電金屬130相結合。其中該高介電金屬130係與低介電金屬120相結合。其中該高介電金屬130可能會包含銅(Cu),鎳(Ni),金(Au),錫(Sn)等金屬材料。對於前述的這些金屬材料的選擇條件主要是必須能有效地與低介電金屬120相結合。其中該高介電金屬130係與接觸點155和/或埋孔140作電氣連接。
如本案之具體實施範例,其中被填滿的埋孔140會提供一條延續自圖樣化金屬層115的電氣路徑,並且穿越本案之一些具體實施範例裡的低介電金屬120和高介電金屬130,然後直達發光二極體本身之
N型半導體材料,例如N型氮化鎵(n-GaN)。如本案之某些具體實施範例,其中被填滿的埋孔140可能會形成一個別長柱的陣列。如本案之某些具體實施範例,其中被填滿的埋孔140也可能形成一條很長的壕溝(其方向係與多重量子井的計劃相互平行)。如本案之某些具體實施範例,其中被填滿的埋孔140也可能會形成包覆圍繞整個裝置之薄邊牆的封閉迴路。另外,如本案後續所提出之某些具體實施範例,其中被填滿的埋孔140也可能會直接接觸透明傳導材料的可選擇層170。如本案後續所提出之某些具體實施範例,其中被填滿的埋孔140可能會包含例如鉻/金(Cr/Au),鈦/金,鈦/鋁/鎳/金(Ti/Al/Ni/Au)等的金屬堆疊。
本案後續所提出之具體實施範例,其中被填滿的埋孔140也可能會形成所謂的“壕溝“結構,例如圖1A中某個被填滿的洞,且其長度即為與平面相垂直之長度,此時被填滿的埋孔140其長度也遠大於其寬度。一般來說,埋孔其實也可以視為垂直穿越不同區段的圓。然而,無論是埋孔與/或被填滿的埋孔都可能會有各種適合的形狀。
本案後續所提出之某些具體實施範例,其中該接觸點155提供電氣連接給高介電金屬130與發光二極體本身的P型半導體材料,例如P型氮化鎵(p-GaN)。其中該接觸點155可能會包含類似像鉻/金(Cr/Au),鎳/金(Ni/Au),鎳/鈀/金(Ni/Pd/Au)等的金屬堆疊。
本案後續所提出之具體實施範例,其中該發光二極體100更包含絕緣結構150。其中該絕緣結構150會將P型半導體材料與被填滿之埋孔140以及某些高介電金屬130絕緣開來。
本案後續所提出之具體實施範例,其中該發光二極體100
包含能夠發光之活性材料的堆疊190。舉例來說,堆疊190可能會包含P型半導體材料例如P型氮化鎵(p-GaN),多重量子井(MQW),以及N型半導體材料如N型氮化鎵(n-GaN)。本案後續所提出之具體實施範例,其中活性材料堆疊190的頂端表面160,例如N型氮化鎵(n-GaN),可能會是粗糙的平面以便能提升發光效能。
本案後續所提出之具體實施範例,其中該發光二極體100包含透明傳導材料的可選擇層170,係藉由金屬格網145所支撐(如圖1C中所示),而其中該透明傳導材料類似像氧化銦錫(ITO)。其中該可選擇層170可以強化電流的傳遞。本案後續所提出之具體實施範例,其中該發光二極體100另外還可能會選擇性地包含形成鏡頭或封裝膠層180。其中該鏡頭或封裝膠層180可以是透明的,並且被設計用來強化發光二極體100的發光與/或光線方向等的光學效能。其中該鏡頭或封裝膠層180也可能會包含螢光層(phosphor layer),當它接收到由發光二極體所發射出的光能時就會反應地產生出光來。
如圖1B所示為本案之具體實施範例中具有埋孔的高效能發光二極體(LED)101。如圖1B中的具體實施範例,被填滿的埋孔140會延伸到透明傳導材料的接觸層170。
如圖1C所示為本案之具體實施範例中具有埋孔的高效能發光二極體(LED)102。如圖1C中的具體實施範例,透明傳導材料的接觸層170會由金屬格網145所支撐。其中該金屬格網145可以包含任何適當的材料,包含前面所述之用來填充埋孔140的各種範例材料。另外,銀質也很適合用來作為金屬格網145的材料,因為銀質具有極佳的傳導性且
在厚度極薄的情況下會呈現半透明的狀態,此時的厚度大約會小於20nm。
如圖2A到2G所示為本案之具體實施範例中用來形成發光二極體之局部小組裝201的範例處理程序200。其中承載晶圓之局部小組裝的形成處理程序,以及將發光二極體之局部小組裝201整合到承載晶圓之局部小組裝上的處理程序,都會在後續的章節理作更進一步的說明介紹。
如圖2A所示為本案之具體實施範例中,在藍寶石(α-Al2O3)基板292上所形成之氮化鎵(GaN)多重量子井(MQW)發光二極體。其中發光二極體的形成可以藉由任何適當的處理程序與材料來完成。舉例來說,N型層294它包含類似像N型氮化鎵(n-GaN)的材料並且形成於基板292之上。其中該基板292可能會包含與氮化鎵作晶格匹配的結晶材料,例如藍寶石(α-Al2O3)或碳化矽(SiC)。其中該五段式多重量子井296會形成於N型層294之上,並且包含例如像厚度為2.5nm的鎵85%,以及間雜著厚度為11nm之氮化鎵層的氮化銦層15%。其中該P型層298會形成於多重量子井296的頂端並且會包含淚似像P型氮化鎵(p-GaN)的材料。基本上二極體結構會連續地在所有的基板上形成,但這並不是必要的條件。本案之具體實施範例中發光二極體也可能會包含其他各種適合的不同材料。
如圖2B所示為本案之具體實施範例中,定義一區域以便能在基板292上作發光裝置的連續處理。其中該定義可以藉由任何適當的處理程序與材料來完成。舉例來說,半導體堆疊的某些部份會透過感應耦合電漿反應性離子蝕刻(inductively coupled plasma reactive ion etching,RIE),
或其他適合的處理而被蝕刻清除,以定義出一塊面積來作為發光二極體材料的形成區域。本案之具體實施範例,其中發光二極體堆疊的厚度大約可以達到5.125μm。其中該蝕刻深度應該要大於堆疊的厚度,例如像是6μm,以確保半導體材料能夠確實完全地清除且暴露出基板的區域。當然,任何的光阻抗蝕劑(photoresist)也必須被清除乾淨。
如圖2C所示為本案之具體實施範例中開啟的埋孔240,此埋孔240會穿透P型層298與多重量子井層296,並直通N型層294。其中該開啟可以藉由任何適當的處理程序與材料來完成。舉例來說,埋孔240會透過感應耦合電漿反應性離子蝕刻(RIE),或其他適當的處理程序來形成。其中用來開啟埋孔的蝕刻應該會比前面所述的蝕刻要稍微淺一些。舉例來說,埋孔240的蝕刻應該會在N型層294終止,並且不應該清除所有的N型層294。本案之具體實施範例清楚地說明了埋孔240的形成方式。其中該埋孔會落在大約10μm到200μm的圓心中,且具有大約10μm到200μm的直徑。本案之具體實施範例,埋孔240非常適合用在非環形迴路的剖面中。
如圖2D所示為本案之具體實施範例中發光二極體平台(Mesa)上的金屬接觸點255到P型層298與N型層294的結構圖。其中該結構可以藉由任何適當的處理程序與材料來完成。舉例來說,光阻抗蝕劑的負光阻光罩(negative tone mask),其厚度舉例來說可以為小於10μm,可以用來形成100mm的鉻(Cr)和300nm的金(Au)藉由類似像濺鍍(sputtering)或電子槍(e-beam)沉積法等所構成的堆疊。當然,任何的光阻抗蝕劑(photoresist)也必須被清除乾淨。然後沉積就可以在純氧(O2)的
大氣環境下以大約500ºC的溫度回火數分鐘之後接著進行。
如圖2E所示為本案之具體實施範例中在所有暴露表面上進行絕緣體沉積250的作業。當然,其中也會涵蓋接觸點255。其中該沉積可以藉由任何適當的處理程序與材料來完成。舉例來說,我們可以藉由電漿輔助化學沉積法(Plasma-enhanced chemical vapor deposition,PECVD)或低壓化學氣相沉積法(low pressure chemical vapor deposition,LPCVD)來沉積二氧化矽(SiO2)。
如圖2F所示為本案之具體實施範例中開啟或不覆蓋接觸點255的作業。其中清除某些材料來作開啟的作業可以藉由任何適當的處理程序與材料來完成。舉例來說,光罩印刷蝕刻法(photolithographic),濕式與/或乾式蝕刻處理程序等,都可以被用來從接觸點255的頂層表面開始蝕刻絕緣體250。
如圖2G所示為本案之具體實施範例中形成高介電金屬接合電極230的結構圖。其中該結構形成可以藉由任何適當的處理程序與材料來完成。舉例來說,其中所沉積的鎳質(Ni)種子層其厚度大約為100nm。其中光罩並不是必要的條件。其次,旋轉塗佈法(spin coating)也可以被用來作為光阻抗蝕劑的負光阻光罩,例如只要有至少10μm的厚度即可。其中該光罩印刷蝕刻法可以被用來定義接合電極。其中該高介電金屬接合電極230,可能會包含電鍍上類似像厚度為2.75μm的銅(Cu),100nm的鎳(Ni),與255nm的金(Au)等等的金屬材料。其中該種子層接著將會藉由浸泡在硝酸(HNO3)溶液中來進行蝕刻。本案之上述具體實施範例,第一局部小組裝201就此形成。
如圖3A到3E所示為本案之具體實施範例中用來形成承載晶圓局部小組裝301的範例處理程序300。其中將發光二極體之局部小組裝201整合到承載晶圓之局部小組裝301上的處理程序,將會在後續的章節理作更進一步的說明介紹。
如圖3A所示為本案之具體實施範例中,金屬層315被沉積在絕緣基板之上。其中該沉積可以藉由任何適當的處理程序與材料來完成。其中該基板可能會包含類似像矽(Si)基板310以及類似像二氧化矽(SiO2)的絕緣層312。在本案之某些具體實施範例裡,其中該二氧化矽可能會造成溫度的升高。因此在本案之某些具體實施範例裡,材料的堆疊可能也會包含陶瓷,玻璃,鎢,鉬,鎳鐵合金(invar),鋁,鎳,鋼,黃銅,以及/或銅等等的材料。其中該基板應該要具有較高的熱傳導係數。舉例來說,基板的熱傳導係數應該要高於10W/mK。如本案之某些具體實施範例,其中該基板310其厚度大約會高於100μm,而絕緣層312的厚度則大約會高於500nm。其中該金屬層315會沉積在絕緣層312的頂端且其厚度大約為1μm。其中該金屬層315應該適合用來蝕刻成某些特定的圖樣,且可能會包含類似像鋁(Al),銅(Cu),鎳(Ni),金(Au)等各種的材料。
如圖3B所示為本案之具體實施範例中,部份的金屬層315被蝕刻以形成一種線路圖樣。其中該蝕刻可以藉由任何適當的處理程序與材料來完成,包含類似像光罩印刷蝕刻法等等。
如圖3C所示為本案之具體實施範例中,絕緣層316被沉積在金屬層315被蝕刻出的圖樣的頂層表面上。其中該沉積可以藉由任何適當的處理程序與材料來完成。舉例來說,絕緣層316可能會包含類似像
二氧化矽(SiO2),氮化矽(Si3N4),苯並環丁烯(BCB),旋塗式玻璃,陶瓷鎢鋼,以及其他材料。如本案之某些具體實施範例,其中該絕緣層316其厚度大約會達到500nm。
如圖3D所示為本案之具體實施範例中,在絕緣層316中開啟埋孔的方法。其中埋孔的開啟可以藉由任何適當的處理程序與材料來完成。舉例來說,在經過光罩印刷蝕刻法處理之後,絕緣材料可以藉由濕式與/或乾式蝕刻法來作選擇性地蝕刻。
如圖3E所示為本案之具體實施範例中,低介電金屬接合電極320的形成結構。其中該形成結構可以藉由任何適當的處理程序與材料來完成。舉例來說,我們可能會沉積鎳質(Ni)的種子層且厚度達到大約100nm。本案之具體實施範例我們可以知道,光罩並不是必要的條件。其次,旋轉塗佈法也可能會被應用在光阻抗蝕劑的負光阻光罩上,且其厚度至少會達到10μm。其中該光罩印刷蝕刻法可以被用來定義接合電極。其中該低介電金屬接合電極320,可能會包含電鍍上類似像厚度為8μm的銅(Cu),255nm的鎳(Ni),20μm的鋅(Sn),與10nm的金(Au)等等的金屬材料。其中該種子層接著將會藉由浸泡在硝酸(HNO3)溶液中來進行蝕刻。本案之上述具體實施範例,第二局部小組裝301就此形成。
如圖3F到3H所示為本案之具體實施範例中用來形成承載晶圓局部小組裝302的另外一種範例處理程序330。其中將發光二極體之局部小組裝201整合到承載晶圓之局部小組裝302上的處理程序,將會在後續的章節理作更進一步的說明介紹。
如圖3F所示為本案之具體實施範例中,利用基板晶圓所
剩餘的厚度而在基板310上進行蝕刻以形成埋孔。其中該蝕刻可以藉由任何適當的處理程序來完成,舉例來說像是深層的反應性離子蝕刻(RIF)。其中該埋孔會出現在縱跨不同的區段中,但卻不會被基板的個別切片層次所切割。如圖3G所示為本案之具體實施範例中,埋孔孔洞的側牆會因為具有絕緣層336而受到鈍化。其中我們可以藉由任何適當的材料與處理程序來完成,舉例來說其中該鈍化材料可以是二氧化矽(SiO2),並且藉由升溫,電漿輔助化學沉積法(PECVD)或低壓化學氣相沉積法(LPCVD)等處理程序來完成沉積。
如圖3H所示為本案之具體實施範例中填充埋孔的方法。其中該金屬種子層,例如像是鈦/銅(Ti/Cu),鉭/銅(Ta/Cu),鎢/銅(W/Cu),與/或鈦鎢/銅(TiW/Cu)等,會被完整地覆蓋沉積,並在光罩印刷蝕刻法蝕刻出圖樣之後暴露出穿透基板的埋孔。之後將會在晶圓上進行電鍍處理,以便能將穿透基板的埋孔338填滿銅(Cu)與鋅(Sn)(直到全部的厚度都填滿了銅質為止)。最後,除了穿透基板的埋孔之外的種子層都會藉由濕式蝕刻法而全部被清除,以形成晶圓局部小組裝302。
本案之具體實施範例,其中該基板310也可以被蝕刻得很深,只留下淺淺的一層基板材料,而且這一層淺淺的基板材料層最終也會在其他的處理程序作業完成後被清除乾淨,例如在種子層的清除結束之後。
如圖3I所示為本案之另一具體實施範例中承載晶圓局部小組裝303的結構340。如圖3I所示,其中該絕緣層312a,金屬層315a,以及絕緣體316a都是源自(圖3E)絕緣層312,金屬層315,以及絕緣體316所變化而來,以便能讓這些具體實施範例裡被填滿的埋孔
320b可以接觸到傳導基板310a。其中該傳導基板310a可能會包含任何適當的材料,舉例來說像是金屬或是合金,鵧也能提供多種的功能,包含像是支撐用的機構基板功能,某個發光二極體組裝的電極,以及很大的一塊散熱片。
如圖3J所示為本案之另一具體實施範例中承載晶圓局部小組裝304的結構350。在傳統的晶圓局部小組裝301(如圖3E)中,晶圓局部小組裝欠缺了沉積在基板310a上的絕緣層312。另外,圖樣化金屬層315b會藉由任何適當的處理程序而直接沉積在基板310a之上。另外還有一層圖樣化金屬層318也會沉積在絕緣層316b之上。其中某些已填滿的金屬埋孔320c會接觸到圖樣化金屬層318,而某些已填滿的金屬埋孔320c則會接觸到圖樣化金屬層315b。
如圖4A到4D所示為本案之具體實施範例中,將發光二極體局部小組裝201整合到承載晶圓局部小組裝301(或302,303,304)的範例處理程序400。
如圖4A所示為本案之具體實施範例中,將局部小組裝201整合到局部小組裝301的處理程序。其中該發光二極體局部小組裝201是反向倒轉的。其中該整合可以藉由任何適當的處理程序與材料來完成。舉例來說,我們可以利用熱壓晶圓接合處理(thermo compression wafer bonding process)來完成。本案之具體實施範例,基板292的背面可以被拋光,如圖4A中所示的頂端表面,以改善提升透明度並有助於這兩個局部小組裝201和301與基板292之背面的整合。
如圖4B所示為本案之具體實施範例中,將局部小組裝
201的基板292清除的處理程序。其中該清儲可以藉由任何適當的處理程序與材料來完成。舉例來說,基板292可以藉由雷射掀離處理程序而被清除,或可能會藉由化學機械拋光處理來拋光,或研磨。
如圖4C所示為本案之具體實施範例中頂層的蝕刻,從圖4C來看,即為發光二極體的表面,亦即N型層294(如圖2A)。其中該蝕刻可以藉由任何適當的處理程序與材料來完成並且加以清除,例如像清除大約1.65μm的材料。另外,根據本案之具體實施範例,發光二極體的頂層表面,如N型層294(圖2A),可能會被粗糙化。其中該粗糙化作業可以提升光線的輸出,並且可以藉由任何適當的處理程序來完成。
如圖4D所示為本案之具體實施範例中透明傳導材料之可選擇層470的沉積處理,其中該透明傳導材料類似像氧化銦錫(ITO)。其中該沉積可以藉由任何適當的處理程序與材料來完成。舉例來說,我們會濺鍍250nm的氧化銦錫(ITO),然後在純氮(N2)的大氣環境下以180ºC來回火大約四個小時。其中在沉積氧化銦錫(ITO)之前一般會需要一蒸鍍罩(shadow mask)470。其中該蒸鍍罩可能係與圖2A中所示之用來定義陣列區域的光罩相同或類似。
如圖4D所示為本案之具體實施範例中用來形成一鏡頭或封裝膠層480之格式結構。其中該封裝膠層480可能會是透明的,也可以設計用來在光學上提升發光二極體的發光強度與/或光線的方向性。其中該封裝膠層480也可能會包含螢光層,當它接收到由發光二極體所發射出的光能時就會反應地產生出光來。
如本案之具體實施範例中的處理程序也可以發生在晶圓
層。舉例來說,基板292(如圖2A)可以包含一片2英吋的藍寶石晶圓。因此,本案之具體實施範例裡具有埋孔之發光二極體可能會有面積大約為3平方英吋的發光二極體表面。其中所說明的結構還有另外一項優點,那就是它可以提供足夠的熱傳導效果以便能將來自此一較大裝置的熱散發出去。
另外,本案之具體實施範例,晶圓可能會被切割,類似像將埋孔與接觸結構中間切開而變成較小區域的發光二極體。
本案之具體實施範例,具有埋孔之高效能發光二極體也可能會和一塊散熱片相耦合,例如在基板310的底部。
如圖5所示為本案之具體實施範例中具有埋孔之高效能發光二極體500的剖面圖。其中該發光二極體500一般而言可以對應到如圖1A中所示的發光二極體100。其中該發光二極體500會包含發光材料的堆疊540。其中該材料堆疊540一般而言可以對應到如圖1A中所示的發光二極體堆疊190,例如圖2A中的層294-298。
如圖5中所示的上視圖,其中發光二極體500在其頂層上包含一透明接觸點510。其中該透明接觸點510一般而言可以對應到圖1A中所示的透明層170。其中該發光二極體500包含相當數量之被填滿的埋孔520。其中被填滿的埋孔520可以將電力傳導到發光二極體540的N型材料。其中被填滿的埋孔520一般而言可以對應到圖1A中所示的被填滿的埋孔140。其中該埋孔520所佔有的面積應該要小於發光二極體500之頂層表面區域的10%。其中該埋孔520所佔有的空間不應該會超過200μm。
如圖5中所示的下視圖,發光二極體500包含相當數量之接觸點530。其中該接觸點530可以將電力傳導到發光二極體540的P型材料。其中該接觸點530一般而言可以對應到圖1A中所示的接觸點155。
如圖6所示為本案之具體實施範例中具有埋孔之高效能發光二極體的範例應用,其中具有埋孔之高效能發光二極體類似像具有埋孔之高效能發光二極體100。發光裝置600非常適合於各種發光的應用,包含室內家庭用,工業用,以及造景用的光源。另外發光裝置600也非常適合於舞台或劇場的光源應用。其中發光裝置600包含一基座610。如圖中所示,基座610屬於愛迪生型式的基座。本案之具體實施範例,我們也可以使用其他型式的基座,包含例如GU式基座,插鞘式基座,雙接腳基座,舞台燈光接腳基座,楔形或其他型式的基座等等。
如本案之此一具體實施範例,其中發光裝置600更包含一主體部份620,它將能把110V的交流輸入電功率(或220V的交流電,或其他電壓值的輸入電功率)轉換成適合用來驅動各種發光二極體裝置640之電功率的功率調節電路(並未顯示於圖中)固定包裝起來。其中該主體部份620也可能會包含,或和可選擇之散熱功能(並未顯示於圖中)相耦合。
如本案之此一具體實施範例,其中該發光裝置600更包含可選擇性的光學裝置630。其中該光學裝置630包含散光器,與/或用來調整焦距的鏡頭,以及/或將來自複數發光二極體裝置640的光線散發到目標格式中。
如本案之此一具體實施範例,其中該發光裝置600包含複數具有埋孔之高效能發光二極體。其中個別的具有埋孔之高效能發光二極體其相對應之組裝結構已經在前面的章節裡有詳細的說明介紹。舉例來說,發光裝置600可能會包含一或多個具有埋孔之高效能發光二極體100。其中每個具有埋孔之高效能發光二極體100也可能會包含一或多個發光二極體。然而,並非所有具有埋孔之高效能發光二極體100都必須是相同的,而且每個具有埋孔之高效能發光二極體100中的發光二極體也不是一定要相同的。
本案之具體實施範例,其中該發光裝置600可能會包含複數,個別的,不同的發光二極體裝置。舉例來說,本案之某一具體實施範例裡的電子裝置可以是藍色的發光二極體,它包含藍寶石基板。本案之另一具體實施範例裡的電子裝置可以是綠色的發光二極體,它包含磷化鎵(GaP)基板。本案之另一具體實施範例裡的電子裝置可以是紅色的發光二極體,它包含砷化鎵(GaAs)基板。上述的三種電子裝置範例可以加以安排配置,讓發出三種不同顏色光的發光二極體能調配出各種不同的光譜顏色的光。舉例來說,複數發光二極體裝置可以整合在一起以產生發出“白光“。
本案之具體實施範例,裝置600可以另外再包含結合了發光二極體裝置的電路。本案之某一具體實施範例,其中額外的電路可能會包含控制三色發光二極體以產生白平衡的控制電路。
本案之各種具體實施範例說明了一種具有埋孔之高效能發光二極體的系統與方法。而且本案之各種具體實施範例所說明的具有埋孔之高效能發光二極體之系統與方法會啟動晶圓階層的封裝,改善散熱傳導
以及電子場域的分布,且進而啟動在另外一側的電氣接觸。另外,本案之各種具體實施範例所說明的具有埋孔之高效能發光二極體之系統與方法可以和現行既有的積體電路設計,製造,與測試的系統和方法相容。
當本案之各種具體實施範例被詳細地引述說明時,這些應用或衍生的理論都在本案所提出的專利申請涵蓋範圍之內。額外的優點或變化也都屬於本案之技術所能涵蓋的權利範圍。因此,本案所提出申請的權利範圍並不僅限於前述所提出介紹的具體實施範例而已,各種其他的延伸方法或範例等也都涵蓋在其中。也就是說,只要是應用的精神或理念符合本案所提出的前述構想都將在保護的範圍中。其他的申請範圍細節則都詳細地載明於附件裡申請範圍之中。
180‧‧‧封裝膠層
170‧‧‧接觸層
190‧‧‧堆疊
140‧‧‧埋孔
130‧‧‧高介電金屬
120‧‧‧低介電金屬
115‧‧‧圖樣化金屬層
110‧‧‧基板
112‧‧‧絕緣層
116‧‧‧絕緣層
155‧‧‧接觸點
150‧‧‧絕緣結構
160‧‧‧頂端表面
Claims (20)
- 一種發光二極體之製造物品,包含:一發光二極體,包含:複數被填滿之埋孔,規劃來連接該發光二極體一側之混雜區域及發光二極體另一側之接觸點。
- 如申請專利範圍第1項所述之製造物品,其中該埋孔所佔的面積小於發光二極體表面積的10%。
- 如申請專利範圍第1項所述之製造物品,其中該任何兩個埋孔之間的距離小於200μm。
- 如申請專利範圍第1項所述之製造物品,其中該發光二極體之某一側更包含一透明傳導體,而前述之複數被填滿的埋孔係與該透明傳導體電氣耦合連接。
- 如申請專利範圍第1項所述之製造物品,其中該發光二極體上更包含複數傳導線路,而前述之複數被填滿的埋孔係與該傳導線路電氣耦合連接。
- 如申請專利範圍第1項所述之製造物品,其中更包含:一螢光層以及一和前述之發光二極體相接合的光學元件。
- 如申請專利範圍第1項所述之製造物品,其中更包含:一與前述之複數被填滿的埋孔相接合的承載晶圓。
- 如申請專利範圍第7項所述之製造物品,其中該承載晶圓包含以下集合中的至少一種材料:矽,陶瓷,玻璃,鎢,鉬,鎳鐵合金,鋁,鎳,鋼,黃銅,以及銅等等。
- 如申請專利範圍第7項所述之製造物品,其中該承載晶圓包含一薄型印刷電路板。
- 如申請專利範圍第7項所述之製造物品,其中該承載晶圓之特性為散熱傳導系數優於10W/mK。
- 如申請專利範圍第7項所述之製造物品,其中該承載晶圓更可和散熱裝置相耦合。
- 如申請專利範圍第5項所述之製造物品,其中該傳導線路係設在前述承載晶圓的頂層表面上,且規劃來與外部電路作電氣連接。
- 如申請專利範圍第5項所述之製造物品,其中該傳導線路係設在前述承載晶圓的頂層表面上,且規劃來與外部電路作電氣連接;另有一第二電極規劃來穿透前述承載晶圓的厚度與外部電路電氣連接。
- 如申請專利範圍第7項所述之製造物品,其中該電極與發光二極體都係穿透前述承載晶圓的厚度來與外部電路作電氣連接。
- 如申請專利範圍第1項所述之製造物品,其中用來培養前述之發光二極體的基板從缺。
- 如申請專利範圍第1項所述之製造物品,其中更包含:將輸入之交流電源轉換成可以提供給發光二極體使用之直流電源的電路;以及用來讓前述之電路與交流電源作電氣耦合的基座。
- 一種發光二極體裝置,包含:一N型半導體區域;一多重量子井(MQW)區域,係沉積在前述的N型半導體區域之上;一P型半導體區域,係沉積在前述的多重量子井區域之上;複數被填滿之埋孔,係穿透前述的P型半導體區域和多重量子井區域,再與前述的N型半導體區域相連接,且其中發光二極體裝置的兩邊端子會在該發光二極體裝置以及P型半導體區域的同一側。
- 如申請專利範圍第17項所述之發光二極體裝置,其中N型半導體區域的表面和前述之多重量子井區域之間並沒有電氣連接。
- 一種發光二極體裝置,包含:其中一發光二極體包含:一N型半導體區域;一多重量子井(MQW)區域,係沉積在前述的N型半導體區域之上;一P型半導體區域,係沉積在前述的多重量子井區域之上;複數被填滿之埋孔,係穿透前述的P型半導體區域和多重量子井區域,然後與前述的N型半導體區域相連接;一承載基板;由前述承載基板所支撐的導體圖樣;以及能夠讓前述複數之被填滿的埋孔與前述之導體圖樣作電氣耦合連接的金屬。
- 如申請專利範圍第19項所述之裝置,其中該承載基板規劃來將前述之發光二極體所產生的熱能加以逸散。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/732,275 US8816383B2 (en) | 2012-07-06 | 2012-12-31 | High performance light emitting diode with vias |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201432945A TW201432945A (zh) | 2014-08-16 |
TWI559575B true TWI559575B (zh) | 2016-11-21 |
Family
ID=49877048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102146483A TWI559575B (zh) | 2012-12-31 | 2013-12-16 | 具有埋孔之高效能發光二極體 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TWI559575B (zh) |
WO (1) | WO2014105403A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015108545A1 (de) * | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
FR3042913B1 (fr) * | 2015-10-22 | 2019-07-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Diode micro-electronique a surface active optimisee |
DE102015119353B4 (de) * | 2015-11-10 | 2024-01-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
FR3090200B1 (fr) * | 2018-12-13 | 2021-01-15 | Commissariat Energie Atomique | Procede de realisation d’un dispositif a diodes photo-emettrices et/ou photo-receptrices et a grille de collimation auto-alignee |
US11563148B2 (en) | 2020-05-15 | 2023-01-24 | Lumileds Llc | Light-emitting device with configurable spatial distribution of emission intensity |
WO2021231772A1 (en) * | 2020-05-15 | 2021-11-18 | Lumileds Llc | Light-emitting device with configurable spatial distribution of emission intensity |
US11462666B2 (en) | 2020-05-15 | 2022-10-04 | Lumileds Llc | Light-emitting device with configurable spatial distribution of emission intensity |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110012164A1 (en) * | 2009-07-20 | 2011-01-20 | Yu-Sik Kim | Light-emitting element and method of fabricating the same |
WO2012039555A2 (en) * | 2010-09-24 | 2012-03-29 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5152133B2 (ja) * | 2009-09-18 | 2013-02-27 | 豊田合成株式会社 | 発光素子 |
-
2013
- 2013-12-09 WO PCT/US2013/073849 patent/WO2014105403A1/en active Application Filing
- 2013-12-16 TW TW102146483A patent/TWI559575B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110012164A1 (en) * | 2009-07-20 | 2011-01-20 | Yu-Sik Kim | Light-emitting element and method of fabricating the same |
WO2012039555A2 (en) * | 2010-09-24 | 2012-03-29 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Also Published As
Publication number | Publication date |
---|---|
WO2014105403A1 (en) | 2014-07-03 |
TW201432945A (zh) | 2014-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559575B (zh) | 具有埋孔之高效能發光二極體 | |
US8816383B2 (en) | High performance light emitting diode with vias | |
US7728340B2 (en) | Semiconductor light-emitting device | |
JP6023660B2 (ja) | 半導体発光素子及び半導体発光装置 | |
US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
US9391234B2 (en) | Series connected segmented LED | |
EP2863444A1 (en) | Method of fabricating vertical structure LEDs | |
US9530930B2 (en) | Method of fabricating semiconductor devices | |
WO2015003564A1 (zh) | 一种氮化镓基发光二极管及其制作方法 | |
CN104285307A (zh) | 高效发光二极管及其制造方法 | |
KR20050089120A (ko) | 발광 다이오드 및 그 제조 방법 | |
US8384099B2 (en) | GaN based LED having reduced thickness and method for making the same | |
JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
CN101958374B (zh) | 发光元件及其制造方法 | |
CN106299073B (zh) | 发光二极管晶圆及其形成方法 | |
KR20060057855A (ko) | GaN 계 화합물 반도체 발광소자 및 그 제조방법 | |
US8823020B2 (en) | Light emitting diode | |
US9082892B2 (en) | GaN Based LED having reduced thickness and method for making the same | |
CN103794703B (zh) | 发光二极管及其制造方法 | |
TW200834977A (en) | Method of making high brightness vertical light-emitting diodes and structure made thereby | |
GB2437848A (en) | Substrate-free flip-chip light emitting diode |