JP6040007B2 - 発光装置及びその製造方法 - Google Patents

発光装置及びその製造方法 Download PDF

Info

Publication number
JP6040007B2
JP6040007B2 JP2012250536A JP2012250536A JP6040007B2 JP 6040007 B2 JP6040007 B2 JP 6040007B2 JP 2012250536 A JP2012250536 A JP 2012250536A JP 2012250536 A JP2012250536 A JP 2012250536A JP 6040007 B2 JP6040007 B2 JP 6040007B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
light emitting
support substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012250536A
Other languages
English (en)
Other versions
JP2014099508A (ja
Inventor
良介 河合
良介 河合
宮地 護
護 宮地
竜舞 斎藤
竜舞 斎藤
崇子 千野根
崇子 千野根
孝信 赤木
孝信 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012250536A priority Critical patent/JP6040007B2/ja
Priority to US14/079,382 priority patent/US8969889B2/en
Publication of JP2014099508A publication Critical patent/JP2014099508A/ja
Application granted granted Critical
Publication of JP6040007B2 publication Critical patent/JP6040007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、発光装置及びその製造方法に関する。
発光の高出力化等を図るため、半導体発光素子の直列接続構造を有する発光装置が提案されている(例えば特許文献1参照)。
特開2010−56195号公報
本発明の一目的は、直列接続された半導体発光素子を有する新規な発光装置及びその製造方法を提供することである。
本発明の一観点によれば、
支持基板と、
前記支持基板上に、並んで配置された第1発光素子及び第2発光素子と、
前記支持基板と前記第1及び第2発光素子との間に形成され、前記第1発光素子の形成領域から前記第2発光素子の形成領域に延在する第1支持基板側電極層と、
前記支持基板と前記第2発光素子との間に形成され、前記第1支持基板側電極層に隣接して、前記第2発光素子の形成領域に形成された第2支持基板側電極層と
を有し、
前記第1発光素子は、
前記第1支持基板側電極層上に形成された第1電極層と、
前記第1電極層上に形成され第1導電型を有する第1半導体層と、
前記第1半導体層上に形成された第1活性層と、
前記第1活性層上に形成され前記第1導電型と逆の第2導電型を有する第2半導体層と、
前記第2半導体層上に形成された第2電極層と
を有し、 前記第2発光素子は、
前記第1支持基板側電極層上に形成された第3電極層と、
前記第2支持基板側電極層上に形成された第4電極層と、
前記第4電極層上に形成され前記第1導電型を有する第3半導体層と、
前記第3半導体層上に形成された第2活性層と、
前記第2活性層上に形成され前記第2導電型を有する第4半導体層と、
前記第4半導体層側から形成されて前記第2活性層、前記第3半導体層を貫通し、底面が前記第3電極層に達する凹部と、
前記第4半導体層上に形成されるとともに、前記凹部側面の前記第4半導体層、前記第2活性層、及び前記第3半導体層上に延在して前記第3電極層に接続する第5電極層と、
前記第3電極層と前記第4電極層との間に配置され、前記第3半導体層側から形成されて前記第2活性層を貫通し前記第4半導体層の途中で止まる溝と
を有する発光装置
が提供される。
第1発光素子の第1導電型半導体層(第1半導体層)側電極である第1電極層と、第2発光素子の第2導電型半導体層(第4半導体層)側電極である第5電極層とが、第3電極層及び第1支持基板側電極層を介して電気的に接続される。
第3電極層と、第2発光素子の第1導電型半導体層(第3半導体層)側電極である第4電極層との間に配置された溝により、第4電極層上の第3半導体層、第2活性層、及び第4半導体層の積層構造で形成される発光領域を、第3電極層から電気的に分離できる。
第5電極層は、第4半導体層上から凹部側面上に延在して前記第3電極層に接続する。第5電極層が凹部側面上の第3半導体層、第2活性層、及び第4半導体層に接触していても、溝による電気的分離により、発光領域における短絡を抑制することができる。
図1Ap及び図1Bpと、図1As及び図1Bsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Cp及び図1Dpと、図1Cs及び図1Dsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Ep及び図1Fpと、図1Es及び図1Fsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Gp及び図1Hpと、図1Gs及び図1Hsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Ip及び図1Jpと、図1Is及び図1Jsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Kp及び図1Lpと、図1Ks及び図1Lsは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図1Mp及び図1Msは、それぞれ、実施例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図2Ap及び図2Bpと、図2As及び図2Bsは、それぞれ、実施例の第1の変形例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図3Ap及び図3Asは、それぞれ、実施例の第2の変形例による発光装置の製造方法の主要工程を示す概略平面図及び概略断面図である。 図4A及び図4Bは、応用例による車両用灯具の概略断面図である。
本発明の実施例による発光装置の製造方法について説明する。図1Ap〜図1Mpは、実施例による発光装置の製造方法の主要工程を示す概略平面図であり、図1As〜図1Msは、それぞれ、図1Ap〜図1Mpの一点鎖線に沿った概略断面図である。
図1Ap及び図1Asを参照する。成長基板1上に、発光を生じるデバイス構造層5を形成する。例えば、成長基板1はサファイアが用いられ、デバイス構造層5は窒化物系半導体層の積層で形成される。半導体層の成長方法として、例えば有機金属化学気相堆積(MOCVD)が用いられる。
具体的には、例えば、サファイア基板1をMOCVD装置に投入後、サーマルクリーニングを行い、GaNバッファ層及びアンドープのGaN層を成長させた後に、Si等をドープした膜厚5μm程度のn型GaN層2を成長させる。なお、断面図において、GaNバッファ層及びアンドープGaN層を、n型GaN層2とまとめて示す。
さらに、n型GaN層2上に、InGaN量子井戸層を含む多重量子井戸発光層(活性層)3を成長させ、活性層3上に、Mg等をドープした膜厚0.5μm程度のp型GaN層4を成長させる。n型GaN層2、活性層3、及びp型GaN層4を含んで、GaN系デバイス構造層5が形成される。
成長基板1は、GaNのエピタキシャル成長が可能な格子定数を有する単結晶基板であり、後でレーザーリフトオフによる基板剥離を可能にするよう、GaNの吸収端波長である362nmの光に対して透明なものから選択される。サファイア以外に、スピネル、SiC、ZnO等を用いることもできる。
次に、p型GaN層4上に、例えば、電子ビーム蒸着及びリフトオフを用いて、Ni層及びAg層の積層された膜厚200nmの金属膜により、所定形状のp側電極層6を形成する。Ag層は、Ni層の上面及び側面を覆うように形成される。p側電極層6は、反射電極層としても機能させる。反射電極材料として、Ag、Pt、Ni、Al、Pd及びこれらの合金を用いることができる。
成長基板1上に、複数個の半導体発光素子を同時形成する。後述するように、紙面横方向に並んで配置された発光素子を直列接続して発光ダイオード(LED)アレイを形成する。代表的に、発光素子2つ分の領域を図示している。本実施例のp側電極層6は、隣接する発光素子に対向する2つの角部が切り欠かれた矩形形状で形成されている。
図1Bp及び図1Bsを参照する。p型GaN層4上の、p側電極層6の切り欠かれた部分に、例えば、スパッタリング及びリフトオフを用いて、p側電極層6と等しい厚さ(例えば200nm)のAu層により、高さ合わせ層7を形成する。本実施例の高さ合わせ層7は、導電材料で形成されており、p側電極層6との高さ合わせ層として機能させるとともに、電極層としても機能させる。
図1Cp及び図1Csを参照する。p側電極層6及び高さ合わせ層7上に、例えば、スパッタリング及びリフトオフを用い、膜厚200nmのAu層により、それぞれ素子p側接着層8及び素子n側接着層9を形成する。素子p側接着層8及び素子n側接着層9は、後述の支持基板21との接着層として機能させるとともに、電極層としても機能させる。
なお、p側電極層6及び高さ合わせ層7上に、拡散防止層を形成してから素子側接着層8及び9を形成するようにしても良い。拡散防止層は、p側電極層6を形成する材料の拡散を防止するためのものであり、例えば、スパッタリングにより、膜厚300nmのTiW層で形成する。拡散防止層として、例えばp側電極層6にAgを含む場合には、Ti、W、Pt、Pd、Mo、Ru、Ir、Au及びこれらの合金を用いることができる。
なお、素子p側接着層(例えばAu層)8単層でも、一定の拡散防止効果はある。拡散防止のために、拡散防止層及び素子p側接着層8は、p側電極層6の上面及び側面を覆うように形成されることが好ましい。
図1Dp及び図1Dsを参照する。素子p側接着層8及び素子n側接着層9を覆ってp型GaN層4上に、レジストパターンRP1を形成する。レジストパターンRP1は、素子p側接着層8及び素子n側接着層9との間に配置されるL字状の開口OP1を有する。開口OP1を挟んで、各発光素子は、素子p側接着層8の形成領域と、素子n側接着層9の形成領域とに分離される。
図1Ep及び図1Esを参照する。レジストパターンRP1をマスクとしたエッチングにより、開口OP1内のデバイス構造層5を、p型GaN層4側から、活性層3に達する深さまで(例えば、活性層3を貫通しn型GaN層2の途中まで達する深さまで)エッチングして、溝10を形成する。例えば、Cl及びArをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンRP1を除去する。
例えば、膜厚5μm程度のn型GaN層2、膜厚50nm程度の活性層3、及び、膜厚0.5μm程度のp型GaN層4を含むデバイス構造層5に対し、p型GaN層4側から深さ1μm程度のエッチングを行う。溝10の幅は、例えば3μm程度である。溝10により、各素子のデバイス構造層5を、素子p側接着層8側部分と素子n側接着層9側部分とで電気的に分離することができる。
図1Fp及び図1Fsを参照する。個々の素子へ分割するためのマスクとして、各発光素子を覆う形状のレジストパターンRP2を形成する。
図1Gp及び図1Gsを参照する。レジストパターンRP2をマスクとしたエッチングにより、素子間でデバイス構造層5を成長基板1が露出するまでエッチングして、発光素子11a、発光素子11b等を分離する。また同時に、成長基板1に対して上方ほどデバイス構造層5の寸法が小さくなるテーパ形状の側面が形成される。例えば、Cl及びArをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンRP2を除去する。このとき、それぞれの溝10は、その両端が素子の外周部まで達している一つなぎの形状となる。
図1Hp及び図1Hsを参照する。支持基板21上に、支持基板側接着層23、24、及び25を形成する。支持基板21として、例えばシリコン基板が用いられる。シリコン基板21上に、まず、熱酸化により酸化シリコン絶縁膜22を形成する。絶縁膜22の膜厚は、絶縁性を確保する目的を達成できる厚さであればよい。
次に、絶縁膜22上に、例えば、抵抗加熱蒸着及びリフトオフを用い、絶縁膜22側からTi層(膜厚150nm)、Ni層(膜厚50nm)、Au層(膜厚100nm)、Pt層(膜厚200nm)及びAuSn(膜厚1000nm、Sn:20wt%)が積層された金属膜により、所定形状の支持基板側接着層23、24、及び25を形成する。
支持基板21は、後の工程で、成長基板1上に形成された発光素子11a及び11bと重ね合わされる。支持基板側接着層23〜25は、発光素子11a、11bとの接着層として機能させるとともに、電極層としても機能させる。図1Hpに、重ね合わされた状態での発光素子11a及び11bの輪郭を示す。
支持基板側接着層23は、発光素子11aに形成された素子n側接着層9と対向する位置に形成される。支持基板側接着層24は、発光素子11aの形成領域から発光素子11bの形成領域に延在するように形成される。より具体的には、支持基板側接着層24は、発光素子11aの素子p側接着層8と対向する位置に形成された主部24aと、主部24aから発光素子11bの形成領域側に延びた副部24bを有し、副部24bの端部が、発光素子11bに形成された素子n側接着層9と対向する位置に配置されている。支持基板側接着層25は、発光素子11bの素子p側接着層8と対向する位置に形成される。
支持基板21は、熱膨張係数が、成長基板1として用いられているサファイア(7.5×10−6/K)や、デバイス構造層5を形成しているGaN(5.6×10−6/K)に近く、熱伝導率が高い材料が好ましい。例えば、Si、AlN、Mo、W、CuW等を用いることができる。
素子側接着層8及び9の材料、及び、支持基板側接着層23〜25の材料として、融着接合が可能な、Au−Sn、Au−In、Pd−In、Cu−In、Cu−Sn、Ag−Sn、Ag−In、Ni−Sn等を含む金属や、拡散接合が可能なAuを含む金属を用いることができる。
図1Ip及び図1Isを参照する。素子側接着層8及び9と、支持基板側接着層23〜25とを位置合わせして、成長基板1と支持基板21とを対向させ、例えば、圧力3MPaで加圧した状態で300℃に加熱し10分間保持した後、室温まで冷却することにより、素子側接着層8及び9と、支持基板側接着層23〜25とを融着接合させる。この融着接合により融着層が形成される。
融着工程以後の概略平面図に、素子p側接着層8、素子n側接着層9、及び、発光素子11aの素子p側接着層8と発光素子11bの素子n側接着層9との間に配置された部分の支持基板側接着層24の輪郭を示す。
図1Jp及び図1Jsを参照する。例えばUVエキシマレーザの光をサファイア基板1の裏面側から照射し、バッファ層を加熱分解することで、レーザーリフトオフによる成長基板1の剥離を行う。なお、成長基板1の剥離あるいは除去は、エッチング等の別の手法を用いてもよい。
レーザーリフトオフにより発生したGaを熱水などで除去し、その後塩酸で表面処理する。これにより、n型GaN層2が露出する。なお、表面処理に用いる薬剤は、窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、KOH、NaOHなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はArプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
さらに、n型GaN層2の表面の、反応性イオンエッチング(RIE)等のドライエッチング装置を用いたCl、Ar処理により、または、CMP研磨装置を用いた平滑化処理により、レーザー痕やレーザーダメージ層を除去する。なお、光取り出し効率を向上させるため、露出したn型GaN層2の表面に、凹凸加工を施す(光取り出し構造を形成する)ようにしても良い。
図1Kp及び図1Ksを参照する。発光素子11a、11bを覆って支持基板21上に、レジストパターンRP3を形成する。レジストパターンRP3は、素子n側接着層9上方に配置された開口OP2を有する。
図1Lp及び図1Lsを参照する。レジストパターンRP3をマスクとしたエッチングにより、開口OP2内のデバイス構造層5を、n型GaN層2側から、高さ合わせ層7が露出するまでエッチングして、支持基板21に対して上方ほど開口が広がるテーパ形状を有する穴状の凹部12を形成する。例えば、Cl及びArをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンRP3を除去する。
図1Mp及び図1Msを参照する。n型GaN層2上に、例えば、電子ビーム蒸着及びリフトオフを用い、n型GaN層2側からTi層(膜厚1nm)、Al層(膜厚200nm)、Ti層(膜厚100nm)、及びAu層(膜厚2000nm)が積層された金属膜により、所定形状のn側電極層13を形成する。
各発光素子のn側電極層13は、直列接続させる素子が並ぶ長辺方向に延在する部分13aと、直列接続させる素子が並ぶ方向と直交する短辺方向に延在して部分13a間を繋ぐ部分13bとを含む梯子状に形成されている。n側電極部分13a、13bの幅は、例えば10μm程度である。
p側電極層6と、対向するn側電極層13との間に所定電圧を印加することにより、p側電極層6及びn側電極層13に挟まれたデバイス構造層5から発光が得られる。p側電極層6は、反射電極層として機能し、素子上方(n側電極層13側)へ、光を反射させる。
n側電極層13は、また、n側電極部分13aの端部から、凹部12の側面上に延在し底部で高さ合わせ層7に接続するn側電極部分13cを有する。n側電極部分13cが凹部12の全周の側面に亘って形成されるように、凹部12上に形成された部分で、n側電極層13は、凹部12を内包する寸法に形成されていることが好ましい。凹部12の側面が、上方ほど開口が広がるテーパ形状に形成されていることにより、凹部12の側面上への成膜が容易になり、n側電極部分13cの断線が抑制される。
なお、光吸収抑制の観点から、n型GaN層2上に配置されるn側電極部分13a、13bの幅は、広すぎない方がよく、例えば、凹部12の幅以下とする。凹部12上の部分(n側電極部分13aの端部)を、凹部12を内包する寸法に形成することにより、n型GaN層2上の配線幅を狭くしても、n側電極部分13cが凹部12の全周の側面に亘って形成されるようにできる。
デバイス構造層5は、素子p側接着層8の形成領域部分(p側電極層6の形成領域部分)と、素子n側接着層9の形成領域部分とが、溝10により電気的に分離されている。素子の大部分を占める素子p側接着層8の形成領域側が、発光領域として利用される。素子の角部に配置された素子n側接着層9の形成領域内に、凹部12が配置されている。
凹部12の側面上で、n側電極部分13cは、n型GaN層2、活性層3、及びp型GaN層4にまたがる。しかし、凹部12の形成領域は、発光領域とは電気的に分離されているので、凹部12の側面上に形成されたn側電極部分13cに起因するpn接合の短絡は問題とならない。なお、従って、n側電極部分13cの形成前に、凹部12の側面上に絶縁保護膜を形成しておく必要はない。
凹部12を形成するエッチングにより、導電材料で形成された高さ合わせ層7が露出する。なお、このエッチングに伴い、高さ合わせ層7の表面もある程度エッチングされる。高さ合わせ層7のエッチングに起因して、導電材料が凹部12の側面に付着する可能性があるが、上述のように、凹部12の側面におけるpn接合短絡は問題とならない。
発光素子11bのn側電極層13は、凹部12を通って、高さ合わせ層7に接続されている。高さ合わせ層7は、素子n側接着層9を介して支持基板側接着層24に接続されている。支持基板側接着層24は、発光素子11aの素子p側接着層8を介してp側電極層6に接続されている。このようにして、発光素子11bのn側電極13と、発光素子11aのp側電極層6とが電気的に接続された直列接続構造が得られる。
なお、素子p側接着層8とp側電極層6とをまとめて1つの電極層と捉えることもできる。また、素子n側接着層9と(導電材料で形成された)高さ合わせ層7とをまとめて1つの電極層と捉えることもできる。
発光素子11aのn側電極層13は、凹部12を通って高さ合わせ層7に接続され、高さ合わせ層7は、素子n側接着層9を介して支持基板側接着層23に接続されている。発光素子11bと発光素子11aとの接続構造と同様にして、支持基板側接着層23を介し、発光素子11aを、さらに紙面左方に形成された発光素子と直列接続することができる。あるいは、発光素子11aがLEDアレイの左端に配置されている場合は、支持基板側接着層23を介して、n側電極が外部に取り出される。
発光素子11bのp側電極層6は、素子p側接着層8を介して支持基板側接着層25に接続されている。発光素子11aと発光素子11bとの接続構造と同様にして、支持基板側接着層25を介し、発光素子11bを、さらに紙面右方に形成された発光素子と直列接続することができる。あるいは、発光素子11bがLEDアレイの右端に配置されている場合は、支持基板側接着層25を介して、p側電極が外部に取り出される。
このようにして、複数個の発光素子が直列接続されたLEDアレイが形成される。その後、支持基板21をレーザースクライブまたはダイシングにより分割して、個々のLEDアレイに分割する。なお、青色GaNの発光素子を白色化するには発光素子を封止充填する樹脂に蛍光体(例えば黄色発光)を入れる。
上記実施例の発光素子において、溝10を省略した構造を比較例とする。比較例の発光素子では、凹部12の形成領域が、発光領域と電気的に分離されない。従って、n側電極層13を形成する前に、凹部12の側面上に、pn接合短絡を防止する絶縁保護膜を形成しておく必要がある。比較例では、このような絶縁保護膜が必要となり、凹部12は、側面に絶縁保護膜とn側電極部分13cとの積層膜が形成できる程度に広く形成される。
凹部12は、デバイス構造層5が除去され発光領域として使えない領域となるので、できるだけ狭く形成することが好ましい。実施例の発光素子は、発光領域と凹部12の形成領域とを溝10で電気的に分離したことにより、このような絶縁保護膜が不要となるので、比較例に比べて凹部12を狭くすることができ、発光領域を広くすることが容易となる。また、このような絶縁保護膜の形成工程が不要となる。
なお、発光領域から溝10で電気的に分離された、凹部12の形成領域(素子n側接着層9の形成領域)は、発光はしないが、発光領域から出射され横方向に進行した光が、溝10を越えて入射する。このため、凹部12の周囲のデバイス構造層5は、光進行領域となる。
なお、上記実施例では、n側電極層13を支持基板側へ導くための凹部12の形成領域(溝10により発光領域から電気的に分離された領域)を、n側電極層13が接続される隣接発光素子に対向する辺部において、2つの角部に配置する例を示した。凹部12の配置位置や個数は、必要に応じて適宜変えることもできる。なお、n側電極層13の形状を、必要に応じて適宜変えることもできる。
なお、上記実施例では、窒化物系半導体発光素子を例示したが、実施例で説明した発光素子の直列接続構造は、窒化物系半導体発光素子以外に適用することもできる。なお、上述の説明で、n型とp型の導電型を入れ替えた発光素子構造に対して適用することもできる。
次に、上記実施例の第1の変形例による発光装置の製造方法について説明する。上記実施例では、凹部12を、デバイス構造層5を貫通する穴部として形成した。本変形例では、凹部12を、素子角部の切り欠きとして形成する。本変形例の製造工程は、図1Jp及び図1Jsを参照して説明した工程までは、実施例と同様である。
図2Ap及び図2Bpは、第1の変形例による発光装置の製造方法の主要工程を示す概略平面図であり、図2As及び図2Bsは、それぞれ、図2Ap及び図2Bpの一点鎖線に沿った概略断面図である。
図2Ap及び図2Asを参照する。この工程は、実施例の図1Kp及び図1Ksを参照して説明した工程に対応し、凹部12の形成用のレジストパターンRP3を形成する。実施例と異なる点は、レジストパターンRP3の素子角部に形成された開口OP2が、素子角部を切り欠くような形状となっている点である。
図2Bp及び図2Bsを参照する。この工程は、実施例の図1Lp及び図1Lsを参照して説明した工程に対応し、レジストパターンRP3をマスクとしたエッチングにより凹部12を形成する。素子角部が切り欠かれた形状の凹部12が形成される。
その後、実施例と同様にして、n側電極層13の形成等を行い、第1の変形例による発光装置が形成される。第1の変形例で説明したように、凹部12の形状は、穴状に限定されず、切り欠き状とすることもできる。
なお、上述のように、凹部12の側面は、n側電極部分13aの断線を防ぐためにテーパ状に形成されることが好ましい。凹部12を形成するエッチングにおいて、凹部12の側面の傾斜角度にばらつきが生じ得る。凹部12の側面の数が多いほど、ある側面が切り立った傾斜角度で形成されn側電極部分13cが断線しやすく(側面上に成膜しにくく)なったとしても、他の側面が緩やかな傾斜角度で形成されn側電極部分13cの断線が抑制される(側面上に成膜しやすくなる)ことが期待される。
実施例のように、穴状の貫通形状の凹部12とすることにより、切り欠き状の凹部12と比べ、凹部12の全周上の側面を利用し内周面面積を広く取ることができ、n側電極部分13cの断線を抑制しやすくなる。なお、凹部12の形状は特に限定されず、例えば円形とすることもできる。
次に、上記実施例の第2の変形例による発光装置の製造方法について説明する。上記実施例では、高さ合わせ層7を導電材料(例えばAu)で形成した。本変形例では、高さ合わせ層7を、絶縁材料で形成する。実施例で図1Bp及び図1Bsを参照して説明した高さ合わせ層7の形成において、例えば、スパッタリング及びリフトオフを用いて、p側電極層6と等しい厚さのSiO層により、高さ合わせ層7を形成する。その後、図1Kp及び図1Ksを参照して説明した工程までは、実施例と同様である。
図3Ap及び図3Asを参照する。この工程は、実施例の図1Lp及び図1Lsを参照して説明した工程に対応し、レジストパターンRP3をマスクとしたエッチングにより凹部12を形成する。
デバイス構造層(窒化物系半導体層)5を貫通させる第1段のエッチングまでは、実施例と同様である。第1段のエッチングとして、例えば、Cl及びArをエッチングガスとしたドライエッチングが用いられる。本変形例では、さらに、高さ合わせ層(酸化シリコン層)7を貫通させて、電極層となる素子n側接着層9を露出させる第2段のエッチングを行う。第2段のエッチングとして、例えば、CF及びArをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンRP3を除去する。
その後、実施例と同様にして、n側電極層13の形成等を行い、第2の変形例による発光装置が形成される。第2の変形例で説明したように、高さ合わせ層7は、導電層に限定されず、絶縁層とすることもできる。なお、実施例のように高さ合わせ層7を導電層とすることにより、高さ合わせ層7を貫通させるエッチングを省略することができる。
次に、実施例によるLEDアレイを組み込んだ、応用例による車両用灯具(ヘッドランプ)について説明する。図4A及び図4Bは、応用例による車両用灯具の概略断面図である。
図4Aに示す車両用灯具50は、照射光学系51として、照射レンズ105を使用した例である。照射レンズ105は、LEDアレイ100の光源像106が、車両前端部に正対した仮想鉛直スクリーン(照射面)107上に投影されるように設定されている。
図4Bは、他の照射光学系51を有する車両用灯具50の例である。照射光学系51は、図4Bに示すようにマルチリフレクタ(反射面)103と照射レンズ105を用いても良い。この例による車両用灯具50は、LEDアレイ100の発光面を覆うように配置された蛍光体層(波長変換層)108からなる光源102と、複数の小反射領域に区画されたマルチリフレクタである反射面103、シェード104及び照射レンズ105を含む照射光学系51とを含んで構成される。
図4Bに示すように、光源102は、照射方向(発光面)が上向きとなるように配置され、反射面103は、第1焦点が光源102近傍に設定され、第2焦点がシェード104の上端縁近傍に設定された回転楕円形の反射面であり、光源102からの光が入射するように、光源102の側方から前方にかけての範囲を覆うように配置されている。
反射面103は、図4Bに示すように、光源102のLEDアレイ100の光源像106を所定の配光形状で車両前方に照射し、車両前端部に正対した仮想鉛直スクリーン(照射面)107上に、LEDアレイ100の光源像106が投影されるように構成されている。
シェード104は、反射面103からの反射光の一部を遮光してヘッドランプに適したカットオフラインを形成するための遮光部材であり、上端縁を照射レンズ105の焦点近傍に位置させた状態で照射レンズ105と光源102の間に配置されている。
照射レンズ105は、車両前方側に配置され、反射面103からの反射光を照射面107上に照射する。
以上実施例に沿って説明したように、複数の発光素子が直列接続されたLEDアレイを形成することができる。このようなLEDアレイは、車両用灯具のように高出力で使用される発光装置に適している。なお、応用例の灯具として車両用灯具を例示したが、その他、一般照明や大型バックライト等に応用することもできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
1 成長基板
2 n型GaN層
3 活性層
4 p型GaN層
5 デバイス構造層
6 p側電極層
7 高さ合わせ層
8 素子p側接着層
9 素子n側接着層
10 溝
11a、11b 発光素子
12 凹部
13 n側電極層
13a、13b、13c n側電極層の部分
21 支持基板
22 絶縁膜
23、24、25 支持基板側接着層

Claims (5)

  1. 支持基板と、
    前記支持基板上に、並んで配置された第1発光素子及び第2発光素子と、
    前記支持基板と前記第1及び第2発光素子との間に形成され、前記第1発光素子の形成領域から前記第2発光素子の形成領域に延在する第1支持基板側電極層と、
    前記支持基板と前記第2発光素子との間に形成され、前記第1支持基板側電極層に隣接して、前記第2発光素子の形成領域に形成された第2支持基板側電極層と
    を有し、
    前記第1発光素子は、
    前記第1支持基板側電極層上に形成された第1電極層と、
    前記第1電極層上に形成され第1導電型を有する第1半導体層と、
    前記第1半導体層上に形成された第1活性層と、
    前記第1活性層上に形成され前記第1導電型と逆の第2導電型を有する第2半導体層と、
    前記第2半導体層上に形成された第2電極層と
    を有し、
    前記第2発光素子は、
    前記第1支持基板側電極層上に形成された第3電極層と、
    前記第2支持基板側電極層上に形成された第4電極層と、
    前記第4電極層上に形成され前記第1導電型を有する第3半導体層と、
    前記第3半導体層上に形成された第2活性層と、
    前記第2活性層上に形成され前記第2導電型を有する第4半導体層と、
    前記第4半導体層側から形成されて前記第2活性層、前記第3半導体層を貫通し、底面が前記第3電極層に達する凹部と、
    前記第4半導体層上に形成されるとともに、前記凹部側面の前記第4半導体層、前記第2活性層、及び前記第3半導体層上に延在して前記第3電極層に接続する第5電極層と、
    前記第3電極層と前記第4電極層との間に配置され、前記第3半導体層側から形成されて前記第2活性層を貫通し前記第4半導体層の途中で止まる溝と
    を有する発光装置。
  2. 前記凹部は、穴状である請求項1に記載の発光装置。
  3. 前記第5電極層は、前記凹部内で、前記凹部の全周の側面に亘って形成されている請求項2に記載の発光装置。
  4. さらに前記第1及び第2発光素子から出射された光が入射する反射面及びレンズを有する灯具である請求項1〜3のいずれか1項に記載の発光装置。
  5. 成長基板上に、第1導電型を有する第1半導体層、活性層、及び前記第1導電型と逆の第2導電型を有する第2半導体層を有する積層構造を形成する工程と、
    前記第2半導体層上において、第1発光素子の形成領域には、第1電極層を形成し、前記第1発光素子と並んで配置される第2発光素子の形成領域には、前記第1発光素子と対向する辺部に第2電極層を形成し、前記第2電極層に隣接して第3電極層を形成する工程と、
    前記第2電極層と前記第3電極層との間で、前記積層構造を前記第2半導体層側からエッチングして、前記活性層を貫通し前記第1半導体層の途中で止まる溝を形成する工程と、
    前記第1発光素子の形成領域と前記第2発光素子の形成領域との間で、前記積層構造を前記第2半導体層側から前記成長基板に達するまでエッチングして、前記第1発光素子と前記第2発光素子とを分離する工程と、
    支持基板上に、前記成長基板と前記支持基板とが重ね合わされたとき、前記第1発光素子の形成領域から前記第2発光素子の形成領域に延在する領域に第1支持基板側電極層を形成し、前記第1支持基板側電極層に隣接して、前記第2発光素子の形成領域に第2支持基板側電極層を形成する工程と、
    前記成長基板の前記積層構造の形成側と、前記支持基板の前記第1及び第2支持基板側電極層の形成側とが対向するように、前記成長基板と前記支持基板とを重ね合わせて、前記第1電極層及び前記第2電極層を前記第1支持基板側電極層と接着し、前記第3電極層を前記第2支持基板側電極層と接着する工程と、
    前記成長基板を除去して、前記第1半導体層を露出させる工程と、
    前記第2電極層上方で、前記積層構造を前記第1半導体層側からエッチングして、側面に前記第1半導体層、前記活性層、及び前記第2半導体層が露出し、底面に前記第2電極層が露出する凹部を形成する工程と、
    前記第1半導体層上において、前記第1発光素子の形成領域に第4電極層を形成し、前記第2発光素子の形成領域に、第5電極層を、前記第5電極層が、前記第1半導体層上から前記凹部側面上に延在して前記第2電極層に接続するように形成する工程と
    を有する発光装置の製造方法。
JP2012250536A 2012-11-14 2012-11-14 発光装置及びその製造方法 Active JP6040007B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012250536A JP6040007B2 (ja) 2012-11-14 2012-11-14 発光装置及びその製造方法
US14/079,382 US8969889B2 (en) 2012-11-14 2013-11-13 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012250536A JP6040007B2 (ja) 2012-11-14 2012-11-14 発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014099508A JP2014099508A (ja) 2014-05-29
JP6040007B2 true JP6040007B2 (ja) 2016-12-07

Family

ID=50680876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012250536A Active JP6040007B2 (ja) 2012-11-14 2012-11-14 発光装置及びその製造方法

Country Status (2)

Country Link
US (1) US8969889B2 (ja)
JP (1) JP6040007B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852968B1 (en) * 1999-03-08 2005-02-08 Canon Kabushiki Kaisha Surface-type optical apparatus
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
US7579204B2 (en) * 2005-01-26 2009-08-25 Sony Corporation Method of production of semiconductor light emission device and method of production of light emission apparatus
TWI291246B (en) * 2005-10-20 2007-12-11 Epistar Corp Light emitting device and method of forming the same
JP2007305708A (ja) * 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
JP5217787B2 (ja) 2008-08-27 2013-06-19 日亜化学工業株式会社 半導体発光素子
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
US20130050653A1 (en) 2011-08-23 2013-02-28 Stanley Electric Co., Ltd. Led array capable of reducing uneven brightness distribution
US8937323B2 (en) 2011-09-02 2015-01-20 Stanley Electric Co., Ltd. LED array capable of reducing uneven brightness distribution
JP5960426B2 (ja) 2011-12-16 2016-08-02 スタンレー電気株式会社 半導体素子及び半導体素子の製造方法
JP5992695B2 (ja) 2012-02-29 2016-09-14 スタンレー電気株式会社 半導体発光素子アレイ及び車両用灯具
JP5992702B2 (ja) 2012-03-21 2016-09-14 スタンレー電気株式会社 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2014099508A (ja) 2014-05-29
US20140131745A1 (en) 2014-05-15
US8969889B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
US20230197906A1 (en) Semiconductor light emitting device
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
KR100707955B1 (ko) 발광 다이오드 및 이의 제조 방법
TWI447966B (zh) 半導體發光裝置及半導體發光裝置之製造方法
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
JP2010219502A (ja) 発光素子
EP2642533B1 (en) Semiconductor light emitting element
JP2014056984A (ja) 半導体発光素子、車両用灯具及び半導体発光素子の製造方法
CN102646763B (zh) 氮化物半导体发光元件的制造方法
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
JP5986904B2 (ja) 半導体発光素子アレイおよび車両用灯具
JP2011071444A (ja) 発光素子
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP5992695B2 (ja) 半導体発光素子アレイ及び車両用灯具
JP6040007B2 (ja) 発光装置及びその製造方法
US8952415B2 (en) Semiconductor light emitting element, method of manufacturing the same, and vehicle lighting unit utilizing the same
JP5940315B2 (ja) 半導体発光素子及びその製造方法
JP2013197456A (ja) Ledアレイ及び車両用灯具
JP2014116392A (ja) 半導体発光素子アレイおよび車両用灯具
JP2014096455A (ja) 半導体発光素子アレイおよび車両用灯具
JP2012169667A (ja) 半導体発光素子及びその製造方法
JP2012129249A (ja) 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
JP7360007B2 (ja) 発光装置の製造方法
JP2014096560A (ja) 半導体発光素子アレイおよび車両用灯具
JP5751983B2 (ja) 半導体発光素子アレイ及び車両用灯具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161107

R150 Certificate of patent or registration of utility model

Ref document number: 6040007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250