KR102572515B1 - 반도체 소자 및 이를 구비한 조명 장치 - Google Patents

반도체 소자 및 이를 구비한 조명 장치 Download PDF

Info

Publication number
KR102572515B1
KR102572515B1 KR1020160101277A KR20160101277A KR102572515B1 KR 102572515 B1 KR102572515 B1 KR 102572515B1 KR 1020160101277 A KR1020160101277 A KR 1020160101277A KR 20160101277 A KR20160101277 A KR 20160101277A KR 102572515 B1 KR102572515 B1 KR 102572515B1
Authority
KR
South Korea
Prior art keywords
layer
region
disposed
electrode layer
electrode
Prior art date
Application number
KR1020160101277A
Other languages
English (en)
Other versions
KR20180017448A (ko
Inventor
강기만
김승환
송현돈
이종섭
정성달
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160101277A priority Critical patent/KR102572515B1/ko
Publication of KR20180017448A publication Critical patent/KR20180017448A/ko
Application granted granted Critical
Publication of KR102572515B1 publication Critical patent/KR102572515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 반도체 소자는, 중심영역 및 상기 중심영역 둘레에 상기 중심영역의 높이보다 낮은 제1영역을 갖는 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 배치되는 활성층, 및 상기 활성층 위에 배치되는 제2도전형 반도체층을 포함하는 발광 구조물; 상기 제1도전형 반도체층의 제1영역에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 복수의 제1전극; 상기 발광 구조물 및 상기 복수의 제1전극 위에 배치되며, 상기 복수의 제1전극과 전기적으로 연결된 제1전극층; 상기 제1전극층과 상기 제2도전형 반도체층 사이에 배치되며 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 및 상기 제1전극층과 상기 제2전극층 사이에 배치된 제1절연층을 포함하며, 상기 제1도전형 반도체층은 상기 중심 영역 둘레에 서로 만나는 제1축 방향과 제2축 방향으로 배치된 상기 제1영역을 가지며, 상기 제1축 방향과 상기 제2축 방향으로 배치된 상기 제1영역에는 상기 제1영역이 배치되는 축 방향과 동일한 축 방향으로 상기 복수의 제1전극이 등 간격을 배치될 수 있다.

Description

반도체 소자 및 이를 구비한 조명 장치{SEMICONDUCTIVE DEVICE AND LIGHTING APPARATUS HAVING THE SAME}
실시 예는 반도체 소자에 관한 것이다.
실시 예는 반도체를 갖는 발광 소자에 관한 것이다.
실시 예는 반도체 소자 또는 발광 소자를 갖는 조명 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지고 있어, 발광 소자, 수광 소자 및 각종 다이오드 등과 같은 다양한 소자로 사용될 수 있다.
특히, 반도체의 III-V족 또는 II-VI족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
실시 예는 제1도전형 반도체층의 외측 둘레를 따라 불 연속적으로 배열된 제1전극을 갖는 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 제1도전형 반도체층의 외측 둘레에 수평한 제1축 방향 또는/및 제2축 방향으로 등 간격을 갖고 배열된 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 제1도전형 반도체층의 외측 둘레를 따라 불 연속적으로 축 회전되는 형태로 배열된 제1전극을 갖는 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 전류 분산 효과가 우수한 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 반사층의 면적을 개선한 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 방열 효율이 개선된 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 플립 칩 형태의 반도체 소자 또는 발광 소자를 제공한다.
실시 예는 상기한 반도체 또는 발광 소자를 갖는 라이트 유닛 또는 조명 장치의 전기적인 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 반도체 소자는, 중심영역 및 상기 중심영역 둘레에 상기 중심영역의 높이보다 낮은 제1영역을 갖는 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 배치되는 활성층, 및 상기 활성층 위에 배치되는 제2도전형 반도체층을 포함하는 발광 구조물; 상기 제1도전형 반도체층의 제1영역에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 복수의 제1전극; 상기 발광 구조물 및 상기 복수의 제1전극 위에 배치되며, 상기 복수의 제1전극과 전기적으로 연결된 제1전극층; 상기 제1전극층과 상기 제2도전형 반도체층 사이에 배치되며 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 및 상기 제1전극층과 상기 제2전극층 사이에 배치된 제1절연층을 포함하며, 상기 제1도전형 반도체층은 상기 중심 영역 둘레에 서로 만나는 제1축 방향과 제2축 방향으로 배치된 상기 제1영역을 가지며, 상기 제1축 방향과 상기 제2축 방향으로 배치된 상기 제1영역에는 상기 제1영역이 배치되는 축 방향과 동일한 축 방향으로 상기 복수의 제1전극이 등 간격을 배치될 수 있다.
실시 예에 따른 조명 장치는, 회로 기판; 상기 회로 기판에 배열된 복수의 반도체 소자; 및 상기 회로 기판에 상기 복수의 반도체 소자를 전기적으로 연결하는 전극 패턴을 포함하며, 상기 반도체 소자는, 패턴을 갖는 반도체 기판; 상기 반도체 기판 상에 배치된 발광 구조물, 상기 발광 구조물은, 중심영역 및 상기 중심영역 둘레에 상기 중심영역의 높이보다 낮은 제1영역을 갖는 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 배치되는 활성층, 및 상기 활성층 위에 배치되는 제2도전형 반도체층을 포함하는 발광 구조물; 상기 제1도전형 반도체층의 제1영역에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 복수의 제1전극; 상기 발광 구조물 및 상기 복수의 제1전극 위에 배치되며, 상기 복수의 제1전극과 전기적으로 연결된 제1전극층; 상기 제1전극층과 상기 제2도전형 반도체층 사이에 배치되며 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 및 상기 제1전극층과 상기 제2전극층 사이에 배치된 제1절연층을 포함하며, 상기 제1도전형 반도체층은 상기 중심 영역 둘레에 서로 만나는 제1축 방향과 제2축 방향으로 배치된 상기 제1영역을 가지며, 상기 제1축 방향과 상기 제2축 방향으로 배치된 상기 제1영역에는 상기 제1영역이 배치되는 축 방향과 동일한 축 방향으로 상기 복수의 제1전극이 등 간격을 배치되며, 상기 제1전극층은 상기 제1도전형 반도체층의 하면 면적보다 큰 하면 면적을 포함할 수 있다.
실시 예에 있어서, 상기 제1도전형 반도체층의 중심 영역은 상기 제1,2축 방향과 직교하는 제3축 방향으로 상기 활성층과 수직한 방향으로 오버랩되는 영역을 포함할 수 있다. 상기 제1영역은 상기 활성층과 접촉되는 상기 제1도전형 반도체층의 상면보다 낮은 평면을 가질 수 있다. 상기 복수의 제1전극은 상기 제1축 방향과 상기 제2축 방향으로 배치된 상기 제1영역이 서로 만나는 코너 영역으로부터 이격될 수 있다.
실시 예에 있어서, 상기 제1영역의 축 방향과 동일한 축 방향으로 배치된 상기 복수의 제1전극은 상기 제1도전형 반도체층의 외측 둘레에 제1축 방향의 측면과 상기 제2축 방향의 측면이 만나는 꼭짓점으로부터 동일한 간격을 가질 수 있다. 상기 제1전극과 상기 꼭짓점 사이의 간격은 상기 등 간격보다 클 수 있다.
실시 예에 있어서, 상기 제1,2축 방향의 제1영역에 배치된 상기 복수의 제1전극은 상기 발광 구조물의 중심 축을 기준으로 회전 대칭될 수 있다. 상기 제1영역의 서로 다른 축 방향을 따라 배치된 상기 복수의 제1전극은 각 축 방향의 중심에서 동일한 주기를 가질 수 있다.
실시 예에 있어서, 상기 제1전극층은 상기 복수의 제1전극들 사이의 영역에 배치된 접촉부를 가질 수 있다. 상기 제1전극층의 접촉부는 상기 제1전극의 둘레에 배치될 수 있다.
실시 예에 있어서, 상기 발광 구조물의 측면은 경사지며, 상기 제1영역은 상기 발광 구조물의 경사진 측면보다 외측에 배치되며, 상기 제1절연층은 상기 발광 구조물의 측면과 상기 제1전극층 사이에 배치될 수 있다.
실시 예에 있어서, 상기 제1전극층 위에 상기 제1전극층과 전기적으로 연결된 제1패드; 상기 제1전극층 위에 상기 제2전극층과 전기적으로 연결된 제2패드; 및 상기 제1,2패드와 상기 제1전극층 사이에 제2절연층을 포함하여, 상기 반도체 소자를 플립 칩 본딩할 수 있다.
실시 예에 있어서, 상기 제1패드는 상면에 상기 제1전극층 방향으로 함몰된 복수의 제1오목부를 포함하며, 상기 제2패드는 상면에 상기 제2전극층 방향으로 함몰된 복수의 제2오목부를 포함하며, 상기 제2오목부의 깊이는 상기 제1오목부의 깊이보다 깊게 배치될 수 있다. 상기 제1패드는 상기 제1전극층 방향으로 돌출된 복수의 제1돌기를 가지며, 상기 제2패드는 상기 제2전극층 방향으로 돌출된 복수의 제2돌기를 가질 수 있다. 상기 제1전극층은 상기 제1영역으로부터 상기 제1도전형상반도체층의 중심 영역 방향으로 돌출된 가지 전극을 포함하며, 상기 가지 전극은 상기 제1패드와 상기 제2패드 사이의 영역과 수직 방향으로 오버랩될 수 있다.
실시 예에 있어서, 상기 복수의 제1전극 및 상기 제1전극층은 상기 제1도전형 반도체층의 최 외곽의 에지로부터 이격될 수 있으며, 상기 제1전극층의 하면 면적은 상기 제1도전형 반도체층의 하면 면적보다 클 수 있다.
실시 예에 있어서, 상기 제1도전형 반도체층 아래에 배치된 기판을 포함하며, 상기 기판은 상기 제1도전형 반도체층과 동일한 반도체로 형성될 수 있다.
실시 예에 있어서, 상기 제2전극층과 상기 제2도전형 반도체층 사이에 전도층을 포함하며, 상기 제1전극층과 상기 제2전극층은 광을 반사하며, 상기 전도층은 상기 제1전극과 다른 물질을 가질 수 있다.
실시 예에 있어서, 상기 제1도전형 반도체층 아래에 배치된 기판을 포함하며, 상기 기판은 상기 제1도전형 반도체층과 동일한 반도체로 형성될 수 있다.
실시 예에 있어서, 상기 제2전극층과 상기 제2도전형 반도체층 사이에 전도층을 포함하며, 상기 제1전극층과 상기 제2전극층은 광을 반사하며, 상기 전도층은 상기 제1전극과 다른 물질을 가질 수 있다.
실시 예에 의하면, 반도체 소자 또는 발광 소자의 광 효율이 개선될 수 있다.
실시 예에 의하면, 반도체 소자 또는 발광 소자 내에서의 광 반사 효율이 개선될 수 있다.
실시 예에 의하면, 반도체 소자 또는 발광 소자의 방열 효율이 개선될 수 있다.
실시 예에 의하면, 고 출력의 반도체 소자 또는 발광 소자의 신뢰성을 개선할 수 있다.
실시 예에 의하면, 고 출력의 반도체 소자 또는 발광 소자를 갖는 라이트 유닛 또는 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 2는 도 1의 반도체 소자의 A-A측 단면도이다.
도 3은 도 2의 반도체 소자의 부분 확대도이다.
도 4은 도 1의 반도체 소자의 B-B측 단면도이다.
도 5는 도 4의 반도체 소자의 부분 확대도이다.
도 6은 도 1의 반도체 소자의 C-C측 단면도이다.
도 7은 도 1의 반도체 소자에서 제1도전형 반도체층의 제1영역에 배치된 제1전극의 접촉 면적을 설명하기 위한 도면이다.
도 8은 도 1의 반도체 소자에서 제1전극층이 차지하는 영역을 표시한 도면이다.
도 9는 도 4에서 제2패드와 제1전극층을 나타낸 확대도이다.
도 10은 도 4에서 기판의 패턴을 나타낸 도면이다.
도 11은 실시 예에 따른 반도체 소자의 발광 구조물의 측면의 경사 각도를 설명하기 위한 도면이다.
도 12는 도 11의 비교 예로서, 반도체 소자의 발광 구조물의 측면 경사에 따른 문제를 설명하기 위한 도면이다.
도 13은 실시 예에 따른 제1도전형 반도체층의 제1영역에서의 제1전극층의 다른 예이다.
도 14는 도 1의 반도체 소자에서 제1전극의 변형 예를 나타낸 도면이다.
도 15는 도 1의 반도체 소자에서 제1전극의 변형 예를 나타낸 도면이다.
도 16 및 도 17은 도 1의 반도체 소자에서 제1패드의 제1돌기 및 제2패드의 제2돌기의 변형 예들을 나타낸 도면이다.
도 18은 도 1의 반도체 소자에서 가지 전극을 갖는 제1전극층의 예를 나타낸 도면이다.
도 19는 제2실시 예로서, 도 4의 반도체 소자 상에 형광체층이 배치된 조명 장치를 나타낸 도면이다.
도 20은 제3실시 예로서, 도 4의 반도체 소자 상에 형광체층 및 둘레에 반사 부재가 배치된 조명 장치를 나타낸 도면이다.
도 21은 제4실시 예로서, 도 4의 반도체 소자가 회로 기판 상에 배열된 예를 나타낸 조명 장치를 나타낸 도면이다.
도 22는 실시 예에 따른 반도체 기판을 갖는 반도체 소자와 비교 예의 사파이어 기판을 갖는 소자의 광 출력 및 광 추출 효율을 비교한 그래프이다.
도 23은 실시 예에 따른 반도체 기판을 갖는 반도체 소자와 비교 예의 사파이어 기판을 갖는 소자의 전류 드롭(Droop)을 비교한 그래프이다.
도 24는 실시 예에 따른 반도체 기판을 갖는 반도체 소자와 비교 예의 사파이어 기판을 갖는 소자의 열 드롭(thermal droop)를 비교한 그래프이다.
도 25는 실시 예에 따른 반도체 소자에서 제1전극의 변형에 따른 순방향 전압 특성을 비교한 도면이다.
도 26은 실시 예에 따른 반도체 소자에서 제1전극의 변형에 따른 광 출력을 비교한 도면이다.
도 27은 실시 예에 따른 제2전극의 재질에 따른 반사율을 비교한 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. 특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. 예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다. 본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 본 실시예에 따른 반도체 소자는 발광소자일 수 있다. 발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭(band gap)에 의해서 결정될 수 있다. 따라서, 방출되는 빛의 파장은 상기 물질의 조성에 따라 다를 수 있다.
도 1은 제1실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 2는 도 1의 반도체 소자의 A-A측 단면도이며, 도 3은 도 2의 반도체 소자의 부분 확대도이고, 도 4은 도 1의 반도체 소자의 B-B측 단면도이며, 도 5는 도 4의 반도체 소자의 부분 확대도이고, 도 6은 도 1의 반도체 소자의 C-C측 단면도이다.
도 1 내지 도 6을 참조하면, 반도체 소자(100)는 기판(11), 상기 기판(11) 상에 제1도전형 반도체층(21), 활성층(22) 및 제2도전형 반도체층(23)을 갖는 발광 구조물(20), 상기 발광 구조물(20) 상에 제1전극층(65), 상기 제1전극층(65)과 상기 발광 구조물(20) 사이에 제2전극층(63), 상기 제1도전형 반도체층(21)의 중심 영역 둘레에 상기 중심 영역의 높이보다 낮은 제1영역(21A), 및 상기 제1영역(21A) 상에 제1전극(67)을 포함한다.
실시 예에 따른 반도체 소자(100)는 발광 소자, 수광 소자, 빛 감지 소자 중 적어도 하나로 구현될 수 있다. 상기 반도체 소자(100)가 발광 소자인 경우, 자외선, 가시광선 또는 적외선 파장 중 적어도 하나를 발광할 수 있다. 상기 반도체 소자(100)가 수광 소자나 빛 감지 소자인 경우, 특정 파장의 광을 수광하거나 감지하는 소자일 수 있다.
실시 예는 반도체 소자(100)는 투명한 기판 예컨대, 전도성 또는 절연성 재질의 기판(11)을 갖는 소자로 구현될 수 있다. 상기 기판(11)은 화합물 반도체로 형성될 수 있으며, 예컨대 III-V족 화합물 반도체로 형성될 수 있다. 상기 기판(11)은 상기 발광 구조물(20)을 구성하는 적어도 한 층의 반도체와 동일한 물질로 형성될 수 있다. 상기 기판(11)은 제1도전형 반도체층(21)과 동일한 굴절률을 갖는 재질로 형성될 수 있어, 결함의 발생을 방지하고 광 손실을 줄일 수 있다. 실시 예에 따른 기판(11)은 절연성 또는 unintentional doped 반도체 기판일 수 있다. 상기 기판(11) 내에 도펀트(dopant)를 도핑할 경우, dopant와 같은 불순물에 의한 광 추출 효율이 저하될 수 있어, dopant를 의도적으로 주입하지 않은 반도체층일 수 있다. 이하 설명의 편의를 위해, 기판(11)은 반도체 기판으로 설명하기로 한다.
상기 기판(11)은 GaN계 반도체 예컨대, GaN 반도체로 형성될 수 있다. 상기 기판(11)은 bulk GaN 단결정 기판일 수 있다. 이러한 기판(11)을 갖는 반도체 소자(100)는 사파이어 기판을 사용하는 경우에 비해 전위 밀도를 억제할 수 있어, 반도체층 내에서의 결정성이 개선될 수 있다. GaN계 반도체를 상기 기판(11)으로 활용한 반도체 소자(100)는 전류 확산을 개선하여 전류 집중을 억제하고 열 발생을 낮추어 줄 수 있고, 상기 기판(11)에 광추출을 위한 패턴을 더 크게 형성할 수 있다. 다른 예로서, 상기 기판(11)은 GaN이거나 GaAs, ZnO, GaP, InP, and Ga2O3 중 어느 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(11)은 상부에 복수의 돌출부(미도시)를 포함할 수 있다. 상기 복수의 돌출부는 다각뿔 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(11)의 두께(T1)는 30㎛ 이상 예컨대, 30㎛ 내지 150㎛의 범위로 형성될 수 있으며, 상기 두께(T1)이 상기 범위보다 작은 경우 제조시의 핸들링이 어렵고 상기 범위보다 큰 경우 개별 소자로 분리시 기판(11)의 분리가 어렵거나 기판(11)의 두께가 두꺼워 광 추출 효율이 저하될 수 있다.
상기 기판(11)은 하부에 패턴(11A)을 포함할 수 있다. 상기 패턴(11A)은 뿔 형상 예컨대, 다각뿔 형상일 수 있다. 상기 다각뿔 형상은 육각 뿔 형상을 포함할 수 있다. 도 10과 같이, 상기 패턴(11A)의 높이(H1)는 상기 기판(11)의 두께(T1)의 1% 내지 4%의 높이를 가질 수 있으며, 예컨대 상기 기판(11)이 GaN계 반도체일 경우 패턴(11A)을 10㎛ 높이(H1)까지 형성할 수 있다 상기 패턴(11A)은 서로 다른 크기나 서로 다른 높이(H1)를 가질 수 있다. 상기 패턴(11A)는 texture 구조를 포함할 수 있다. 이러한 패턴(11A)에 의해 출사되는 광의 추출 효율을 개선시켜 줄 수 있다.
상기 기판(11) 상에는 III족-V족 화합물 반도체 및 II족-VI족 화합물 반도체 중 적어도 하나를 갖는 반도체층이 형성될 수 있다. 상기 반도체층은 복수의 층이 적층될 수 있다. 상기 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(11)은 성장 기판 또는 투광성 기판일 수 있다. 상기 기판(11) 상에는 복수의 반도체층을 갖는 발광 구조물(20)을 포함할 수 있다.
상기 반도체 소자(100)는 탑뷰 또는 바텀뷰 형상이 다각형 형상일 수 있다. 상기 반도체 소자(100)는 도 1과 같이 탑뷰에서 볼 때, 평면 상에서 제1축 방향은 X축 방향이며, 제2축 방향은 X축 방향과 직교하는 Y축 방향일 수 있다. 상기 반도체 소자(100)의 두께 방향 또는 높이 방향은 제3축 방향이며, 상기 제3축 방향은 Z축 방향일 수 있다. 상기 반도체 소자(100)의 제1축 방향의 길이가 X1이고, 제2축 방향은 길이가 Y1인 경우, X1=Y1의 관계이거나, Y1≥X1의 관계를 가질 수 있다. 상기 반도체 소자(100)의 X1, Y1는 0.8mm 이상 예컨대, 1mm 이상일 수 있다. 예를 들어, 상기 기판(11)이 상기 반도체 소자(100)의 하부구조를 이루고 있으므로, 상기 기판(11)의 제1축 방향의 길이 및 제2축 방향의 길이가 X1 및 Y1이 될 수 있다. 상기 기판(11)의 길이(X1,Y1) 각각은 0.8mm 이상 예컨대, 1mm 이상이 될 수 있다. 이러한 대면적의 반도체 소자는 고 출력 소자 예컨대, 고 출력 LED로 제공될 수 있다. 이러한 고 출력 반도체 소자는 발광 구조물(20)의 발광 면적의 감소를 최소화하고, 전류 흐름이나 열 방출 경로의 확보가 중요하게 대두되고 있다. 실시 예는 반도체 소자(100) 내에서의 발광 면적의 감소를 최소화하고 전류 흐름 및 방열을 개선하기 위한 소자를 제공하고자 한다. 상기 반도체 소자(100)의 두께는 130㎛ 이상이 두께 예컨대, 130㎛ 내지 170㎛의 범위로 형성될 수 있다.
상기 기판(11)는 서로 반대측에 배치된 제1,2 측면(S1,S2)과, 서로 반대측에 배치된 제3,4측면(S3,S4)을 포함하며, 상기 제1,2측면(S1,S2)은 상기 제3,4측면(S3,S4)에 인접하게 배치된다. 상기 기판(11)의 각 측면(S1,S2,S3,S4)은 상기 반도체 소자(100)의 각 측면일 수 있다. 상기 기판(11)의 각 측면(S1,S2,S3,S4)은 발광 구조물(20)의 하부 측면이거나 또는 제1도전형 반도체층(21)의 측면일 수 있다.
상기 발광 구조물(20)은 상기 기판(11) 상에 배치된다. 상기 기판(11)과 발광 구조물(20) 사이에는 반도체층 예컨대, 버퍼층을 포함할 수 있으며, 상기 버퍼층은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, ZnO와 같은 재료 중 어느 하나로 형성될 수 있다. 실시 예는 상기 기판(11)을 사용함으로써, 상기 버퍼층은 제거될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(20)은 제1도전형 반도체층(21), 상기 제1도전형 반도체층(21) 위에 배치된 활성층(22) 및 상기 활성층(22) 위에 배치된 제2도전형 반도체층(23)을 포함할 수 있다. 상기 발광 구조물(20)은 상기의 층들의 위 또는/및 아래에 다른 층들이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조물(20)의 상면 면적은 하면 면적보다 좁을 수 있다. 상기 발광 구조물(20)의 하면(11B)의 면적은 상기 기판(11)의 상면의 면적과 동일하거나 작을 수 있다. 여기서, 상기 면적은 X축-Y축 평면이 이루는 면적일 수 있다.
상기 제1도전형 반도체층(21)은 상기 기판(11)과 상기 활성층(22) 사이에 배치될 수 있다. 상기 제1도전형 반도체층(21)은 제1도전형의 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제1도전형 반도체층(21)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(21)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1도전형 반도체층(21)은 단층 또는 다층으로 배치될 수 있다. 상기 제1도전형 반도체층(21)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제1도전형 반도체층(21)은 전극 접촉층이 될 수 있다. 상기 제1도전형 반도체층(21)은 상기 기판(11)과 동일한 재료의 반도체를 포함할 수 있어, 상기 기판(11)과의 격자 상수의 차이를 낮추거나 제거할 수 있어, 결정 결함의 발생을 차단할 수 있다. 상기 제1도전형 반도체층(21)의 결정 결함은 사파이어 기판을 갖는 층에 비해 개선될 수 있다. 상기 제1도전형 반도체층(21)은 II족 내지 VI족 화합물 반도체 중에서 상기 기판(11)과 다른 화합물 반도체로 형성될 수 있다.
상기 활성층(22)은 상기 제1도전형 반도체층(21)과 제2도전형 반도체층(23) 사이에 배치될 수 있다. 상기 활성층(22)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(22)은 III족-V족 및 II족-VI족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있다. 상기 활성층(22)은 에너지 밴드 갭이 다른 층들이 교대로 배치될 수 있다. 상기 활성층(22)은 우물층 및 장벽층을 포함하며, 상기 장벽층은 상기 우물층의 에너지 밴드 갭보다 넓은 에너지 밴드 갭을 갖는 반도체 재료로 형성될 수 있다.
상기 활성층(22)에서 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층/장벽층의 페어는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, GaAs/AlGaAs, InGaAs/GaAs, InGaP/GaP, InGaP/AlInGaP, InP/GaAs 중 적어도 하나를 포함한다. 상기 활성층(22)은 자외선 파장, 가시광선, 또는 적외선 파장까지 선택적으로 발광할 수 있으며, 예컨대 자외선, 청색, 녹색, 적색, 백색 또는 적외선 광을 발광할 수 있다.
상기 활성층(22)과 상기 제1도전형 반도체층(21) 사이에는 하부 클래드층(미도시)이 배치될 수 있다. 상기 하부 클래드층은 III족-V족 및 II족-VI족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있으며, 예컨대 상기 기판(11)과 동일한 재료 또는 상이한 재료를 포함할 수 있다. 상기 활성층(22)과 상기 제2도전형 반도체층(23) 상에는 상부 클래드층(미도시)이 배치될 수 있다. 상기 상부 클래드층은 III족-V족 및 II족-VI족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있으며, 예컨대 상기 기판(11)과 동일한 재료 또는 상이한 재료를 포함할 수 있다.
상기 제2도전형 반도체층(23)은 상기 활성층(22) 위에 배치되며, 제2도전성 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제2도전형 반도체층(23)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전성이 p형 반도체인 경우, 상기 제2도전성 도펀트는 Mg, Ze 등과 같은 p형 도펀트를 포함한다. 상기 제2도전형 반도체층(23)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
다른 예로서, 상기 제1도전형 반도체층(21)은 p형 반도체층일 수 있으며, 상기 제2도전형 반도체층(23)은 n형 반도체층일 수 있다. 상기 제2도전형 반도체층(23) 상에는 제1도전성의 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. 따라서, 상기 발광 구조물(20)은 예컨대, 복수의 반도체층의 적층 구조에 의해 p-n 접합, n-p 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제1도전형 반도체층(21)의 제1영역(21A)은 상기 발광 구조물(20)의 둘레에 배치된다. 상기 제1영역(21A)은 상기 제1도전형 반도체층(21)의 중심 영역의 둘레에 상기 중심 영역의 높이보다 낮은 높이를 갖는 영역일 수 있다. 상기 중심 영역은 상기 제1도전형 반도체층(21)이 상기 활성층(22)과 제3축 방향(예: Z축 방향)으로 중첩되는 영역이거나, 상기 활성층(22) 및 상기 제2도전형 반도체층(23)과 Z축 방향으로 중첩되는 영역일 수 있다. 상기 제1영역(21A)은 상기 중심 영역의 주변 영역일 수 있다. 상기 제1영역(21A)은 상기 제1도전형 반도체층(21)과 상기 활성층(22)이 상기 Z축 방향으로 중첩되는 상기 중심영역 둘레에 배치되고, 상기 제1영역(21A)의 상기 Z축 방향 높이는 상기 제1도전형 반도체층(21)의 중심영역의 높이보다 낮다. 상기 제1영역(21A)은 상기 제1도전형 반도체층(21)의 중심 영역보다 외측에 배치될 수 있다. 상기 제1영역(21A)은 상기 활성층(22)과 접촉되는 제1도전형 반도체층(21)의 상면보다 낮은 상면일 수 있다. 상기 제1영역(21A)은 상기 제1도전형 반도체층(21)의 중심영역 둘레에 연속적으로 연결될 수 있다. 상기 제1영역(21A)는 상기 제1도전형 반도체층(21)의 제1영역(21A)은 상기 중심 영역 둘레에 서로 만나는 제1축(X) 방향과 제2축(Y) 방향으로 소정 폭을 갖고 배치될 수 있다. 상기 제1영역(21)은 상기 중심 영역을 기준으로 서로 반대측 제1축 방향과 서로 반대측 제2축 방향을 따라 소정 폭을 갖고 배치될 수 있다. 상기 제1영역(21A)의 제1축 방향 또는 제2축 방향의 길이는 상기 제1도전형 반도체층(21)의 중심 영역의 제1축 방향 또는 제2축 방향의 길이보다 크게 배치될 수 있다. 상기 제1영역(21A)은 상기 제1도전형 반도체층(21)의 한 측면(S1,S2,S3,S4)의 길이까지 형성될 수 있다.
상기 제1도전형 반도체층(21)의 제1영역(21A)의 표면은 거칠기가 없는 평면이거나 거칠기를 갖는 러프한 면일 수 있다. 상기 제1도전형 반도체층(21)의 제1영역(21A)은 반도체 표면 예컨대, GaN이 노출될 수 있다. 상기 제1영역(21A)은 메사 에칭된 영역일 수 있으며, 습식 및 건식 에칭 공정에 의해 형성될 수 있다.
상기 발광 구조물(20)의 측면(25)은 상기 제1영역(21A)보다 안쪽에 배치된 측면일 수 있다. 상기 제1영역(21A)은 상기 발광 구조물(20)의 측면(25)보다 외측에 배치될 수 있다. 상기 발광 구조물(20)의 측면(25)은 상기 Z축 방향에 대해 경사진 면으로 형성될 수 있다. 상기 발광 구조물(20)의 경사진 측면(25)은 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 상기 발광 구조물(20)의 측면(25)은 상기 제1도전형 반도체층(21)의 일부분의 측면, 상기 활성층(22)의 측면 및 상기 제2도전형 반도체층(23)의 측면을 포함한다.
상기 제2전극층(63)은 상기 발광 구조물(20) 위에 배치되며, 상기 제1전극층(65)은 상기 제2전극층(63) 위에 배치될 수 있다. 상기 제2전극층(63)은 상기 Z축 방향을 기준으로 상기 제1전극층(65)과 상기 발광 구조물(20)의 상면 사이에 배치될 수 있다. 상기 제2전극층(63)은 상기 제2도전형 반도체층(23)과 전기적으로 연결될 수 있다. 상기 제1전극층(65)은 상기 제1도전형 반도체층(21)과 전기적으로 연결될 수 있다. 상기 제2전극층(63)은 상기 발광 구조물(20)의 측면(25)과 Z축 방향으로 오버랩되지 않는 영역에 배치될 수 있다.
전도층(61)은 상기 Z축 방향을 기준으로 상기 제2전극층(63)과 상기 발광 구조물(20) 사이에 배치될 수 있다. 상기 전도층(61)은 상기 발광 구조물(20)의 상면과 접촉될 수 있다. 상기 전도층(61)은 상기 제2도전형 반도체층(23)의 상면과 접촉될 수 있다. 상기 전도층(61)은 상기 제2도전형 반도체층(23)과 오믹 접촉될 수 있다.
상기 전도층(61)은 비금속 또는 금속성의 전도성 재질을 포함한다. 상기 전도층(61)은 투명한 또는 불투명한 전도성 재질을 포함한다. 상기 전도층(61)은 금속 산화물 또는 금속 질화물 중 적어도 하나를 포함할 수 있다. 상기 전도층(61)은 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 재료 중 적어도 하나를 포함할 수 있다. 상기 전도층(61)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, Ti, Cu 및 그 조합으로 구성된 그룹으로부터 선택된 재료로 이루어진 적어도 하나를 포함할 수 있다. 상기 전도층(61)은 단층 또는 다층을 포함하는 구조로 형성될 수 있다. 상기 전도층(61)은 10nm 이하 예컨대, 1 nm 내지 10 nm 두께로 배치될 수 있다. 상기 전도층(61)의 두께가 1 nm보다 얇을 경우 높은 면 저항으로 인하여 동작 전압 특성이 악화될 수 있고, 10 nm보다 두꺼울 경우 광의 투광 특성이 악화되어 광 추출 효율이 떨어질 수 있다. 상기 전도층(61)의 두께는 예컨대, 1 nm 내지 5 nm이하로 배치할 수 있으며, 상기 두께에서 전기적, 광학적 특성이 더 향상될 수 있다. 상기 전도층(61)이 투광성 재질로 형성된 경우, 상기 전도층(61)에 투광되는 광은 제2전극층(63)에 의해 반사될 수 있다. 상기 전도층(61)은 제2전극층(63)에 포함될 수 있다.
상기 제2전극층(63)은 금속 재질로 단층 또는 다층을 형성될 수 있다. 상기 제2전극층(63)은 입사되는 광을 반사하며 전원을 공급하는 반사 전극층 또는 전류 확산층으로 정의될 수 있다. 상기 제2전극층(63)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, Ti, Cu 중 적어도 하나 또는 이들의 선택적인 조합으로 구성된 그룹으로부터 선택된 재료로 이루어진 적어도 하나를 포함할 수 있다. 상기 제2전극층(63)이 다층인 경우, 반사층, 본딩층, 접착층 및 캡핑층을 선택적으로 갖는 적층 구조를 포함한다. 상기 제2전극층(63)은, 예컨대 Al, Ag, Ni, Ti, Au를 선택적으로 이용한 적층 구조로서, Ag/Ni/Ti/Ni/Au/Ti의 적층 구조를 포함할 수 있으며, 상기 Ag 및 Au의 각 두께는 200nm 이상으로 형성하고 다른 층들은 100nm 이하로 형성하여, 접착력의 저하를 방지하고 광을 반사 효율을 개선시켜 줄 수 있다. 여기서, 상기 Ni/Ti의 페어는 1페어 또는 2페어 이상 형성될 수 있다.
상기 제2전극층(63)의 상기 X축-Y축 평면에서의 상면 면적은 상기 발광 구조물(20)의 상면 면적보다 작은 면적을 가질 수 있다. 상기 제2전극층(63)의 상면 면적은 상기 전도층(61)의 상면 면적보다 작을 수 있다. 상기 전도층(61) 및 상기 제2전극층(63) 중 적어도 하나 또는 모두의 측면은 경사진 면으로 형성될 수 있다. 상기 전도층(61)의 에지는 상기 제2전극층(63)의 측면보다 더 외측으로 연장될 수 있다. 즉, 상기 전도층(61)의 상기 X축-Y축 평면에서의 면적은 상기 제2전극층(63)의 면적보다 더 클 수 있다.
상기 제2도전형 반도체층(23)과 상기 활성층(22)은 내부에 비아 구조를 갖지 않을 수 있다. 이에 따라 상기 활성층(22)은 비아 구조를 갖는 활성층에 비해 더 넓은 발광 면적을 제공할 수 있다. 상기 활성층(22)의 하면 면적은 상기 기판(11)의 상면 면적에 비해 75% 이상 예컨대, 75% 내지 82%의 범위일 수 있다. 상기 활성층(22)의 하면 면적은 상기 제1도전형 반도체층(21)의 하면 면적에 비해 75% 이상 예컨대, 75% 내지 82%의 범위일 수 있다. 이러한 활성층(22)의 면적을 반도체 소자의 사이즈의 75%이상 제공해 줌으로써, 광 출력이 개선될 수 있다. 상기 반도체 소자(100)의 사이즈(X1×Y1)는 800㎛~1500㎛×800㎛~1500㎛의 범위일 수 있으며, 상기 사이즈(X1×Y1)가 커질수록 상기 활성층(22)의 면적 증가에 따른 광 출력은 더 증가될 수 있다.
상기 제2전극층(63)의 하면 면적은 상기 활성층(22)의 상면 면적보다 작고 상기 활성층(22)의 상면 면적의 90% 이상일 수 있다. 이러한 제2전극층(63)이 상기 활성층(22)의 상면에 대해 90% 이상을 커버함으로써, 광 반사 효율을 개선시켜 줄 수 있다. 이는 상기 제2도전형 반도층(23) 내에 별도의 비아 구조를 갖지 않게 되므로, 상기 제2전극층(63)의 사이즈를 상기 활성층(22)의 사이즈에 비해 90% 이상으로 제공할 수 있다. 상기 사이즈는 가로 길이세로 길이로 계산될 수 있다. 상기 제1도전형 반도체층(21)의 하면 면적은 a이고, 상기 활성층(22)의 상면 면적은 b이며, 상기 제2전극층(63)의 하면 면적은 c인 경우, a>b>c의 관계를 가질 수 있다.
제1절연층(51)은 상기 Z축 방향으로 상기 제1전극층(65)과 상기 제2전극층(63) 사이에 배치될 수 있다. 상기 제1절연층(51)은 유전체 재질을 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1절연층(51)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 제1절연층(51)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다.
다른 예로서, 상기 제1절연층(51)은 서로 다른 유전체층의 적층 구조를 갖는 반사층으로 형성될 수 있다. 상기 반사층은 분산형 브래그 반사(distributed Bragg reflector: DBR) 구조로 형성될 수 있으며, 상기 분산형 브래그 반사 구조는 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조를 포함하며, 예컨대, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 서로 다른 어느 하나를 각각 포함할 수 있다.
상기 제1절연층(51)은 제2 전극층(63)과 상기 제1전극층(65) 사이에 배치되며, 상기 제1 도전형 반도체층(21), 상기 제2 도전형 반도체층(23) 및 상기 활성층(22)의 측면(25)에 배치될 수 있다. 상기 제1절연층(51)은 상기 제2전극층(63), 상기 전도층(61) 및 상기 발광 구조물(20) 을 덮게 된다. 상기 제1절연층(51)은 상기 제2전극층(63) 상에 배치되어, 습기 침투를 방지하고 제1전극층(65)과 전기적으로 절연시켜 줄 수 있다. 상기 제1절연층(51)의 외측부(51A)는 상기 제1도전형 반도체층(21)의 제1영역(21A) 상에 배치될 수 있다. 상기 제1절연층(51)의 외측부(51A)는 상기 발광 구조물(20)의 측면(25)들과 제1전극(67) 사이의 영역에 배치될 수 있다.
상기 제1전극층(65)은 상기 제1절연층(51) 상에 배치되며, 상기 제1전극층(65) 위에는 복수의 패드(71,81)가 배치될 수 있다. 상기 복수의 패드(71,81)는 제1패드(71)과 제2패드(81)을 포함할 수 있다. 상기 제1패드(71) 및 제2패드(81) 중 적어도 하나 또는 모두는 상기 제1전극층(65) 상에 배치될 수 있다. 상기 제1전극층(65)은 금속 재질로 단층 또는 다층을 형성될 수 있다. 상기 제1전극층(65)은 입사되는 광을 반사하며 전원을 공급하고 전류를 확산하는 기능을 하며, 반사 전극층 또는 확산층으로 정의될 수 있다. 상기 제1전극층(65)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, Ti, Cu 중 적어도 하나 또는 이들의 선택적인 조합으로 구성된 그룹으로부터 선택된 재료로 이루어진 적어도 하나를 포함할 수 있다. 상기 제1전극층(65)이 다층인 경우, 반사층, 본딩층 및 접착층, 및 캡핑층을 갖는 적층 구조를 포함한다. 상기 제1전극층(65)은 Ag, Al, Ni, Ti, Au를 선택적으로 적층할 수 있으며, 예컨대 Ni/Ag/Ni/Ti/Au/Ti, 또는 Ni/Ag/Ni/Ti/Ni/Au/Ti의 적층 구조를 가질 수 있다. 상기 Au의 두께는 400nm 이상 예컨대, 500nm 내지 900nm의 범위이고 상기 Ag는 Au의 두께보다 얇은 두께를 갖되 100nm 이상으로 형성될 수 있으며, 다른 층들은 150nm 이하로 형성하여, 접착력의 저하를 방지하고 광을 반사 효율을 개선시켜 줄 수 있다. 상기 제1전극층(65)은 상기 제2전극층(63)의 반사 금속 예컨대, Al과 다른 금속(예: Ag)을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 도 3 및 도 5와 같이, 상기 제1전극층(65)은 광을 반사하는 반사 전극층(165) 및 상기 반사 전극층(165) 상에서 상기 반사 전극층(165)을 전기적 또는 물리적으로 보호하는 캡핑층(166)으로 구분할 수 있으며, 상기 반사 전극층(165)은 Ag, 또는 Al를 포함할 수 있으며, 상기 캡핑층(166)은 상기 반사 전극층(165)의 표면 상에 배치되며 Au를 포함할 수 있다. 여기서, 상기 반사 전극층(165)은 도 27에 도시된 예1의 Ag/Ni 또는 예2의 Ni/Ag/Ni의 적층 구조를 갖는 경우, 상기 활성층(22)으로부터 방출된 광의 파장에 대해 90% 이상 예컨대, 93% 이상의 반사율을 가질 수 있다. 상기 반사율(R)을 비교하면 RAg / Ni>RNi / Ag / Ni의 관계를 가질 수 있으며, 상기 Ag의 두께는 200nm 내지 300nm의 범위를 가질 수 있다.
도 1, 도 2 및 도 4와 같이, 상기 제1전극층(65)은 상기 발광 구조물(20) 및 상기 제1도전형 반도체층(21)의 제1영역(21A)의 상부 영역을 덮을 수 있다. 도 8과 같이, 제1전극층(65)이 상기 제1개구부(6)를 제외한 상기 발광 구조물(20)의 상부, 상기 발광 구조물(20)의 측면 및 상기 제1도전형 반도체층(21)의 제1영역(21A)의 상부 영역을 커버한다. 이러한 제1전극층(65)은 상기 활성층(22)으로부터 방출된 광 중에서 상기 제1전극층(65)으로 진행되는 광의 대부분을 반사할 수 있다. 예를 들면, 상기 제1전극층(65)이 상기 제1도전형 반도체층(21)의 측면(25) 및 제1영역(21A) 상에 배치되므로, 상기 제1도전형 반도체층(21)의 제1영역(21A)에서의 광 손실을 줄이고 광 추출 효율을 개선시켜 줄 수 있다.
도 4 및 도 8과 같이, 상기 제1전극층(65)은 상기 발광 구조물(20)의 측면(25) 상에 배치된 제2반사부(65A) 및 상기 제1도전형 반도체층(21)의 제1영역(21A) 상에 배치된 제1반사부(65B)를 포함한다. 상기 제1반사부(65B) 및 제2반사부(65A)를 갖는 제1전극층(65)은 상기 Z축 방향으로 상기 발광 구조물(20)의 측면(25)과 상기 제1영역(21)과 오버랩될 수 있다. 상기 제2반사부(65A)는 상기 발광 구조물(20)의 측면(25)에 위치한 제1절연층(51)의 표면에서 상기 입사되는 광을 반사할 수 있다. 상기 제1반사부(65B)는 상기 제1도전형 반도체층(21)의 제1영역(21A) 상에서 입사되는 광을 누설 없이 반사할 수 있다.
상기 제2반사부(65A)의 외측 표면은 스텝 구조를 가질 수 있으며, 이러한 스텝 구조는 경사진 부분에서 다른 층과의 접착 면적이 개선될 수 있다. 상기 제1반사부(65B)의 표면은 스텝 구조를 가질 수 있으며, 이러한 스텝 구조는 수평한 부분에서 다른 층과의 접착 면적이 개선될 수 있다.
상기 제1반사부(65B)는 상기 제1도전형 반도체층(21)의 제1영역(21A)을 따라 연속적으로 형성될 수 있다. 상기 제1반사부(65B)는 상기 제1도전형 반도체층(21)의 제1영역(21A)의 상면에 연속적 또는 불연속적으로 접촉될 수 있다. 상기 제1반사부(65B)의 접촉부(65C)의 폭이 제1전극(67)의 너비(도 5의 E5) 이하인 경우, 상기 접촉부(65C)는 상기 제1전극(67) 위에 배치되므로 제1영역(21A)에 불 연속적으로 접촉될 수 있고, 상기 접촉부(65C)의 폭이 제1전극(67)의 너비(도 5의 E5) 초과인 경우, 상기 접촉부(65C)는 상기 제1전극(67)의 측면에 배치되므로 제1영역(21A)에 연속적으로 접촉될 수 있다. 즉, 상기 제1전극층(65)은 상기 제1영역(21A)에 연속적 또는 불 연속적으로 접촉될 수 있다.
여기서, 도 3 및 도 5와 같이, 상기 제1도전형 반도체층(21)의 제1영역(21A)에 배치된 제1절연층(51)의 외측부(51A)에는 오픈 영역(7)이 배치될 수 있고, 상기 오픈 영역(7)은 상기 제1영역(21A)의 상면을 노출시켜 줄 수 있다. 상기 오픈 영역(7)을 통해 제1전극층(65)의 일부가 돌출되어 상기 제1영역(21A)에 접촉될 수 있다. 예컨대, 상기 제1전극층(65)의 제1반사부(65B)는 접촉부(65C)를 가지며, 상기 접촉부(65C)는 상기 제1도전형 반도체층(21)과 접촉될 수 있다. 상기 접촉부(65C)는 상기 제1도전형 반도체층(21)의 제1영역(21A)의 상면과 접촉될 수 있다. 상기 접촉부(65C)는 상기 제1도전형 반도체층(21)의 에지를 따라 상기 제1도전형 반도체층(21)의 측면(25)에 인접하게 배치될 수 있다. 상기 접촉부(65C)는 상기 제1도전형 반도체층(21)과 전기적으로 연결될 수 있다. 상기 접촉부(65C)는 상기 복수의 제1전극(67) 사이의 영역에 배치되어 상기 제1영역(21A)과 접촉될 수 있다. 상기 접촉부(65C)는 상기 제1전극(67)의 둘레를 덮을 수 있다.
상기 접촉부(65C)가 상기 제1 도전형 반도체층(21)과 접촉하는 경우, 상기 제1전극(67)과 대비하여 상기 제1 도전형 반도체층(21)과의 높은 접촉 저항 특성으로 전류를 확산시켜 줄 수 있다.
상기 제1도전형 반도체층(21)의 하면 면적은 a이고, 상기 활성층(22)의 상면 면적은 b이며, 상기 제2전극층(63)의 하면 면적은 c이고, 상기 제1전극층(65)의 하면 면적은 d인 경우, d>a>b>c의 관계를 가질 수 있다. 여기서, 상기 제1전극층(65)의 하면 면적은 제1반사부(65B) 및 제2반사부(65A)의 하면 면적들을 합한 면적일 수 있다. 이러한 제1전극층(65)의 하면 면적이 넓게 제공되므로, 제1전극층(65)의 방향으로 진행되는 광을 효과적으로 반사시켜 줄 수 있다. 또한 제1전극층(65)은 서로 다른 제1영역(21A) 상에 등 간격을 갖고 배열된 제1전극(67)과 접촉됨으로써, 전 영역으로 전류를 확산시켜 공급할 수 있다.
도 1, 도 4 및 도 7을 참조하면, 상기 제1전극(67)은 상기 제1도전형 반도체층(21)의 제1영역(21A) 상에 배치될 수 있다. 상기 복수의 제1전극(67)은 발광 구조물(20)을 기준으로 서로 반대측에 위치한 상기 제1도전형 반도체층(21)의 제1영역(21A) 각각에서 불연속적으로 배치될 수 있다. 상기 제1전극층(65)은 상기 제1전극(67)의 상면 및 측면 중 적어도 하나의 위에 배치되거나 상면 및 측면 상에 배치될 수 있다. 실시 예에 따른 상기 제1전극(67)은 상기 제1도전형 반도체층(21)과 Z축 방향 예컨대, 수직 방향으로 오버랩된 영역에 배치되며 상기 활성층(22)의 영역과 Z축 방향으로 오버랩되지 않는 영역에 배치될 수 있다. 상기 제1전극(67)은 상기 제1도전형 반도체층(21)의 제1영역(21A)과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1전극(67)은 상기 제1도전형 반도체층(21)과 상기 제1전극층(65)의 외측 영역(즉, 제1반사부) 사이에 배치될 수 있다. 이에 따라 상기 제1전극(67)은 상기 제1전극층(65)을 통해 상 방향으로 노출되지 않을 수 있다. 상기 제1전극층(65)은 상기 제1전극(67)을 포함할 수 있다.
상기 제1전극(67)은 상기 제1도전형 반도체층(21)의 제1영역(21A)을 따라 복수개가 배치될 수 있다. 상기 복수의 제1전극(67)은 서로 이격된다. 상기 제1축(X) 방향과 상기 제2축(Y) 방향으로 배치된 상기 제1영역(21A) 상에는 복수의 제1전극(67)이 상기 제1영역(21A)의 축 방향과 동일한 축 방향으로 배치될 수 있다. 예를 들면, 상기 제1축 방향으로 배치된 제1영역(21A) 상에는 복수의 제1전극(67)이 제1축 방향으로 배치되며, 상기 제2축 방향으로 배치된 제1영역(21A) 상에는 복수의 제1전극(67)이 제1축 방향으로 배치될 수 있다. 상기 제1축 방향과 상기 제2축 방향으로 배치되는 상기 제1영역(21A)에는 상기 제1영역(21A)의 축 방향으로 동일한 축 방향으로 상기 복수의 제1전극(67)이 등 간격으로 배치될 수 있다.
상기 제1도전형 반도체층(21)의 제1영역(21A)이 상기 발광 구조물(20)의 각 측면(25)들의 외측에 배치된 경우, 상기 각 제1영역(21A) 상에는 복수의 제1전극(67)이 배치될 수 있다. 상기 복수의 제1전극(67)은 상기 제1전극층(65)과 연결될 수 있다. 상기 복수의 제1전극(67)은 상기 제1도전형 반도체층(21)의 제1영역(21A)의 서로 다른 상면에 접촉되어, 상기 제1전극층(65)을 통해 확산된 전류를 제1도전형 반도체층(21)으로 공급할 수 있다. 상기 제1도전형 반도체층(21)은 상기 복수의 제1전극(67)을 통해 균일한 분포의 전류를 공급받을 수 있다.
상기 복수의 제1전극(67) 중 적어도 2개는 제1축 방향 및 제2축 방향의 제1영역(21A) 각각에 등 간격으로 배열될 수 있다. 상기 제1도전형 반도체층(21)의 에지에 인접한 복수의 제1전극(67)들은 서로 등 간격(D2,D5)으로 배열될 수 있다. 상기 복수의 제1전극(67)은 상기 제1도전형 반도체층(21)의 각 제1영역(21A) 상에서 제1축 방향 또는 제2축 방향으로 등 간격(D2,D5)을 갖고 배열될 수 있다. 예컨대, 제1축방향 또는 제2축방향의 제1영역(21A)에는 복수의 제1전극(67)들이 서로 동일한 주기(D1=D4)를 갖고 배치될 수 있다. 상기 복수의 제1전극(67)은 서로 동일한 크기를 가질 수 있다. 상기 제1도전형 반도체층(21)의 각 제1영역(21A) 또는 모든 제1영역(21A) 상에 배열된 상기 복수의 제1전극(67)들은 서로 동일한 크기를 가질 수 있다. 다른 예로서, 제1축 방향 또는 제2축 방향의 제1영역(21A) 상에 배치된 복수의 제1전극(67) 중에서 적어도 하나는 다른 길이를 가질 수 있다.
도 7을 참조하면, 상기 복수의 제1전극(67)은 상기 발광 구조물(20)을 기준으로 제1축방향(예: X축 방향)의 서로 반대측에 위치한 상기 제1영역(21A) 각각에 제2축방향(예: Y축 방향)으로 등 간격(D2)을 갖고 배열될 수 있다. 상기 복수의 제1전극(67)은 상기 발광 구조물(20)을 기준으로 제2축방향(예: Y축 방향)의 서로 반대측에 위치한 상기 제1영역(21A) 각각에 제1축방향(예: X축 방향)으로 등 간격(D2 또는 도 1의 D5)을 갖고 배열될 수 있다. 여기서, 상기 제1축방향은 상기 제1축방향과 직교할 수 있다. 상기 복수의 제1전극(67)들은 상기 제1도전형 반도체층(21)의 중심 영역 둘레에서 상기 제1영역(21A)의 길이 방향 예컨대, X축 방향 또는 Y축 방향을 따라 등 간격으로 배열될 수 있다. 이때, X축 방향 또는 Y축 방향을 따라 등 간격으로 배열된 상기 복수의 제1전극(67)은 상기 제1영역(21A) 중에서 꼭짓점들(S5,S6,S7,S8)로부터 이격될 수 있으며, 예컨대 상기 꼭짓점(S5,S6,S7,S8)에 인접한 서로 다른 축방향의 제1영역(21A) 상에 배치된 제1전극들(67)은 상기 꼭짓점(S5,S6,S7,S8)과 동일한 간격을 가질 수 있다. 즉, 간격 D8은 D9와 동일할 수 있고, 상기 D8=D9>D2의 관계를 가질 수 있다.
상기 제1축방향(예: X축 방향) 또는/및 제2축방향(예: Y축 방향)의 서로 반대측 제1영역(21A)에 배치된 상기 복수의 제1전극(67)은 상기 발광 구조물(20)의 중심 축을 기준으로 회전 대칭되게 배열될 수 있다. 상기 서로 반대측 제1영역(21A)에서 제1축방향 또는/및 제2축방향으로 배치된 상기 복수의 제1전극(67)들의 주기(D1)는 서로 동일할 수 있다.
상기 제1전극(67)은 비금속 또는 금속성의 전도성 재질을 포함한다. 상기 제1전극(67)은 투명한 또는 불투명한 전도성 재질을 포함한다. 상기 제1전극(67)은 상기 전도층(61)과 다른 재질로 형성될 수 있다. 상기 제1전극(67)은 Cr, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cu 및 그 조합으로 구성된 그룹으로부터 선택된 재료로 이루어진 적어도 하나를 포함할 수 있다. 상기 제1전극(67)은 단층 또는 다층으로 형성될 수 있다. 상기 제1전극(67)이 다층인 경우 접촉층/접착층/전도층/접착층의 적층 구조를 포함할 수 있으며, 제1층은 접촉층으로서, 예컨대 Cr을 포함 수 있고, 상기 전도층은 예컨대, 500nm 이상의 두께를 갖는 Cu를 포함할 수 있다. 상기 제1전극(67)은 상기 전도층(61)의 두께보다 두꺼운 두께로 형성될 수 있으며, 상기 전도층(61)의 두께의 10배 이상 예컨대, 100배 이상의 두께를 가질 수 있다. 이러한 제1전극(67)은 반도체층과 제1전극층(65) 사이의 접착력 개선 및 열 전도를 위해 두꺼운 두께로 제공될 수 있다. 상기 제1전극(67)은 상기 제1절연층(51)의 두께보다 2배 이상 두꺼운 두께로 형성될 수 있다.
상기 제1전극(67)은 다른 예로서, 다층 구조 중에서 접착층은 금속 산화물 또는 금속 질화물 중 적어도 하나를 포함할 수 있다. 상기 금속 산화물 또는 금속 질화물은 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 재료 중 적어도 하나를 포함할 수 있다.
상기 복수의 제1전극(67)은 발광 구조물(20)의 탑뷰 상에서, 발광 구조물(20)의 중심과 제1,2측면(S1,S2)의 중심을 지나는 제1중심 축(X0) 또는 직선 X0을 기준으로 동일한 주기(D1)로 배치될 수 있다. 상기 복수의 제1전극(67)은 제1중심 축(X0)을 기준으로 대칭 형태로 배열될 수 있다. 상기 복수의 제1전극(67)은 발광 구조물(20)의 탑뷰(top view) 상에서, 발광 구조물(20)의 중심과 제3,4측면(S3,S4)의 중심을 지나는 제2중심 축(Y0) 또는 직선 Y0을 기준으로 동일한 주기(D4)로 배치될 수 있다. 상기 D1는 D4와 동일할 수 있다. 상기 제1영역(21A)의 서로 다른 축(X,Y) 방향을 따라 배치된 상기 복수의 제1전극(67)은 각 축(X,Y) 방향의 중심을 기준으로 동일한 주기(D1=D4)를 가질 수 있다. 여기서, 서로 다른 축(X,Y) 방향으로 배치된 제1전극(67)들의 중심은 각 축(X,Y) 방향으로 배치된 제1영역(21A)의 중심에 각각 배치될 수 있다. 상기 제1측면(S1)과 제2측면(S2) 각각에 인접한 제1전극(67)들은 서로 반대측에서 서로 대응되는 위치에 배치되거나 X축 방향의 직선 상에 배치될 수 있다. 상기 제1측면(S1) 및 제2측면(S2)에 인접한 제1전극(67) 중에서 적어도 하나는 제1,2패드(71,81)의 사이의 영역(75)의 외측에 배치될 수 있다. 상기 제2축(Y) 방향으로 배열된 제1전극들(67)의 중심 또는 어느 하나는 상기 영역(75)과 제1축(X) 방향의 직선에 배치될 수 있다. 상기 제3측면(S3)과 제4측면(S4)에 인접한 제1전극(67)들은 서로 반대측에서 서로 대응되는 위치에 배치되거나 X축 방향의 직선 상에 배치될 수 있다. 상기 제3측면(S3)과 제4측면(S4)에 인접한 제1전극(67)들은 제1패드(71) 및 제2패드(81)의 돌기(71A,81A)들에 대응되는 위치에 배치되거나 탑뷰 상에서 바라본 Y축 방향의 직선 상에 배치될 수 있다.
상기 복수의 제1전극(67)은 제2중심 축(Y0)을 기준으로 대칭 형태로 배열될 수 있다. 상기 복수의 제1전극(67)은 발광 구조물(20)의 탑뷰 상에서, 사선 방향의 모서리(S6,S7)(S5,S8)를 지나는 대각선 축(V0)을 기준으로 서로 대칭 형태로 배열될 수 있다. 실시 예에 따른 등 간격을 갖는 제1전극(67)들은 제1도전형 반도체층(21)의 Z축 방향의 중심 축 또는 발광 구조물(20)의 Z축 방향의 중심 축을 기준으로 회전 대칭되게 배치될 수 있다.
발광 구조물(20)의 둘레에 서로 반대측 제1영역(21A) 상에 서로 대칭 위치에 있는 제1전극(67)들 간의 거리는 서로 동일한 거리를 가질 수 있고, 상기 발광 구조물(20)의 너비보다 더 넓게 이격될 수 있다.
도 1 및 도 5를 참조하면, 상기 제1전극(67)은 상기 제1도전형 반도체층(21)의 상부 측면과 최 외곽 에지로부터 이격될 수 있다. 상기 제1도전형 반도체층(21)의 제1영역(21A)의 상면은 제1너비(E1)를 가질 수 있고, 상기 제1너비(E1)는 외부 영역의 너비(E6)과 내부 영역의 너비(E2)으로 구분될 수 있다. 상기 제1너비(E1)는 발광 면적을 위해 50㎛ 이상 예컨대, 50㎛ 내지 65㎛의 범위로 형성될 수 있으며, 상기 범위보다 크면 발광 면적이 감소되거나 웨이퍼에서의 칩 수율이 줄어들 수 있다. 상기 외부 영역의 너비(E6)는 개별 칩의 분리를 위한 크기로서, 30㎛ 이하의 예컨대, 5㎛ 내지 30㎛의 너비를 가질 수 있으며, 절연층(51,55)이 제거된 영역일 수 있다. 이에 따라 상기 제1전극(67)과 상기 제1전극층(65)은 상기 제1도전형 반도체층(21)의 최 외곽 에지로부터 이격되어, 개별 소자로 분리시 칩을 보호할 수 있다. 상기 내부 영역의 너비(E2)는 제1전극(67) 및 제1전극층(65)의 제1반사부(65B)가 배치된 영역일 수 있다. 여기서, 상기 제1전극(67)의 너비(E5)는 제1너비(E1)의 7% 내지 11%의 범위로 형성될 수 있고, 상기 접촉부(65C)의 너비(E4)는 상기 제1너비(E1)의 10% 내지 15%의 범위로 형성될 수 있다. 상기 제1전극(67)의 너비(E5)가 상기 범위보다 클 경우 접촉부(65C)의 반사 면적이 줄어들고 상기 범위보다 작으면 접촉부(65C)의 반사 면적이 증가될 수 있다. 상기 제1반사부(65B)의 접촉부(65C)의 너비(E4)는 5㎛ 이상 예컨대, 5㎛ 내지 10㎛의 범위로 형성될 수 있다. 상기 제1전극(67)의 너비(E5)는 접촉부(65C)의 너비(E4)와 같거나 작을 수 있으며, 예컨대 4㎛ 내지 7㎛의 범위로 형성될 수 있다. 상기 너비(E5)가 4㎛보다 작을 경우, 제1 도전형 반도체층(21)과의 접촉 면적이 줄어들어 동작 전압이 상승할 수 있고, 7㎛ 보다 클 경우 제1반사부(65B)의 배치 면적이 줄어들어 광 추출 효율이 떨어질 수 있다.
상기 제1전극층(65)의 접촉부(65C)는 제1절연층(51)의 외측부(51A)에 의해 상기 발광 구조물(20)의 측면(25)로부터 이격될 수 있다. 이에 따라 상기 접촉부(65C)와 제2도전형 반도체층(23) 간의 전기적인 간섭을 차단할 수 있고 습기 침투를 억제할 수 있다.
도 6은 도 1의 반도체 소자의 C-C측 단면도이다. 도 1 및 도 6과 같이, 상기 제1전극(67)과 상기 제1전극층(65)의 접촉부(65C)는 교대로 상기 제1도전형 반도체층(21)의 제1영역(21A) 상면에 접촉될 수 있다. 실시 예는 상기 제1전극(67)의 길이(D3)는 너비(도 5의 E5)보다 클 수 있다. 여기서, 상기 길이 방향은 제1전극(67)이 배열되는 방향이며, 상기 너비 방향은 상기 길이 방향에 직교하는 방향일 수 있다. 상기 제1전극(67)은 상기 제1영역(21A)의 상면에 불 연속적으로 배치될 수 있다.
제1실시 예는, 상기 제1전극(67) 간의 간격(D2,D5)은 제1축 방향 또는 제2축 방향에서 서로 동일할 수 있다. 상기 제1전극(67) 간의 간격(D2,D5)은 X1 또는 Y1의 30% 이하 예컨대, 20% 내지 25%의 범위 또는 21% 내지 24%의 범위를 가질 수 있다. 상기 제1전극(67) 간의 간격(D2,D5)이 상기 범위보다 크면 상기 제1전극(67)의 접촉 면적은 줄어들 수 있다. 상기 제1전극(67) 간의 간격은 각 제1영역(21A) 상에서 300㎛ 이하 예컨대, 210㎛ 내지 250㎛의 범위를 가질 수 있다. 상기 제1전극(67) 간의 간격(D2,D5)이 상기 범위보다 클 경우 접촉 면적이 줄어들어 전류 특성이나 광 특성이 저하될 수 있다. 상기 간격 D2는 간격 D5와 동일할 수 있다.
도 7과 같이, 상기 제1도전형 반도체층(21)의 제1영역(21A)에서 제1전극이 연속적인 라인 패턴으로 형성될 영역을 100%으로 볼 때, 상기 제1전극(67)이 상기 제1영역(21A) 영역 대비 제1전극(67)의 면적 비율은 6% 이상 예컨대, 6% 내지 12%의 범위를 가질 수 있다. 여기서, 상기 100%은 상기 제1영역(21A)의 영역을 따라 제1전극이 동일한 선폭(line width)(도 5의 E5)으로 연속적으로 형성된 경우의 예이다. 실시 예는 제1전극(67)이 불연속적으로 또는 분산되어 배치된 예이다. 상기 제1전극(67)들의 접촉 면적 또는 하면 면적의 합은 상기 반도체 기판(11)의 상면 면적 또는 제1도전형 반도체층(21)의 하면 면적의 최대 4% 이하로서, 3% 이하 예컨대, 0.15% 내지 3%의 범위 또는 0.1% 내지 2%의 범위일 수 있다. 상기 제1영역(21A)의 영역 상에서 상기 제1전극(67)이 서로 이격됨으로써, 상기 제1전극층(65)의 제1반사부(65B)의 접촉 면적 즉, 상기 제1영역(21A)의 상면과의 접촉 면적은 더 증가될 수 있다. 이에 따라 발광 구조물(20)으로의 전류 주입 효율은 개선될 수 있다.
상기 복수의 제1전극(67)은 각 꼭짓점(S5,S6,S7,S8)로부터 소정 간격(D8,D9)로 이격될 수 있다. 상기 복수의 제1전극(67)이 상기 꼭짓점(S5,S6,S7,S8)으로부터 120㎛ 이상 또는 간격(D2) 이상으로 이격될 수 있다. 상기 제1전극(67)들의 등 간격(D2,D4)은 상기 꼭짓점(S5,S6,S7,S8)과 이에 인접한 상기 제1전극(67) 사이의 간격(D8,D9)보다 작을 수 있다. 상기 제1영역(21A) 중 각 꼭짓점(S5,S6,S7,S8)을 갖는 코너 영역에는 제1절연층(51) 및 제1전극층(65) 중 적어도 하나가 배치될 수 있다. 이에 따라 상기 각 꼭짓점(S5,S6,S7,S8)를 갖는 코너 영역으로 전류가 집중되는 것을 방지할 수 있다. 도 7에 도시된, 제1영역(21A) 상에서 제1전극층(65)의 외측 라인은 제2절연층(55)의 영역 내측에 배치될 수 있다. 상기 제2절연층(55)은 제1축 방향의 길이(X3)를 갖는 영역과 제2축 방향의 길이(Y4)를 갖는 영역 상에 배치되며 제1영역(21A)의 에지로부터 이격될 수 있다.
실시 예에 따른 상기 제1패드(71) 및 제2패드(81)는 상기 제1전극층(65) 상에 배치된다. 상기 제1,2패드(71,81) 각각은 Z축 방향으로 활성층(22)과 오버랩될 수 있다. 상기 제1패드(71) 및 제2패드(81)는 동일 수평 면 상에서 서로 이격되며, 상기 제1패드(71)과 제2패드(81) 사이에는 이격된 영역(75)이 배치된다. 상기 제1패드(71) 및 제2패드(81)는 상기 제1전극층(65) 및 제2전극층(63)의 위에 배치될 수 있다. 상기 제1패드(71)는 상기 제1전극층(65)과 전기적으로 연결되며, 상기 제2패드(81)는 상기 제2전극층(63)과 전기적으로 연결된다. 제2절연층(55)은 상기 제1패드(71)와 상기 제2패드(81) 아래에 배치된다. 상기 제2절연층(55)은 상기 제1패드(71)와 상기 제1전극층(65)의 사이의 영역과 상기 제2패드(81)와 상기 제1전극층(65) 사이의 영역에 배치될 수 있다.
상기 제1패드(71)와 상기 제2패드(81)는 상기 발광 구조물(20)과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1패드(71)는 상기 제1전극층(65)과 상기 제2전극층(63)과 Z축 방향 즉, 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제2패드(81)는 상기 제1전극층(65)과 상기 제2전극층(63)과 Z축 방향 즉, 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1패드(71)와 상기 제2패드(81)의 사이즈가 서로 동일할 경우, 발생된 열이 집중되는 문제는 개선될 수 있다. 상기 제2패드(81)에는 식별부(도 1의 83) 예컨대, 캐소드 마크가 구비될 수 있다. 이 경우 제1,2패드(71,81)의 본딩 시 상기 식별부(83)를 통해 캐소드와 애노드의 본딩 방향을 용이하게 구분할 수 있다.
상기 제1패드(71)의 상면 면적은 바닥 면적과 동일하거나 작을 수 있다. 상기 제1패드(71)는 측면이 수직한 면 또는 경사진 면일 수 있다. 상기 제2패드(81)의 상면 면적은 바닥 면적과 동일하거나 작을 수 있다. 상기 제2패드(81)는 측면이 수직한 면 또는 경사진 면일 수 있다.
실시 예에 따른 제1패드(71)와 제2패드(81)는 유테틱 본딩 또는 솔더 본딩 재질을 포함할 수 있다. 상기 제1패드(71)와 상기 제2패드(81)는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1패드(71)와 상기 제2패드(81)는 서로 동일한 층 구조로 형성될 수 있다. 상기 제1패드(71)와 상기 제2패드(81)가 다층 구조인 경우, 접착층 및 접합층을 포함할 수 있으며, 상기 접착층은 Ni 및 Ti를 1페어 이상일 수 있으며, 상기 접합층은 Au 및 Sn 중 적어도 하나 또는 모두를 포함할 수 있다. 상기 제1패드(71)와 상기 제2패드(81)는 1㎛ 이상 예컨대, 1.5㎛ 내지 7㎛ 범위의 두께를 제공하여, 상기 두께 범위 내에서 본딩력 및 열 전달 능력을 개선할 수 있다.
도 1을 참조하면, 상기 제1패드(71)는 제1축 방향의 길이(X2)가 제2축 방향의 길이(Y2)보다 2배 이상 예컨대, 2.2배 내지 3배의 범위에 배치될 수 있다. 상기 제2패드(81)는 제1축 방향의 길이(X2)가 제2축 방향의 길이(Y3)보다 2배 이상 예컨대, 2.2배 내지 3배의 범위에 배치될 수 있다. 이는 제2축 방향으로 제1패드(71) 및 제2패드(81)가 배열되므로, 제1패드(71)와 제2패드(81)의 제1축 방향으로의 길이(X2)를 제2축 방향의 길이(Y2,Y3)에 비해 2배 이상 크게 하여, 열 전달 표면적을 확보해 주고 상호 간의 간섭을 줄일 수 있다.
상기 제1,2패드(71,81)의 제1축 방향의 길이(X2)는 반도체 소자의 제1축 방향의 길이 또는 기판(11)의 제1축 방향의 길이(X1)의 0.8 이상 예컨대, 0.82 내지 0.88의 범위를 가질 수 있다. 상기 제1,2패드(71,81)의 제2축 방향의 길이(Y2,Y3)는 반도체 소자 또는 기판(11)의 제2축 방향의 길이(Y1)의 0.38 이하 예컨대, 0.30 내지 0.34의 범위를 가질 수 있다. 이러한 제1패드(71)와 제2패드(81)는 상기의 범위에 의해 충분한 방열 표면적을 확보할 수 있고 상호 간의 열 간섭을 줄일 수 있다.
상기 제1패드(71)와 제2패드(81) 사이의 간격(G1)은 상기 제1패드(71)와 제2패드(81)의 제2축 방향의 길이(Y2,Y3)의 3.5배 이하 예컨대, 1.2배 내지 3.5배의 범위를 가질 수 있다. 상기 제1,2패드(71,81) 사이의 간격(G1)이 상기 범위보다 클 경우, 상기 제1패드(71)와 제2패드(81) 사이의 영역에서의 열 집중 문제가 발생될 수 있고, 상기 범위보다 작을 경우 본딩 시의 전기적인 또는 물리적인 간섭 문제가 발생될 수 있다.
도 1, 도 2 및 도 4를 참조하면, 상기 제1패드(71)는 하부에 복수의 제1돌기(71A)를 포함하며, 상기 제1돌기(71A) 각각은 제1개구부(5)에 배치될 수 있다. 상기 제1돌기(71A)는 상기 제1패드(71)로부터 제1전극층(65) 방향으로 돌출되며, 상부가 넓고 하부가 좁은 너비를 가질 수 있다. 상기 제1돌기(71A)는 상기 제1전극층(65)에 접촉될 수 있고 전기적으로 연결될 수 있다. 상기 제1돌기(71A)의 바텀 뷰는 다각형 형상 또는 원 형상일 수 있으며, 예컨대 다각형 형상일 수 있다.
상기 제2패드(81)는 하부에 복수의 제2돌기(81A)를 포함하며, 상기 제2돌기(81A) 각각은 상기 제2개구부(6) 각각에 배치될 수 있다. 상기 제2돌기(81A) 각각은 상부가 넓고 하부가 좁은 너비를 가질 수 있다. 상기 제2돌기(81A)는 제1전극층(65) 방향으로 돌출되고 상기 제2전극층(63)과 접촉되고 전기적으로 연결될 수 있다. 상기 제2돌기(81A)는 바텀 뷰 형상이 원 형상 또는 다각형 형상일 수 있으며, 예컨대 원 형상일 수 있다.
상기 제2절연층(55)은 상기 제1전극층(65)의 상면 상에 배치된다. 상기 제2절연층(55)은 제1개구부(5)를 포함하며, 상기 제1개구부(5)는 상기 제1패드(71) 아래에 복수개가 서로 이격되어 배치된다. 상기 제1개구부(5)는 탑뷰 형상이 원형 또는 다각형 형상일 수 있으며, 예컨대 접촉 면적을 고려하기 위해 다각형 형상으로 형성될 수 있다. 상기 복수의 제1개구부(5)는 상기 제1패드(71)와 수직 방향으로 오버랩되게 배치될 수 있다.
상기 제2절연층(55)은 제2개구부(6)를 포함하며, 상기 제2개구부(6)는 상기 제2절연층(55), 상기 제1전극층(65) 및 상기 제1절연층(51)을 통해 형성될 수 있다. 상기 제2개구부(6)는 상기 제2패드(81) 아래에 복수개가 서로 이격되어 배치될 수 있다. 상기 제2개구부(6)는 상기 제2전극층(63) 상에 배치되며, 상기 제2패드(81)와 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제2개구부(6)는 탑뷰 형상이 원 형상이거나 다각형 형상일 수 있으며, 예컨대 원 형상으로 형성될 수 있다. 상기 제2개구부(6)의 둘레에는 제2절연층(55)이 배치될 수 있다.
상기 제1개구부(5)와 상기 제2개구부(6)의 개수는 서로 동일할 수 있다. 상기 제1돌기(71A)와 상기 제2돌기(81A)의 개수는 서로 동일할 수 있다. 상기 제1,2돌기(71A,81A) 각각은 적어도 3개 이상 예컨대, 3개 내지 12개의 범위일 수 있으며, 상기의 개수 미만일 경우 열 방출이 어려워 본딩 부분이 떨어지는 문제가 발생될 수 있으며, 상기의 개수 초과일 경우 열 분산 능력의 개선이 미미할 수 있다. 상기 제1,2돌기(71A,81A) 각각은 서로 동일하거나 다른 개수일 수 있다. 상기 제1돌기(71A) 각각의 바닥 면적은 상기 제2돌기(81A) 각각의 바닥 면적보다 클 수 있다. 예를 들면, 상기 제1돌기(71A)와 상기 제1전극(67) 사이의 거리가 d1이고, 상기 제2돌기(81A)와 상기 전도층(61) 사이의 거리가 d2인 경우, d1>d2의 관계를 가지므로, 상기 제1돌기(71A)의 바닥 면적은 상기 제2돌기(81A)의 바닥 면적보다 크게 배치할 수 있다. 이에 따라 제1전극(67)으로의 전류 이동 거리를 줄여줄 수 있는 효과를 줄 수 있다.
상기 제1돌기(71A)들의 전체 바닥 면적의 합은 상기 제1패드(71)의 상면 면적의 3% 이상 예컨대, 4% 내지 6.5%의 범위를 가질 수 있다. 상기 제1돌기(71A)는 상기 제1패드(71)의 상면 면적의 1% 이하 예컨대, 0.5% 내지 1%의 범위로 배치될 수 있다. 상기 제1돌기(71A)의 바닥을 보면, 제1축 방향의 길이(B1)가 50㎛ 이상 예컨대, 55㎛ 내지 65㎛의 범위이며, 상기 제2축 방향의 길이(B2)는 30㎛ 이상 예컨대, 35㎛ 내지 45㎛의 범위를 가질 수 있다. 상기 제1돌기(71A)들의 바닥 면적이 상기 범위보다 작은 경우 고 전류의 구동시 상기 제1돌기(71A)와 상기 제1전극층(65)의 접촉 영역에서의 금속 변형이 발생되는 문제가 발생될 수 있다. 상기 금속 변형으로 인해 제2패드(81)의 전기적인 신뢰성이 저하되고 방열 특성이 저하될 수 있다.
상기 제2돌기(81A)들의 바닥 면적의 전체 합은 상기 제2패드(81)의 상면 면적의 2% 이상 예컨대, 2% 내지 3.5%의 범위를 가질 수 있다. 상기 각 제2돌기(81A)의 바닥 면적은 상기 제2패드(81)의 상면 면적의 1% 이하 예컨대, 0.3% 내지 1%의 범위로 배치될 수 있다. 상기 제2돌기(81A)의 바닥 너비를 보면, 제1축 방향 또는 제2축 방향의 길이(C1)가 35㎛ 이상 예컨대, 35㎛ 내지 45㎛의 범위를 가질 수 있다. 상기 제2돌기(81A)들의 바닥 면적이 상기 범위보다 작은 경우 고 전류의 구동시 상기 제2돌기(81A)와 상기 제2전극층(63) 사이의 접촉 영역에서의 금속 변형이 발생되는 문제가 발생될 수 있다. 상기 금속 변형으로 인해 제2패드(81)의 전기적인 신뢰성이 저하되고 방열 특성이 저하될 수 있다.
도 1, 도 3 및 도 5와 같이, 상기 제1패드(71)는 상면 또는 수평면에 대해 오목하게 함몰된 복수의 제1오목부(5B)를 가지며, 상기 각 제1오목부(5B)는 상기 제1개구부(5)에 대응되는 영역에 배치될 수 있다. 상기 각 제1오목부(5B)는 탑뷰 형상이 다각형 형상을 가질 수 있다. 이러한 복수의 제1오목부(5B)는 상기 제1패드(71)의 본딩 시 접합 효율을 개선시켜 줄 수 있다.
도 1 및 도 9를 참조하면, 상기 제2패드(81)는 상면 또는 수평 면에 대해 오목하게 함몰된 복수의 제2오목부(6B)를 가지며, 상기 각 제2오목부(6B)는 상기 제2개구부(6)에 대응되는 영역에 배치될 수 있다. 상기 제2오목부(6B)는 탑뷰 형상이 서로 다른 반경을 갖는 원 형상을 갖고, 내측 중심으로 갈수록 점차 깊은 깊이를 가질 수 있다. 이러한 복수의 제2오목부(6B)는 상기 제2패드(81)의 본딩 시 접합 효율을 개선시켜 줄 수 있다. 상기 제2오목부(6B)의 깊이는 상기 제1오목부(5B)의 깊이보다 더 깊게 배치될 수 있다.
도 1을 참조하면, 상기 제1돌기(71A)는 상기 제1패드(71)의 X축 방향 측면로부터 제1간격(B7)을 가지며, 상기 제2패드(81)와 대면되는 Y축 방향의 내측면으로부터 제2간격(B5) 및 외측면으로부터 제3간격(B6)을 가질 수 있다. 상기 제1간격(B7)은 상기 제2간격(B5) 또는 제3간격(B6)의 1.5배 이상 예컨대 1.5배 내지 2.5배의 범위를 가질 수 있다. 여기서, 상기 제2간격(B5)과 제3간격(B6)은 서로 동일하거나 제2간격(B5)이 제3간격(B6)보다 5㎛ 이하의 차이로 클 수 있다. 제1축 방향으로 제1돌기(71A) 간의 제4간격(B3)은 상기 제1간격(B7)보다 클 수 있으며, 예컨대 5㎛ 이상의 차이를 가질 수 있다. 제2축 방향으로 제1돌기(71A) 간의 제5간격(B4)은 제4간격(B3)보다 작을 수 있으며, 예컨대 상기 제5간격(B4)은 제4간격(B3)의 1/1.5 이하일 수 있다. 여기서, B4>B5≥B6의 관계를 가질 수 있다. 이러한 제1돌기(71A)의 분포에 의해 제1패드(71)의 센터 영역과 제1패드(71)와 제2패드(81) 사이의 영역에서의 전류 집중 문제를 줄일 수 있다.
상기 제2돌기(81A)는 X축 방향에서 상기 제2패드(81)의 측면과 제1간격(C4)을 가지며, 상기 제1패드(71)와 대면되는 Y축 방향의 내측면과 제2간격(C7) 및 외측면으로부터 제3간격(C5)을 가질 수 있다. 상기 제1간격(C4)은 상기 제2간격(C7) 또는 제3간격(C5)의 2배 이상 예컨대 2.2배 내지 3배의 범위를 가질 수 있다. 여기서, 상기 제2간격(C7)과 제3간격(C5)은 서로 동일하거나 제2간격(C7)이 제3간격(C5)보다 15㎛ 이하의 차이로 클 수 있다. 제1축 방향으로 제2돌기(81A) 간의 제4간격(C2)은 상기 제1간격(C4)보다 클 수 있으며, 예컨대 10㎛ 이상의 차이를 가질 수 있다. 제2축 방향으로 제2돌기(81A) 간의 제5간격(C3)은 제4간격(C2)보다 작을 수 있으며, 예컨대 제5간격(C3)은 제4간격(C2)의 1/2 이하일 수 있다. 이러한 제2돌기(81A)의 분포에 의해 제2패드(81)의 센터 영역과 제1패드(71)와 제2패드(81) 사이의 영역에서의 전류 집중 문제를 줄일 수 있다.
상기 제2절연층(55)은 Z축 방향으로 상기 제1전극층(65)의 제2반사부(65A) 상에 배치될 수 있다. 상기 제2절연층(55)의 제1영역(21A)에서 상기 제1전극층(65)의 제1반사부(65B) 상에 배치될 수 있다. 상기 제2절연층(55)의 일부는 제1절연층(51)과 접촉될 수 있어, 서로 다른 금속들간의 전기적인 간섭을 차단할 수 있다. 상기 제2절연층(55)은 유전체 재질을 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제2절연층(55)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 제2절연층(55)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다.
도 11과 같이, 상기 발광 구조물(20)의 경사진 측면(25) 상에는 제1절연층(51)/제1전극층(65)/제2절연층(55)이 적층될 수 있다. 여기서, 상기 경사진 측면(25)이 X축에 대해 제1각도(R1)를 갖는 경우 상기 제1절연층(51) 상에 배치된 제1전극층(65)의 두께 변화율이 적을 수 있다. 이 경우 제1절연층(51)과 제2전극층(63) 사이의 열 팽창 차이에 의해 제1전극층(65)으로 전달되는 충격이 완화될 수 있다. 상기 제1각도(R1)는 30도 내지 40도의 범위일 수 있으며, 상기 제1각도(R1)보다 큰 경우, 즉, 도 12와 같이 상기 경사진 측면이 제2각도(R2)를 갖는 경우, 상기 경사진 측면의 일부 영역(A1)에서 상기 제1전극층(65)이 정상적으로 배치되지 못하고 끊어지는 문제가 발생될 수 있다. 이러한 끊어지는 문제가 발생되면 제1전극층(65)의 전기적인 특성 및 열 적인 특성이 저하될 수 있다. 또한 상기 경사진 측면(25)이 제1각도(R1)보다 작은 경우, 발광 면적이 줄어드는 문제가 있고 제1전극층(65)의 끊어짐 개선의 정도가 미미할 수 있다.
여기서, 도 3을 참조하면, 상기 제1도전형 반도체층(21)의 제1영역(21A)은 X축을 기준으로 상기 제2전극층(63)의 상면으로부터 Z축 방향으로 제1깊이(T3)를 가질 수 있다. 상기 제1깊이(T3)는 상기 활성층(22)의 상면보다 낮은 깊이로서, 2㎛ 이하, 예컨대 1,5㎛의 깊이를 가질 수 있다. 상기 제1깊이(T3)가 상기 범위보다 클 경우 제1각도(R1)의 고정하면 발광 면적이 줄어들거나, 제1각도(R1)를 더 크게 하면 제1전극층(65)이 끊어질 수 있다.
실시 예에 따른 반도체 소자(100)는 반도체 기판(11)을 이용하여 제조됨으로써, 도 22의 실시 예들의 광 출력 및 외부 양자 효율을 보면, 순방향 전류 밀도에 비례하여 광 출력이 개선되고 내부 양자 효율이 증가됨을 알 수 있다. 이때 비교 예는 사파이어 기판을 갖는 LED로서, 실시 예의 광 출력보다 낮게 나타남을 알 수 있다. 또한 기판(11)을 갖는 반도체 소자(100)는 도 23의 실시 예와 같이 전류 드롭(Current droop)이 사파이어 기판을 갖는 비교 예에 비해 감소됨을 알 수 있다. 또한 기판(11)을 갖는 반도체 소자(100)는 도 24에 도시된, 예1 및 예2와 같이, 열 드롭(thermal droop)이 사파이어 기판을 갖는 소자에 비해 개선됨을 알 수 있다. 상기 예1,2는 제1전극의 차이에 따른 열 드롭 차이를 나타낸다. 따라서, 실시 예에 따른 반도체 소자는 기판과, 제1도전형 반도체층의 외곽 접촉부의 제1전극, 제1,2전극층의 구조에 의해, 열 드롭 및 전류 드롭 문제를 해결하여, 고 출력의 소자 예컨대, LED를 제공해 줄 수 있다.
도 13은 제1전극층(65)의 다른 예로서, 상기 제1전극층(65)의 반사 전극층(165) 및 캡핑층(166)은 제1도전형 반도체층(21)의 제1영역(21A)에 접촉될 수 있다. 이 경우 상기 제1전극층(65)의 제2반사부(65)의 단부가 제1전극(67)의 외측으로 연장될 수 있다.
도 14는 다른 예로서 제1전극(67A)의 길이 및 제1전극(67A) 간의 간격을 변형 한 예이다.
도 14를 참조하면, 상기 제1전극(67A) 간의 간격(D12)은 도 1의 X축 방향의 길이(X1) 또는 Y축 방향의 길이(Y1)의 20% 이하 예컨대, 10% 내지 20%의 범위일 수 있다. 상기 제1전극(67A)들의 중심부 간의 주기(D1)는 제1중심 축(X0) 또는 제2중심 축(Y0)을 기준으로 서로 동일한 주기를 가질 수 있으며, 상기 D12는 다른 변의 제1전극(67A) 간의 간격(D15)와 동일할 수 있다. 상기 제1전극(67A)의 라인 형태로 연속적으로 연결된 경우(비교 예)를 100%이라 할 때, 상기 제1전극(67A)의 전체 길이의 합은 100%를 기준으로 40% 이하 예컨대, 25% 내지 35%의 범위에 배치될 수 있다. 상기 제1전극(67A)의 길이(D13)는 상기 제1전극(67A) 간의 간격(D12)보다 작을 수 있다. 상기 제1전극(67A)의 길이(D13)는 90㎛ 이하 예컨대, 60㎛ 내지 90㎛의 범위를 포함하며, 너비(도 5의 E5)는 상기 길이의 1/2 이하일 수 있다. 이러한 제1전극(67A)은 도 1의 제1전극(67)에 비해 길이는 더 길고 간격은 더 좁아지게 됨으로써, 상기 제1전극(67A)에 의한 접촉 면적은 도 1에 비해 증가될 수 있고 반대로 상기 제1전극(67) 사이에 배치된 제1전극층(65)의 제1반사부(65B)의 면적은 도 1에 비해 줄어들 수 있다. 상기 불연속적인 제1전극(67A)들의 접촉 면적의 합은 상기 기판(11)의 상면 면적 또는 제1도전형 반도체층(21)의 하면 면적의 4% 이하로서, 1% 이하 예컨대, 0.4% 내지 1%의 범위 또는 0.2% 내지 0.7%의 범위일 수 있다.
도 15는 다른 예로서 제1전극(67B)의 길이 및 제1전극(67B) 간의 간격을 변형 한 예이다.
도 15를 참조하면, 상기 제1전극(67B) 간의 간격(D22)은 도 1의 X1, Y1의 14% 이하 예컨대, 7% 내지 14%의 범위일 수 있다. 상기 제1전극(67B)의 중심부 간의 주기(D1)는 제1중심 축(X0) 또는 제2중심 축(Y0)을 기준으로 서로 동일한 주기를 가질 수 있다. 상기 제1전극(67B)의 라인 형태로 연속적으로 연결된 경우(비교 예)를 100%이라 할 때, 상기 제1전극(67B)의 전체 길이의 합은 100%를 기준으로 70% 이하 예컨대, 50% 내지 70%의 범위에 배치될 수 있다. 상기 제1전극(67B)의 길이(D23)는 상기 제1전극(67B) 간의 간격(D22)보다 더 클 수 있다. 상기 제1전극(67)의 길이(D23)는 180㎛ 이하 예컨대, 160㎛ 내지 180㎛의 범위를 포함하며, 너비(도 5의 E5)는 상기 길이의 1/3 이하일 수 있다. 이러한 제1전극(67B)은 도 15의 제1전극(67A)에 비해 길이(D23)는 더 길고 간격(D22)은 더 좁아지게 됨으로써, 상기 제1전극(67B)에 의한 접촉 면적은 도 14에 비해 증가될 수 있고 반대로 상기 제1전극(67B) 사이에 배치된 제1전극층(65)의 제1반사부(65B)의 면적은 도 14에 비해 줄어들 수 있다. 상기 불연속적인 제1전극(67B)들의 접촉 면적의 합은 상기 기판(11)의 상면 면적 또는 제1도전형 반도체층(21)의 하면 면적의 4% 이하 예컨대, 2% 내지 0.8%의 범위 또는 1.5% 내지 1%의 범위일 수 있다.
실시 예에서 도 1, 14 및 도 15와 같이, 상기 불연속적으로 배치된 제1전극(67,67A,67B)들은 제1도전형 반도체층(21)의 제1영역(21A) 상에서 각 측면(S1,S2,S3,S4)에 등 간격으로 배치됨으로써, 전류 주입 효율을 개선할 수 있고 제1전극층(65)의 반사 면적 증가에 따른 광 출력이 개선될 수 있다. 이러한 상기 제1전극(67,67A,67B)들의 접촉 면적의 합은 상기 반도체 기판(11)의 상면 면적 또는 제1도전형 반도체층(21)의 하면 면적의 4% 이하 예컨대, 0.1% 내지 4%의 범위로 제공될 수 있다. 이러한 상기 제1전극(67,67A,67B)들은 등 간격을 갖고 각 측면(S1,S2,S3,S4) 상의 제1영역(21A)에 상기 범위로 접촉되더라도, 동작 전압의 증가 폭이 비교 예에 비해 크지 않고, 반사 면적 증가에 따른 광 출력이 개선될 수 있다. 이 경우 상기 제1전극(67,67A,67B)들의 접촉 면적의 합은 칩 사이즈 또는 상기 반도체 기판(11)의 상면 면적 또는 제1도전형 반도체층(21)의 하면 면적의 최대 4%를 초과할 경우, 반사 면적의 감소에 따른 광 출력이 저하될 수 있고, 최저 0.1% 미만일 경우 접촉 면적의 감소에 따른 순방향 전압이 크게 상승되는 문제가 발생될 수 있다.
표 1은 비교 예와 예1 내지 예 3에서의 소자 특성을 측정한 값으로서, 순방향 전류(Vf3)와 출력(P0)를 구동 전류 350mA로 실험할 때의 경우이다. 상기 비교 예(Ref)는 제1도전형 반도체층(21)의 제1영역(21A)을 따른 라인 형상으로 제1전극(67)이 연속적으로 배치된 경우(100%인 경우)이며, 예1는 도 1에서 제1전극(67)의 접촉 면적이 10%의 비율로 분산되어 접촉된 경우이고, 예2는 도 14에서 제1전극(67A)의 접촉 면적이 30%의 비율로 분산되어 접촉된 경우이고, 예3은 도 15에서 제1전극(67B)이 접촉 면적이 60%의 비율로 분산되어 접촉된 경우이다.
제1전극의 접촉 면적의 비율
 특성 (전류: 350mA)
Vf3(V) Po(mW)
비교 예(100%) 3.32 454.4
예1(10%) 3.38 458.0
예2(30%) 3.35 455.9
예3(60%) 3.33 456.1
표 1과 같이, 예1 내지 예3은 비교 예(Ref)에 비해, 제1전극(67)을 소정 간격으로 배열한 경우 Vf3의 증가 폭이 크지 않고 광 출력(Po)이 개선됨을 알 수 있다. 이는 제1전극(67)의 분산 배치에 따른 전류 확산을 확인할 수 있으며, 예3은 예1 및 예2에 비해 제1전극층(65)의 면적 증가에 따른 광 출력이 개선됨을 알 수 있다. 상기 광 출력은 비교 예, 예1,2,3에 대해 도 26의 박스 플롯으로 나타낼 수 있다.
여기서, 도 25는 비교 예, 예1 내지 예3의 순방향 전압(Vf3)을 비교한 도면을 나타낸 박스 플롯이다. 상기 비교 예가 3. 31V이며, 예1은 3.37V, 예2는 3.33V, 예3은 3.32V로 구해지며, 비교 예에 비해 순방향의 전압이 비교 예에 비해 큰 차이를 갖지 않게 됨을 알 수 있다. 이는 상기 제1전극(67,67A,67B)들의 접촉 면적의 합의 합이 칩 사이즈에 비해 최대 6% 이하가 되더라도, 순방향 구동 전압의 변동은 크지 않고 반사 면적 증가에 따른 광 출력이 개선됨을 알 우 있다.
도 16은 실시 예의 변형 예로서, 제1패드(71) 및 제2패드(81)의 돌기들의 개수를 변형한 예이다.
도 16을 참조하면, 제1패드(71)의 제1돌기(71A)는 제1축 방향으로 2개 이상의 돌기가 1열로 배치될 수 있다. 제2패드(81)의 제2돌기(81A)는 제1축 방향으로 2개 이상의 돌기가 1열로 배열될 수 있다. 상기 제1패드(71)의 제1돌기(71A) 간의 간격(B3)은 서로 동일한 간격을 가질 수 있다. 상기 제2패드(81)의 제2돌기(81A) 간의 간격(B3)은 상기 제1패드(71)의 제1돌기(71A) 간의 간격(B3)보다 넓고 서로 동일할 수 있다.
도 17을 참조하면, 제1패드(71)의 제1돌기(71A)는 제1축 방향으로 2개 이상의 돌기가 2열로 배치될 수 있다. 제2패드(81)의 제2돌기(81A)는 제1축 방향으로 2개 이상의 돌기가 2열로 배열될 수 있다.
상기 제1패드(71)의 제1돌기(71A) 중에서 어느 하나는 상기 제1패드(71)의 센터 영역에 배치될 수 있다. 상기 제2패드(81)의 제2돌기(81A) 중에서 어느 하나는 상기 제2패드(81)의 센터 영역에 배치될 수 있다. 여기서, 상기 센터 영역은 인접한 돌기들로부터 동일한 거리(B3,C2)를 갖는 영역일 수 있다.
도 18을 참조하면, 상기 제1전극층(65)은 복수의 가지 전극(69)을 포함할 수 있으며, 상기 복수의 가지 전극(69)은 상기 제1도전형 반도체층(21)의 제1영역(21A)으로부터 상기 제1도전형 반도체층(21)의 중심 영역으로 돌출될 수 있다. 상기 가지 전극(69)는 상기 제1패드(71)와 상기 제2패드(81) 사이의 영역(21C)과 Z축 방향으로 오버랩될 수 있다. 상기 복수의 가지 전극(69)은 서로 반대측 제1영역(21A)을 통해 내측 방향 또는 상기 중심 영역 방향으로 연장될 수 있다. 상기 복수의 가지 전극(69)은 상기 제1도전형 반도체층(21)에 접촉될 수 있다. 이러한 복수의 가지 전극(69)이 상기 제1패드(71)와 상기 제2패드(81) 사이의 영역(75)으로, 상기 제1패드(71)와 상기 제2패드(81) 사이의 간격(G1)보다 길 길이(G2)를 갖고 연장될 수 있다. 상기 길이(G2)는 간격(G1)의 2배 이하로 배치하여 발광 면적이 감소되는 것을 최소화할 수 있다. 이에 따라 상기 제1패드(71)와 상기 제2패드(81) 사이의 영역(75)에서의 열 집중 현상이 개선될 수 있다.
도 19는 도 4의 반도체 소자를 갖는 조명 장치의 예이다.
도 19를 참조하면, 조명 장치는 반도체 소자(100)의 아래에 회로 기판(101)을 포함할 수 있다. 상기 회로 기판(101)은 상기 반도체 소자(100)에 전원을 공급할 수 있다. 상기 회로 기판(101)은 예를 들어 인쇄회로기판(PCB, Printed circuit board)을 포함할 수 있다. 상기 인쇄회로기판은 예컨대, 수지 재질 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 중 적어도 하나를 포함하며, 예컨대 방열을 위해 메탈 코어 PCB로 제공될 수 있다.
상기 반도체 소자(100)는 실시 예에 따른 소자로서, 기판(11), 상기 기판(11)의 아래에 발광 구조물(20), 상기 발광 구조물(20) 아래에 제1전극층(65), 상기 발광 구조물(20)과 상기 제1전극층(65) 사이에 제2전극층(63), 상기 제1 및 제2전극층(63) 아래에 상기 회로 기판(101)과 연결된 제1 및 제2패드(81,83)가 배치된다. 상기 반도체 소자(100)는 발광 구조물(20)에 의해 발생된 광을 방출하게 된다. 상기 반도체 소자(100)는 상기 회로 기판(101) 상에 플립 칩 타입으로 배치된다.
상기 반도체 소자(100)이 플립 칩으로 배치되므로, 상기 제1전극층(65)은 하 방향으로 진행되는 광을 기판(11) 방향으로 반사시켜 줄 수 있다. 이러한 제1전극층(65)의 하면 면적은 상기 제1도전형 반도체층(21)의 하면 면적보다 크고, 상기 제1도전형 반도체층(21)의 하면 및 하부 측면의 합보다 클 수 있다. 상기 제1도전형 반도체층(21)의 하면은 도면을 기준으로 활성층(22)와 상면과 마주하는 면일 수 있다.
상기 회로 기판(101)은 서로 이격된 전극 패턴(111,113)을 포함할 수 있다. 상기 전극 패턴(111,113)은 상기 반도체 소자(100)의 제1,2패드(71,81)에 대응될 수 있다. 상기 반도체 소자(100)의 제1,2패드(71,81)는 회로 기판(100)의 전극 패턴(111,117)에 직접 본딩되거나 본딩 부재(115,117)에 의해 연결될 수 있으며, 이에 대해 한정하지는 않는다.
상기 조명 장치는 발광 구조물(20)에서 방출된 광을 상기 제1,2전극층(63,65)에 의해 반사시키고 기판(11) 및 제1도전형 반도체층(21)의 측면을 통해 방출하게 된다. 상기 기판(11)은 상면에 패턴(11A)을 구비하여, 광의 추출 효율을 개선시켜 줄 수 있다.
상기 조명 장치는 상기 반도체 소자(100) 상에 형광 필름(121)을 포함할 수 있다. 상기 형광 필름(121)은 적어도 한 종류의 형광체는 황색 형광체, 녹색 형광체, 적색 형광체, 청색 형광체 중 적어도 한 종류 또는 서로 다른 2종류 이상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 예컨대, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 발광 소자로부터 조사된 광은 백색이거나, 황색, 녹색, 적색, 청색 광일 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광 필름(121)은 상기 반도체 소자(100)의 상면 면적과 같거나 더 큰 면적을 가질 수 있다. 상기 형광 필름(121)은 상기 기판(11) 상에 접착제로 접착될 수 있으며 이에 대해 한정하지는 않는다.
도 20은 도 19의 변형 예로서, 조명 장치는 실시 예에 개시된 반도체 소자(100)와 상기 회로 기판(101)의 사이의 외측 둘레에 반사 부재(131)를 포함할 수 있다. 상기 반사 부재(131)는 상기 반도체 소자(100)의 측면을 통해 측 방향으로 누설되는 광을 재 반사시켜 줄 수 있다. 상기 반사 부재(131)는 비 금속 재질을 포함하며, 예컨대 실리콘 또는 에폭시와 같은 수지 재질로 형성될 수 있다. 상기 반사 부재(131)는 수지 재질 내에 SiO2, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 상기 반사 부재(131)는 백색 수지 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 21은 도 19의 변형 예로서, 조명 장치는 회로 기판(101) 상에 복수의 반도체 소자(100)가 배열될 수 있다. 상기 복수의 반도체 소자(100) 각각은 실시 예에 따른 반도체 소자이며, 이에 대한 상세한 설명은 제1실시 예의 설명을 참조하기로 한다.
상기 복수의 반도체 소자(100)와 상기 회로 기판(101) 상에는 반사 부재(131)가 배치될 수 있다. 상기 반사 부재(131)는 상기 복수의 반도체 소자(100) 각각의 측면을 통해 측 방향으로 누설되는 광을 재 반사시켜 줄 수 있다. 상기 반사 부재(131)는 비 금속 재질을 포함하며, 예컨대 실리콘 또는 에폭시와 같은 수지 재질로 형성될 수 있다. 상기 반사 부재(131)는 수지 재질 내에 SiO2, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 상기 반사 부재(131)는 백색 수지 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 반도체 소자(100) 상에는 서로 동일한 형광 필름 또는 서로 다른 형광 필름(121,122)을 포함할 수 있다.
상기 서로 다른 형광 필름(121,122)은, 예컨대 발광 구조물(20)로부터 방출된 광은 해 파장 변환하여, 서로 다른 색 온도를 갖는 화이트 광을 방출할 수 있다. 여기서, 서로 다른 색 온도는 발광 스펙트럼 상에서 청색 영역에서의 광 강도와 녹색 내지 적색 영역 (또는 황색 영역)에서의 광 강도의 상대적 세기를 다르게 함으로써, 백색 광의 색 온도를 다르게 제공할 수 있다. 예컨대, 색 온도는 황색 형광체의 종류나 첨가 량에 따라 조절할 수 있다. 상기 형광 필름(121,122)의 광의 색 온도를 보면, 색 온도가 낮은 백색은 상대적으로 따뜻한 백색 (warm white)에 해당하고, 상대적으로 색 온도가 높은 백색은 상대적으로 차가운 백색 (cool white)에 해당한다. 상기 형광 필름(121,122)을 통해 방출된 광은 웜 화이트(warm white), 쿨 화이트를 발광할 수 있다. 상기 웜 화이트는 4500K 이하의 색 온도를 가지며, 상기 쿨 화이트는 5000K 내지 6000K의 쿨 화이트(cool white)의 색 온도를 가질 수 있다. 다른 예로서, 3종류의 색 온도를 발광할 수 있으며, 이 경우 웜 화이트, 쿨 화이트와 퓨어 화이트를 발광할 수 있다. 이러한 색 온도를 혼합해 줌으로써, 광의 CRI(Color rendering index)를 개선시켜 줄 수 있다.
실시 예에 따른 조명 장치는 반도체 소자 상에 광학 렌즈가 더 형성될 수 있으며, 상기 광학 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 반도체 소자로부터 방출된 광의 배광(light distribution)을 조절할 수 있다. 상기 조명 장치는 상기 반도체 소자를 보호하는 보호 소자를 구비할 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있다.
실시 예에 따른 반도체 소자는, 실내등, 실외등, 가로등, 자동차 램프, 이동 또는 고정장치의 전조등 또는 후미등, 지시등와 같은 장치를 포함한다. 실시 예에 따른 반도체 소자의 광 출사 측에는 도광판, 확산 시트 및 프리즘 시트 중 적어도 하나를 포함할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다. 영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
반도체 소자를 이용한 발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다. 상기 레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 소자 11: 기판
20: 발광 구조물 21: 제1도전형 반도체층
22: 활성층 23: 제2도전형 반도체층
51,55: 절연층 61: 전도층
63: 제2전극층 65: 제1전극층
67: 제1전극 101: 회로 기판
121,122: 형광 필름

Claims (20)

  1. 중심영역 및 상기 중심영역 둘레에 상기 중심영역의 높이보다 낮은 제1영역을 갖는 제1도전형 반도체층, 상기 제1도전형 반도체층의 중심영역 위에 배치되는 활성층, 및 상기 활성층 위에 배치되는 제2도전형 반도체층을 포함하는 발광 구조물;
    상기 제1도전형 반도체층의 제1영역에 배치되며 상기 제1영역 상에서 상기 제1도전형 반도체층과 전기적으로 연결된 복수의 제1전극;
    상기 발광 구조물 및 상기 복수의 제1전극 위에 배치되며, 상기 복수의 제1전극과 전기적으로 연결된 제1전극층;
    상기 제1전극층과 상기 제2도전형 반도체층 사이에 배치되며 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 및
    상기 제1전극층과 상기 제2전극층 사이에 배치된 제1절연층을 포함하며,
    상기 제1도전형 반도체층은 상기 중심 영역 둘레에 서로 만나는 제1축 방향과 제2축 방향으로 배치된 상기 제1영역을 가지며,
    상기 복수의 제1전극은 상기 제1영역 상에서 상기 제1축 방향 및 상기 제2축 방향으로 등 간격을 갖고 배치되고,
    상기 제1영역의 제1축 방향 및 상기 제1영역의 제2축 방향을 따라 배치된 상기 복수의 제1전극은 각 축 방향의 중심에서 동일한 주기를 갖는 반도체 소자.
  2. 제1항에 있어서, 상기 제1도전형 반도체층의 중심 영역은 상기 제1,2축 방향과 직교하는 제3축 방향으로 상기 활성층과 수직한 방향으로 오버랩되는 영역을 포함하는 반도체 소자.
  3. 제1항에 있어서, 상기 제1영역은 상기 활성층과 접촉되는 상기 제1도전형 반도체층의 상면보다 낮은 평면을 갖는 반도체 소자.
  4. 제1 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 제1전극은 상기 제1축 방향과 상기 제2축 방향으로 배치된 상기 제1영역이 서로 만나는 코너 영역으로부터 이격되는 반도체 소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1영역의 축 방향과 동일한 축 방향으로 배치된 상기 복수의 제1전극은 상기 제1도전형 반도체층의 외측 둘레에 제1축 방향의 측면과 상기 제2축 방향의 측면이 만나는 꼭짓점으로부터 동일한 간격을 갖는 반도체 소자.
  6. 제5항에 있어서, 상기 제1전극과 상기 꼭짓점 사이의 간격은 상기 등 간격보다 큰 반도체 소자.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1,2축 방향의 제1영역에 배치된 상기 복수의 제1전극은 상기 발광 구조물의 중심 축을 기준으로 회전 대칭되는 반도체 소자.
  8. 삭제
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1전극층은 상기 복수의 제1전극들 사이의 영역에 배치된 접촉부를 갖는 반도체 소자.
  10. 제9항에 있어서, 상기 제1전극층의 접촉부는 상기 제1전극의 둘레에 배치되는 반도체 소자.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 발광 구조물의 측면은 경사지며,
    상기 제1영역은 상기 발광 구조물의 측면보다 외측에 배치되며,
    상기 제1절연층은 상기 발광 구조물의 측면과 상기 제1전극층 사이에 배치되는 반도체 소자.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1전극층 위에 상기 제1전극층과 전기적으로 연결된 제1패드;
    상기 제1전극층 위에 상기 제2전극층과 전기적으로 연결된 제2패드; 및
    상기 제1,2패드와 상기 제1전극층 사이에 제2절연층을 포함하는 반도체 소자.
  13. 제12항에 있어서, 상기 제1패드는 상면에 상기 제1전극층 방향으로 함몰된 복수의 제1오목부를 포함하며,
    상기 제2패드는 상면에 상기 제2전극층 방향으로 함몰된 복수의 제2오목부를 포함하며,
    상기 제2오목부의 깊이는 상기 제1오목부의 깊이보다 깊게 배치되는 반도체 소자.
  14. 제13항에 있어서, 상기 제1패드는 상기 제1전극층 방향으로 돌출된 복수의 제1돌기를 가지며, 상기 제2패드는 상기 제2전극층 방향으로 돌출된 복수의 제2돌기를 가지는 반도체 소자.
  15. 제12항에 있어서, 상기 제1전극층은 상기 제1영역으로부터 상기 제1도전형 반도체층의 중심 영역 방향으로 돌출된 가지 전극을 포함하며,
    상기 가지 전극은 상기 제1패드와 상기 제2패드 사이의 영역과 수직 방향으로 오버랩되는 반도체 소자.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 제1전극 및 상기 제1전극층은 상기 제1도전형 반도체층의 최 외곽의 에지로부터 이격되는 반도체 소자.
  17. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1전극층의 하면 면적은 상기 제1도전형 반도체층의 하면 면적보다 큰 반도체 소자.
  18. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1도전형 반도체층 아래에 배치된 기판을 포함하며, 상기 기판은 상기 제1도전형 반도체층과 동일한 반도체로 형성되는 반도체 소자.
  19. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2전극층과 상기 제2도전형 반도체층 사이에 전도층을 포함하며,
    상기 제1전극층과 상기 제2전극층은 광을 반사하며,
    상기 전도층은 상기 제1전극과 다른 물질을 갖는 반도체 소자.
  20. 회로 기판;
    상기 회로 기판에 배열된 복수의 반도체 소자; 및
    상기 회로 기판에 상기 복수의 반도체 소자를 전기적으로 연결하는 전극 패턴을 포함하며,
    상기 반도체 소자는,
    패턴을 갖는 반도체 기판;
    상기 반도체 기판 상에 배치된 발광 구조물, 상기 발광 구조물은 중심영역 및 상기 중심영역 둘레에 상기 중심영역의 높이보다 낮은 제1영역을 갖는 제1도전형 반도체층, 상기 제1도전형 반도체층의 중심영역 위에 배치되는 활성층, 및 상기 활성층 위에 배치되는 제2도전형 반도체층을 포함하는 발광 구조물;
    상기 제1도전형 반도체층의 제1영역에 배치되며 상기 제1영역 상에서 상기 제1도전형 반도체층과 전기적으로 연결된 복수의 제1전극;
    상기 발광 구조물 및 상기 복수의 제1전극 위에 배치되며, 상기 복수의 제1전극과 전기적으로 연결된 제1전극층;
    상기 제1전극층과 상기 제2도전형 반도체층 사이에 배치되며 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 및
    상기 제1전극층과 상기 제2전극층 사이에 배치된 제1절연층을 포함하며,
    상기 제1도전형 반도체층은 상기 중심 영역 둘레에 서로 만나는 제1축 방향과 제2축 방향으로 배치된 상기 제1영역을 가지며,
    상기 복수의 제1전극은 상기 제1영역 상에서 상기 제1축 방향 및 상기 제2축 방향으로 등 간격을 갖고 배치되고,
    상기 제1영역의 제1축 방향 및 상기 제1영역의 제2축 방향을 따라 배치된 상기 복수의 제1전극은 각 축 방향의 중심에서 동일한 주기를 갖고,
    상기 제1전극층은 상기 제1도전형 반도체층의 하면 면적보다 큰 하면 면적을 갖는 조명 장치.
KR1020160101277A 2016-08-09 2016-08-09 반도체 소자 및 이를 구비한 조명 장치 KR102572515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160101277A KR102572515B1 (ko) 2016-08-09 2016-08-09 반도체 소자 및 이를 구비한 조명 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101277A KR102572515B1 (ko) 2016-08-09 2016-08-09 반도체 소자 및 이를 구비한 조명 장치

Publications (2)

Publication Number Publication Date
KR20180017448A KR20180017448A (ko) 2018-02-21
KR102572515B1 true KR102572515B1 (ko) 2023-08-30

Family

ID=61524504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101277A KR102572515B1 (ko) 2016-08-09 2016-08-09 반도체 소자 및 이를 구비한 조명 장치

Country Status (1)

Country Link
KR (1) KR102572515B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024129849A1 (en) * 2022-12-15 2024-06-20 Lumileds Llc Led with surface shaped luminance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144330A (ja) 1999-11-17 2001-05-25 Showa Denko Kk 半導体発光ダイオード
JP2010508669A (ja) 2007-08-03 2010-03-18 パナソニック株式会社 発光装置
KR101037987B1 (ko) 2010-01-18 2011-05-31 고려대학교 산학협력단 전극패턴을 구비하는 발광 소자
JP2014093480A (ja) 2012-11-06 2014-05-19 Nichia Chem Ind Ltd 半導体発光素子
JP2014112713A (ja) * 2005-06-22 2014-06-19 Seoul Viosys Co Ltd 発光素子及びその製造方法
JP2014127565A (ja) 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
JP2016143682A (ja) * 2015-01-29 2016-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335622A (en) * 1976-09-16 1978-04-03 Hitachi Ltd Method and apparatus to regenerate used cast sand
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
KR101493321B1 (ko) * 2012-11-23 2015-02-13 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144330A (ja) 1999-11-17 2001-05-25 Showa Denko Kk 半導体発光ダイオード
JP2014112713A (ja) * 2005-06-22 2014-06-19 Seoul Viosys Co Ltd 発光素子及びその製造方法
JP2010508669A (ja) 2007-08-03 2010-03-18 パナソニック株式会社 発光装置
KR101037987B1 (ko) 2010-01-18 2011-05-31 고려대학교 산학협력단 전극패턴을 구비하는 발광 소자
JP2014093480A (ja) 2012-11-06 2014-05-19 Nichia Chem Ind Ltd 半導体発光素子
JP2014127565A (ja) 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
JP2016143682A (ja) * 2015-01-29 2016-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Also Published As

Publication number Publication date
KR20180017448A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR20180073866A (ko) 반도체 소자
JP7118447B2 (ja) 半導体素子
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102568298B1 (ko) 반도체 소자
KR20190025333A (ko) 발광소자 패키지
KR102656815B1 (ko) 반도체 소자
KR20180126739A (ko) 반도체 소자 패키지 및 그 제조 방법
KR102434368B1 (ko) 반도체 소자
US10847676B2 (en) Semiconductor device and semiconductor device package including same
KR102410809B1 (ko) 반도체 소자
KR20200021798A (ko) 반도체 소자
KR102529364B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR102572515B1 (ko) 반도체 소자 및 이를 구비한 조명 장치
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR102437784B1 (ko) 반도체 소자
KR20180029606A (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
US11101250B2 (en) Light-emitting device package
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR20170135381A (ko) 반도체 소자 패키지
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102551894B1 (ko) 반도체 소자
KR20200086590A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right