CN110429098A - 一种显示面板及其制作方法、显示装置 - Google Patents
一种显示面板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN110429098A CN110429098A CN201910704606.6A CN201910704606A CN110429098A CN 110429098 A CN110429098 A CN 110429098A CN 201910704606 A CN201910704606 A CN 201910704606A CN 110429098 A CN110429098 A CN 110429098A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- layer
- silicon layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 233
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 233
- 239000010703 silicon Substances 0.000 claims abstract description 233
- 239000000758 substrate Substances 0.000 claims abstract description 194
- 241000446313 Lamella Species 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229910002601 GaN Inorganic materials 0.000 claims description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 19
- 239000011799 hole material Substances 0.000 claims description 18
- 238000000926 separation method Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000004020 luminiscence type Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示面板及其制作方法、显示装置。该显示面板包括：相对设置的第一基板和第二基板，第一基板包括第一硅层以及设置在第一硅层上的第一电极层，第二基板包括第二硅层以及设置在第二硅层上的第二电极层；第一基板和第二基板通过第一硅层和第二硅层键合；其中，第二电极层通过硅通孔与第一电极层连接。该显示面板能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
微型发光二极管(Micro-Light Emitting Diode，Micro-LED)是指像素之间的距离为微米等级的LED器件。Micro-LED显示装置作为新一代的显示技术，具有体积小、色域宽、亮度高、寿命较长的优势，并且其工作电压低、发光效率较高、响应速度快、性能稳定可靠、工作温度范围宽，能很好的满足各种需要，是未来微显示技术的主流发展方向。
然而，由于Micro-LED的尺寸较小，在制作时容易出现硅基互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)背板和硅基发光二极管(LightEmitting Diode，LED)外延片对位不良的问题，影响Micro-LED显示装置的良率。
发明内容
本发明提供一种显示面板及其制作方法、显示装置，能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
第一方面，本发明实施例提供了一种显示面板，包括：
相对设置的第一基板和第二基板，第一基板包括第一硅层以及设置在第一硅层上的第一电极层，第二基板包括第二硅层以及设置在第二硅层上的第二电极层；
第一基板和第二基板通过第一硅层和第二硅层键合；其中，第二电极层通过硅通孔与第一电极层连接。
可选的，第一基板还包括设置在第一硅层远离第二基板一侧的第一绝缘层，第一电极层设置在第一绝缘层远离第一硅层一侧；
第二基板还包括设置在第二硅层远离第一基板一侧的LED芯片层，第二电极层设置在LED芯片层远离第二硅层一侧。
可选的，显示面板包括显示区和围绕显示区的非显示区；
第一电极层包括位于非显示区的一个阴极和位于显示区的多个阳极；第二电极层包括位于非显示区和显示区的一个N电极和位于显示区的多个P电极；
阴极和N电极在显示面板上的投影至少部分交叠，每个阳极和一个P电极在显示面板上的投影至少部分交叠；每个阳极与一个P电极通过硅通孔连接，阴极与N电极通过硅通孔连接，N电极为公共电极。
可选的，N电极在显示面板上的投影呈网格状。
第二方面，本发明实施例还提供了一种显示装置，该显示装置包括具有上述第一方面任一特征的显示面板，以及控制板，控制板与显示面板的第一基板邦定。
第三方面，本发明实施例还提供了一种显示面板的制作方法，包括：
形成第一基板，第一基板包括第一硅层、临时硅层和设置在第一硅层与临时硅层之间的第一绝缘层；
形成第二基板，第二基板包括第二硅层、临时硅层和设置在第二硅层与临时硅层之间的LED芯片层；
将第一基板的第一硅层和第二基板的第二硅层键合；
去除第二基板上的临时硅层，并制作硅通孔，硅通孔贯穿LED芯片层、第一硅层、第二硅层和第一绝缘层；
在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层，并去除第一基板上的临时硅层，在第一基板的第一绝缘层远离第一硅层一侧上形成第一电极层；
其中，第二电极层通过硅通孔与第一电极层连接。
可选的，制作硅通孔包括：
在键合后的第一基板和第二基板上制作通孔，通孔贯穿LED芯片层、第一硅层、第二硅层和第一绝缘层；
在通孔的侧壁上依次形成第一隔离层和第二隔离层，并在通孔内填充导电材料；
在导电材料上形成并图形化第三隔离层。
可选的，在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层前，还包括：
刻蚀LED芯片层至LED芯片层的N掺杂区，形成一个N电极区和多个P电极区。
可选的，显示面板包括显示区和围绕显示区的非显示区；在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层包括：
在N型氮化镓层和N电极区上形成N电极，其中，N电极区位于非显示区和显示区；
在N电极上形成并图形化第二绝缘层，去除P电极区上的第二绝缘层；
在P电极区上形成P电极，其中，P电极区位于显示区。
可选的，在第一基板的第一绝缘层远离第一硅层一侧上形成第一电极层包括：
在第一绝缘层上形成一个阴极和多个阳极，其中，阴极位于非显示区，多个阳极位于显示区，阴极和N电极在显示面板上的投影至少部分交叠，每个阳极和一个P电极在显示面板上的投影至少部分交叠；每个阳极与一个P电极通过硅通孔连接，阴极与N电极通过硅通孔连接，N电极为公共电极。
本发明实施例提供一种显示面板及其制作方法、显示装置，通过在第二电极层和第一电极层之间形成硅通孔，实现第二基板的P电极与第一基板的阳极、第二基板的N电极与第一基板的阴极连接，从而能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
附图说明
图1是本发明实施例提供的一种显示面板的剖面结构示意图；
图2是本发明实施例提供的一种显示装置的剖面结构示意图；
图3是本发明实施例提供的一种显示面板的制作方法的流程示意图；
图4是本发明实施例提供的一种显示面板的制作流程图；
图5是本发明实施例提供的一种硅通孔的制作流程图；
图6是本发明实施例提供的另一种显示面板的制作方法的流程示意图；
图7是本发明实施例提供的另一种显示面板的制作流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
同时，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书的同样的附图标记表示同样的元件。另外，出于理解和易于描述，附图中可能夸大了一些层、膜、面板、区域等的厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其它元件上或者也可以存在中间元件。另外，“在……上”是指将元件定位在另一元件上或者在另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。为了便于理解，本发明附图中都是将元件画在另一元件的上侧。
另外，除非明确地描述为相反，否则词语“包括”和诸如“包含”或“具有”的变形将被理解为暗示包含该元件，但不排除任意其它元件。
还需要说明的是，本发明实施例中提到的“和/或”是指”包括一个或更多个相关所列项目的任何和所有组合。本发明实施例中用“第一”、“第二”、“第三”等来描述各种组件，但是这些组件不应该受这些术语限制。这些术语仅用来将一个组件与另一组件区分开。并且，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该()”也意图包括复数形式。
当可以不同地实施某个实施例时，具体的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上在同一时间执行或者按与所描述顺序相反的顺序来执行。
现有的Micro-LED显示面板在制作时由于Micro-LED的尺寸很小，容易出现硅基CMOS背板和硅基LED外延片对位不良的问题。为了解决上述问题，本发明实施例提供一种显示面板及其制作方法、显示装置，能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
下面，对显示面板、其制作方法及技术效果进行详细描述。
其中，下述实施例中均是以显示面板为矩形进行附图绘制和举例说明的，在实际的应用中，显示面板还可以为圆形、多边形等规则或者不规则的形状，本发明对此不作具体限制。同时，为了更清晰地描述显示面板中的膜层结构，本发明实施例下述附图中相应的调整了显示面板中各结构的大小。
另外，本发明下述实施例均是以显示面板为微型发光二极管显示面板为例进行描述的。可以理解的是，显示面板除了微型发光二极管显示面板外，还可以为有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板、电子纸、QLED(Quantum Dot LightEmitting Diodes，量子点发光)显示面板等显示面板中的任意一种，本发明对此并不具体限制。
图1示出了本发明实施例提供的一种显示面板的剖面结构示意图，该显示面板包括显示区AA和围绕显示区AA的非显示区NAA。该显示面板包括：相对设置的第一基板10和第二基板20。通常，第一基板10可以为硅基CMOS背板；第二基板20可以为硅基LED外延片。
第一基板10包括第一硅层11，设置在第一硅层11远离第二基板20一侧的第一绝缘层12，设置在第一绝缘层12远离第一硅层11一侧的第一电极层。第一电极层包括位于非显示区NAA的一个阴极13和位于显示区AA的多个阳极14(图1中以两个阳极14为例进行绘制)。
第二基板20包括第二硅层21、设置在第二硅层21远离第一基板10一侧的LED芯片层22，设置在LED芯片层22远离第二硅层21一侧的第二电极层。第二电极层包括位于非显示区NAA和显示区AA的一个N电极23和位于显示区AA的多个P电极24(图1中以两个P电极24为例进行绘制)。
参考图1，第一基板10和第二基板20通过第一基板10的第一硅层11和第二基板20的第二硅层21键合；具体的，第一基板10的第一硅层11和第二基板20的第二硅层21可以通过Si-Si低温键合在一起。
其中，第二电极层通过硅通孔与第一电极层连接。具体的，第二基板20的每个P电极24与第一基板10的一个阳极14通过硅通孔40连接，第二基板20的N电极23与第一基板10的阴极13通过硅通孔40连接，第二基板20的N电极23为公共电极。
继续参考图1可知，由于工艺限制，硅通孔40的延伸方向通常垂直于显示面板的所在平面，因此，阴极13和N电极23在显示面板上的投影至少部分交叠，每个阳极14和一个P电极24在显示面板上的投影至少部分交叠，以保证硅通孔40能将第二基板20的P电极24与第一基板10的阳极14、第二基板20的N电极23与第一基板10的阴极13搭接起来。
需要说明的是，硅通孔40(又称Through Silicon Vias，TSV)是采用TSV技术形成的一种利用短的垂直电连接或通过硅晶片的通孔，以建立从芯片的有效侧到背面的电连接。硅通孔40能够提供最短的互连路径，为最终的3D集成创造了一条途径。与现有的引线键合和倒装芯片堆叠相比，硅通孔40具有更大的空间效率和更高的互连密度，能够减少水平布线引起的损耗，并消除缓冲区浪费的空间和功耗，在更小的外形尺寸下实现更高水平的功能集成和性能。
具体的，由于第一基板10和第二基板20是通过第一硅层11和第二硅层21键合在一起的，硅通孔40直接将P电极24与阳极14、N电极23与阴极13搭接起来，避免了直接将第一基板10和第二基板20对位所产生的对位不良的问题，从而提高了第一基板10和第二基板20的对位精度，实现高亮度、高像素显示。
可选的，LED芯片层22可以包括N型氮化镓层31、多量子阱层32和P型氮化镓层33。另外，还可以理解的是，为了保证显示面板的正常工作，N电极23和P电极24之间设置有第二绝缘层25。第二绝缘层25可以为二氧化硅、氮化硅、分布式布拉格反射镜(DistributedBragg Reflection，DBR)中的任意一种材料构成，或者，第二绝缘层25可以包括绝缘介质与反光金属(例如铝、银)。
进一步地，由于本发明实施例提供的显示面板的N电极23为公共电极，因此，N电极23在显示面板上的投影呈网格状，以实现N电极23对每一个发光单元的电流扩散。
本发明实施例提供了一种显示面板，包括：相对设置的第一基板和第二基板，第一基板包括第一硅层以及设置在第一硅层上的第一电极层，第二基板包括第二硅层以及设置在第二硅层上的第二电极层；第一基板和第二基板通过第一硅层和第二硅层键合；其中，第二电极层通过硅通孔与第一电极层连接。通过在第二电极层和第一电极层之间形成硅通孔，实现第二基板的P电极与第一基板的阳极、第二基板的N电极与第一基板的阴极连接，从而能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
结合图1，图2示出了本发明实施例提供的一种显示装置的剖面结构示意图，如图2所示，该显示装置包括本发明任意实施例提供的显示面板，以及控制板50。
具体的，如图2所示，由于第一基板10与控制板50相连接的邦定面和第一基板10与第二基板20相连接的邦定面不在同一面，因此，控制板50与显示面板的第一基板10可以通过倒装邦定的方式邦定，该邦定方式可以缩小显示装置的整体尺寸，实现显示装置的微型化。
本发明实施例提供的显示装置，可以应用在智能穿戴设备(如智能手环、智能手表)中，也可以应用在智能手机、平板电脑、显示器等设备中。
图3示出了本发明实施例提供的一种显示面板的制作方法的流程示意图，
图4示出了本发明实施例提供的一种显示面板的制作流程图，该制作方法用于制作如图1所示的显示面板。具体的，该制作方法包括如下步骤：
S101、形成第一基板，第一基板包括第一硅层、临时硅层和设置在第一硅层与临时硅层之间的第一绝缘层。
参考图4(a)所示，通常，第一基板可以为硅基CMOS背板。第一基板包括第一硅层11、临时硅层60和设置在第一硅层11与临时硅层60之间的第一绝缘层12。
S102、形成第二基板，第二基板包括第二硅层、临时硅层和设置在第二硅层与临时硅层之间的LED芯片层。
参考图4(b)所示，通常，第二基板可以为硅基LED外延片。第二基板包括第二硅层21、临时硅层61和设置在第二硅层21与临时硅层61之间的LED芯片层。LED芯片层可以包括N型氮化镓层31、多量子阱层32和P型氮化镓层33。
S103、将第一基板的第一硅层和第二基板的第二硅层键合。
参考图4(c)所示，将图4(a)中的第一硅层11和图4(b)中的第二硅层21减薄到适当的厚度后，将图4(a)和图4(b)所示的结构键合，即将第一基板的第一硅层11和第二基板的第二硅层21键合。具体的，第一基板的第一硅层11和第二基板的第二硅层21可以通过Si-Si低温键合在一起。
S104、去除第二基板上的临时硅层，并制作硅通孔，硅通孔贯穿LED芯片层、第一硅层、第二硅层和第一绝缘层。
参考图4(d)所示，在去除第二基板上的临时硅层61后、且在制作硅通孔40时，并未制作第一电极层和第二电极层，因此，硅通孔40的位置设置在与预设电极位置相对应的位置即可。硅通孔40贯穿LED芯片层32、第一硅层11、第二硅层21和第一绝缘层12。
具体的，图5示出了本发明实施例提供的一种硅通孔的制作流程图，如图5所示，制作硅通孔的方法可以包括如下6个步骤：
步骤1、如图5(a)所示，在键合后的第一基板和第二基板上制作通孔，通孔贯穿LED芯片层、第一硅层、第二硅层和第一绝缘层。
可选的，制作通孔时可以先从LED芯片层向下蚀刻III-V族材料，然后应用深硅刻蚀技术刻蚀到第一基板的临时衬底60处。
步骤2、如图5(b)所示，在通孔的侧壁上形成第一隔离层。
第一隔离层可以选择二氧化硅、氮化硅等绝缘材料。
步骤3、如图5(c)所示，在第一隔离层上形成第二隔离层，并在通孔内填充导电材料。
第二隔离层可以选用钽、氮化钽、钛、氮化钛等材料中的至少一种。导电材料可以为铜、银等导电性能良好的金属材料。
步骤4、如图5(d)所示，去除第二基板上的填充导电材料及第二隔离层。
具体的，可以选用化学机械研磨(CMP)等方式去除第二基板上的填充导电材料及第二隔离层。
步骤5、如图5(e)所示，在导电材料上形成第三隔离层。
第三隔离层可以选用钽、氮化钽、钛、氮化钛等材料中的至少一种。
步骤6、如图5(f)所示，图形化第三隔离层，去除硅通孔外围的第三隔离层。
S105、刻蚀LED芯片层至LED芯片层的N型氮化镓层，形成一个N电极区和多个P电极区。
参考图4(e)所示，刻蚀LED芯片层至LED芯片层的N型氮化镓层31，形成一个N电极区(图4(e)中虚线框91所指示区域)和多个P电极区(图4(e)中虚线框92所指示区域)。
需要说明的是，多个P电极区即本显示面板的发光单元所在区。
S106、在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层。
具体的，参考图4(f)所示，在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层的方法可以包括如下3个步骤：
步骤1、在N型氮化镓层31和N电极区上形成N电极23，其中，N电极区位于非显示区和显示区。
具体的，在N型氮化镓层31和N电极区上形成N电极23的方式可以选择lift off工艺沉积法或者溅射金属再对准蚀刻的方法中的任意一种。由于N电极23为公共电极，N电极材料从N型氮化镓层31爬坡至N电极区，通过硅通孔40连接到第一基板，最终形成的N电极23在显示面板上的投影呈网格状。
步骤2、在N电极23上形成并图形化第二绝缘层25，去除P电极区上的第二绝缘层25。
第二绝缘层25可以为二氧化硅、氮化硅、分布式布拉格反射镜(DistributedBragg Reflection，DBR)中的任意一种材料构成，或者，第二绝缘层25可以包括绝缘介质与反光金属(例如铝、银)。
步骤3、在P电极区上形成P电极24，其中，P电极区位于显示区。
P电极24可以为透明导电薄膜(如氧化铟锌、氧化铟锡、氧化锌等)。
S107、去除第一基板上的临时硅层，在第一基板的第一绝缘层远离第一硅层一侧上形成第一电极层。
参考图4(g)所示，在去除第一基板上的临时硅层60后，在第一基板的第一绝缘层12远离第一硅层11一侧上形成第一电极层的方法可以为：在第一绝缘层12上形成一个阴极13和多个阳极14，其中，阴极13位于非显示区，多个阳极14位于显示区，阴极13和N电极23在显示面板上的投影至少部分交叠，每个阳极14和一个P电极24在显示面板上的投影至少部分交叠；每个阳极14与一个P电极24通过硅通孔40连接，阴极13与N电极23通过硅通孔40连接。
由于形成第一电极层的步骤S107在步骤S106后，此时第二基板的工艺已经完成，第二基板可以应用高于金属(例如铝)熔点的退火工艺，可改善显示面板的欧姆接触，同时避免了第一基板上金属电路的损伤。
如此形成的显示面板，第二基板的P电极与第一基板的阳极、第二基板的N电极与第一基板的阴极均可以通过硅通孔精准连接，克服了现有硅基CMOS背板和硅基LED外延片对位不良的问题，能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。
图6示出了本发明实施例提供的另一种显示面板的制作方法的流程示意图，图7示出了本发明实施例提供的另一种显示面板的制作流程图，该制作方法用于制作如图1所示的显示面板。具体的，该制作方法包括如下步骤：
S201、形成第一基板，第一基板包括第一硅层、临时硅层和设置在第一硅层与临时硅层之间的第一绝缘层。
参考图7(a)所示，通常，第一基板可以为硅基CMOS背板。第一基板包括第一硅层11、临时硅层60和设置在第一硅层11与临时硅层60之间的第一绝缘层12。
S202、在第一基板上制作硅通孔，硅通孔贯穿第一硅层和第一绝缘层。
参考图7(b)所示，具体的，在第一基板上制作硅通孔的方法与上述步骤S104中制作硅通孔的方法类似，为了简洁，此处不再赘述。
S203、形成第二基板，第二基板包括第二硅层、临时硅层和设置在第二硅层与临时硅层之间的LED芯片层。
参考图7(c)所示，通常，第二基板可以为硅基LED外延片。第二基板包括第二硅层21、临时硅层61和设置在第二硅层21与临时硅层61之间的LED芯片层。LED芯片层可以包括N型氮化镓层31、多量子阱层32和P型氮化镓层33。
S204、在第二基板上制作硅通孔，硅通孔贯穿LED芯片层和第二硅层。
参考图7(d)所示，具体的，在第二基板上制作硅通孔的方法与上述步骤S104中制作硅通孔的方法类似，为了简洁，此处不再赘述。
S205、将第一基板的第一硅层和第二基板的第二硅层键合，第一基板上的硅通孔与第二基板上的硅通孔一一对应。
参考图7(e)所示，将图7(b)中的第一硅层11和图7(d)中的第二硅层21减薄到适当的厚度后，将图7(b)和图7(d)所示的结构键合，即将第一基板的第一硅层11和第二基板的第二硅层21键合。具体的，第一基板的第一硅层11和第二基板的第二硅层21可以通过Si-Si低温键合在一起，也可以通过DBI工艺邦定在一起。
S206、去除第二基板上的临时硅层，刻蚀LED芯片层至LED芯片层的N型氮化镓层，形成一个N电极区和多个P电极区。
参考图7(f)所示，刻蚀LED芯片层至LED芯片层的N型氮化镓层31，形成一个N电极区(图7(f)中虚线框91所指示区域)和多个P电极区(图7(f)中虚线框92所指示区域)。
需要说明的是，多个P电极区即本显示面板的发光单元。
S207、在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层。
具体的，参考图7(g)所示，在第二基板的LED芯片层远离第二硅层一侧上形成第二电极层的方法可以包括如下3个步骤：
步骤1、在N型氮化镓层31和N电极区上形成N电极23，其中，N电极区位于非显示区和显示区。
具体的，在N型氮化镓层31和N电极区上形成N电极23的方式可以选择lift off工艺沉积法或者溅射金属再对准蚀刻的方法中的任意一种。由于N电极23为公共电极，N电极材料从N型氮化镓层31爬坡至N电极区，通过硅通孔40连接到第一基板，最终形成的N电极23在显示面板上的投影呈网格状。
步骤2、在N电极23上形成并图形化第二绝缘层25，去除P电极区上的第二绝缘层25。
第二绝缘层25可以为二氧化硅、氮化硅、分布式布拉格反射镜(DistributedBragg Reflection，DBR)中的任意一种材料构成，或者，第二绝缘层25可以包括绝缘介质与反光金属(例如铝、银)。
步骤3、在P电极区上形成P电极24，其中，P电极区位于显示区。
P电极24可以为透明导电薄膜(如氧化铟锌、氧化铟锡、氧化锌等)。
S208、去除第一基板上的临时硅层，在第一基板的第一绝缘层远离第一硅层一侧上形成第一电极层。
参考图7(h)所示，在去除第一基板上的临时硅层60后，在第一基板的第一绝缘层12远离第一硅层11一侧上形成第一电极层的方法可以为：在第一绝缘层12上形成一个阴极13和多个阳极14，其中，阴极13位于非显示区，多个阳极14位于显示区，阴极13和N电极23在显示面板上的投影至少部分交叠，每个阳极14和一个P电极24在显示面板上的投影至少部分交叠；每个阳极14与一个P电极24通过硅通孔40连接，阴极13与N电极23通过硅通孔40连接。
由于形成第一电极层的步骤S208在步骤S207后，此时第二基板的工艺已经完成，第二基板可以应用高于金属(例如铝)熔点的退火工艺，可改善显示面板的欧姆接触，同时避免了第一基板上金属电路的损伤。
如此形成的显示面板与上述步骤S101-S107形成的显示面板相比，由于在第一基板和第二基板上分别形成硅通孔，虽然在键合第一基板和第二基板时要对齐硅通孔的位置，导致邦定精度下降，但是在第一基板和第二基板上分别形成硅通孔可以降低硅通孔的制作难度，使显示面板易于实现。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种显示面板，其特征在于，包括：
相对设置的第一基板和第二基板，所述第一基板包括第一硅层以及设置在所述第一硅层上的第一电极层，所述第二基板包括第二硅层以及设置在第二硅层上的第二电极层；
所述第一基板和第二基板通过所述第一硅层和所述第二硅层键合；其中，所述第二电极层通过硅通孔与所述第一电极层连接。
2.根据权利要求1所述的显示面板，其特征在于，所述第一基板还包括设置在所述第一硅层远离所述第二基板一侧的第一绝缘层，所述第一电极层设置在所述第一绝缘层远离所述第一硅层一侧；
所述第二基板还包括设置在所述第二硅层远离所述第一基板一侧的LED芯片层，所述第二电极层设置在所述LED芯片层远离所述第二硅层一侧。
3.根据权利要求2所述的显示面板，其特征在于，包括显示区和围绕所述显示区的非显示区；
所述第一电极层包括位于所述非显示区的一个阴极和位于所述显示区的多个阳极；所述第二电极层包括位于所述非显示区和所述显示区的一个N电极和位于所述显示区的多个P电极；
所述阴极和所述N电极在所述显示面板上的投影至少部分交叠，每个阳极和一个P电极在所述显示面板上的投影至少部分交叠；每个阳极与一个P电极通过硅通孔连接，所述阴极与所述N电极通过硅通孔连接，所述N电极为公共电极。
4.根据权利要求3所述的显示面板，其特征在于，所述N电极在所述显示面板上的投影呈网格状。
5.一种显示装置，其特征在于，包括权利要求1-4任一所述的显示面板，以及控制板，所述控制板与所述显示面板的第一基板邦定。
6.一种显示面板的制作方法，其特征在于，包括：
形成第一基板，所述第一基板包括第一硅层、临时硅层和设置在所述第一硅层与所述临时硅层之间的第一绝缘层；
形成第二基板，所述第二基板包括第二硅层、临时硅层和设置在所述第二硅层与所述临时硅层之间的LED芯片层；
将所述第一基板的所述第一硅层和所述第二基板的所述第二硅层键合；
去除所述第二基板上的临时硅层，并制作硅通孔，所述硅通孔贯穿所述LED芯片层、所述第一硅层、所述第二硅层和所述第一绝缘层；
在所述第二基板的所述LED芯片层远离所述第二硅层一侧上形成第二电极层，并去除所述第一基板上的临时硅层，在所述第一基板的所述第一绝缘层远离所述第一硅层一侧上形成第一电极层；
其中，所述第二电极层通过硅通孔与所述第一电极层连接。
7.根据权利要求6所述的显示面板的制作方法，其特征在于，所述制作硅通孔包括：
在键合后的所述第一基板和第二基板上制作通孔，所述通孔贯穿所述LED芯片层、所述第一硅层、所述第二硅层和所述第一绝缘层；
在所述通孔的侧壁上依次形成第一隔离层和第二隔离层，并在所述通孔内填充导电材料；
在所述导电材料上形成并图形化第三隔离层。
8.根据权利要求6所述的显示面板的制作方法，其特征在于，在所述第二基板的所述LED芯片层远离所述第二硅层一侧上形成第二电极层前，还包括：
刻蚀所述LED芯片层至所述LED芯片层的N型氮化镓层，形成一个N电极区和多个P电极区。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，所述显示面板包括显示区和围绕所述显示区的非显示区；在所述第二基板的所述LED芯片层远离所述第二硅层一侧上形成第二电极层包括：
在所述N型氮化镓层和所述N电极区上形成N电极，其中，所述N电极区位于所述非显示区和所述显示区；
在所述N电极上形成并图形化第二绝缘层，去除所述P电极区上的所述第二绝缘层；
在所述P电极区上形成P电极，其中，所述P电极区位于所述显示区。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，在所述第一基板的所述第一绝缘层远离所述第一硅层一侧上形成第一电极层包括：
在所述第一绝缘层上形成一个阴极和多个阳极，其中，所述阴极位于所述非显示区，多个所述阳极位于所述显示区，所述阴极和所述N电极在所述显示面板上的投影至少部分交叠，每个阳极和一个P电极在所述显示面板上的投影至少部分交叠；每个阳极与一个P电极通过硅通孔连接，所述阴极与所述N电极通过硅通孔连接，所述N电极为公共电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910704606.6A CN110429098B (zh) | 2019-07-31 | 2019-07-31 | 一种显示面板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910704606.6A CN110429098B (zh) | 2019-07-31 | 2019-07-31 | 一种显示面板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429098A true CN110429098A (zh) | 2019-11-08 |
| CN110429098B CN110429098B (zh) | 2021-07-23 |
Family
ID=68413598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910704606.6A Active CN110429098B (zh) | 2019-07-31 | 2019-07-31 | 一种显示面板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110429098B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146233A (zh) * | 2019-12-30 | 2020-05-12 | 厦门天马微电子有限公司 | 显示装置 |
| TWI734558B (zh) * | 2020-01-14 | 2021-07-21 | 友達光電股份有限公司 | 顯示面板 |
| WO2022120580A1 (zh) * | 2020-12-08 | 2022-06-16 | 重庆康佳光电技术研究院有限公司 | 显示模组、其制作方法及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783314A (zh) * | 2009-01-21 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 形成隔离结构的方法和相应的器件 |
| US20160043160A1 (en) * | 2012-08-10 | 2016-02-11 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| CN107887403A (zh) * | 2016-09-29 | 2018-04-06 | 昆山国显光电有限公司 | 有机发光二极管显示器及其制作方法 |
| CN109300931A (zh) * | 2018-09-30 | 2019-02-01 | 上海天马微电子有限公司 | 一种Micro LED显示面板及制作方法、显示装置 |
| CN109904186A (zh) * | 2019-02-28 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
-
2019
- 2019-07-31 CN CN201910704606.6A patent/CN110429098B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783314A (zh) * | 2009-01-21 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 形成隔离结构的方法和相应的器件 |
| US20160043160A1 (en) * | 2012-08-10 | 2016-02-11 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| CN107887403A (zh) * | 2016-09-29 | 2018-04-06 | 昆山国显光电有限公司 | 有机发光二极管显示器及其制作方法 |
| CN109300931A (zh) * | 2018-09-30 | 2019-02-01 | 上海天马微电子有限公司 | 一种Micro LED显示面板及制作方法、显示装置 |
| CN109904186A (zh) * | 2019-02-28 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146233A (zh) * | 2019-12-30 | 2020-05-12 | 厦门天马微电子有限公司 | 显示装置 |
| CN111146233B (zh) * | 2019-12-30 | 2022-04-19 | 厦门天马微电子有限公司 | 显示装置 |
| TWI734558B (zh) * | 2020-01-14 | 2021-07-21 | 友達光電股份有限公司 | 顯示面板 |
| WO2022120580A1 (zh) * | 2020-12-08 | 2022-06-16 | 重庆康佳光电技术研究院有限公司 | 显示模组、其制作方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110429098B (zh) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI710103B (zh) | 發光面板及製造此種發光面板的方法 | |
| CN106058001B (zh) | 半导体发光装置、其转移头及转移半导体发光装置的方法 | |
| JP4742385B2 (ja) | 発光素子実装用サブマウント基板及びその製造方法 | |
| WO2021017497A1 (zh) | 显示面板、显示装置和显示面板的制作方法 | |
| JP5512493B2 (ja) | 白色発光素子 | |
| CN110024484A (zh) | 使用半导体发光器件的显示装置及其制造方法 | |
| CN107211504A (zh) | 使用半导体发光器件的显示装置及制造方法 | |
| CN110429098A (zh) | 一种显示面板及其制作方法、显示装置 | |
| CN107994058B (zh) | 显示基板及其制造方法、显示面板及其封装方法 | |
| CN110416247A (zh) | 一种显示组件、显示面板及显示装置 | |
| EP4002469A1 (en) | Display device using micro led, and manufacturing method therefor | |
| CN103140948B (zh) | 电镀覆层的光电子半导体组件和用于制造光电子半导体组件的方法 | |
| CN110071202A (zh) | 微型led元件以及图像显示元件 | |
| US11282913B2 (en) | Display substrate having signal vias, method for manufacturing the same, and display device having the same | |
| CN110600597A (zh) | 微led芯片、显示面板和显示面板的制备方法 | |
| TWI821312B (zh) | 包括發光二極體的光電裝置 | |
| TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
| CN114725276B (zh) | Micro-LED分立器件 | |
| US20230014515A1 (en) | Display device using micro led and manufacturing method thereof | |
| WO2018129696A1 (zh) | 半导体器件及其制造方法 | |
| KR20180130845A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
| CN111129062B (zh) | Led显示模组、led显示屏及制作方法 | |
| CN106449619B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN102522400B (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
| JP2002094117A (ja) | 発光ダイオード素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201211 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 065500 new industrial demonstration area of Guan County, Langfang, Hebei Applicant before: Yungu (Gu'an) Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |