WO2012173366A1 - 저저항 발광 다이오드 및 그 제조방법 - Google Patents

저저항 발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
WO2012173366A1
WO2012173366A1 PCT/KR2012/004621 KR2012004621W WO2012173366A1 WO 2012173366 A1 WO2012173366 A1 WO 2012173366A1 KR 2012004621 W KR2012004621 W KR 2012004621W WO 2012173366 A1 WO2012173366 A1 WO 2012173366A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting diode
ohmic contact
low resistance
Prior art date
Application number
PCT/KR2012/004621
Other languages
English (en)
French (fr)
Inventor
송양희
이종람
김범준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Publication of WO2012173366A1 publication Critical patent/WO2012173366A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Definitions

  • the present invention relates to a low resistance light emitting diode and a method of manufacturing the same. More specifically, the present invention can lower the contact resistance between the support substrate and the p-type electrode of the silicon material, excellent thermal stability, low-voltage driving and low-resistance light emitting diode that can improve the reliability of operation and its It relates to a manufacturing method.
  • a light emitting diode has a long life, can be miniaturized and light in weight, has a strong light directivity and can be driven at low voltage. In addition, it is resistant to shock and vibration, requires no preheating time and complicated driving circuits, and can be packaged in various forms.
  • the nitride-based semiconductor light emitting device has a large energy band gap, which enables light output in a wide wavelength band from the ultraviolet region to the blue / red region, and has high physical and chemical stability, thereby achieving high efficiency and high output. It is getting much attention.
  • Such nitride semiconductor light emitting devices are capable of emitting white light when combined with existing red and green light emitting devices, and are expected to replace conventional white lighting devices such as incandescent lamps, fluorescent lamps, and mercury lamps in the coming years.
  • the nitride semiconductor light emitting devices developed to date are not satisfactory in terms of light output, luminous efficiency, and price, and require further performance improvement.
  • a general nitride semiconductor light emitting device is manufactured by forming a nitride n-type layer, a nitride active layer, and a nitride p-type layer on a sapphire substrate, and placing two electrodes horizontally to connect a power source to the n-type layer and the p-type layer.
  • Such a light emitting device having a horizontal structure has an advantage of low manufacturing cost due to its relatively simple manufacturing process.
  • a sapphire substrate is used as a non-conductor and has a low thermal conductivity, high power is realized by applying a large area of current and thermal stability due to heat accumulation is achieved. There was a downside.
  • a reflective layer is formed on the p-type electrode so that light generated from the active layer is emitted to the outside through the n-type electrode, and a large-area current can be applied and rapid heat dissipation is possible by using a metal substrate having good thermal conductivity instead of the sapphire substrate. High output and thermal stability can be achieved.
  • the semiconductor light emitting device having a vertical structure can increase the maximum applied current several times more than the semiconductor light emitting device having a horizontal structure, and thus, it is evaluated that high power is possible and can replace the existing white lighting means.
  • the p-type electrode and the n-type electrode must not only have low resistance characteristics, but also have low contact resistance with a Si substrate used as a supporting substrate.
  • the vertical semiconductor light emitting device uses a metal substrate or a semiconductor substrate such as Si or Ge as a supporting substrate, and a sapphire substrate through a high temperature / high pressure eutectic bonding and laser liftoff (LLO) process. Remove it.
  • the metal substrate has a disadvantage in that the wafer is bent due to a large difference in thermal expansion coefficient with the GaN thin film, and substrates such as Ge and Mo have an expensive disadvantage, and mainly use a Si substrate as a support substrate.
  • An object of the present invention is to provide a low resistance light emitting diode capable of lowering the contact resistance between a support substrate made of silicon and a p-type electrode, and a method of manufacturing the same.
  • Another object of the present invention is to provide a low-resistance light emitting diode and a method of manufacturing the same, which are excellent in thermal stability, capable of driving low voltage by lowering the driving voltage of the light emitting diode, and improving the reliability of the operation.
  • the low-resistance light emitting diode according to the present invention for solving the above problems is formed on the support substrate, the support substrate and the ohmic contact layer to form an ohmic contact with the support substrate, on the ohmic contact layer
  • a light emitting structure comprising a p-type electrode formed on the p-type electrode, a p-type semiconductor layer formed on the p-type electrode, an active layer formed on the p-type semiconductor layer, an n-type semiconductor layer formed on the active layer, and formed on the n-type semiconductor layer It comprises an n-type electrode.
  • the low resistance light emitting diode according to the present invention may further include a first adhesive layer formed between the ohmic contact layer and the p-type electrode.
  • the low resistance light emitting diode according to the present invention is further characterized by further comprising a diffusion barrier layer formed between the first adhesive layer and the p-type electrode.
  • the support substrate is made of silicon (Si).
  • the ohmic contact layer is characterized in that it comprises at least one selected from the group consisting of Ti, TiN, Ti-Ni alloys, Ta and W-Ti alloys.
  • the ohmic contact layer has a thickness of 100 kPa or more and 5000 kPa or less.
  • the p-type electrode is characterized in that it comprises one or more selected from the group consisting of Ag, Au and Al.
  • the n-type electrode is characterized in that the indium tin oxide (ITO).
  • the low resistance light emitting diode according to the present invention may further include a second adhesive layer formed between the support substrate and the ohmic contact layer.
  • the second adhesive layer is characterized in that it comprises at least one of the group consisting of Ti, Cr, Ni.
  • the thickness of the second adhesive layer is 10 kPa or more and 100 kPa or less.
  • a light emitting structure forming step of sequentially forming an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a temporary substrate to form a light emitting structure, on the p-type semiconductor layer of the light emitting structure A p-type electrode forming step of forming a p-type electrode on the substrate, an ohmic contact layer forming step of forming an ohmic contact layer on a supporting substrate, a bonding step of bonding the p-type electrode and the ohmic contact layer through a first adhesive layer,
  • a temporary substrate separation step of separating the temporary substrate from the n-type semiconductor layer using a lift off process using a laser, and an n-type electrode on an exposed surface of the n-type semiconductor layer separated and exposed from the temporary substrate It comprises a n-type electrode forming step of forming a.
  • the method of manufacturing a low resistance light emitting diode according to the present invention may further include forming a diffusion barrier layer on the p-type electrode.
  • the support substrate is made of silicon (Si).
  • the temporary substrate may be a sapphire (Al 2 O 3 ) substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a gallium arsenide ( GaAs) and gallium phosphide (GaP) substrate is characterized in that one.
  • the ohmic contact layer is characterized in that it comprises at least one selected from the group consisting of Ti, TiN, Ti-Ni alloys, Ta and W-Ti alloys.
  • the ohmic contact layer has a thickness of 100 kPa or more and 5000 kPa or less.
  • the p-type electrode is characterized in that it comprises one or more selected from the group consisting of Ag, Au and Al.
  • the n-type electrode is characterized in that ITO (Indium Tin Oxide).
  • the method of manufacturing a low resistance light emitting diode according to the present invention may further include a second adhesive layer forming step of forming a second adhesive layer between the support substrate and the ohmic contact layer.
  • the second adhesive layer is characterized in that it comprises at least one from the group consisting of Ti, Cr, Ni.
  • the thickness of the second adhesive layer is 10 kPa or more and 100 kPa or less.
  • the method of manufacturing a low resistance light emitting diode according to the present invention may further include a heat treatment step of performing a heat treatment process after the bonding step.
  • the heat treatment temperature in the heat treatment step is characterized in that more than 280 °C 350 °C.
  • the low resistance light emitting diode manufacturing method according to the present invention may further include a surface treatment step of removing impurities on the support substrate by performing a surface treatment on the support substrate before forming the ohmic contact layer.
  • the surface treatment step includes immersing the support substrate in hydrofluoric acid and then washing with deionized water and drying the surface of the support substrate using nitrogen. It is characterized by.
  • the surface treatment step is characterized in that it is carried out using a UVO treatment process or a plasma treatment process.
  • the ohmic contact layer in the ohmic contact layer forming step, may be deposited on the support substrate by electron beam deposition, thermal deposition, or sputtering.
  • the light emitting diode by interposing an ohmic contact layer that makes an ohmic contact between a support substrate made of silicon and a p-type electrode, the light emitting diode can maintain a low contact resistance as a whole, and thermal stability is excellent. The driving voltage of the light emitting diode is lowered and the reliability of the operation is improved.
  • the light emitting diode maintains low contact resistance and has excellent thermal stability even at high temperature heat generated during high current injection.
  • FIG. 1 is a view illustrating a low resistance light emitting diode according to an exemplary embodiment of the present invention.
  • FIG. 2 illustrates a low resistance light emitting diode manufacturing method according to an embodiment of the present invention.
  • 3 to 9 illustrate a low resistance light emitting diode according to an embodiment of the present invention.
  • FIG. 10 illustrates an ohmic electrode structure applied to a low resistance light emitting diode according to the present invention.
  • FIG. 11 is a graph showing current-voltage characteristics after heat treatment of an ohmic electrode structure applied to a low resistance light emitting diode according to the present invention in comparison with the conventional case.
  • FIG. 1 is a view illustrating a low resistance light emitting diode according to an exemplary embodiment of the present invention.
  • the support substrate 180, the ohmic contact layer 160, the first adhesive layer 150, the diffusion barrier layer 140, the p-type electrode 130, the light emitting structure 120, and the n-type electrode 190 It is configured to include).
  • the support substrate 180 performs a function of supporting the entire structure of the light emitting diode.
  • FIG. 8 shows a part of a light emitting diode manufacturing process. That is, the temporary substrate 110 that functions as a growth substrate of the light emitting structure 120 is separated and removed during the manufacturing process of the light emitting diode, and the supporting substrate 180 is the light emitting structure after the temporary substrate 110 is removed. Perform a function of supporting the entire structure, including 120.
  • the support substrate 180 when using a metal substrate as the support substrate 180, there is a disadvantage that the wafer is bent due to a large thermal expansion coefficient difference with the nitride semiconductor layer constituting the light emitting structure 120, for example, GaN thin film, Ge, Substrates like Mo have the disadvantage of being expensive.
  • the support substrate 180 is preferably made of silicon (Si) having a small difference in thermal expansion coefficient from the nitride semiconductor layer and having low cost.
  • the ohmic contact layer 160 is formed on the support substrate 180 in a single layer or a multilayer structure and functions as an ohmic electrode structure that makes an ohmic contact with the support substrate 180.
  • the ohmic contact layer 160 may include at least one selected from the group consisting of Ti, TiN, Ti-Ni alloys, Ta, and W-Ti alloys.
  • the thickness of the ohmic contact layer 160 is less than 100 ⁇ s, the ohmic contact layer 160 may not form an ohmic contact due to the diffusion of the first adhesive layer 150 during the heat treatment, and the thickness of the ohmic contact layer 160 may be 5000 ⁇ m. If exceeded, the driving voltage of the light emitting diode is increased due to the resistivity of the ohmic contact layer 160 itself.
  • the thickness of the ohmic contact layer 160 is preferably 100 kPa or more and 5000 kPa or less.
  • the first adhesive layer 150 is formed between the ohmic contact layer 160 and the p-type electrode 130 and performs a function of bonding the ohmic contact layer 160 and the p-type electrode 130. As described above, since the ohmic contact layer 160 forms an ohmic contact between the first adhesive layer 150 and the support substrate 180, the light emitting diode may maintain a low contact resistance as a whole.
  • the diffusion barrier layer 140 is formed between the first adhesive layer 150 and the p-type electrode 130, and is applied during the bonding process between the p-type electrode 130 and the support substrate 180 using the first adhesive layer 150. Losing heat serves to prevent the material constituting the p-type electrode 130 from being diffused into the adjacent layer.
  • the p-type electrode 130 is formed on the ohmic contact layer 160 via the first adhesive layer 150 and the diffusion barrier layer 140.
  • the p-type electrode 130 functions as an electrode and simultaneously receives light generated by the active layer 122. By reflecting most of the light is emitted to the outside through the n-type semiconductor layer 121 serves as a reflective surface.
  • the p-type electrode 130 may include one or more selected from the group consisting of Ag, Au, and Al.
  • the light emitting structure 120 includes a p-type semiconductor layer 123 formed on the p-type electrode 130, an active layer 122 formed on the p-type semiconductor layer 123, and an n-type semiconductor layer formed on the active layer 122 ( 121).
  • the n-type semiconductor layer 121, the active layer 122, and the p-type semiconductor layer 123 may be formed of at least one of gallium nitride-based compound semiconductors, for example, GaN, AlN, InGaN, AlGaN, AlInGaN, and films including them. Can be.
  • the n-type semiconductor layer 121 and the p-type semiconductor layer 123 may be formed of GaN
  • the active layer 122 may be formed of InGaN.
  • the n-type semiconductor layer 121 is a layer for providing electrons, and may include an n-type contact layer and an n-type cladding layer.
  • the n-type contact layer and the n-type cladding layer may be formed by injecting an n-type dopant, for example, Si, Ge, Se, Te, C, or the like into the semiconductor thin film.
  • the p-type semiconductor layer 123 is a layer for providing holes, and the p-type contact layer and the p-type
  • the p-type contact layer and the p-type cladding layer may be formed by injecting a p-type dopant, for example, Mg, Zn, Be, Ca, Sr, or Ba into the semiconductor thin film.
  • a p-type dopant for example, Mg, Zn, Be, Ca, Sr, or Ba
  • the active layer 122 is a layer that outputs light having a predetermined wavelength while electrons provided from the n-type semiconductor layer 121 and holes provided from the p-type semiconductor layer 123 are recombined, and include a well layer and a barrier layer.
  • the barrier layers may be alternately stacked to form a multilayer semiconductor thin film having a single or multiple quantum well structure. Since the wavelength of light to be output varies depending on the semiconductor material constituting the active layer 122, an appropriate semiconductor material is selected according to the target output wavelength.
  • the n-type semiconductor layer 121 is formed of n-type GaN, and the GaN thin film, which is a barrier layer, and the InGaN thin film, which is a well layer, are alternately deposited on the active layer 122 having a multi-well structure.
  • the p-type semiconductor layer 123 was grown on the p-type GaN to form the light emitting structure 120 thereon.
  • the n-type electrode 190 is formed on the n-type semiconductor layer 121 and is disposed to face the p-type electrode 130 in a vertical direction.
  • the n-type electrode 190 is preferably made of indium tin oxide (ITO) in order to increase the transmittance of light generated by the active layer 122.
  • ITO indium tin oxide
  • the low resistance light emitting diode may further include a second adhesive layer 170 formed between the support substrate 180 and the ohmic contact layer 160.
  • the second adhesive layer 170 is to increase the bonding force between the support substrate 180 and the ohmic contact layer 160, and may include at least one of Ti, Cr, and Ni.
  • the thickness of the second adhesive layer 170 is less than 10 ⁇ s, the function of increasing the bonding force between the support substrate 180 and the ohmic contact layer 160 may not be performed, and the thickness of the second adhesive layer 170 may exceed 100 ⁇ s. In this case, it serves as a barrier in forming the ohmic electrode between the support substrate 180 and the ohmic contact layer 160. In view of such a point, it is preferable that the thickness of the 2nd contact bonding layer 170 is 10 kPa or more and 100 kPa or less.
  • the low-resistance light emitting diode to explain the characteristics of the ohmic contact layer 160 making ohmic contact with the support substrate 180 will be described with an experimental example and a comparative example as follows.
  • the first adhesive layer 150 of Au-Sn material / the ohmic contact layer 160 of W-Ti alloy material / the support substrate 180 of silicon (Si) material are used according to an embodiment of the present invention.
  • the first adhesive layer 150 made of Au-Sn material / silicon support structure without the conventional ohmic contact layer 160 was used.
  • FIG. 10 is a graph showing the current-voltage characteristics before heat treatment of the ohmic electrode structure applied to the low resistance light emitting diode according to the present invention in comparison with the conventional case.
  • reference numeral A denotes a conventional current-voltage characteristic to which the ohmic contact layer 160 is not applied
  • reference numeral B denotes an ohmic contact layer 160 between the support substrate 180 and the first adhesive layer 150.
  • both the experimental example and the comparative example according to the present embodiment have almost similar current- Show the voltage curve.
  • the inverse of the slope of the current-voltage curve (I / V) refers to the resistance (R).
  • the contact resistance according to the experimental example is 17.67 ⁇ and the contact resistance according to the comparative example is 16.9 ⁇ at a voltage of 0V. Has a value.
  • FIG. 11 is a graph showing current-voltage characteristics after heat treatment of an ohmic electrode structure applied to a low resistance light emitting diode according to the present invention in comparison with the conventional case.
  • FIG. This is a graph showing the current-voltage characteristics after the heat treatment for 5 minutes at a pressure of 100mTorr and a temperature of 350 °C.
  • the experimental example using the W-Ti alloy as the ohmic contact layer 160 after the heat treatment shows lower contact resistance than the comparative example without using the ohmic contact layer 160.
  • the contact resistance according to the experimental example is 2.37 ⁇
  • the contact resistance according to the comparative example is 5.52 ⁇ at a voltage of 0V
  • the contact resistance according to the experimental example is about It can be seen that the level is 1/2.
  • the graph of the comparative example without using the ohmic contact layer 160 does not have the same slope in all regions
  • the graph of the experimental example using the W-Ti alloy as the ohmic contact layer 160 has the same slope in all the regions. It can be seen that a stable ohmic electrode is formed.
  • FIGS. 3 to 9 are cross-sectional views thereof.
  • a low resistance light emitting diode manufacturing method includes a light emitting structure forming step (S10), a p-type electrode forming step (S20), a diffusion barrier layer forming step (S30), Surface treatment step (S40), second adhesive layer forming step (S50), ohmic contact layer forming step (S60), bonding step (S70), heat treatment step (S80), temporary substrate separation step (S90) and n-type electrode forming step It is configured to include (S100).
  • the n-type semiconductor layer 121, the active layer 122, and the p-type semiconductor layer 123 are sequentially formed on the temporary substrate 110.
  • a process of forming the light emitting structure 120 is performed.
  • the temporary substrate 110 may include a sapphire (Al 2 O 3 ) substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a gallium arsenide (GaAs) substrate, and a gallium phosphide (GaP) substrate. It may be one, in particular, it is preferable that the sapphire (Al 2 O 3 ) substrate.
  • the n-type semiconductor layer 121, the active layer 122, and the p-type semiconductor layer 123 may be formed of at least one of gallium nitride-based compound semiconductors, for example, GaN, AlN, InGaN, AlGaN, AlInGaN, and films including them. Can be.
  • the n-type semiconductor layer 121 and the p-type semiconductor layer 123 may be formed of GaN
  • the active layer 122 may be formed of InGaN.
  • the n-type semiconductor layer 121 is a layer for providing electrons, and may include an n-type contact layer and an n-type cladding layer.
  • the n-type contact layer and the n-type cladding layer may be formed by injecting an n-type dopant, for example, Si, Ge, Se, Te, C, or the like into the semiconductor thin film.
  • the p-type semiconductor layer 123 is a layer for providing holes, and the p-type contact layer and the p-type
  • the p-type contact layer and the p-type cladding layer may be formed by injecting a p-type dopant, for example, Mg, Zn, Be, Ca, Sr, or Ba into the semiconductor thin film.
  • a p-type dopant for example, Mg, Zn, Be, Ca, Sr, or Ba
  • the active layer 122 is a layer that outputs light having a predetermined wavelength while electrons provided from the n-type semiconductor layer 121 and holes provided from the p-type semiconductor layer 123 are recombined, and include a well layer and a barrier layer.
  • the barrier layers may be alternately stacked to form a multilayer semiconductor thin film having a single or multiple quantum well structure. Since the wavelength of light to be output varies depending on the semiconductor material constituting the active layer 122, an appropriate semiconductor material is selected according to the target output wavelength.
  • the n-type semiconductor layer 121 is formed of n-type GaN, and the GaN thin film, which is a barrier layer, and the InGaN thin film, which is a well layer, are alternately deposited on the active layer 122 having a multi-well structure.
  • the p-type semiconductor layer 123 was grown on the p-type GaN to form the light emitting structure 120 thereon.
  • a process of forming the p-type electrode 130 on the p-type semiconductor layer 123 of the light emitting structure 120 is performed.
  • the p-type electrode 130 is formed on the ohmic contact layer 160 via the first adhesive layer 150 and the diffusion barrier layer 140 through a process to be described later, and at the same time performs the function of the electrode in the active layer 122 It reflects the generated light so that most of the light is emitted to the outside through the n-type semiconductor layer 121 serves as a reflective surface.
  • the p-type electrode 130 may include one or more selected from the group consisting of Ag, Au, and Al.
  • a process of forming the diffusion barrier layer 140 on the p-type electrode 130 is performed.
  • the diffusion barrier layer 140 is formed between the first adhesive layer 150 and the p-type electrode 130 through a process to be described later, and between the p-type electrode 130 and the support substrate 180 using the first adhesive layer 150.
  • the material constituting the p-type electrode 130 is prevented from being diffused into the adjacent layer by the heat applied during the bonding process.
  • the diffusion barrier layer 140 is formed on the p-type electrode 130, a process of forming the first adhesive layer 150 on the diffusion barrier layer 140 for bonding to the support substrate 180 is performed.
  • the surface treatment step S40 before the second adhesive layer 170 or the ohmic contact layer 160 is formed on the support substrate 180, the surface treatment is performed on the support substrate 180. The process is carried out. Through this surface treatment step S40, impurities on the surface of the support substrate 180 are removed.
  • the support substrate 180 performs a function of supporting the entire structure of the light emitting diode.
  • FIG. 8 illustrates a process of separating and removing the temporary substrate 110. That is, the temporary substrate 110 that functions as a growth substrate of the light emitting structure 120 is separated and removed during the manufacturing process of the light emitting diode, and the supporting substrate 180 is the light emitting structure after the temporary substrate 110 is removed. Perform a function of supporting the entire structure, including 120.
  • the support substrate 180 when using a metal substrate as the support substrate 180, there is a disadvantage that the wafer is bent due to a large thermal expansion coefficient difference with the nitride semiconductor layer constituting the light emitting structure 120, for example, GaN thin film, Ge, Substrates like Mo have the disadvantage of being expensive.
  • the support substrate 180 is preferably made of silicon (Si) having a small difference in thermal expansion coefficient from the nitride semiconductor layer and having low cost.
  • the surface treatment step (S40) may be configured to include the step of immersing the support substrate 180 in hydrofluoric acid, washing with deionized water and drying the surface of the support substrate 180 using nitrogen. have.
  • the surface treatment step S40 may be performed using a UVO treatment process or a plasma treatment process.
  • a process of forming the second adhesive layer 170 on the support substrate 180 is performed.
  • the second adhesive layer 170 is for increasing the bonding force between the support substrate 180 and the ohmic contact layer 160, and may include at least one of Ti, Cr, and Ni.
  • the thickness of the second adhesive layer 170 is less than 10 ⁇ s, the function of increasing the bonding force between the support substrate 180 and the ohmic contact layer 160 may not be performed, and the thickness of the second adhesive layer 170 may exceed 100 ⁇ s. In this case, it serves as a barrier in forming the ohmic electrode between the support substrate 180 and the ohmic contact layer 160. In view of such a point, it is preferable that the thickness of the 2nd contact bonding layer 170 is 10 kPa or more and 100 kPa or less.
  • a process of forming the ohmic contact layer 160 on the support substrate 180 is performed with the second adhesive layer 170 interposed therebetween.
  • the ohmic contact layer 160 may be formed in a single layer or a multi-layer structure on the support substrate 180.
  • an ohmic electrode makes an ohmic contact with the support substrate 180. Function as a structure
  • the ohmic contact layer 160 may include at least one selected from the group consisting of Ti, TiN, Ti-Ni alloys, Ta, and W-Ti alloys.
  • the thickness of the ohmic contact layer 160 is less than 100 ⁇ s, the ohmic contact layer 160 may not form an ohmic contact due to the diffusion of the first adhesive layer 150 during the heat treatment, and the thickness of the ohmic contact layer 160 may be 5000 ⁇ m. If exceeded, the driving voltage of the light emitting diode is increased due to the resistivity of the ohmic contact layer 160 itself.
  • the thickness of the ohmic contact layer 160 is preferably 100 kPa or more and 5000 kPa or less.
  • the ohmic contact layer 160 may be formed by depositing on the support substrate 180 by electron beam deposition, thermal deposition, or sputtering.
  • a process of forming the first adhesive layer 150 on the ohmic contact layer 160 for bonding with the light emitting structure 120 is performed.
  • the p-type electrode 130 or the diffusion barrier layer 140 and the ohmic contact layer 160 are bonded to each other through the first adhesive layer 150. The process is carried out.
  • the heat treatment and pressing process are performed in a state in which the first adhesive layer 150 on the temporary substrate 110 side and the first adhesive layer 150 on the support substrate 180 side are aligned. Since the first adhesive layer 150 on the side of the temporary substrate 110 and the first adhesive layer 150 on the support substrate 180 become one layer through the bonding process, the same reference numerals are given.
  • the heat treatment and pressing process for the structure that is bonded through the first bonding layer is performed.
  • the heat treatment temperature in the heat treatment step (S80) is preferably 280 ° C or more and 350 ° C or less. Since the melting point of the first adhesive layer 150 is 280 ° C. or higher, when the heat treatment temperature is less than 280 ° C., the eutectic bonding by the first adhesive layer 150 is not performed, and the heat treatment temperature is higher than 350 ° C. This is because deterioration of the p-type electrode 130 occurs due to high temperature.
  • the pressure range in the pressurization process performed simultaneously with the heat treatment is 0.1 MPa or more and 0.5 MPa or less.
  • the pressure is less than 0.1MPa, the eutectic bonding by the first adhesive layer 150 is not performed, and when the pressure exceeds 0.5MPa, the temporary substrate 110 and the supporting substrate 180 may be destroyed. Because there is.
  • the ohmic contact layer 160 performs a function as an ohmic electrode structure that makes an ohmic contact with the support substrate 180.
  • the ohmic contact layer 160 is formed between the support substrate 180 and the first adhesive layer 150, an eutectic bonding process is performed in a long time high temperature and high pressure atmosphere as part of a light emitting diode manufacturing process.
  • the ohmic contact layer 160 is in ohmic contact between the support substrate 180 and the first adhesive layer 150 even when high temperature heat is generated in a large area light emitting diode during a heat treatment process and a high current injection to form a SiO 2 protective film in the future. Since the light emitting diode can form a low contact resistance as a whole, the thermal stability is excellent.
  • a process of separating the temporary substrate 110 from the n-type semiconductor layer 121 using a lift off process using a laser is performed. Is performed.
  • the n-type electrode 190 is formed on the exposed surface of the n-type semiconductor layer 121 that is separated from the temporary substrate 110 and exposed. The process is carried out.
  • the n-type electrode 190 is preferably made of indium tin oxide (ITO) in order to increase the transmittance of light generated by the active layer 122.
  • ITO indium tin oxide
  • the light emitting diode can maintain a low contact resistance as a whole and has excellent thermal stability.
  • the driving voltage of the light emitting diode is lowered and the reliability of the operation is improved.
  • the light emitting diode maintains low contact resistance and has excellent thermal stability even at high temperature heat generated during high current injection.
  • n-type semiconductor layer 122 active layer
  • diffusion barrier layer 150 first adhesive layer
  • ohmic contact layer 170 second adhesive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 저저항 발광 다이오드 그 제조방법에 관한 것이다. 본 발명에 따른 저저항 발광 다이오드는 지지 기판, 상기 지지 기판 상에 형성되어 있으며 상기 지지 기판과의 오믹 접촉(ohmic contact)을 이루는 오믹 접촉층, 상기 오믹 접촉층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층으로 이루어진 발광 구조체 및 상기 n형 반도체층 상에 형성된 n형 전극을 포함하여 구성된다. 본 발명에 따르면, 실리콘 재질의 지지 기판과 p형 전극 사이의 접촉 저항을 낮출 수 있으며, 열적 안정성이 우수하고, 저전압 구동이 가능하고 동작의 신뢰성을 향상시킬 수 있는 저저항 발광 다이오드 및 그 제조방법이 제공되는 효과가 있다.

Description

저저항 발광 다이오드 및 그 제조방법
본 발명은 저저항 발광 다이오드 및 그 제조방법에 관한 것이다. 보다 구체적으로, 본 발명은 실리콘 재질의 지지 기판과 p형 전극 사이의 접촉 저항을 낮출 수 있으며, 열적 안정성이 우수하고, 저전압 구동이 가능하고 동작의 신뢰성을 향상시킬 수 있는 저저항 발광 다이오드 및 그 제조방법에 관한 것이다.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 자외선 영역에서 청색/적색 영역까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 이러한 질화물 반도체 발광 소자는 기존의 적색, 녹색 발광 소자와 조합될 경우 백색 발광이 가능하여 향후 수년 내에 백열등, 형광등, 수은등과 같은 기존의 백색 조명 수단을 대체할 것으로 기대되고 있다.
그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 연결하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도율이 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 떨어지는 단점이 있었다.
이러한 단점을 극복하고자 수직 구조의 반도체 발광 소자 및 플립칩형 반도체 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 반도체 발광 소자는 최대 인가 전류를 수평 구조의 반도체 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 기존의 백색 조명 수단을 대체할 수 있는 것으로 평가되고 있다.
한편, 수직 구조의 반도체 발광 소자에서 구동 전압 특성을 향상시키기 위해서는 p형 전극과 n형 전극이 저저항 특성을 가져야 할 뿐만 아니라, 지지기판으로 사용하는 Si 기판과도 낮은 접촉저항을 가져야 한다. 수직 구조의 반도체 발광 소자는 금속 기판 또는 Si, Ge 등의 반도체 기판을 지지 기판으로 사용하고, 고온·고압의 유테틱 본딩(Eutectic bonding)과 레이저 리프트 오프(laser liftoff, LLO) 과정을 통해 사파이어 기판을 제거한다. 이때, 금속 기판은 GaN 박막과 큰 열팽창 계수 차이로 인해 웨이퍼가 휘어지는 단점을 보이고 있으며, Ge, Mo와 같은 기판은 가격이 비싼 단점을 가지고 있어 주로 Si 기판을 지지 기판으로 주로 사용하고 있다.
그러나 Si 기판을 지지 기판으로 사용하는 경우, Si 기판과 금속 본딩층 간의 높은 접촉 저항으로 인하여 구동 전압이 상승한다는 문제점이 있다.
본 발명은 실리콘 재질의 지지 기판과 p형 전극 사이의 접촉 저항을 낮출 수 있는 저저항의 발광 다이오드 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
또한, 열적 안정성이 우수하고, 발광 다이오드의 구동 전압을 낮추어 저전압 구동이 가능하고 동작의 신뢰성을 향상시킬 수 있는 저저항 발광 다이오드 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
상기와 같은 과제를 해결하기 위한 본 발명에 따른 저저항 발광 다이오드는 지지 기판, 상기 지지 기판 상에 형성되어 있으며 상기 지지 기판과의 오믹 접촉(ohmic contact)을 이루는 오믹 접촉층, 상기 오믹 접촉층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층으로 이루어진 발광 구조체 및 상기 n형 반도체층 상에 형성된 n형 전극을 포함하여 구성된다.
본 발명에 따른 저저항 발광 다이오드는 상기 오믹 접촉층과 상기 p형 전극 사이에 형성된 제1 접착층을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드는 상기 제1 접착층과 상기 p형 전극 사이에 형성된 확산 방지층을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 지지 기판은 실리콘(Si)으로 이루어진 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 오믹 접촉층은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진 군 중에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 오믹 접촉층의 두께는 100Å 이상 5000Å 이하인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 p형 전극은 Ag, Au 및 Al로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 n형 전극은 ITO(Indium Tin Oxide)인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드는 상기 지지 기판과 상기 오믹 접촉층 사이에 형성된 제2 접착층을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 제2 접착층은 Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드에 있어서, 상기 제2 접착층의 두께는 10Å 이상 100Å 이하인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법은 임시 기판 상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하여 발광 구조체를 형성하는 발광 구조체 형성단계, 상기 발광 구조체의 p형 반도체층 상에 p형 전극을 형성하는 p형 전극 형성단계, 지지 기판 상에 오믹 접촉층을 형성하는 오믹 접촉층 형성단계, 제1 접착층을 매개로 상기 p형 전극과 상기 오믹 접촉층을 접합하는 접합단계, 레이저를 이용한 리프트 오프(lift off) 공정을 이용하여 상기 임시 기판을 상기 n형 반도체층으로부터 분리하는 임시 기판 분리단계 및 상기 임시 기판으로부터 분리되어 노출된 n형 반도체층의 노출면 상에 n형 전극을 형성하는 n형 전극 형성단계를 포함하여 구성된다.
본 발명에 따른 저저항 발광 다이오드 제조방법은 상기 p형 전극 상에 확산 방지층을 형성하는 확산 방지층 형성단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 지지 기판은 실리콘(Si)으로 이루어진 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 임시 기판은 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(GaP) 기판 중 하나인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 오믹 접촉층은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진 군 중에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 오믹 접촉층의 두께는 100Å 이상 5000Å 이하인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 p형 전극은 Ag, Au 및 Al로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 n형 전극은 ITO(Indium Tin Oxide)인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법은 상기 지지 기판과 상기 오믹 접촉층 사이에 제2 접착층을 형성하는 제2 접착층 형성단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 제2접착층은 Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 제2접착층의 두께는 10Å 이상 100Å 이하인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법은 상기 접합단계 이후에, 열처리 공정을 수행하는 열처리 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 열처리 단계에서의 열처리 온도는 280℃ 이상 350℃ 이하인 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법은 상기 오믹 접촉층 형성단계 이전에, 상기 지지 기판에 대하여 표면처리를 수행하여 상기 지지 기판상의 불순물을 제거하는 표면처리 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 표면처리 단계는 상기 지지 기판을 불산에 침지시킨 후 탈 이온수로 세척하는 단계 및 상기 지지 기판의 표면을 질소를 이용하여 건조시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 표면처리 단계는 UVO 처리 공정 또는 플라즈마 처리 공정을 이용하여 수행되는 것을 특징으로 한다.
본 발명에 따른 저저항 발광 다이오드 제조방법에 있어서, 상기 오믹 접촉층 형성단계에서, 상기 오믹 접촉층은 전자빔 증착법 또는 열 증착법 또는 스퍼터링법에 의해 상기 지지 기판 상에 증착되는 것을 특징으로 한다.
본 발명에 따르면, 실리콘 재질의 지지 기판과 p형 전극 사이에 오믹 접촉(ohmic contact)을 이루는 오믹 접촉층을 개재시킴으로써, 발광 다이오드가 전체적으로 낮은 접촉 저항을 유지할 수 있으며, 열적 안정성이 우수해지며, 발광다이오드의 구동 전압이 낮아지고 동작의 신뢰성이 향상되는 효과가 있다.
보다 구체적으로, 실리콘 재질의 지지 기판과 p형 전극 사이에 오믹 접촉을 이루는 오믹 접촉층을 개재시킴으로써, 유테틱 본딩(Eutectic bonding)이 이루어지는 장시간의 고온·고압 공정, SiO2 보호막을 생성하는 고온 온도 공정 및 대면적 발광다이오드에서 고전류 주입 시 발생하는 고온의 열에서도 발광 다이오드가 낮은 접촉저항을 유지하며 열적 안정성이 우수해지는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 저저항 발광 다이오드를 나타낸 도면이다.
도 2는 본 발명의 일 실시 예에 따른 저저항 발광 다이오드 제조방법을 설명
하기 공정 순서도이다.
도 3 내지 도 9는 본 발명의 일 실시 예에 따른 저저항 발광 다이오드 제조
방법을 설명하기 위한 공정 단면도이다.
도 10은 본 발명에 따른 저저항 발광 다이오드에 적용된 오믹 전극 구조체의
열처리 전의 전류-전압 특성을 종래의 경우와 비교하여 나타낸 그래프이다.
도 11은 본 발명에 따른 저저항 발광 다이오드에 적용된 오믹 전극 구조체의 열처리 후의 전류-전압 특성을 종래의 경우와 비교하여 나타낸 그래프이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 저저항 발광 다이오드를 나타낸 도면이다.
도 1을 참조하면, 지지 기판(180), 오믹 접촉층(160), 제1 접착층(150), 확산 방지층(140), p형 전극(130), 발광 구조체(120) 및 n형 전극(190)을 포함하여 구성된다.
지지 기판(180)은 발광 다이오드의 전체 구조물을 지지하는 기능을 수행한다.
이를 발광 다이오드 제조과정 중의 일부를 나타내는 도 8을 추가적으로 참조하여 구체적으로 설명하면 다음과 같다. 즉, 발광다이오드 제조과정 중에 발광 구조체(120)의 성장 기판으로서의 기능을 수행하던 임시 기판(110)이 분리되어 제거되는데, 지지 기판(180)은 이 임시 기판(110)이 제거된 이후, 발광 구조체(120)를 포함하는 전체 구조물을 지지하는 기능을 수행한다.
한편, 금속 기판을 지지 기판(180)으로 사용하는 경우, 발광 구조체(120)를 구성하는 질화물계 반도체층 예를 들어, GaN 박막과의 큰 열팽창 계수 차이로 인해 웨이퍼가 휘어지는 단점이 있으며, Ge, Mo와 같은 기판은 가격이 비싼 단점을 가지고 있다. 이러한 점을 고려하여 지지 기판(180)은 질화물 반도체층과의 열팽창 계수의 차이가 작고 가격이 저렴한 실리콘(Si)으로 이루어지는 것이 바람직하다.
오믹 접촉층(160)은 지지 기판(180) 상에 단일층 또는 다층 구조로 형성되어 있으며 지지 기판(180)과의 오믹 접촉(ohmic contact)을 이루는 오믹 전극 구조체로서의 기능을 수행한다.
이를 보다 구체적으로 설명하면 다음과 같다. 즉, 지지 기판(180)과 후술하는 제1 접착층(150) 사이에 오믹 접촉층(160)을 형성시키면, 발광 다이오드제조공정의 일부로서 장시간의 고온 및 고압 분위기에서 수행되는 유테틱 본딩(Eutetic bonding) 공정, 향후 SiO2 보호막 형성을 위한 열처리 공정 및 고전류 주입 시 대면적 발광다이오드에서 고온의 열이 발생하여도, 오믹 접촉층(160)이 지지기판(180)과 제1 접착층(150) 사이에서 오믹 접촉을 형성하고 있기 때문에, 발광다이오드는 전체적으로 낮은 접촉 저항을 유지할 수 있으며, 열적 안정성이 우수해지는 효과가 있다. 또한, 발광 다이오드의 구동 전압이 낮아지고 동작의 신뢰성이 향상되는 효과가 있다.
이러한 오믹 접촉층(160)은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진 군 중에서 선택된 하나 이상을 포함할 수 있다.
오믹 접촉층(160)의 두께가 100Å 미만인 경우에는 열처리시 제1 접착층(150)의 확산으로 인해 오믹 접촉층(160)이 오믹 접촉을 형성할 수 없으며, 오믹 접촉층(160)의 두께가 5000Å를 초과하면 오믹 접촉층(160) 자체의 비저항으로 인하여 발광 다이오드의 구동 전압이 상승하는 문제점이 있다. 이를 고려하여, 오믹 접촉층(160)의 두께는 100Å 이상 5000Å 이하인 것이 바람직하다.
제1 접착층(150)은 오믹 접촉층(160)과 p형 전극(130) 사이에 형성되어 있으며, 오믹 접촉층(160)과 p형 전극(130)을 접합하는 기능을 수행한다. 앞서 설명한 바 있지만, 이 제1 접착층(150)과 지지 기판(180) 사이에는 오믹 접촉층(160)이 오믹 접촉을 형성하고 있기 때문에, 발광 다이오드는 전체적으로 낮은 접촉 저항을 유지할 수 있다.
확산 방지층(140)은 제1 접착층(150)과 p형 전극(130) 사이에 형성되어 있으며, 제1 접착층(150)을 이용한 p형 전극(130)과 지지 기판(180) 간의 접착 공정시 가해지는 열에 의해 p형 전극(130)을 구성하는 물질이 인접층으로 확산되는 것을 방지하는 기능을 수행한다.
p형 전극(130)은 제1 접착층(150)과 확산 방지층(140)을 개재하여 오믹 접촉층(160) 상에 형성되어 있으며, 전극의 기능을 수행하는 동시에 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형 반도체층(121)을 통해 외부로 출사되도록 하는 반사면의 기능을 수행한다.
이러한 p형 전극(130)은 Ag, Au 및 Al로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
발광 구조체(120)는 p형 전극(130) 상에 형성된 p형 반도체층(123), p형 반도체층(123) 상에 형성된 활성층(122), 활성층(122) 상에 형성된 n형 반도체층(121)으로 이루어진다.
n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)은 각각 질화갈륨 계열의 화합물 반도체, 예컨대, GaN, AlN, InGaN, AlGaN, AlInGaN 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, n형 반도체층(121) 및 p형 반도체층(123)은 GaN로 형성되고, 활성층(122)은 InGaN으로 형성될 수 있다.
여기서, n형 반도체층(121)은 전자를 제공하는 층으로서, n형 콘택층과 n형 클래드층을 포함할 수 있다. 이러한 n형 콘택층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다.
그리고, p형 반도체층(123)은 정공을 제공하는 층으로서, p형 콘택층과 p형
클래드층을 포함할 수 있다. 이러한 p형 콘택층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.
그리고, 활성층(122)은 n형 반도체층(121)에서 제공된 전자와 p형 반도체층(123)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물 구조(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(122)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료가 선택된다. 예를 들어, 본 실시예에서는 n형 GaN로 n형 반도체층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물구조의 활성층(122)을 형성하고, 그 위에 p형 GaN로 p형 반도체층(123)을 성장시켜 발광 구조체(120)를 형성하였다.
n형 전극(190)은 n형 반도체층(121) 상에 형성되어 있으며, p형 전극(130)과는 수직 방향으로 마주보도록 배치되어 있다.
이러한 n형 전극(190)은 활성층(122)에서 생성된 광의 투과도를 높이기 위하여 ITO(Indium Tin Oxide)로 이루어지는 것이 바람직하다.
한편, 본 발명의 일 실시 예에 따른 저저항 발광 다이오드는 지지기판(180)과 오믹 접촉층(160) 사이에 형성된 제2 접착층(170)을 더 포함하여 구성될 수 있다.
제2 접착층(170)은 지지 기판(180)과 오믹 접촉층(160) 간의 결합력을 증가시키기 위한 것이며, Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하여 구성될 수 있다.
제2 접착층(170)의 두께가 10Å 미만인 경우 지지 기판(180)과 오믹접촉층(160) 사이의 결합력을 증가시키는 기능을 수행할 수 없으며, 제2 접착층(170)의 두께가 100Å을 초과하는 경우에는 지지 기판(180)과 오믹 접촉층(160) 사이에서 오믹 전극 형성에 장애물(barrier)의 역할을 한다. 이러한 점을 고려하여, 제2 접착층(170)의 두께는 10Å 이상 100Å 이하인 것이 바람직하다.
한편, 본 발명의 일 실시예에 따른 저저항 발광 다이오드에서 지지기판(180)과 오믹 접촉을 이루는 오믹 접촉층(160)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예에서는 본 발명의 일 실시예에 따른 Au-Sn 재질의 제1 접착층(150)/W-Ti 합금 재질의 오믹 접촉층(160)/실리콘(Si) 재질의 지지 기판(180)을 사용하였고, 상기 비교예에서는 종래의 오믹 접촉층(160)이 없는 Au-Sn 재질의 제1 접착층(150)/실리콘 재질의 지지 기판 구조를 사용하였다.
도 10은 본 발명에 따른 저저항 발광 다이오드에 적용된 오믹 전극구조체의 열처리 전의 전류-전압 특성을 종래의 경우와 비교하여 나타낸 그래프이다.
도 10에서, 도면부호 A는 오믹 접촉층(160)이 적용되지 않은 종래의 전류-전압 특성을 나타내고, 도면부호 B는 지지 기판(180)과 제1 접착층(150) 사이에 오믹 접촉층(160)을 적용한 본 본 발명의 일 실시 예에 따른 전류-전압 특성을 나타낸다.
도 10을 참조하면, 지지 기판(180)에 오믹 접촉층(160)과 제1 접착층(150)을 증착한 직후 즉, 열처리 전에는 본 실시예에 따른 실험예와 종래의 비교예 모두 거의 비슷한 전류-전압 곡선을 보여준다. 전류-전압 곡선의 기울기(I/V)의 역수는 저항(R)을 의미하는 것으로, 0V의 전압에서 실험예에 따른 접촉저항은 17.67Ω이고, 비교예에 따른 접촉저항은 16.9Ω으로 비슷한 저항값을 갖는다.
도 11은 본 발명에 따른 저저항 발광 다이오드에 적용된 오믹 전극구조체의 열처리 후의 전류-전압 특성을 종래의 경우와 비교하여 나타낸 그래프로서 본 발명의 실험예와 비교예를 유테틱 본딩(Eutectic bonding)이 이루어지는 100mTorr의 압력과 350℃의 온도에서 5분 동안 열처리를 진행한 후 전류-전압 특성을 나타낸 그래프이다.
도 11을 참조하면, 열처리를 진행한 후 W-Ti 합금을 오믹 접촉층(160)으로 이용한 실험예가 오믹 접촉층(160)을 사용하지 않은 비교예 보다 더 낮은 접촉저항을 보이고 있는 것을 보여준다. 이 전류-전압 곡선의 기울기의 역수를 통해 저항을 살펴보면, 0V의 전압에서 실험예에 따른 접촉저항은 2.37Ω이고, 비교예에 따른 접촉저항은 5.52Ω으로서 실험예에 따른 접촉저항이 비교예의 약 1/2 수준인 것을 알 수 있다. 또한 오믹 접촉층(160)을 사용하지 않은 비교예의 그래프는 전 구역에서 같은 기울기를 갖지 않는 반면 W-Ti 합금을 오믹 접촉층(160)으로 사용한 실험예의 그래프는 전 구역에서 같은 기울기를 갖게 되어 더 안정한 오믹전극을 형성하고 있는 것을 알 수 있다.
도 2는 본 발명의 일 실시 예에 따른 저저항 발광 다이오드 제조방법을 설명하기 위한 공정 순서도 이고, 도 3 내지, 도 9는 그 공정 단면도이다.
도 2 내지, 도 9를 참조하면, 본 발명의 일 실시 예에 따른 저저항 발광 다이오드 제조방법은 발광 구조체 형성단계(S10), p형 전극 형성단계(S20), 확산 방지층 형성단계(S30), 표면처리 단계(S40), 제2 접착층 형성단계(S50), 오믹 접촉층 형성단계(S60), 접합단계(S70), 열처리 단계(S80), 임시 기판 분리단계(S90) 및 n형 전극 형성단계(S100)를 포함하여 구성된다.
<발광 구조체 형성단계(S10)>
도 2와 도 3을 참조하면, 발광 구조체 형성단계(S10)에서는, 임시기판(110) 상에 n형 반도체층(121), 활성층(122), p형 반도체층(123)을 순차적으로 형성하여 발광 구조체(120)를 형성하는 과정이 수행된다.
임시 기판(110)은 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC)기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(GaP) 기판 중 하나일 수 있으며, 특히, 사파이어(Al2O3) 기판인 것이 바람직하다.
n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)은 각각 질화 갈륨 계열의 화합물 반도체, 예컨대, GaN, AlN, InGaN, AlGaN, AlInGaN 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, n형 반도체층(121) 및 p형 반도체층(123)은 GaN로 형성되고, 활성층(122)은 InGaN으로 형성될 수 있다.
여기서, n형 반도체층(121)은 전자를 제공하는 층으로서, n형 콘택층과 n형 클래드층을 포함할 수 있다. 이러한 n형 콘택층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다.
그리고, p형 반도체층(123)은 정공을 제공하는 층으로서, p형 콘택층과 p형
클래드층을 포함할 수 있다. 이러한 p형 콘택층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.
그리고, 활성층(122)은 n형 반도체층(121)에서 제공된 전자와 p형 반도체층(123)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물 구조(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(122)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료가 선택된다. 예를 들어, 본 실시예에서는 n형 GaN로 n형 반도체층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물구조의 활성층(122)을 형성하고, 그 위에 p형 GaN로 p형 반도체층(123)을 성장시켜 발광 구조체(120)를 형성하였다.
<p형 전극 형성단계(S20)>
도 2와 도 4를 참조하면, p형 전극 형성단계(S10)에서는, 발광 구조체(120)의 p형 반도체층(123) 상에 p형 전극(130)을 형성하는 과정이 수행된다.
p형 전극(130)은 후술하는 공정을 통하여 제1 접착층(150)과 확산방지층(140)을 개재하여 오믹 접촉층(160) 상에 형성되며, 전극의 기능을 수행하는 동시에 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형 반도체층(121)을 통해 외부로 출사되도록 하는 반사면의 기능을 수행한다.
이러한 p형 전극(130)은 Ag, Au 및 Al로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
<확산 방지층 형성단계(S30)>
도 2와 도 4를 참조하면, 확산 방지층 형성단계(S30)에서는, p형 전극(130) 상에 확산 방지층(140)을 형성하는 과정이 수행된다.
확산 방지층(140)은 후술하는 공정을 통하여 제1 접착층(150)과 p형 전극(130) 사이에 형성되며, 제1 접착층(150)을 이용한 p형 전극(130)과 지지 기판(180) 간의 접착 공정시 가해지는 열에 의해 p형 전극(130)을 구성하는 물질이 인접층으로 확산되는 것을 방지하는 기능을 수행한다.
p형 전극(130) 상에 확산 방지층(140)을 형성한 이후에는, 지지 기판(180)과의 접합을 위한 제1 접착층(150)을 확산 방지층(140)에 형성하는 과정이 수행된다.
<표면처리 단계(S40)>
도 2를 참조하면, 표면처리 단계(S40)에서는, 지지 기판(180)에 제2접착층(170)이나 오믹 접촉층(160)을 형성하기 이전에, 지지 기판(180)에 대하여 표면처리를 하는 과정이 수행된다. 이 표면처리 단계(S40)를 통하여, 지지 기판(180) 표면의 불순물이 제거된다.
지지 기판(180)은 발광 다이오드의 전체 구조물을 지지하는 기능을 수행한다.
이를 임시 기판(110)을 분리하여 제거하는 과정을 나타낸 도 8을 추가적으로 참조하여 구체적으로 설명하면 다음과 같다. 즉, 발광다이오드 제조과정 중에 발광 구조체(120)의 성장 기판으로서의 기능을 수행하던 임시 기판(110)이 분리되어 제거되는데, 지지 기판(180)은 이 임시 기판(110)이 제거된 이후, 발광 구조체(120)를 포함하는 전체 구조물을 지지하는 기능을 수행한다.
한편, 금속 기판을 지지 기판(180)으로 사용하는 경우, 발광 구조체(120)를 구성하는 질화물계 반도체층 예를 들어, GaN 박막과의 큰 열팽창 계수 차이로 인해 웨이퍼가 휘어지는 단점이 있으며, Ge, Mo와 같은 기판은 가격이 비싼 단점을 가지고 있다. 이러한 점을 고려하여 지지 기판(180)은 질화물 반도체층과의 열팽창 계수의 차이가 작고 가격이 저렴한 실리콘(Si)으로 이루어지는 것이 바람직하다.
하나의 예로, 표면처리 단계(S40)는 지지 기판(180)을 불산에 침지시킨 후 탈 이온수로 세척하는 단계 및 지지 기판(180)의 표면을 질소를 이용하여 건조시키는 단계를 포함하여 구성될 수 있다.
다른 예로, 표면처리 단계(S40)는 UVO 처리 공정 또는 플라즈마 처리 공정을 이용하여 수행될 수도 있다.
<제2 접착층 형성단계(S50)>
도 2와 도 5를 참조하면, 제2 접착층 형성단계(S50)에서는, 지지 기판(180) 상에 제2 접착층(170)을 형성하는 과정이 수행된다.
제2 접착층(170)은 지지 기판(180)과 오믹 접촉층(160) 간의 결합력을 증가시키기 위한 것이며, Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하여 구성될 수 있다.
제2 접착층(170)의 두께가 10Å 미만인 경우 지지 기판(180)과 오믹접촉층(160) 사이의 결합력을 증가시키는 기능을 수행할 수 없으며, 제2 접착층(170)의 두께가 100Å을 초과하는 경우에는 지지 기판(180)과 오믹 접촉층(160) 사이에서 오믹 전극 형성에 장애물(barrier)의 역할을 한다. 이러한 점을 고려하여, 제2 접착층(170)의 두께는 10Å 이상 100Å 이하인 것이 바람직하다.
<오믹 접촉층 형성단계(S60)>
도 2와 도 5를 참조하면, 오믹 접촉층 형성단계(S60)에서는, 제2 접착층(170)을 개재한 상태로 지지 기판(180) 상에 오믹 접촉층(160)을 형성하는 과정이 수행된다.
오믹 접촉층(160)은 지지 기판(180) 상에 단일층 또는 다층 구조로 형성될 수 있으며, 후술하는 열처리 단계를 거치게 되면, 지지 기판(180)과의 오믹접촉(ohmic contact)을 이루는 오믹 전극 구조체로서의 기능을 수행한다.
이러한 오믹 접촉층(160)은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진 군 중에서 선택된 하나 이상을 포함할 수 있다.
오믹 접촉층(160)의 두께가 100Å 미만인 경우에는 열처리시 제1 접착층(150)의 확산으로 인해 오믹 접촉층(160)이 오믹 접촉을 형성할 수 없으며, 오믹 접촉층(160)의 두께가 5000Å를 초과하면 오믹 접촉층(160) 자체의 비저항으로 인하여 발광 다이오드의 구동 전압이 상승되는 문제점이 있다. 이를 고려하여, 오믹 접촉층(160)의 두께는 100Å 이상 5000Å 이하인 것이 바람직하다.
예를 들어, 오믹 접촉층 형성단계(S60)에서, 오믹 접촉층(160)은 전자빔 증착법 또는 열 증착법 또는 스퍼터링법에 의해 지지 기판(180) 상에 증착하는 방식으로 형성할 수 있다.
오믹 접촉층(160)을 형성한 이후에는, 발광 구조체(120)와의 접합을 위한 제1 접착층(150)을 오믹 접촉층(160) 상에 형성하는 과정이 수행된다.
<접합단계(S70), 열처리 단계(S80)>
도 2, 도 6 및 도 7을 참조하면, 접합단계(S70)에서는, 제1 접착층(150)을 매개로 p형 전극(130) 또는 확산 방지층(140)과 오믹 접촉층(160)을 접합하는 과정이 수행된다.
이 과정을 확산 방지층(140)과 오믹 접촉층(160)을 제1 접착층(150)을 매개로 접합하는 예를 들어 보다 상세히 설명한다.
임시 기판(110) 상에는 n형 반도체층(121), 활성층(122), p형 반도체층(123), p형 전극(130), 확산 방지층(140), 임시 기판(110) 측의 제1 접착층(150)이 형성되어 있으며, 지지 기판(180) 상에는 제2 접착층(170), 오믹 접촉층(160), 지지 기판(180) 측의 제1 접착층(150)이 형성되어 있다.
임시 기판(110) 측의 제1 접착층(150)과 지지 기판(180) 측의 제1접착층(150)을 정렬한 상태에서 열처리 및 가압공정을 실시한다. 임시 기판(110) 측의 제1 접착층(150)과 지지 기판(180) 측의 제1 접착층(150)은 접합공정을 통하여 하나의 층이 되기 때문에, 동일한 도면부호를 부여하였다.
열처리 단계(S80)에서는, 제1 접합층을 매개로 접합되어 있는 구조물에 대한 열처리 및 가압공정이 수행된다.
열처리 단계(S80)에서의 열처리 온도는 280℃ 이상 350℃ 이하인 것이 바람직하다. 제1 접착층(150)의 녹는점이 280℃ 이상이기 때문에 열처리 온도가 280℃ 미만인 경우에는 제1 접착층(150)에 의한 유테틱 본딩(Eutectic bonding)이 이루어지지 않으며, 열처리 온도가 350℃를 초과하는 경우에는 고온에 의한 p형 전극(130)의 열화 현상이 발생하기 때문이다.
열처리와 동시에 수행되는 가압공정에서의 압력 범위는 0.1MPa 이상 0.5MPa 이하인 것이 바람직하다.
0.1MPa 미만의 압력에서는 제1 접착층(150)에 의한 유테틱 본딩(Eutectic bonding)이 이루어지지 않으며, 압력이 0.5MPa을 초과하는 경우에는 임시 기판(110)과 지지 기판(180)이 파괴될 수 있기 때문이다.
이 과정을 거치게 되면, 오믹 접촉층(160)은 지지 기판(180)과의 오믹 접촉(ohmic contact)을 이루는 오믹 전극 구조체로서의 기능을 수행하게 된다.
이를 보다 구체적으로 설명하면 다음과 같다. 즉, 지지 기판(180)과 제1 접착층(150) 사이에 오믹 접촉층(160)을 형성시키면, 발광 다이오드 제조공정의 일부로서 장시간의 고온 및 고압 분위기에서 수행되는 유테틱 본딩(Eutetic bonding) 공정, 향후 SiO2 보호막 형성을 위한 열처리 공정 및 고전류 주입 시 대면적 발광다이오드에서 고온의 열이 발생하여도, 오믹 접촉층(160)이 지지 기판(180)과 제1 접착층(150) 사이에서 오믹 접촉을 형성하고 있기 때문에, 발광 다이오드는 전체적으로 낮은 접촉 저항을 유지할 수 있으며, 열적 안정성이 우수해지는 효과가 있다.
또한, 발광 다이오드의 구동 전압이 낮아지고 동작의 신뢰성이 향상되는 효과가 있다.
<임시 기판 분리단계(S90)>
도 2와 도 8을 참조하면, 임시 기판 분리단계(S90)에서는, 레이저를 이용한 리프트 오프(lift off) 공정을 이용하여 임시 기판(110)을 상기 n형 반도체층(121)으로부터 분리하는 과정이 수행된다.
<n형 전극 형성단계(S100)>
도 2와 도 9를 참조하면, n형 전극 형성단계(S100)에서는, 임시 기판(110)으로부터 분리되어 노출된 n형 반도체층(121)의 노출면 상에 n형 전극(190)을 형성하는 과정이 수행된다.
이러한 n형 전극(190)은 활성층(122)에서 생성된 광의 투과도를 높이기 위하여 ITO(Indium Tin Oxide)로 이루어지는 것이 바람직하다.
이상 설명한 본 발명의 일 실시 예에 따른 저저항 발광 다이오드 제조방법에 의해 제조된 발광 다이오드의 전류-전압 특성은 앞서 도 10과 도 11을 참조하여 이미 설명한 바 있으므로 생략한다.
이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 실리콘 재질의 지지 기판과 p형 전극 사이에 오믹 접촉을 이루는 오믹 접촉층을 개재시킴으로써, 발광 다이오드가 전체적으로 낮은 접촉 저항을 유지할 수 있으며, 열적 안정성이 우수해지며, 발광 다이오드의 구동 전압이 낮아지고 동작의 신뢰성이 향상되는 효과가 있다.
보다 구체적으로, 실리콘 재질의 지지 기판과 p형 전극 사이에 오믹 접촉을 이루는 오믹 접촉층을 개재시킴으로써, 유테틱 본딩(Eutectic bonding)이 이루어지는 장시간의 고온·고압 공정, SiO2 보호막을 생성하는 고온 온도 공정 및 대면적 발광다이오드에서 고전류 주입 시 발생하는 고온의 열에서도 발광 다이오드가 낮은 접촉저항을 유지하며 열적 안정성이 우수해지는 효과가 있다.
110: 임시 기판 120: 발광 구조체
121: n형 반도체층 122: 활성층
123: p형 반도체층 130: p형 전극
140: 확산 방지층 150: 제1 접착층
160: 오믹 접촉층 170: 제2 접착층
180: 지지 기판 190: n형 전극
S10: 발광 구조체 형성단계 S20: p형 전극 형성단계
S30: 확산 방지층 형성단계 S40: 표면처리 단계
S50: 제2 접착층 형성단계 S60: 오믹 접촉층 형성단계
S70: 접합단계 S80: 열처리 단계
S90: 임시 기판 분리단계 S100: n형 전극 형성단계

Claims (20)

  1. 저저항 발광 다이오드에 있어서,
    지지 기판;
    상기 지지 기판 상에 형성되어 있으며 상기 지지 기판과의 오믹 접촉(ohmic
    contact)을 이루는 오믹 접촉층;
    상기 오믹 접촉층 상에 형성된 p형 전극;
    상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층으로 이루어진 발광 구조체; 및 상기 n형 반도체층 상에 형성된 n형 전극을 포함하는, 저저항 발광다이오드.
  2. 제1 항에 있어서,
    상기 오믹 접촉층과 상기 p형 전극 사이에 형성된 제1 접착층을 더 포함하는 것을 특징으로 하는, 저저항 발광 다이오드.
  3. 제2 항에 있어서,
    상기 제1 접착층과 상기 p형 전극 사이에 형성된 확산 방지층을 더 포함하는 것을 특징으로 하는, 저저항 발광 다이오드.
  4. 제1 항에 있어서,
    상기 지지 기판은 실리콘(Si)으로 이루어진 것을 특징으로 하는, 저저항 발
    광 다이오드.
  5. 제4 항에 있어서,
    상기 오믹 접촉층은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진
    군 중에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 저저항 발광 다이오
    드.
  6. 제5 항에 있어서,
    상기 오믹 접촉층의 두께는 100Å 이상 5000Å 이하인 것을 특징으로 하는,
    저저항 발광 다이오드.
  7. 제1 항에 있어서,
    상기 지지 기판과 상기 오믹 접촉층 사이에 형성된 제2 접착층을 더 포함하
    는 것을 특징으로 하는, 저저항 발광 다이오드.
  8. 제7 항에 있어서,
    상기 제2 접착층은 Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하는
    것을 특징으로 하는, 저저항 발광 다이오드.
  9. 제7 항에 있어서,
    상기 제2 접착층의 두께는 10Å 이상 100Å 이하인 것을 특징으로 하는, 저
    저항 발광 다이오드.
  10. 저저항 발광 다이오드 제조방법에 있어서,
    임시 기판 상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하여
    발광 구조체를 형성하는 발광 구조체 형성단계;
    상기 발광 구조체의 p형 반도체층 상에 p형 전극을 형성하는 p형 전극 형성
    단계;
    지지 기판 상에 오믹 접촉층을 형성하는 오믹 접촉층 형성단계;
    제1 접착층을 매개로 상기 p형 전극과 상기 오믹 접촉층을 접합하는 접합단
    계;
    레이저를 이용한 리프트 오프(lift off) 공정을 이용하여 상기 임시 기판을
    상기 n형 반도체층으로부터 분리하는 임시 기판 분리단계; 및 상기 임시 기판으로부터 분리되어 노출된 n형 반도체층의 노출면 상에 n형 전극을 형성하는 n형 전극 형성단계를 포함하는, 저저항 발광 다이오드 제조방법.
  11. 제10 항에 있어서,
    상기 p형 전극 상에 확산 방지층을 형성하는 확산 방지층 형성단계를 더 포
    함하는 것을 특징으로 하는, 저저항 발광 다이오드 제조방법.
  12. 제10 항에 있어서,
    상기 지지 기판은 실리콘(Si)으로 이루어진 것을 특징으로 하는, 저저항 발
    광 다이오드 제조방법.
  13. 제10 항에 있어서,
    상기 오믹 접촉층은 Ti, TiN, Ti-Ni 합금, Ta 및 W-Ti 합금으로 이루어진 군
    중에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 저저항 발광 다이오드 제조방법.
  14. 제13 항에 있어서,
    상기 오믹 접촉층의 두께는 100Å 이상 5000Å 이하인 것을 특징으로 하는,
    저저항 발광 다이오드 제조방법.
  15. 제10 항에 있어서,
    상기 지지 기판과 상기 오믹 접촉층 사이에 제2 접착층을 형성하는 제2 접착
    층 형성단계를 더 포함하는 것을 특징으로 하는, 저저항 발광 다이오드 제조방법.
  16. 제15 항에 있어서,
    상기 제2 접착층은 Ti, Cr, Ni로 이루어진 군에서 적어도 하나를 포함하는
    것을 특징으로 하는, 저저항 발광 다이오드 제조방법.
  17. 제16 항에 있어서,
    상기 제2 접착층의 두께는 10Å 이상 100Å 이하인 것을 특징으로 하는, 저
    저항 발광 다이오드 제조방법.
  18. 제10 항에 있어서,
    상기 접합단계 이후에, 열처리 공정을 수행하는 열처리 단계를 더 포함하는
    것을 특징으로 하는, 저저항 발광 다이오드 제조방법.
  19. 제18 항에 있어서,
    상기 열처리 단계에서의 열처리 온도는 280℃ 이상 350℃ 이하인 것을 특징
    으로 하는, 저저항 발광 다이오드 제조방법.
  20. 제10 항에 있어서,
    상기 오믹 접촉층 형성단계 이전에, 상기 지지 기판에 대하여 표면처리를 수
    행하여 상기 지지 기판 상의 불순물을 제거하는 표면처리 단계를 더 포함하는 것을
    특징으로 하는, 저저항 발광 다이오드 제조방법.
PCT/KR2012/004621 2011-06-17 2012-06-12 저저항 발광 다이오드 및 그 제조방법 WO2012173366A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0058915 2011-06-17
KR20110058915 2011-06-17

Publications (1)

Publication Number Publication Date
WO2012173366A1 true WO2012173366A1 (ko) 2012-12-20

Family

ID=47357295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/004621 WO2012173366A1 (ko) 2011-06-17 2012-06-12 저저항 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
WO (1) WO2012173366A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086361A (ja) * 2004-09-16 2006-03-30 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
KR100786802B1 (ko) * 2006-09-26 2007-12-18 한국광기술원 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
KR20100051933A (ko) * 2008-11-10 2010-05-19 전자부품연구원 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20100061131A (ko) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086361A (ja) * 2004-09-16 2006-03-30 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
KR100786802B1 (ko) * 2006-09-26 2007-12-18 한국광기술원 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
KR20100051933A (ko) * 2008-11-10 2010-05-19 전자부품연구원 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20100061131A (ko) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법

Similar Documents

Publication Publication Date Title
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2011028076A2 (ko) 반도체 발광 소자 및 이의 제조 방법
WO2012060509A1 (en) A light emitting diode assembly and method for fabricating the same
WO2009134029A2 (ko) 반도체 발광소자
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2009125953A2 (ko) 발광 소자
WO2010008209A2 (ko) 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
WO2016056750A1 (en) Semiconductor device and method of manufacturing the same
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2009120011A2 (ko) 발광소자 및 그 제조방법
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2010044645A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2020055143A1 (ko) 발광 소자
WO2009126010A2 (ko) 발광 소자
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2016137197A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2020080837A1 (ko) 발광 소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12800544

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12800544

Country of ref document: EP

Kind code of ref document: A1