WO2011065723A2 - 수직구조 반도체 발광소자 및 그 제조방법 - Google Patents

수직구조 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2011065723A2
WO2011065723A2 PCT/KR2010/008281 KR2010008281W WO2011065723A2 WO 2011065723 A2 WO2011065723 A2 WO 2011065723A2 KR 2010008281 W KR2010008281 W KR 2010008281W WO 2011065723 A2 WO2011065723 A2 WO 2011065723A2
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting device
thin film
semiconductor light
vertical
Prior art date
Application number
PCT/KR2010/008281
Other languages
English (en)
French (fr)
Other versions
WO2011065723A3 (ko
Inventor
성태연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to US13/505,618 priority Critical patent/US8932890B2/en
Publication of WO2011065723A2 publication Critical patent/WO2011065723A2/ko
Publication of WO2011065723A3 publication Critical patent/WO2011065723A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • the present invention relates to a vertical semiconductor light emitting device and a manufacturing method thereof, and more particularly to a vertical semiconductor light emitting device having a high-performance heat sink support consisting of a metal thick film or a metal foil.
  • semiconductor light emitting devices include a light-emitting diode (LED) and a laser diode (LD) that generate light when a forward current flows.
  • LED light-emitting diode
  • LD laser diode
  • the LED and the LD have a p-n junction in common, and when a current is applied to the light emitting elements, the current is converted into a photon so that light is emitted from the device.
  • LEDs and LDs Light emitted from LEDs and LDs varies from long-wavelength light to short-wavelength light range depending on the type of semiconductor material. Above all, using LEDs made of semiconductors with a wide bandgap, such as red, green, blue, etc. Since the present invention can be implemented, it is widely applied to various display light sources such as display parts, traffic signals, and the like for various electronic devices. Recently, as a white light source through LED is developed, it is confirmed that it can be widely used in the next-generation general lighting light source device.
  • group III-nitride-based semiconductors are manufactured by heteroepitaxially growing on an initial growth substrate to obtain a high quality semiconductor thin film.
  • Sapphire, SiC, Si, and the like are used as the first growth substrate.
  • sapphire substrates show a significant difference between group 3-5 nitride-based semiconductors and lattice constants and thermal expansion coefficients. It is difficult to laminate a structure thin film.
  • the sapphire substrate has a disadvantage that it is not possible to apply a large current to the LED due to poor thermal conductivity, and because the sapphire substrate is an electrical insulator, it is difficult to cope with static electricity flowing from the outside. There is a problem, which not only degrades the reliability of the device, but also causes a lot of process constraints in the packaging process.
  • the sapphire substrate which is an electrical insulator, has a mesa structure in which the n-type ohmic contact electrode and the p-type ohmic contact electrode are formed in the same direction as the stacking (growth) direction of the multilayer light emitting structure thin film composed of a group 3-5 nitride-based semiconductor (
  • the LED chip area must be larger than a certain size, so there is a limit to reducing the LED chip area, which impedes the improvement of the LED chip output per 2 inch wafer.
  • the mesa structure LED fabricated on the sapphire, which is the first growth substrate has a disadvantage in that it is difficult to dissipate a large amount of heat inevitably generated when driving a light emitting device due to the poor thermal conductivity of the sapphire growth substrate. .
  • silicon carbide (SiC) growth substrates have excellent thermal and electrical conductivity, and at the same time, lattice constants and thermal expansion coefficients, which are important variables in growing high-quality semiconductor single crystal thin films, are similar to those of group 3-5 nitride-based semiconductors.
  • the multi-layered light emitting structure thin film has been successfully grown, and various types of vertical light emitting devices have been manufactured.
  • a light emitting device using a multilayer light emitting structure thin film composed of a group 3-5 nitride-based semiconductor stacked on a sapphire growth substrate.
  • the multi-layered light emitting structure thin film composed of group 3-5 nitride-based semiconductor is safely removed from the first growth substrate.
  • FIG. 1 is a cross-sectional view illustrating a process of separating a sapphire substrate using a laser lift-off technique according to the related art.
  • the laser beam which is a strong energy source
  • the laser beam absorption is strongly generated at the interface 120.
  • a temperature of 900 ° C. or more is generated instantaneously, and thermal chemical decomposition of GaN, InGaN, etc. of the interface 120 occurs, and is separated into the sapphire substrate 110 and the nitride semiconductor thin film 130.
  • a multi-layered light emitting structure thin film composed of group III-nitride-based semiconductors has a group III-nitride-based thin film due to different lattice constants and coefficients of thermal expansion when subjected to a laser lift-off process.
  • the mechanical stress generated between the semiconductor thin film and the thick sapphire substrate cannot be tolerated, and thus, a large amount of damage and braking can be observed in the semiconductor single crystal thin film after separation from the sapphire.
  • FIG. 2 illustrates an electrically conductive support that is closely adhered to a growth direction by introducing a wafer bonding and electroplating process before performing a laser lift-off process according to a conventional technique for preventing damage and cracking of a thin film of a multi-layered light emitting structure. It is sectional drawing which shows the process of forming a conductive support.
  • an electrically conductive support 250 that is structurally stable and strongly adhered to is formed on the bonding layer 240a by using a wafer bonding process.
  • FIG. 2B prior to separating the multilayer light emitting structure thin films 220 and 230 from the sapphire substrate 210, structurally stable by using an electroplating process on the seed layer 240b. And to form an electrically conductive support 250 that is strongly in close contact.
  • FIG. 3 illustrates a vertical group III-nitride-based semiconductor light emitting device manufactured by incorporating an electrically conductive support that is structurally stable and closely adhered to the LLO process according to the conventional technique using the method of FIG. 2.
  • FIG. 3A is a cross-sectional view illustrating a semiconductor light emitting device manufactured by using the method of forming the electrically conductive support of FIG. 2A.
  • FIG. 3A which illustrates a cross-sectional view of a light emitting device having a vertical structure grafted with wafer bonding, a multilayer metal layer including a support 310, a bonding layer 320a, and a p-type ohmic contact electrode, which are thermal and electrical conductors.
  • the p-type semiconductor cladding layer 340, the light emitting active layer 350, the n-type semiconductor cladding layer 360, and the n-type ohmic contact electrode 370 are sequentially formed.
  • the support 310 is preferentially used by semiconductor wafers such as Si, Ge, SiGe, GaAs, which have excellent thermal and electrical conductivity.
  • the support 310 used for the vertical light emitting device as shown in (a) of FIG. 3 has a large thermal expansion coefficient due to the difference between the sapphire substrate on which the multilayer light emitting structure thin films 340 to 360 are stacked and grown.
  • the other electrically conductive supports are bonded by wafer bonding, wafer warpage and a large amount of fine micro-cracks are generated inside the multilayer light emitting structure thin film, resulting in process difficulties and performance of the manufactured light emitting device. Due to the lowering, low product yields are a problem.
  • FIG. 3B is a cross-sectional view illustrating a semiconductor light emitting device manufactured by using the method of forming the electrically conductive support of FIG. 2B.
  • FIG. 3 which shows a cross-sectional view of a vertical light emitting device grafted with electroplating
  • the vertical light emitting device manufactured by grafting a laser lift-off process and an electroplating process has the same structure.
  • the seed layer 320b is used instead of the bonding layer 320a shown in FIG.
  • the support 310 is a metallic thick film formed by electroplating, and in particular, a single metal such as Cu, Ni, W, Au, Mo, or the like, having an excellent thermal and electrical conductivity, or an alloy composed of these metals is used. It is used first.
  • the light emitting device support 310 as shown in (b) of FIG. 3 having the above-described structure is a thick film of a metal or alloy form produced by electroplating, and thus is considerably larger than the growth substrate sapphire. Coefficient of thermal expansion and ductility cause many problems such as curling, wafer warping, and cracking in chip fabrication processes such as mechanical sawing or laser scribing.
  • a first object of the present invention is to provide a high-quality vertical structure semiconductor light emitting device having a high performance heat sink support composed of a metal thick film or a metal foil, which does not generate minute micro-crack.
  • a second object of the present invention is to provide a method for manufacturing a vertical semiconductor light emitting device having a high performance heat sink support using a support substrate for manufacturing a semiconductor light emitting device.
  • Vertical structure semiconductor light emitting device provided to achieve the first object is a light emitting structure consisting of a group 3-5 nitride-based semiconductor including an ohmic contact electrode, an electrically conductive thin film and a first metal thick film ; And a second metal thick film bonded by the bonding layer under the first metal thick film.
  • the light emitting structure has a first ohmic contact electrode formed on the upper portion, a second ohmic contact electrode, an insulator thin film, a first electrically conductive thin film, a second electrically conductive thin film And the first metal thick film are preferably formed sequentially.
  • the passivation thin film may be formed on a side surface of the light emitting structure.
  • the first metal thick film is Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, and Si It may consist of a metal, alloy or solid solution comprising at least one component selected from the group consisting of.
  • the first metal thick film may have a thickness of 0.1 to 999.
  • the second metal thick film is composed of Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt and Si It may consist of a metal, alloy or solid solution comprising at least one component selected from the group.
  • the second metal thick film may have a thickness of 0.1 ⁇ 999 ⁇ m.
  • the heat sink support consisting of the first metal thick film, the bonding layer and the second metal thick film may be provided with an auxiliary support.
  • the auxiliary support is a single crystal or polycrystalline wafer selected from i) Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN and BeO, ii) Mo, Cu, Metal foil selected from Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo and NiW or iii) Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / Ti / Cu, Cu / AlN / Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu and Cu / Si / Cu may be formed of a laminate (laminate) structure selected from.
  • a vertical structure semiconductor light emitting device including: a light emitting structure including a group 3-5 nitride-based semiconductor including an ohmic contact electrode and an electrically conductive thin film; And a metal foil bonded by a bonding layer under the light emitting structure.
  • the light emitting structure has a first ohmic contact electrode formed thereon, a second ohmic contact electrode, an insulator thin film, a first electrically conductive thin film, and a second electrically conductive thin film. It is preferable to form this sequentially.
  • the passivation thin film may be formed on a side surface of the light emitting structure.
  • the metal foil may have a thickness of 0.1 ⁇ 999 ⁇ m.
  • the metal foil is Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si and Ge It may be a metal, alloy or solid solution in the form of a plate containing at least one component selected from the group consisting of.
  • the heat sink support made of the metal foil may include an auxiliary support.
  • the auxiliary support is a single crystal or polycrystalline wafer selected from i) Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN and BeO, ii) Mo, Cu, Metal foil selected from Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo and NiW or iii) Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / Ti / Cu, Cu / AlN / Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu and Cu / Si / Cu may be formed of a laminate (laminate) structure selected from.
  • the bonding layer is selected from the group consisting of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge, and Zn. It may consist of an alloy of soldering or brazing comprising at least one component.
  • the first ohmic contact electrode is Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals, metallic silicides, semiconducting silicides, CNTNs, transparent conductive oxides and It may be made of a material containing at least one component selected from the group consisting of transparent conductive nitride.
  • the second ohmic contact electrode is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy , Rh-based alloy, CNTNs, transparent conductive oxide and transparent conductive nitride may be made of a material comprising at least one component selected from the group consisting of.
  • the insulator thin film may be formed of any one of a transparent oxide, a transparent nitride or a transparent fluoride.
  • the insulator thin film may be formed of an omni-directional reflector (ODR) and distributed Bragg reflector (DBR) structure.
  • ODR omni-directional reflector
  • DBR distributed Bragg reflector
  • the first conductive thin film or the second conductive thin film is Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W , Cr, Ni, Cu, Mo, Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN and TiWN may be made of a material containing at least one selected from the group consisting of.
  • One embodiment of a method of manufacturing a vertical structure light emitting device provided in the present invention to achieve the second object of the present invention is (a) a multi-layered light emitting structure thin film composed of a group 3-5 nitride-based semiconductor on the sapphire substrate, Preparing a first wafer on which a second ohmic contact electrode, a first metal thick film, and a first bonding layer are sequentially formed; (b) preparing a supporting substrate for manufacturing a semiconductor light emitting device as a second wafer having a sacrificial layer, a second metal thick film, and a second bonding layer sequentially formed on the selected supporting substrate; (c) bonding the first wafer and the second wafer to bond the first bonding layer and the second bonding layer; (d) separating the sapphire substrate of the first wafer through a laser lift-off process from the result of step (c); (e) isolating the multilayer light emitting structure thin film exposed by step (d); (f) forming a plurality of
  • the multi-layered light emitting structure thin film of the step (a) comprises an n-type semiconductor cladding layer, a light emitting active layer and a p-type semiconductor cladding layer, each layer is In x ( Ga y Al 1-y ) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y> 0) may be made of a single crystal having a composition.
  • step (a) comprises the steps of (a1) forming a second ohmic contact electrode on the multilayer light emitting structure thin film; (a2) forming an insulator thin film on the multilayer light emitting structure thin film and the second ohmic contact electrode; (a3) forming a first electrically conductive thin film on the second ohmic contact electrode; (a4) forming a second electrically conductive thin film on the insulator thin film and the second ohmic contact electrode; (a5) forming the first metal thick film on the second electrically conductive thin film; And (a6) forming the first-first bonding layer on the first metal thick film.
  • the second electrically conductive thin film includes a diffusion barrier layer and an adhesion-enhancing layer
  • the first metal thick film is electrically When formed by plating or non-plating, a seed layer may be further included.
  • the step (b) may further form a second bonding layer after further forming a diffusion barrier layer or an adhesion strengthening layer on the second metal thick film.
  • the sacrificial layer of step (b) is e-beam evaporation or thermal evaporation (thermal evaporation), MOCVD, sputtering and PLD (Pulsed Laser Deposition) method It may be formed of any one.
  • the first metal thick film or the second metal thick film may be formed by electroplating or non-plating.
  • step (c) may be performed by a heat-compression bonding method at a temperature of 100 °C-600 °C and a pressure of 1 ⁇ 200 MPa.
  • step (d) may further be performed after the laser lift-off process, a mechanical-mechanical polishing or a wet etching process.
  • the step (g) is to remove the selected support substrate using a laser lift-off process, or to remove the sacrificial layer by chemical etching to remove the selected support substrate. Can be separated.
  • step (g) may be performed after bonding the temporary support substrate to the surface of the first wafer with an organic or inorganic bonding material.
  • the vertical structure light emitting device manufacturing method after the step (g), it is possible to form a separate auxiliary support on the portion of the selected support substrate and the sacrificial layer is removed.
  • the auxiliary support is a single crystal or polycrystalline wafer selected from i) Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN and BeO, ii) Mo, Cu , Metal foils selected from Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, and NiW or iii) Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / It may be formed of a laminate structure selected from Ti / Cu, Cu / AlN / Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu, and Cu / Si / Cu.
  • At least one of surface unevenness, a light extraction structure layer through a patterning process, or an aluminum film nano-grid polarizer may be further formed on the multilayered light emitting structure thin film.
  • Another embodiment of the method for manufacturing a vertical structure light emitting device provided in the present invention to achieve the second object of the present invention is (a) a multi-layered light emitting structure thin film composed of a group 3-5 nitride-based semiconductor on the sapphire substrate Preparing a first wafer on which the second ohmic contact electrode and the first bonding layer are sequentially formed; (b) preparing a metal foil having a first bonding layer formed on an upper surface thereof and a second bonding layer formed on a lower surface thereof; (c) preparing a supporting substrate for manufacturing a semiconductor light emitting device as a second wafer having a sacrificial layer and a second bonding layer sequentially formed on the selected supporting substrate; (d) bonding the first wafer, the metal foil, and the second wafer such that the first bonding layer and the first 'bonding layer are bonded, and the second' bonding layer and the second bonding layer are bonded; (e) separating the sapphire substrate of the first wafer from the result of
  • step (h) may be performed after bonding the temporary support substrate with the organic or inorganic bonding material to the surface of the first wafer.
  • the vertical structure semiconductor light emitting device manufacturing method after the step (h), it is possible to form a separate auxiliary support on the portion where the selection support substrate and the sacrificial layer is removed.
  • the auxiliary support is a single crystal or polycrystalline wafer selected from i) Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN and BeO, ii) Mo, Metal foil selected from Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo and NiW or iii) Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / Ti / Cu, Cu / AlN / Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu and Cu / Si / Cu may be formed of a laminate (laminate) structure selected from.
  • FIG. 1 is a cross-sectional view showing a laser lift-off process which is generally performed in manufacturing a semiconductor light emitting device having a vertical structure according to a conventional technique.
  • FIG. 2 is a cross-sectional view in which a supporting substrate is formed in a growth direction of a vertical semiconductor light emitting device before performing a laser lift-off process according to the related art.
  • FIG 3 is a cross-sectional view of a group 3-5 nitride-based semiconductor light emitting device manufactured by incorporating a laser lift-off process and a support substrate according to the related art.
  • 4 (a) to 4 (f) are stacked cross-sectional views illustrating a supporting substrate for manufacturing a vertical semiconductor light emitting device according to the present invention.
  • FIG. 5 is a cross-sectional view showing an embodiment of a vertical structure semiconductor light emitting device having a support composed of two metal thick films.
  • FIG. 6 is a cross-sectional view of a second embodiment of a vertical structure semiconductor light emitting device according to the present invention and having a metal foil without a metal thick film.
  • FIGS. 7 to 17 are cross-sectional views illustrating respective steps and components of the method of manufacturing the vertical semiconductor light emitting device illustrated in FIGS. 5 and 6.
  • the support substrate for manufacturing a vertical structure light emitting device used for manufacturing a vertical structure semiconductor light emitting device has a thermal expansion coefficient difference of 5 ppm or less from a sapphire substrate on which a multilayer light emitting structure thin film composed of group 3-5 nitride-based semiconductors is laminated.
  • a selective support substrate made of a material; A sacrificial layer formed on the selected support substrate; A thick metal film formed on the sacrificial layer; And a bonding layer formed on an upper portion of the metal thick film and formed of a soldering or brazing alloy material, and does not cause warpage during wafer bonding, and a laser lift-off process for separating a sapphire substrate.
  • the multi-layered light emitting structure thin film can be reduced to prevent micro cracks and cracks, and also, the loss of separation of the multi-layered light emitting structure thin film into a wafer bonding material is used.
  • the supporting substrate 400 for manufacturing a light emitting device includes a selected supporting substrate 410, a sacrificial layer 420, and a metallic thick film; 430 and a bonding layer 440.
  • the selective support substrate 410 laser lifts off the multilayer light emitting structure thin film from the transparent sapphire substrate, which is the first growth substrate on which the multilayer light emitting structure thin film composed of group 3-5 nitride-based semiconductors is stacked. Or other processes, it acts as a mechanical shock absorber and support necessary to minimize damage to the multilayer light emitting structure thin film having a thickness of several microns ( ⁇ m).
  • the selection supporting substrate 410 is preferably selected from a material having a difference in thermal expansion coefficient of 5 ppm or less from that of the sapphire substrate. The reason for this is that before bonding the multi-layered light emitting structure thin film from the sapphire substrate, the wafer bonding is performed to bond the support substrate 400 with the sapphire substrate, where the difference in thermal expansion coefficient between the sapphire substrate and the support substrate 400 after wafer bonding is performed. This is to minimize wafer warpage that may occur.
  • the selected support substrate 410 is an electrically insulating material of sapphire (Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC which is an electrically insulating material having a difference of thermal expansion coefficients of 5 ppm or less from the original growth substrate.
  • a single crystal, polycrystalline, or amorphous substrate of the wafer may be composed of Si, Ge, SiGe, ZnO, which is an electrical conductor and excellent thermal conductivity
  • Single crystal, polycrystalline, or amorphous wafer such as GaN, AlGaN, GaAs, or a single metal or metal alloy such as Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW, etc.
  • Metal foils may be used.
  • a separate bonding layer made of a metal, an alloy, or an electrically conductive adhesive is formed, and the separate bonding is performed.
  • a single chip fabrication step may be performed after bonding the auxiliary support of the required thickness to the thick metal layers using the layer.
  • the auxiliary support may be a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO, etc., which has excellent thermal or electrical conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Metal foils such as Au, Ag, Cr, NiCr, CuW, CuMo, NiW, or Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / Ti / Cu, Cu / AlN / It may be formed of a laminate structure such as Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu, Cu / Si / Cu, and the like.
  • the sacrificial layer 420 is a material layer necessary to separate and remove the selective supporting substrate 410 from the light emitting device having a final vertical structure, and may be a single crystal, polycrystalline or amorphous compound combined with nitrogen or oxygen.
  • the material that can be used as the sacrificial layer 420 is GaN, InGaN, ZnO, GaZnO, MgZnO, InZnO, InN, In 2 O 3 , GaInO 3 , when the selected support substrate 410 is removed by a laser lift-off process.
  • MgInO 4 CuInO 2 , ZnInO, ITO, SnO 2 , Si 3 N 4 , SiO 2 , BeMgO, TiN, VN, CrN, TaN, and the like.
  • the sacrificial layer 420 may separate and remove the selected support substrate 410 through a chemical etching process.
  • the material that may be used as the sacrificial layer 420 may be a metal, an alloy, a solid solution, Oxides, nitrides or high temperature organics are also applicable.
  • the sacrificial layer 420 when the sacrificial layer 420 is made of a heat resistant adhesive material, the sacrificial layer 420 may be at least one material selected from the group consisting of a heat resistant adhesive, a heat resistant adhesive tape, a silicone adhesive, and a polyvinyl butyral resin.
  • the sacrificial layer 420 includes a silicate or silicic acid type in the case of an SOG thin film, and a silica on, siloxane, methyl silsequioxane (MSQ), hydrogen silsequioxane in the case of a spin on dielectric (SOD) thin film.
  • MSQ methyl silsequioxane
  • SOD spin on dielectric
  • HSQ silica on, siloxane, methyl silsequioxane
  • MSQ methyl silsequioxane
  • SOD spin on dielectric
  • HSQ silica on, siloxane, methyl silsequioxane
  • SOD spin on dielectric
  • HSQ methyl silsequioxane
  • TCPS perhydrosilazane
  • polysilazane and the like.
  • the sacrificial layer 420 when the sacrificial layer 420 is made of a photoresist, the sacrificial layer 420 may include at least one material selected from the group consisting of AZ series, SU-8 series, TLOR series, TDMR series, and GXR series.
  • an appropriate composition material may be selected for the sacrificial layer 420 according to the characteristics of the selective supporting substrate 410, a separation method, and a structure of a light emitting device having a vertical structure to be finally manufactured.
  • the thick metal 430 serves to relieve thermal and structural stresses generated during the manufacturing of the light emitting device using the wafer bonding process.
  • the thick metal film 430 may function as an adhesion-enhancing layer to strengthen the inter-material bonding and a diffusion barrier layer to prevent material migration.
  • the thick metal 430 may have a thickness of about 0.1 ⁇ m to 999 ⁇ m, and preferably may be about 0.1 ⁇ m to 500 ⁇ m.
  • the thick metal layer 430 includes at least one of Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, and Si, which are electrically and thermally conductive. It is preferable that it consists of a metal, an alloy, or a solid solution.
  • the thick metal 430 may be formed on the sacrificial layer 420 by a general physical vapor deposition (PVD) or chemical vapor deposition (CVD) method, but may include electroplating and electroless plating. It is more preferable to form through a plating method.
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • the bonding layer 440 is a material layer required for bonding the first wafer (1001 of FIG. 10) including the sapphire substrate and the second wafer (1002 of FIG. 10), which is the support substrate 400 according to the present invention.
  • the bonding layer 440 is a soldering or brazing alloy including at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, and Ge components. It may be made of a material.
  • the sacrificial layer 420, the metal thick film 430 and the bonding layer 440 sequentially stacked on the selected support substrate 410 Can be prepared.
  • FIGS. 4A to 4F are cross-sectional views illustrating various embodiments of a support substrate for manufacturing a vertical structure semiconductor light emitting device according to the present invention.
  • FIG. 4 (a) and 4 (d) are cross-sectional views showing examples in which no patterning is performed, and FIG. 4 (d) has a thick metal film thicker than the metal thick film shown in FIG. 4 (a). It is shown.
  • FIG. 4 are cross-sectional views illustrating examples in which some or all of the sacrificial layer 420, the thick metal layer 430, and the bonding layer 440 are patterned.
  • 4B and 4E are cross-sectional views showing the bonding layer 440 and the metal thick film 430 patterned, and FIGS. 4C and 4F are patterned to the sacrificial layer 420. It is sectional drawing to show. Although not shown in the drawings, such patterning may be performed even up to a part of the selected support substrate 410.
  • the patterning of the bonding layer 440, the thick metal layer 430, the sacrificial layer 420, and the like may be performed in the future. To facilitate the removal of the selected support substrate 410, a single chip manufacturing process, etc. during manufacturing.
  • FIG. 5 is a cross-sectional view showing a first embodiment of a vertical structure semiconductor light emitting device according to the present invention.
  • the vertical semiconductor light emitting device 500 may include two metal thick films 514a and 514b bonded by upper and lower bonding layers 516a and 516b.
  • one metal thick film 514a is formed on the side of the sapphire substrate on which the multilayer light emitting structure thin film composed of the group 3-5 nitride-based semiconductor is stacked, and the other metal thick film 514b is the support substrate shown in FIG. 4.
  • the bonding layers 516a and 516b and the two metal thick films 514a and 514b constitute a heat sink support 510.
  • an electrically conductive multilayer film 520 and 530, a second ohmic contact electrode 540, an insulator thin film 550, and a group 3- are formed on the first metal thick film 514a.
  • the multilayer light emitting structure thin film 560, the first ohmic contact electrode 570, and the side passivation thin film 580 formed of a group 5 nitride based semiconductor are formed.
  • the side passivation thin film 580 is structurally connected to the insulator thin film 550, and has a form in which the multilayer light emitting structure thin film 560 completely protects a portion of the upper surface and side surfaces thereof.
  • the first and second metal thick films 514a and 514b serve as a support, a current injection medium, and heat release of the multilayer light emitting structure thin film 560.
  • the metal thick films 514a and 514b may relieve thermal or mechanical stresses generated in the process of manufacturing a semiconductor light emitting device by a wafer bonding process using the support substrate 400. Giving functions.
  • the metal thick films 514a and 514b may have a thickness of 0.1 ⁇ m to 999 ⁇ m or less.
  • the bonding layer 516 positioned between the two metal thick films 514a and 514b includes at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, and Ge components. It is preferably made of an alloying material of soldering or brazing.
  • the reflective second ohmic contact electrode 540 which is in direct contact with the multi-layered light-emitting structure thin film 560 composed of the group 3-5 nitride-based semiconductor has a photon generated in the multi-layered light-emitting structure thin film 560 upwards.
  • the insulator thin film 550 functions to facilitate an isolation process for forming a single chip, and includes SiO 2 , SiNx, AlN, ITO, Al 2 O 3 , MgF, SnO 2 , ZnO 2 , and the like. It is formed of transparent oxide, transparent nitride, or transparent fluoride. Furthermore, the insulator thin film 550 preferably has an omni-directional reflector (ODR) and distributed bragg reflector (DBR) structure.
  • ODR omni-directional reflector
  • DBR distributed bragg reflector
  • the second conductive thin film 520 including a seed layer in the case of forming is Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, It is preferably made of a material containing at least one of Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN, TiWN.
  • the side passivation thin film 580 which protects the side surface of the multilayer light emitting structure thin film 560, is structurally connected to the insulator thin film 550 and includes at least one of Si 3 N 4 , SiO 2, or various electrical insulator materials. To form.
  • the first ohmic contact electrode 570 formed on the multilayer light emitting structure thin film 560 may be formed of Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, which may form an ohmic contact having a low contact specific resistance.
  • a material including at least one of a silicide, a semiconducting silicide, CNTNs, a transparent conductive oxide, and a transparent conductive nitride.
  • a surface treatment process such as annealing, oxidation, or nitriding so as to form an ohmic contact having a low contact specific resistance.
  • the multilayer light emitting structure thin film 560 is a light emitting device structure that generates photons upon injection of current through the first ohmic contact electrode 570 and the second ohmic contact electrode 540, and is basically an n-type semiconductor clad layer.
  • the n-type semiconductor clad layer is formed of a first ohmic contact electrode.
  • the p-type semiconductor cladding layer is disposed below the contact electrode 570 and is positioned above the second ohmic contact electrode 540.
  • Surface unevenness or surface unevenness is formed on the surface of the multi-layered light emitting structure thin film 560 where the first ohmic contact electrode 570 or the second ohmic contact electrode 540 is in contact with each other to maximize emission of photons generated inside the light emitting device structure to the outside. It is even more preferable to introduce a light extraction structure layer through a patterning process or to have an aluminum film nano-grid polarizer.
  • the inter-material bonding may be performed prior to forming the bonding layer 516 on the lower surface 516a of the first metal thick film 514a and the upper surface 516b of the second metal thick film 514b.
  • An adhesive reinforcing layer for strengthening and a diffusion barrier layer for preventing mass transfer may be further formed.
  • FIG. 6 is a cross-sectional view showing a second embodiment of a vertical semiconductor light emitting device according to the present invention.
  • the vertical semiconductor light emitting device 600 may include a metal foil 612 bonded by the bonding layer 616.
  • the metal foil 612 constituting the heat sink support 610 not only structurally stably supports the multi-layered light-emitting structure thin film 660, but also is a medium for injecting current when driving the semiconductor light emitting device and is generated in the semiconductor light emitting device. It serves to release heat. Therefore, in view of the above role, the metal foil 612 is a rolled metal, alloy, or solid solution having a thickness of 0.1 to 999 ⁇ m or less that is electrically and thermally conductive. solid solution), which includes at least one of Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si, and Ge. desirable.
  • the vertical semiconductor light emitting device includes an electrically conductive multilayer film 620 and 630, a second ohmic contact electrode 640, an insulator thin film 650, and a group 3-5 nitride-based semiconductor.
  • the metal foil 612 is provided under the light emitting structure formed of the multilayer light emitting structure thin film 660, the first ohmic contact electrode 670, and the side passivation thin film 680.
  • FIGS. 7 to 17 are cross-sectional views illustrating a method of manufacturing a vertical structure semiconductor light emitting device according to a first embodiment of the present invention, with reference to FIGS. 7 to 17, to fabricate a vertical structure semiconductor light emitting device according to the present invention. The method will be described.
  • the method of manufacturing a vertical semiconductor light emitting device includes the steps of preparing a first wafer, preparing a supporting substrate for manufacturing a semiconductor light emitting device as a second wafer, bonding the first wafer and the second wafer, Separating the sapphire substrate of the first wafer, isolating the thin film of the multi-layered light emitting structure, following the first wafer, separating the selected supporting substrate of the second wafer, and manufacturing a single chip. Is done.
  • a multi-layered light emitting structure thin film composed of group 3-5 nitride-based semiconductors and other ohmic contact electrodes is formed on the sapphire substrate, such as sapphire, and the first metal thick film 1010a and the first layer are formed thereon.
  • a first wafer 1001 having the 1-1 bonding layer 1020a1 formed thereon is prepared (FIG. 10 (a)).
  • FIG. 7 illustrates a step of preparing the first wafer 1001.
  • the multilayer light emitting structure thin film 720 is laminated on the sapphire substrate 710 (FIG. 7A)
  • the second ohmic contact electrode 730 the insulator thin film 740
  • the first thin film 720 After the electroconductive thin film 750 is sequentially laminated (FIG. 7 (b)), the second electroconductive thin film 760 is laminated and formed (FIG. 7C).
  • the multi-layered light-emitting structure thin film 720 is a layer that is basically required on the sapphire substrate 710, that is, low temperature and high temperature buffer layer (low) using the MOCVD and MBE system, the most common group III-VIII nitride-based semiconductor thin film growth equipment. and high temperature buffering layer, n-type semiconductor cladding layer, light-emitting active layer, p-type semiconductor cladding layer Can be done.
  • the group III-nitride-based semiconductor thin film 720 may include metal organic chemical vapor deposition (MOCVD), liquid phase epitaxy, and hydrogen vapor phase epitaxy on the transparent sapphire substrate 710. ), Molecular beam epitaxy, and metal organic vapor phase epitaxy (MOVPE) equipment may be used to form a laminate.
  • the lamination process is a high-temperature buffer layer composed of a group 3-5 nitride-based semiconductor doped with silicon (Si), including a low-temperature buffering layer that is directly grown on a sapphire at a temperature of 600 ° C. or lower.
  • Si-doped semiconductor cladding layer doped with silicon Si
  • semiconductor light-emitting active layer p-type semiconductor cladding layer doped with magnesium (Mg)
  • Mg-doped semiconductor cladding layer may be sequentially stacked.
  • Each of the low temperature and high temperature buffer layers, the n-type semiconductor cladding layer, the semiconductor light emitting active layer, and the p-type semiconductor cladding layer constituting the Group 3-5 nitride-based semiconductor thin film is Inx (GayAl1-y) N (0 ⁇ x ⁇ 1, 0 ⁇ It is preferable to have a composition of y ⁇ 1, x + y> 0).
  • the light emitting active layer has a single quantum well (SQW) structure or a multi quantum well (MQW) structure including a barrier layer of Inx (GayAl1-y) N and a well layer of Inx (GayAl1-y) N.
  • a long wavelength having an InN ( ⁇ 0.7 eV) band gap to a short wavelength light emitting device having an AlN ( ⁇ 6.2 eV) band gap may be freely manufactured.
  • the well layer preferably has a lower band gap than the barrier layer so that electrons and holes, which are carriers, are collected in the wells for the improvement of the internal quantum effect.
  • the well layer and the barrier layer may be used to improve light emission characteristics and lower the forward driving voltage.
  • Si or Mg may be doped in at least one of them.
  • the first ohmic contact electrode (1410 of FIG. 14) which is an n-type ohmic contact electrode, is formed on the surface of the n-type semiconductor cladding layer to be described later, and the p-type ohmic contact electrode is formed on the surface of the p-type semiconductor cladding layer.
  • the ohmic contact electrode 730 and the insulator thin film 740 are formed.
  • a light extraction structure layer is introduced through a surface unevenness or patterning process. Or an aluminum film nanogrid polarizer.
  • a first electroconductive thin film 750 is formed on a portion of the second ohmic contact electrode 730 as shown in FIG. 7B.
  • an adhesion strengthening layer for strengthening bonding between materials, a diffusion barrier layer for preventing material movement, or a seed layer for forming a metal thick film by electroplating is formed (FIG. 7C).
  • a multi-layered light emitting structure using a patterning and dry etching process in which a plurality of rectangular or square elements are regularly arranged to facilitate single chip fabrication. It is also applicable to form trenches deeper than the light emitting active layer of the thin film 720.
  • the reflective second ohmic contact electrode 730 formed on the multilayer light emitting structure thin film 720 is formed of Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, or Rh-based.
  • the insulating film 740 is formed of a material including at least one of an alloy, CNTNs, a transparent conductive oxide, and a transparent conductive nitride, and the insulator thin film 740 is formed of SiO 2 , SiNx, AlN, ITO, Al 2 O 3 , MgF, SnO 2 , ZnO 2, and the like. It may be formed of a transparent oxide, transparent nitride or transparent fluoride, including.
  • the insulator thin film 740 preferably has an ODR structure and a DBR structure.
  • the first electroconductive thin film 750 and the second electroconductive thin film 760 are Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, Ta, Nb, It is preferably made of a material containing at least one of Pt, NiCr, TiW, CuW, TiN, CrN, TiWN.
  • the first wafer preparation step may be performed in the following order.
  • a plurality of second ohmic contact electrodes are formed on the multilayer light emitting structure thin film 720 stacked on the sapphire substrate 710. Thereafter, the insulator thin film 740 is formed on the multilayer light emitting structure thin film 720 and the plurality of second ohmic contact electrodes 730, and then the plurality of second thin films are partially etched and deposited by, for example, etching. A plurality of first electrically conductive thin films 750 are formed on the ohmic contact electrode 730.
  • the diffusion barrier layer and the adhesion reinforcing layer are included on the insulator thin film 740 and the plurality of second ohmic contact electrodes 730, and the first metal thick film 1010a is formed of electroplating or non-plating.
  • a second electroconductive thin film 760 including a seed layer is formed, and a first metal thick film 1010a and a first bonding layer 1020a are formed thereon.
  • the sacrificial layer 920, the second metal thick film 1010b, and the second bonding layer 1020b are sequentially stacked on the support substrate 910 and the support substrate 400 shown in FIG. 4.
  • a second wafer 1002 having the same structure is prepared (Fig. 10 (b)).
  • the sacrificial layer 920, the thick metal film 1010b, and the second bonding layer 1020b are sequentially formed on the supporting substrate 910 by physical vapor deposition, chemical vapor deposition, or electrochemical deposition such as electroplating. Can be formed.
  • the sacrificial layer 920 is formed by any one of e-beam evaporat, thermal evaporation, MOCVD, sputtering, and pulsed laser deposition (PLD) methods, and the second metal thick film 1010b and the second The first wafer thick metal 1010a of one wafer is preferably formed by electroplating or non-plating.
  • the second bonding layer 1020b may be formed after the diffusion barrier layer or the adhesion strengthening layer is further formed on the second metal thick film 1010b.
  • the first bonding layer 1020a of the first wafer 1001 and the second bonding layer 1020b of the second wafer 1002 are bonded wafer-to-wafer (FIG. 11).
  • the layers are preferably made of a soldering or brazing alloy material comprising at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge components.
  • an adhesion strengthening layer for strengthening the bonding between materials and a diffusion barrier layer for preventing the movement of materials may be introduced prior to forming the respective bonding layers.
  • the first metal thick film and the second metal thick film 1010a and 1010b play various roles, such as a function of relieving thermal and structural stress.
  • These metal thick films are Au, Cu, and Ni having high electrical and thermal conductivity.
  • Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si may be composed of a metal, an alloy, or a solid solution containing at least one of the components, general physical or chemical although it may be formed by a deposition method (CVD / PVD), it is more preferable to form through the electroplating, non-plating method.
  • the bonding step may be performed by a heat-compression bonding method, and may be performed at a temperature of at least 100 ° C. or more and 600 ° C. or less and a pressure of 1 to 200 MPa.
  • the sapphire substrate 710 of the first wafer is separated from the resultant bonded by the bonding step (FIG. 12).
  • the sapphire substrate 710 can be separated using conventional laser lift off techniques.
  • the laser beam which is a strong energy source, is irradiated through the sapphire substrate back surface, laser absorption is strongly generated at the interface between the sapphire substrate 710 and the multilayer light emitting structure thin film 720 made of a group 3-5 nitride-based semiconductor single crystal.
  • the sapphire substrate 710 is separated and removed by a thermochemical decomposition reaction of gallium nitride (GaN) present at the interface.
  • GaN gallium nitride
  • the surface of the multilayer light emitting structure thin film 720 exposed to air is further subjected to a surface treatment at a temperature of 30 °C to 200 °C with at least one of H 2 SO 4 , HCl, KOH, BOE desirable.
  • a surface treatment at a temperature of 30 °C to 200 °C with at least one of H 2 SO 4 , HCl, KOH, BOE desirable.
  • the wet etching of the sapphire substrate is any one of sulfuric acid (H 2 SO 4 ), chromic acid (CrO 3 ), phosphoric acid (H 3 PO 4 ), gallium (Ga), magnesium (Mg), indium (In), aluminum (Al).
  • a mixed solution by a combination thereof is preferably performed as an etching solution. More preferably, the wet etching solution has a temperature of 200 ° C or higher.
  • the vertical structure from the thin film of the multi-layered light emitting structure 720 of the first wafer 1001 to the selected supporting substrate 910 of the second wafer 1002 is completed.
  • the resulting product is formed.
  • the sapphire substrate 710 is separated to isolate the multilayer light emitting structure thin film 720 exposed on the first wafer surface (FIG. 13).
  • FIG. 13 is a cross-sectional view after the sapphire substrate is separated and subjected to the isolation process of the multilayered light emitting structure thin film 720 exposed to air in the dimensions and shapes of a single chip.
  • the isolation process is performed using a wet or dry etch process until the insulator thin film 740 is exposed to air using a dry or wet etch process. do.
  • a first ohmic contact electrode 1410 is formed on each of the isolated multilayer light emitting structure thin films 720, and a passivation thin film 1420 is formed on the side surface of the multilayer light emitting structure thin film 720.
  • FIG. 14 is a cross-sectional view illustrating a result of formation of a side passivation thin film 1420 and a first ohmic contact electrode 1410 for each multilayer light emitting structure thin film 720.
  • subsequent steps of the first wafer may include forming a thin side passivation film 1420 and a material of the first ohmic contact electrode 1410 of the light emitting device, including wafer cleaning. Subsequent processes such as heat treatment are performed.
  • the first ohmic contact electrode thermally stable through the deposition and heat treatment of the first ohmic contact electrode material on the buffer layer or the n-type semiconductor clad layer, which is the multilayer light emitting structure thin film 720, 1410), and at least one or more of Si 3 N 4 , SiO 2 , or various electrically insulating materials to electrically complete the surface or side of the group 3-5 nitride-based semiconductor device.
  • the passivation thin film 1420 is protected.
  • the first ohmic contact electrode 1410 includes Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr Formed of a material comprising at least one of CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, CNTNs, transparent conductive oxides and transparent conductive nitrides It is desirable to.
  • the selected support substrate is an electrical insulator
  • the selected support substrate is separated.
  • the selected support substrate 910 is removed from the second wafer 1002 by using a laser lift-off process or a chemical etching process. Separate.
  • FIG. 15 illustrates a cross-sectional view of the result of separation of the support substrate 910 from the second wafer 1002.
  • the selection supporting substrate 910 is optically transparent, in order to separate the selection supporting substrate 910, a laser beam having a suitable absorption wavelength band is transparent depending on the material used as the sacrificial layer.
  • laser absorption is strongly induced at the interface between the sacrificial layer 920 and the transparent support substrate 910, as in the case of the sapphire substrate separation described above, and thus exists at the interface.
  • the selection supporting substrate 910 is separated by thermal chemical decomposition reaction of the sacrificial layer 920 material or separation by mechanical impact. In this case, the residue of the sacrificial layer 920 exposed to air is heated to 30 ° C. to 200 ° C. with various acid, base, and salt solutions including H 2 SO 4 , HCl, KOH, and BOE. It is preferable to include the step of treating in.
  • the optional support substrate 910 may be completely removed through additional mechanical-chemical polishing and subsequent wet etching.
  • the sacrificial layer 920 may be a single crystal, polycrystalline or amorphous compound combined with nitrogen or oxygen, GaN, InGaN, ZnO, InN, In 2 O 3 , ITO, SnO 2 , Examples include In 2 O 3 , Si 3 N 4 , SiO 2 , BeMgO, MgZnO, TiN, VN, CrN, TaN, and the like.
  • the sacrificial layer 920 may be a metal, an alloy, a solid solution, an oxide, a nitride, or a high temperature capable of separating and removing the selective supporting substrate 910 through a chemical etching process.
  • Application of sex organics is possible. In this case, since the selection supporting substrate 910 is naturally separated by the removal of the sacrificial layer 920, it is not necessary to go through a separate laser lift-off process or the like.
  • a wet solution such as various acid, base, or salt solutions such as HF, BOE, H 2 SO 4 , HNO 3 , H 3 PO 4, KOH, NHOH, KI, and the like may be used.
  • the sacrificial layer 920 is dissolved using an etching solution to separate and remove the selected support substrate.
  • the thickness of the heat sink support consisting of the thick metal films 1010a and 1010b and the bonding layers 1020a and 1020b is structurally stable and sufficiently thick (for example, 80 ⁇ m or more)
  • the thickness is structurally insufficient thickness (for example, less than 80 ⁇ m)
  • a separate bonding layer made of a metal, an alloy, or an electrically conductive adhesive is formed, and It is preferable to perform a single chip fabrication step after bonding the auxiliary support having the required thickness to the thick metal layers using a separate bonding layer.
  • the auxiliary support may be a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO, etc., which has excellent thermal or electrical conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Metal foils such as Au, Ag, Cr, NiCr, CuW, CuMo, NiW, or Cu / Mo / Cu, Cu / W / Cu, Ni / Mo / Ni, Cu / Ti / Cu, Cu / AlN / It may be formed of a laminate structure such as Cu, Cu / Al 2 O 3 / Cu, Cu / GaAs / Cu, Cu / Si / Cu, and the like.
  • the selective support substrate separation step may be performed.
  • the result of the bonding step to the support substrate separation step is cut in the vertical direction to produce a single chip.
  • 16 is a cross-sectional view showing a step of manufacturing a single chip.
  • a single chip is completed by using a mechanical cutting process such as laser scribing or sawing between the side passivation thin films 1420 isolated in a single chip shape.
  • a mechanical cutting process such as laser scribing or sawing between the side passivation thin films 1420 isolated in a single chip shape.
  • mechanical degradation including minute cracks, in the multilayer light emitting structure thin film 720 composed of group 3-5 nitride-based semiconductors, and thermal degradation due to a large amount of heat generated from the laser cutting and sawing process may be performed.
  • the problem can be sufficiently alleviated by absorbing shock and dissipating heat of the metal foil 812 or the first and second metal thick films 1010a and 1010b which may be provided in the semiconductor light emitting device according to the present invention.
  • a method of manufacturing a vertical semiconductor light emitting device may include preparing a first wafer, preparing a metal foil, and preparing a support substrate for manufacturing a semiconductor light emitting device as a second wafer. Bonding the first wafer, the metal foil and the second wafer, separating the sapphire substrate of the first wafer, isolating the multi-layered light emitting structure thin film, following the first wafer, and supporting substrate of the second wafer. And a step of manufacturing a single chip.
  • the first 'bonding layer and the second' bonding layer are formed on the upper and lower surfaces of the metal foil 812, and the first bonding layer and the first 'bonding layer under the first wafer are stacked.
  • the first wafer, the metal foil, and the second wafer are bonded to each other so that the second bonding layer and the second 'bonding layer of the second wafer are bonded.
  • the second embodiment of the vertical structure semiconductor light emitting device manufactured as described above is illustrated in FIG. 6.
  • the first wafer and the second wafer are different from the first embodiment in that they are not provided with a metal thick film, and the other steps are similar.
  • the metal foil 812 may include at least one of Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si, and Ge. Do.
  • a separate bonding layer made of a conductive metal, an alloy, or an electrically conductive adhesive is formed, and It is preferable to perform a single chip fabrication step after bonding the auxiliary support having the required thickness to the thick metal layers using a separate bonding layer.
  • the adhesive strengthening layer may be formed in advance before forming the first 'bonding layer and the second' bonding layer on the upper and lower surfaces of the metal foil 812.
  • a vertical structure semiconductor light emitting device having a vertical structure, a manufacturing method thereof, etc. can be easily applied to other fields.
  • Various optoelectronic devices, including laser diodes and transistors, are also applicable.
  • the vertical semiconductor light emitting device manufactured according to the present invention is provided with a high performance heat sink support made of a metal foil or a metal foil, so that micro-crack is not generated, and subsequent processes such as heat treatment and side passivation thin film are performed. It is a highly reliable light emitting device that can be freely free from thermal and mechanical damage.
  • the method of manufacturing a vertical semiconductor light emitting device according to the present invention can use a wet etching process during the chip fabrication process, the chip yield can be significantly improved than in the chip fabrication process through the conventional machine and laser processing. Not only can a good quality nitride-based semiconductor single crystal multilayer thin film be obtained through good wafer bonding, but also all the subsequent processes performed after sapphire substrate separation can be freed, resulting in a high performance heat sink support made of a thick metal film or metal foil. There is an advantageous effect in manufacturing a light emitting device having a.

Abstract

본 발명은 수직구조 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 금속후막 또는 금속호일로 구성되는 고성능 히트싱크 지지대를 구비하는 수직구조 반도체 발광소자에 관한 것이다. 본 발명에 따라 제조된 수직구조 반도체 발광소자는 고성능 히트싱크 지지대를 구비하여 미세한 마이크로 크랙(micro-crack)이 발생하지 않고, 열처리 및 측면 패시배이션 박막 등의 후속공정을 자유롭게 할 수 있어 열적 및 기계적 손상이 전혀 없는 고신뢰성의 발광소자이다.

Description

수직구조 반도체 발광소자 및 그 제조방법
본 발명은 수직구조 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 금속후막 또는 금속호일로 구성되는 고성능 히트싱크 지지대를 구비하는 수직구조 반도체 발광소자에 관한 것이다.
일반적으로 반도체 발광소자는 정방향의 전류(forward current)가 흐를 경우 빛을 발생하는 발광다이오드(light-emitting diode; LED) 및 레이저다이오드(laser diode; LD)가 있다. 특히 LED 및 LD는 공통적으로 p-n 접합 구조(p-n junction)를 가지고 있으며, 이러한 발광소자들에 전류를 인가하면 전류가 광자(photon)로 변환되어 소자로부터 빛(light)이 나오게 된다.
LED 및 LD에서 발광되는 빛은 반도체 물질의 종류에 따라 장파장 빛에서부터 단파장 빛 영역까지 다양하며, 무엇보다도 넓은 밴드갭을 갖는 반도체로 제작된 LED를 이용하여 가시광선 영역인 적색, 녹색, 청색 등의 구현이 가능하게 되어, 각종 전자장치의 표시부품, 교통신호등, 각종 디스플레이용 광원장치에 폭넓게 산업적으로 응용되고 있다. 최근에는 LED를 통한 백색광원이 개발됨에 따라 차세대 일반 조명용 광원장치에 널리 이용될 수 있을 것으로 확실시되고 있다.
일반적으로 그룹 3-5족 질화물계 반도체는 양질의 반도체 박막을 얻기 위하여 최초 성장기판 상에 헤테로에피택셜하게 성장시켜 제조되는데, 이러한 최초 성장기판으로 사파이어, SiC, Si 등이 이용되고 있다.
최초 성장기판으로 이용되는 것들 중에서, 사파이어 기판은 그룹 3-5족 질화물계 반도체와 격자상수(lattice constant) 및 열팽창계수가 상당한 차이를 보이게 되어, 양호한 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 적층시키기 어려운 점이 있다. 또한, 사파이어 기판은 열전도도가 좋지 않아 LED에 큰 전류를 인가할 수 없는 단점을 가질 뿐만 아니라, 사파이어 기판이 전기절연체이기 때문에 외부로부터 유입되는 정전기에 대응하기가 어려워 정전기로 인한 불량 유발 가능성이라는 큰 문제점이 있는데, 이러한 문제점들은 소자의 신뢰성을 저하할 뿐만 아니라, 패키징 공정에 있어서 많은 공정제약을 유발하게 된다.
또한, 전기절연체인 사파이어 기판은 n형 오믹접촉전극과 p형 오믹접촉 전극을 모두 그룹 3-5족 질화물계 반도체로 구성되는 다층발광구조체 박막의 적층(성장) 방향과 동일하게 형성되는 메사구조(MESA-structure)를 가질 뿐만 아니라, LED 칩 면적도 일정 크기 이상이 되어야 하기 때문에, LED 칩 면적을 줄이는 데에는 한계가 있으며, 이로 인해서 2인치 웨이퍼 한 개당 LED 칩 생산량의 향상에 장애가 되고 있다.
최초 성장기판인 사파이어 상부에 제작된 메사구조의 LED는 상기 단점들 이외에도, 사파이어 성장기판의 나쁜 열전도율 때문에 발광소자 구동시 필연적으로 발생하는 다량의 열을 외부로 원활하게 발산하는데 어려움이 있는 단점이 있다.
이러한 이유로 인하여, 향후 대형 디스플레이 및 일반조명용 광원처럼 대면적 및 대용량(즉, 대 전류)으로 사용되는 발광소자에는 사파이어가 부착되어 있는 메사구조 적용은 한계가 있다. 즉 대전류를 장시간 발광소자에 주입하게 되면, 발생한 다량의 열로 인해서 발광 활성층의 내부 온도는 점진적으로 상승하게 되고, 이로 인해서 LED 발광효율이 점차 감소하게 되는 문제점이 발생하게 된다.
실리콘카바이드(SiC) 성장기판은 사파이어와는 달리, 열적 및 전기적 전도율이 우수하며, 동시에 양질의 반도체 단결정 박막 성장시 중요한 변수인 격자 상수 및 열팽창 계수가 그룹 3-5족 질화물계 반도체와 유사하여 양호한 다층발광구조체 박막을 성공적으로 적층 성장하고 있으며, 이를 이용하여 다양한 형태의 수직구조의 발광소자가 제작되고 있다.
하지만, 결정적으로 양질의 SiC 성장기판 제작이 용이하지 않기 때문에, 사파이어 등의 다른 성장기판에 비해서 상당히 고가(high-cost)이고, 그 결과 대량 생산에 적용하기에는 많은 제약이 있다.
따라서 현재의 기술, 경제, 및 성능 면에서 고려해 볼 때, 사파이어 성장기판에 적층되는 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 이용하여 발광소자를 제작하는 것이 가장 바람직하다.
상기한 바와 같이, 최초 성장기판인 사파이어 상부에 적층 성장된 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 이용하여 제작된 메사구조의 LED 문제점들을 해결하기 위해서, 최근 들어, 사파이어, SiC, Si 등의 최초 성장기판 상부에 양질의 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 적층시킨 후, 최초 성장기판으로부터 안전하게 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 분리하고, 이를 이용한 수직구조를 갖는 발광소자를 제작하려고 많은 노력이 행해지고 있다.
도 1은 종래의 기술에 따라 레이저 리프트 오프(Laser Lift-Off) 기술을 이용하여 사파이어 기판을 분리하는 과정을 도시한 단면도이다.
도 1에 도시된 바와 같이, 레이저 리프트 오프 기술을 이용하여 강한 에너지원인 레이저 빔을 투명한 사파이어 기판(110)의 후면(backside)에 조사하면, 계면(120)에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900℃ 이상의 온도가 순간적으로 발생하게 되어 계면(120)의 GaN, InGaN 등이 열화학 분해가 발생하고, 사파이어 기판(110)과 질화물계 반도체 박막(130)으로 분리된다.
그러나, 많은 선행 문헌 등에서 언급된 바와 같이, 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막은 레이저 리프트 오프 공정을 거칠 때, 서로 다른 격자상수 및 열팽창 계수로 인하여 그룹 3-5족 질화물계 반도체 박막과 두꺼운 사파이어 기판 사이에 발생한 기계적 응력을 견디지 못하여, 사파이어로부터 분리된 후에 반도체 단결정 박막에 많은 손상(damage)과 깨짐(braking)이 발생하는 현상을 볼 수 있다.
상기한 바와 같이, 다층발광구조체 박막이 손상되거나 깨짐을 입게 되면, 많은 누설전류(leaky current)가 발생할 뿐만이 아니라, LED를 비롯한 많은 발광소자의 칩 수율이 크게 저하되고, 발광소자인 LED 칩의 전체적인 성능 저하를 유발하게 된다. 따라서, 다층발광구조체 박막의 손상을 최소화할 수 있는 사파이어 기판 분리 공정과 분리된 다층발광구조체 박막을 이용하여 수직구조의 LED 제조 공정이 꾸준히 연구되고 있는 실정이다.
그 결과, 상기 레이저 리프트 오프 공정을 이용하여 사파이어 기판을 분리할 때, 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막의 손상과 깨짐을 최소화시키기 위한 다양한 방안들이 제안되고 있다.
도 2는, 다층발광구조체 박막의 손상과 깨짐을 방지하기 위한 종래의 기술에 따라, 레이저 리프트 오프 공정을 행하기 전에 웨이퍼 본딩과 전기도금 공정을 도입하여 성장방향에 강하게 밀착되어 있는 전기 전도성 지지대(conductive support)를 형성시키는 과정을 도시한 단면도이다.
도 2의 (a)를 참조하면, 투명한 사파이어 기판(210)의 뒷면을 통해서 레이저 빔을 조사하여 사파이어 기판(210)으로부터 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막(220, 230)을 분리하기에 앞서, 본딩층(240a)의 상부에 웨이퍼 본딩 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 전기전도성 지지대(250)를 형성시킨다. 또한, 도 2의 (b)를 참조하면, 사파이어 기판(210)으로부터 다층발광구조체 박막(220, 230)을 분리하기에 앞서, 씨드층(240b)의 상부에 전기도금 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 전기전도성 지지대(250)를 형성시킨다.
도 3은 도 2의 방법을 이용한 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 전기 전도성 지지대를 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자들에 대한 단면도들이다.
도 3의 (a)는 도 2의 (a)의 전기 전도성 지지대를 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 웨이퍼 본딩과 접목된 수직구조를 갖는 발광소자의 단면을 보인 도 3의 (a)를 참조하면, 열적 및 전기적 전도체인 지지대(310), 본딩층(320a), p형 오믹접촉전극을 포함한 다층 금속층(330), p형 반도체 클래드층(340), 발광 활성층(350), n형 반도체 클래드층(360) 및 n형 오믹접촉전극(370)이 순차적으로 구성되어 있다. 상기 지지대(310)는 열적 및 전기적 전도율이 우수한 Si, Ge, SiGe, GaAs 등의 반도체 웨이퍼가 우선적으로 사용하고 있다.
그러나 도 3의 (a)에 도시된 바와 같은 수직구조의 발광소자에 사용된 지지대(310)는 다층발광구조체 박막(340~360)이 적층 성장된 사파이어 기판과 큰 열팽창계수의 차이로 인하여, Si 또는 다른 전기 전도성 지지대를 웨이퍼 본딩에 의해서 결합시키면, 웨이퍼 휨(wafer warpage) 현상 및 다층발광구조체 박막 내부에 미세한 마이크로 크랙(micro-crack)이 다량으로 생성되어 공정상의 어려움과 제작된 발광소자의 성능 저하로 인해서 낮은 제품 수율이 문제시되고 있다.
한편, 도 3의 (b)는 도 2의 (b)의 전기 전도성 지지대를 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 전기도금과 접목된 수직구조의 발광소자의 단면도를 도시한 도 3의 (b)를 참조하면, 레이저 리프트 오프 공정과 전기도금 공정의 접목에 의해 제작된 수직구조의 발광소자는 다른 구조는 동일하나, 도 3의 (a)에 도시된 본딩층(320a) 대신 씨드층(320b)을 이용하고 있다. 이 경우, 지지대(310)는 전기도금에 의해 형성된 금속후막(metallic thick film)이며, 특히 열적 및 전기적 전도율이 우수한 Cu, Ni, W, Au, Mo 등의 단일 금속 또는 이들 금속들로 구성된 합금을 우선적으로 사용하고 있다.
전술한 구조를 갖는 도 3의 (b)에 도시된 바와 같은 발광소자 지지대(310)는 전기도금에 의해서 제작된 금속 또는 합금 형태의 후막(thick film)이기 때문에, 성장기판인 사파이어에 비해서 상당히 큰 열팽창 계수와 연성이 있어 기계적 절단(sawing) 또는 레이저 절단(laser scribing) 등의 칩 제작 공정상에서 말림 또는 웨이퍼 휨, 깨짐 등의 많은 문제점을 발생시키고 있다.
따라서, 사파이어 기판 분리 공정을 이용하여 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제작할 때, 웨이퍼 휨 및 깨짐, 마이크로 크랙 발생, 열처리(annealing) 및 칩 제작 공정을 비롯한 많은 후속 공정(post-processing)의 제약, 그리고 낮은 제품 수율 등의 문제점을 해결할 수 있는 수직구조 반도체 발광소자의 제조에 이용될 수 있는 히트싱크 지지대가 요구된다.
본 발명의 첫 번째 목적은 금속후막 또는 금속호일로 구성되는 고성능 히트싱크 지지대를 구비하여 미세한 마이크로 크랙(micro-crack)이 발생하지 않는 양질의 수직구조 반도체 발광소자를 제공하는 것이다.
본 발명의 두번째 목적은 반도체 발광소자 제조용 지지기판을 이용하여 고성능 히트싱크 지지대를 구비하는 수직구조 반도체 발광소자를 제조하는 방법을 제공하는 것이다.
상기 첫번째 목적을 달성하기 위해 제공되는 본 발명의 일 구현예에 따른 수직구조 반도체 발광소자는 오믹접촉전극, 전기전도성 박막 및 제1금속후막을 포함하는 그룹3-5족 질화물계 반도체로 구성된 발광구조체; 및 상기 제1금속후막 하부의 본딩층에 의해 본딩되어 있는 제2금속후막을 구비한다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 발광구조체는 상부에 제1오믹접촉전극이 형성되고, 하부에 제2오믹접촉전극, 절연체박막, 제1전기전도성 박막, 제2전기전도성 박막 및 제1금속후막이 순차적으로 형성되어 있는 것이 바람직하다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 발광구조체는 측면에 패시베이션 박막이 형성되어 있을 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제1금속후막은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, 및 Si 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 금속, 합금 또는 고용체로 이루어질 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제1금속후막은 0.1~999의 두께로 이루어질 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제2금속후막은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 및 Si 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 금속, 합금 또는 고용체로 이루어질 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제2 금속후막은 0.1~999㎛의 두께를 가질 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제1금속후막, 본딩층 및 제2금속후막으로 이루어지는 히트싱크 지지대가 보조지지대를 구비할 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 보조지지대는 i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼, ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는 iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성될 수 있다.
본 발명의 다른 구현예에 따른 수직구조 반도체 발광소자는 오믹접촉전극 및 전기전도성 박막을 포함하는 그룹3-5족 질화물계 반도체로 구성된 발광구조체; 및 상기 발광구조체 하부의 본딩층에 의해 본딩되어 있는 금속호일을 구비한다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 발광구조체는 상부에 제1오믹접촉전극이 형성되고, 하부에 제2오믹접촉전극, 절연체박막, 제1전기전도성 박막 및 제2전기전도성 박막이 순차적으로 형성되어 있는 것이 바람직하다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 발광구조체는 측면에 패시베이션 박막이 형성되어 있을 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 금속호일은 0.1~999㎛의 두께를 가질 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 금속호일은 Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si 및 Ge 로 구성된 군에서 선택되는 적어도 하나 이상의 성분을 포함하는 판상 형태의 금속, 합금 또는 고용체일 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 금속호일로 이루어지는 히트싱크 지지대가 보조지지대를 구비할 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 보조지지대는 i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼, ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는 iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성되는 것일 수 있다.
상기 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 및 Zn 으로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 솔더링 또는 브레이징의 합금으로 이루어질 수 있다.
상기 두 가지 구현예의 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제1오믹접촉전극은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속, 금속성 실리사이드, 반도체성 실리사이드, CNTNs, 투명 전도성 산화물 및 투명 전도성 질화물 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 물질로 이루어질 수 있다.
상기 두 가지 구현예의 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제2오믹접촉전극은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드, Ag계 합금, Al계 합금, Rh계 합금, CNTNs, 투명 전도성 산화물 및 투명 전도성 질화물 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 물질로 이루어질 수 있다.
상기 두 가지 구현예의 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 절연체 박막은 투명한 산화물, 투명한 질화물 또는 투명한 불화물 중 어느 하나로 이루어질 수 있다.
상기 두 가지 구현예의 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 절연체 박막은 ODR(omni-directional reflector) 및 DBR(distributed Bragg reflector) 구조로 이루어질 수 있다.
상기 두 가지 구현예의 수직구조 반도체 발광소자의 일 실시예에 따르면, 상기 제1전기전도성 박막 또는 상기 제2전기전도성 박막은 Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN 및 TiWN 으로 구성된 군에서 선택되는 적어도 하나를 포함하는 물질로 이루어질 수 있다.
본 발명의 두 번째 목적을 달성하기 위해 본 발명에서 제공되는 수직구조 발광소자를 제조하는 방법의 일 구현예는 (a) 사파이어 기판 상부에 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막, 제2오믹접촉전극, 제1금속후막 및 제1본딩층이 순차적으로 형성된 제1웨이퍼를 준비하는 단계; (b) 선택지지기판 상부에 희생층, 제2금속후막 및 제2본딩층이 순차적으로 형성된 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계; (c) 상기 제1본딩층과 제2본딩층이 본딩되도록 상기 제1웨이퍼 및 제2웨이퍼를 본딩하는 단계; (d) 상기 (c)단계의 결과물로부터 레이저 리프트 오프(Laser Lift-off) 공정을 통하여 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계; (e) 상기 (d)단계에 의해 노출되는 다층발광구조체 박막을 아이솔레이션(isolation)하는 단계; (f)상기 (e)단계에 의해 아이솔레이션된 다층발광구조체 각각의 표면에 복수의 제1오믹접촉전극을 형성하고, 측면 패시베이션 박막을 형성하는 단계; (g) 상기 제2웨이퍼의 선택지지기판이 절기절연체인 경우 상기 선택지지기판을 분리하는 단계; 및 (h) 상기 선택지지기판이 전기전도체인 경우 (f)단계의 결과물을 수직방향으로 절단하고, 상기 선택지지기판이 전기절연체인 경우 (g)단계의 결과물을 수직방향으로 절단하여 칩을 제작하는 단계를 포함한다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (a)단계의 다층발광구조체 박막은 n형 반도체 클래드층, 발광 활성층 및 p형 반도체 클래드층을 구비하며, 상기 각 층은 Inx(GayAl1-y)N(0≤x≤1, 0≤y≤1, x+y>0)인 조성을 갖는 단결정으로 이루어 질 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (a)단계는 (a1)상기 다층발광구조체 박막 상에 제2오믹접촉전극을 형성하는 단계; (a2)상기 다층발광구조체 박막 및 상기 제2오믹접촉전극 상에 절연체 박막을 형성하는 단계; (a3)상기 제2오믹접촉전극 상에 제1전기전도성 박막을 형성하는 단계; (a4)상기 절연체 박막 및 상기 제2오믹접촉전극 상에 제2전기전도성 박막을 형성하는 단계; (a5)상기 제2전기전도성 박막 상에 상기 제1금속후막을 형성하는 단계; 및 (a6)상기 제1금속후막 상에 상기 제1-1본딩층을 형성하는 단계를 구비할 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 제2전기전도성 박막에는 확산 장벽층(diffusion barrier layer) 및 접착강화층(adhesion-enhancing layer)이 포함되고, 상기 제1금속후막이 전기도금 또는 비전기도금으로 형성되는 경우 씨드층이 더 포함될 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (b)단계는 상기 제2금속후막 상에 확산 장벽층 또는 접착강화층을 더 형성한 후에 상기 제2본딩층을 형성할 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (b)단계의 희생층은 이빔증착(e-beam evaporation) 또는 열증착(thermal evaporation), MOCVD, 스퍼터링 및 PLD(Pulsed Laser Deposition) 방법 중 어느 하나로 형성될 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 제1금속후막 또는 제2금속후막은 전기도금 또는 비전기도금에 의해서 형성될 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (c)단계는 100℃ - 600℃의 온도 및 1~200㎫의 압력에서 열-압축 본딩 방법에 의해 이루어질 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (d)단계는 상기 레이저 리프트 오프 공정 후, 기계-화학적 연마(chemo-mechanical polishing) 또는 습식 에칭 공정이 더 이루어질 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (g)단계는 레이저 리프트 오프 공정을 이용하여 상기 선택지지기판을 분리하거나, 화학적 에칭을 통해 상기 희생층을 제거하여 상기 선택지지기판을 분리할 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (g)단계는 유기 또는 무기 본딩 물질로 임시지지기판을 상기 제1웨이퍼의 표면에 본딩한 후 이루어질 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (g)단계 이후, 상기 선택지지기판 및 상기 희생층이 제거된 부분에 별도의 보조지지대를 형성할 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 보조지지대는 i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼, ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는 iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트 (laminate) 구조로 형성될 수 있다.
상기 수직구조 발광소자 제조방법의 일실시예에 따르면, 상기 (a)단계에서의 상기 제2오믹접촉전극의 형성 이전 또는 상기 (f)단계에서의 상기 제1오믹접촉전극의 형성 이전에, 상기 다층발광구조체 박막 상부에 표면 요철, 패터닝 공정을 통한 광추출 구조층 또는 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer) 중 적어도 하나를 더 형성할 수 있다.
본 발명의 두 번째 목적을 달성하기 위해 본 발명에서 제공되는 수직구조 발광소자를 제조하는 방법의 다른 일 구현예는 (a) 사파이어 기판 상부에 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막, 제2오믹접촉전극 및 제1본딩층이 순차적으로 형성된 제1웨이퍼를 준비하는 단계; (b) 상부면에 제1’본딩층이 형성되고, 하부면에 제2’본딩층이 형성된 금속호일을 준비하는 단계; (c) 선택지지기판 상부에 희생층 및 제2본딩층이 순차적으로 형성된 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계; (d) 상기 제1본딩층과 제1’본딩층이 본딩되고, 상기 제2’본딩층과 제2본딩층이 본딩되도록 상기 제1웨이퍼, 금속호일 및 제2웨이퍼를 본딩하는 단계; (e) 상기 (d)단계의 결과물로부터 레이저 리프트 오프 공정을 통하여 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계; (f) 상기 (e)단계에 의해 노출되는 다층발광구조체 박막을 아이솔레이션하는 단계; (g)상기 (f)단계에 의해 아이솔레이션된 다층발광구조체 각각의 표면에 복수의 제1오믹접촉전극을 형성하고, 측면 패시베이션 박막을 형성하는 단계; (h)상기 제2웨이퍼의 선택지지기판이 절기절연체인 경우 상기 선택지지기판을 분리하는 단계; 및 (i) 상기 선택지지기판이 전기전도체인 경우 (g)단계의 결과물을 수직방향으로 절단하고, 상기 선택지지기판이 전기절연체인 경우 (h)단계의 결과물을 수직방향으로 절단하여 칩을 제작하는 단계를 포함한다.
상기 수직구조 반도체 발광소자 제조방법의 일실시예에 따르면, 상기 (h)단계는 유기 또는 무기 본딩 물질로 임시지지기판을 상기 제1웨이퍼의 표면에 본딩한 후 이루어질 수 있다.
상기 수직구조 반도체 발광소자 제조방법의 일실시예에 따르면, 상기 (h)단계 이후, 상기 선택지지기판 및 상기 희생층이 제거된 부분에 별도의 보조지지대를 형성할 수 있다.
상기 수직구조 반도체 발광소자 제조방법의 일실시예에 따르면, 상기 보조지지대는 i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼, ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는 iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성될 수 있다.
도 1은 종래의 기술에 따라, 수직구조의 반도체 발광소자를 제조함에 있어서, 일반적으로 행해지는 레이저 리프트 오프 공정을 도시한 단면도이다.
도 2는 종래의 기술에 따라, 레이저 리프트 오프 공정을 행하기 전, 수직구조 반도체 발광소자의 성장방향에 지지기판이 형성된 단면도들이다.
도 3은 종래의 기술에 따라, 레이저 리프트 오프 공정과 지지기판을 접목하여 제조된 그룹 3-5족 질화물계 반도체 발광소자의 단면도들이다.
도 4의 (a) 내지 (f)는 본 발명에 따른 수직구조 반도체 발광소자 제조용 지지기판을 예시적으로 도시한 적층 단면도들이다.
도 5는 2개의 금속후막으로 구성되는 지지대를 구비하는 수직구조 반도체 발광소자의 일실시예를 도시한 단면도이다.
도 6은 본 발명에 따른 수직구조 반도체 발광소자의 제2 실시예로서, 금속후막이 없이 금속호일만을 구비한 구조를 도시한 단면도이다.
도 7 내지 도 17은 도 5 및 도 6에 도시된 수직구조 반도체 발광소자 제조 방법의 각 단계 및 구성요소들을 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 수직구조 반도체 발광소자 제조방법 및 수직구조 반도체 발광소자에 대하여 설명한다.
본 발명에서 수직구조 반도체 발광소자를 제조하기 위해 사용하는 수직구조 발광소자 제조용 지지기판은 그룹 3-5족 질화물계 반도체로 구성되는 다층발광구조체 박막이 적층되는 사파이어 기판과의 열팽창 계수 차이가 5ppm 이하인 물질로 이루어진 선택지지기판; 상기 선택지지기판 상에 형성되는 희생층(sacrificial layer); 상기 희생층의 상부에 형성되는 금속후막(thick metal film); 및 상기 금속후막의 상부에 형성되며, 솔더링(soldering) 또는 브레이징(brazing) 합금 물질로 이루어진 본딩층을 구비하는 것으로서, 웨이퍼 본딩시 웨이퍼 휨이 발생하지 않으며, 사파이어 기판 분리 등을 위한 레이저 리프트 오프 공정시 다층발광구조체 박막이 받게 되는 응력을 줄여 마이크로 크랙이나 깨짐 등을 방지할 수 있으며, 또한 다층발광구조체 박막이 웨이퍼 본딩 물질로 분리되는 손실을 최소화할 수 있는 것을 사용한다.
도 4의 (a)를 참조하면, 본 발명에 따른 발광소자 제조용 지지기판(400)은 선택지지기판(selected supporting substrate, 410), 희생층(sacrificial layer, 420), 금속후막(metallic thick film; 430) 및 본딩층(bonding layer, 440)을 구비하여 이루어진다.
선택지지기판(410)은 그룹 3-5족 질화물계 반도체로 구성되는 다층발광구조체 박막이 적층되는 최초 성장기판(Growth Substrate)인 투명한 사파이어 기판으로부터 다층발광구조체 박막을 레이저 리프트 오프(Laser Lift-Off) 또는 다른 공정을 통해 분리할 때, 분리된 수 마이크론 미터(㎛)의 두께를 지닌 다층발광구조체 박막의 손상을 최소화하기 위해서 필요한 기계적인 충격 흡수 및 지지대(support) 역할을 한다.
선택지지기판(410)은 사파이어 기판과의 열팽창계수 차이가 5ppm 이하인 물질로 선택되는 것이 바람직하다. 그 이유는, 사파이어 기판으로부터 다층발광구조체 박막을 분리하기 전에 지지기판(400)을 사파이어 기판과 본딩하는 웨이퍼 본딩을 수행하는데, 이때 웨이퍼 본딩 후에 사파이어 기판과 지지기판(400)의 열팽창 계수의 차이로 인해서 발생할 수 있는 웨이퍼 휨(wafer warpage) 현상을 최소화하기 위함이다.
따라서, 선택지지기판(410)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 5ppm 이하인 전기절연성 물질인 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어질 수도 있고, 전기전도체로서 전기적으로 도체이면서 열적으로도 우수한 전도율을 뛰는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정, 다결정, 또는 비정질의 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 단일 금속 또는 금속합금인 금속 호일(foil)을 사용할 수 있다.
만약 선택지지기판(410)의 두께가 구조적으로 불충분한 두께인 경우, 도면에는 도시하지 않았으나, 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 별도의 본딩층을 형성하고, 상기 별도의 본딩층을 이용하여 필요한 두께만큼의 보조지지대를 금속후막들에 본딩시킨 후에 단일 칩 제작 단계를 진행할 수 있다.
이때, 보조지지대는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트(laminate) 구조 등으로 형성될 수 있다.
희생층(420)은 최종적으로 완성된 수직구조를 갖는 발광소자로부터 선택지지기판(410)을 분리 제거하는데 필요한 물질층으로서, 질소 또는 산소와 결합된 단결정, 다결정 또는 비정질상의 화합물이 될 수 있다. 이러한 희생층(420)으로 이용할 수 있는 물질은 선택지지기판(410)을 레이저 리프트 오프 공정으로 제거할 경우에는 GaN, InGaN, ZnO, GaZnO, MgZnO, InZnO, InN, In2O3, GaInO3, MgInO4, CuInO2, ZnInO, ITO, SnO2, Si3N4, SiO2, BeMgO, TiN, VN, CrN, TaN, 등이 될 수 있다.
또한, 희생층(420)은 화학적 에칭(chemical etch) 공정을 통해 선택지지기판(410)을 분리 제거할 수 있는데, 이 경우, 희생층(420)으로 이용할 수 있는 물질은 금속, 합금, 고용체, 산화물, 질화물 또는 고온성 유기물도 적용 가능하다.
또한, 희생층(420)은 내열성 접착물질로 이루어진 경우, 내열성접착제, 내열성접착테이프, 실리콘 접착제 및 폴리비닐 부티랄 레진으로 구성된 군에서 선택되는 적어도 어느 하나의 물질이 될 수 있다.
또한, 희생층(420)은 SOG 박막(Spin on Glass)인 경우, 실리케이트 또는 실릭산 타입인 것을 포함하고, SOD(Spin On Dielectrics) 박막인 경우, silicate, siloxane, methyl silsequioxane(MSQ), hydrogen silsequioxane(HSQ), MQS + HSQ, perhydrosilazane(TCPS), polysilazane 등을 포함할 수 있다.
또한, 희생층(420)은 포토레지스트로 이루어진 경우, AZ 계열, SU-8 계열, TLOR 계열, TDMR 계열, 및 GXR 계열로 구성된 군에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.
결국, 희생층(420)은 선택지지기판(410)의 특성, 분리 방법 및 최종적으로 제작하고자 하는 수직구조를 갖는 발광소자의 구조에 따라 적절한 조성 물질이 선택될 수 있다.
금속후막(430)은 웨이퍼 본딩 공정을 이용하여 발광소자를 제조하는 과정에서 발생되는 열적 및 구조적으로 발생되는 스트레스(stress)를 완화시켜 주는 기능을 한다. 또한, 금속후막(430)은 물질 간 본딩을 강화하기 위한 접착강화층(adhesion-enhancing layer)과 물질 이동을 방지하는 확산장벽층(diffusion barrier layer) 기능을 할 수도 있다. 이러한 금속후막(430)은 대략 0.1~999㎛의 두께를 가질 수 있고, 바람직하게는 0.1~500㎛의 두께를 가질 수 있다.
금속후막(430)은 전기적 및 열적으로 전도성이 높은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 및 Si 중 적어도 한 성분을 포함하고 있는 금속, 합금, 또는 고용체로 이루어지는 것이 바람직하다.
금속후막(430)은, 희생층(420) 상에 일반적인 물리적 증착(PVD), 화학적 증착(CVD) 방법으로 형성할 수 있으나, 전기도금(electro plating) 및 비전기도금(electroless plating)을 포함하는 도금방법을 통해서 형성하는 것이 더욱 바람직하다.
본딩층(440)은 사파이어 기판을 포함하는 제1웨이퍼(도 10의 1001), 그리고 본 발명에 따른 지지기판(400)인 제2웨이퍼(도 10의 1002)를 본딩할 때에 필요한 물질층이다. 이러한 본딩층(440)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si 및 Ge 성분들 중 적어도 하나를 포함하는 솔더링(soldering) 또는 브레이징(brazing) 합금 물질로 이루어질 수 있다.
전술한 구조를 갖는 본 발명에 따른 수직구조 반도체 발광소자 제조용 지지기판(400)은 선택지지기판(410) 상에 희생층(420), 금속후막(430) 및 본딩층(440)을 순차적으로 적층하여 제조할 수 있다.
도 4의 (a) 내지 (f)는 본 발명에 따른 수직구조 반도체 발광소자 제조용 지지기판의 다양한 실시형태를 예시적으로 도시한 적층 단면도들이다.
도 4의 (a) 및 (d)는 패터닝이 이루어지지 않은 예들을 도시한 단면도로서, 도 4의 (d)는 도 4의 (a)에 도시된 금속후막보다 상대적으로 두꺼운 금속후막을 갖는 것을 도시한 것이다.
도 4의 (b), (c), (e) 및 (f)는 희생층(420), 금속후막(430) 및 본딩층(440) 중 일부 또는 전부가 패터닝된 예들을 도시한 단면도로서, 도 4의 (b) 및 (e)는 본딩층(440)과 금속후막(430)을 패터닝한 것을 나타내는 단면도를, 도 4의 (c) 및 (f)는 희생층(420)까지 패터닝한 것을 나타내는 단면도이다. 도면에 도시되지는 않았지만, 이러한 패터닝은 선택지지기판(410)의 일부까지도 이루어질 수 있다. 도 4의 (b), (c), (e) 및 (f)에 도시된 바와 같이, 본딩층(440), 금속후막(430), 희생층(420) 등의 패터닝은, 향후 반도체 발광소자 제조시 선택지지기판(410)의 제거 공정, 단일칩 제작 공정 등을 용이하게 할 수 있게 한다.
수직구조 반도체 발광소자의 제1 실시예
도 5는 본 발명에 따른 수직구조 반도체 발광소자의 제1 실시예를 도시한 단면도이다.
도 5를 참조하면, 수직구조 반도체 발광소자(500)는 상하 본딩층(516a, 516b)에 의해 본딩되어 있는 2개의 금속후막(514a, 514b)을 구비하는 것이 특징이다. 여기서, 하나의 금속후막(514a)은 그룹 3-5족 질화물계 반도체로 구성되는 다층발광구조체 박막이 적층된 사파이어 기판 쪽에서 형성된 것이고, 다른 하나의 금속후막(514b)은 도 4에 도시된 지지기판(400) 쪽에서 형성된 금속후막(430)에 해당한다. 상기 본딩층(516a, 516b) 및 2개의 금속후막(514a, 514b)은 히트싱크 지지대(510)를 구성한다.
도 5에 도시된 바와 같이, 수직구조 반도체 발광소자는 제1금속후막(514a) 상부에 전기전도성 다층막(520, 530), 제2오믹접촉전극(540), 절연체 박막(550), 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막(560), 제1오믹접촉전극(570) 및 측면 패시베이션 박막(580)으로 형성된다.
측면 패시베이션 박막(580)은 절연체 박막(550)과 구조적으로 연결되고, 다층발광구조체 박막(560)을 상부표면의 일부 및 측면부를 완전 보호하고 있는 형태를 가진다.
제1 및 제2 금속후막(514a, 514b)은 다층발광구조체 박막(560)의 지탱, 전류 주입 매체 및 열 방출 역할을 한다. 또한, 금속후막(514a, 514b)은 전술한 바와 같이, 지지기판(400)을 이용하여 웨이퍼 본딩 공정으로 반도체 발광소자를 제조하는 과정에서 발생되는 열적 또는 구조적 스트레스(thermal or mechanical stress)를 완화시켜 주는 기능을 한다. 이러한 금속후막(514a, 514b)은 0.1~999㎛ 이하의 두께로 이루어질 수 있다.
두 금속후막(514a 및 514b) 사이에 위치한 본딩층(516)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 성분들 중 적어도 하나 이상을 포함하는 솔더링 또는 브레이징의 합금 물질로 이루어지는 것이 바람직하다.
그룹 3-5족 질화물계 반도체로 구성되는 다층발광구조체 박막(560)과 직접 접촉하고 있는 반사성 제2오믹접촉전극(540)은 다층발광구조체 박막(560)에서 생성된 포톤(photon)을 상부 방향으로 반사(reflection)시킬 수 있는 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물(transparent conducting oxide), 투명 전도성 질화물(transparent conducting nitride) 중 적어도 하나를 포함하는 물질로 형성된다.
절연체 박막(550)은 단일 칩을 형성하기 위한 아이솔레이션(isolation) 공정을 용이하게 하는 기능을 하는 것으로서, SiO2, SiNx, AlN, ITO, Al2O3, MgF, SnO2, ZnO2 등을 비롯한 투명한 산화물(transparent oxide), 투명한 질화물(transparent nitride), 또는 투명한 불화물(transparent fluoride)로 형성된다. 더 나아가서, 절연체 박막(550)은 ODR(omni-directional reflector) 및 DBR(distributed Bragg reflector) 구조를 갖는 것이 바람직하다.
제2오믹접촉전극(540) 상에 형성되는 제1전기전도성 박막(530)과 물질 간 본딩을 강화하기 위한 접착강화층, 물질 이동을 방지하는 확산장벽층, 또는 전기도금에 의한 전기 전도성 후막을 형성할 경우의 씨드층(seeding layer)을 포함하는 제2전기전도성 박막(520)은 Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질로 이루어지는 것이 바람직하다.
다층발광구조체 박막(560)의 측면을 보호하고 있는 측면 패시베이션 박막(580)은 구조적으로 절연체 박막(550)과 접촉 연결되어 있고, Si3N4, SiO2 또는 각종 전기절연체 물질들 중 적어도 하나를 이용하여 형성한다.
다층발광구조체 박막(560) 상부에 형성된 제1오믹접촉전극(570)은 낮은 접촉비저항을 갖는 오믹접촉을 형성할 수 있는 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs, 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나를 포함하는 물질로 형성하는 것이 바람직하다. 특히, 낮은 접촉비저항을 갖는 오믹접촉을 형성할 수 있도록 열처리 (annealing), 또는 산화(oxidation), 질화(nitridation) 등의 표면처리(surface treatment) 공정을 수행하는 것이 바람직하다.
다층발광구조체 박막(560)은 제1오믹접촉 전극(570) 및 제2오믹접촉전극(540)을 통해 전류 주입 시에 포톤(photon)을 생성하는 발광소자 구조로서, 기본적으로 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 각 층은 Inx(GayAl1-y)N (0≤x≤1, 0≤y≤1, x+y>0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다. 도 5를 참조하면, 제1오믹접촉전극(570)을 n형 오믹접촉전극이라하고, 제2오믹접촉전극(540)을 p형 오믹접촉전극이라고 할 때, n형 반도체 클래드층은 제1오믹접촉전극(570) 하부에 위치하고, p형 반도체 클래드층은 제2오믹접촉전극(540) 상부에 위치하는 것이 바람직하다.
제1오믹접촉전극(570) 또는 제2오믹접촉전극(540)이 접촉 형성되는 다층발광구조체 박막(560) 표면에, 발광소자 구조 내부에서 생성된 포톤을 외부로 최대한 방출시키기 위해서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비하는 것이 더욱 더 바람직하다.
도면에는 도시하지 않았지만, 본딩층(516)을 제1금속후막(514a)의 하부면(516a) 및 제2금속후막(514b)의 상부면(516b)에 적층 형성하기에 앞서, 물질 간 본딩을 강화하기 위한 접착강화층과 물질 이동을 방지하는 확산장벽층을 별도로 더 형성할 수 있다.
수직구조 반도체 발광소자의 제2 실시예
도 6은 본 발명에 따른 수직구조 반도체 발광소자의 제2 실시예를 도시한 단면도이다.
도 6을 참조하면, 수직구조 반도체 발광소자(600)는 본딩층(616)에 의해 본딩된 금속호일(612)을 구비하는 것이 특징이다. 히트싱크 지지대(610)를 구성하는 금속호일(612)은 다층발광구조체 박막(660)을 구조적으로 안정하게 지탱할 뿐만 아니라, 반도체 발광소자 구동시에 전류를 주입하는 매체인 동시에, 반도체 발광소자에서 발생되는 열을 방출시키는 역할을 한다. 따라서, 상기의 역할을 고려할 때,금속호일(612)은 전기적 및 열적으로 전도성을 갖는 0.1~999㎛ 이하의 두께를 갖는 압연(rolling) 가공된 금속(metal), 합금(alloy), 또는 고용체(solid solution) 중 하나로 형성될 수 있는데, Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si 및 Ge 중 적어도 하나를 포함하는 것이 바람직하다.
도 6에 도시된 바와 같이, 수직구조 반도체 발광소자는 상부에 전기전도성 다층막(620, 630), 제2오믹접촉전극(640), 절연체 박막(650), 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막(660), 제1오믹접촉전극(670) 및 측면 패시베이션 박막(680)으로 형성된 발광구조체 하부에 본딩층에 의해 금속호일(612)이 구비된다.
수직구조 반도체 발광소자 제1 실시예의 제조방법
도 7 내지 도 17은 본 발명의 제1 실시예에 따른 수직구조 반도체 발광소자 제조방법을 각 단계별로 도시한 단면도들로써, 도 7 내지 도 17을 참조하여 본 발명에 따른 수직구조 반도체 발광소자의 제조방법을 설명하기로 한다.
본 발명에 따른 수직구조 반도체 발광소자를 제조하는 방법은 제1웨이퍼를 준비하는 단계, 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계, 제1웨이퍼 및 제2웨이퍼를 본딩하는 단계, 제1웨이퍼의 사파이어 기판을 분리하는 단계, 다층발광구조체 박막을 아이솔레이션(isolation)하는 단계, 제1웨이퍼 후속공정, 제2웨이퍼의 선택지지기판을 분리하는 단계 및 단일칩을 제작하는 단계를 구비하여 이루어진다.
상기 제1웨이퍼 준비 단계에서는 사파이어와 같은 사파이어 기판의 상부에 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막 및 기타 오믹접촉전극 등을 형성하고, 그 위에 제1금속후막(1010a) 및 제1-1본딩층(1020a1)이 형성된 제1웨이퍼(1001)를 준비한다.(도 10의 (a))
도 7은 제1웨이퍼(1001)를 준비하는 단계를 나타낸 것이다. 도 7을 참조하면, 사파이어 기판(710) 상부에 다층발광구조체 박막(720)을 적층시킨 후(도 7의 (a)), 제2오믹접촉전극(730), 절연체 박막(740) 및 제1전기전도성 박막(750)을 순차적으로 적층 형성한 후(도 7의 (b)), 제2전기전도성 박막(760)을 적층 형성한다(도 7의 (c)).
다층발광구조체 박막(720)은 가장 일반적인 그룹 3-5족 질화물계 반도체 박막 성장장비인 MOCVD 및 MBE 시스템을 사용하여, 사파이어 기판(710) 상부에 기본적으로 필요한 층들, 즉, 저온 및 고온 버퍼층(low and high temperature buffering layer), n형 반도체 클래드층(n-type semiconductor cladding layer), 발광 활성층(light-emitting active layer), p형 반도체 클래드층(p-type semiconductor cladding layer)을 순차적으로 적층 성장하여 이루어질 수 있다.
예로, 그룹 3-5족 질화물계 반도체 박막(720)은 투명한 사파이어 기판(710) 상부에 MOCVD(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 장비를 이용하여 적층 형성할 수 있다. 그 적층 과정은 사파이어 상부에 600℃ 이하의 온도에서 직접적으로 적층 성장한 저온 버퍼층(low-temperature buffering layer)을 비롯한 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체로 이루어진 고온 버퍼층(high-temperature buffering layer), 실리콘(Si)이 도핑된 n형 반도체 클래드층(Si-doped semiconductor cladding layer), 반도체 발광 활성층(semiconductor light-emitting active layer), 마그네슘(Mg)이 도핑된 p형 반도체 클래드층(Mg-doped semiconductor cladding layer)이 순차적으로 적층 형성될 수 있다.
그룹 3-5족 질화물계 반도체 박막을 구성하는 저온 및 고온 버퍼층, n형 반도체 클래드층, 반도체 발광 활성층, p형 반도체 클래드층 각각은 Inx(GayAl1-y)N(0≤x≤1, 0≤y≤1, x+y>0)인 조성을 갖는 것이 바람직하다. 상기 발광 활성층은 Inx(GayAl1-y)N의 장벽층과 Inx(GayAl1-y)N의 우물층으로 이루어진 단일 양자 우물(single quantum well; SQW) 구조 또는 다중 양자 우물(multi quantum well; MQW) 구조일 수 있으며, 발광 활성층의 In, Ga, Al의 조성비를 조절함으로써 InN(~0.7eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.2eV) 밴드갭을 갖는 단파장의 발광소자까지 자유롭게 제작할 수 있다. 우물층은 장벽층보다 밴드 갭을 낮게 하여 캐리어인 전자 및 정공이 우물에 모이도록 하는 것이 내부양자효울 향상을 위해 바람직하며, 특히, 발광특성을 향상시키고 순방향 구동전압을 낮추기 위하여 우물층, 장벽층 중 적어도 어느 한 곳에 Si 또는 Mg을 도핑할 수 있다.
이때, n형 반도체 클래드층 표면에는 후술할 사파이어 기판 분리 후 n형 오믹접촉전극인 제1오믹접촉전극(도 14의 1410)이 형성되고, p형 반도체 클래드층 표면에는 p형 오믹접촉전극인 제2오믹접촉전극(730) 및 절연체 박막(740)이 형성된다. 제2오믹접촉전극(730) 및 절연체 박막(740)을 다층발광구조체 박막(720)의 최상층부인 p형 반도체 클래드층 상부에 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저를 더 구비할 수 있다.
제2오믹접촉전극(730)의 일부영역의 상부에는 도 7의 (b)에 도시된 바와 같이 제1전기전도성 박막(750)이 형성된다. 절연체 박막(740) 및 제1전기전도성 박막(750) 상부에는 물질 간 본딩을 강화하기 위한 접착강화층, 물질 이동을 방지하는 확산장벽층, 또는 전기도금에 의한 금속후막을 형성할 경우의 씨드층을 포함한 제2전기전도성 박막(760)이 형성된다(도 7의 (c)).
또한, 도 7에서 도시되지는 않았지만, 경우에 따라서는 단일 칩 제작을 용이하게 하기 위해 다수개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식 에칭(dry etch) 공정을 이용해서 다층발광구조체 박막(720)의 발광활성층보다 더 깊게까지 트렌치(trench)를 형성시키는 것도 적용 가능하다.
다층발광구조체 박막(720) 상부에 적층 형성된 반사성 제2오믹접촉전극(730)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드, Ag계 합금, Al계 합금, Rh계 합금, CNTNs, 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나를 포함하는 물질로 형성되고, 절연체 박막(740)은 SiO2, SiNx, AlN, ITO, Al2O3, MgF, SnO2, ZnO2 등을 비롯한 투명한 산화물, 투명 질화물 또는 투명한 불화물로 형성될 수 있다. 구조적 측면에서 상기 절연체 박막(740)은 ODR 구조 및 DBR 구조를 갖는 것이 바람직하다.
제1전기전도성 박막(750) 및 제2전기전도성 박막(760)은 Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN, TiWN 중 적어도 하나를 포함하는 물질로 이루어지는 것이 바람직하다.
결국, 제1웨이퍼 준비 단계는 다음과 같은 순서로 이루어질 수 있다.
우선, 사파이어 기판(710) 상에 적층 성장된 다층발광구조체 박막(720) 상에 복수의 제2오믹접촉전극을 형성한다. 이후, 다층발광구조체 박막(720) 및 복수의 제2오믹접촉전극(730) 상에 절연체 박막(740)을 형성한 후, 절연체 박막(740)의 일부 에칭과 증착 등의 방법으로 복수의 제2오믹접촉전극(730) 상에 복수의 제1전기전도성 박막(750)을 형성한다. 이후, 절연체 박막(740) 및 복수의 제2오믹접촉전극(730) 상에 확산 장벽층 및 접착강화층이 포함되고, 제1금속후막(1010a)이 전기도금 또는 비전기도금으로 형성되는 경우의 씨드층이 포함되는 제2전기전도성 박막(760)을 형성하고, 그 위에 제1금속후막(1010a) 및 제1본딩층(1020a)을 형성한다.
제2웨이퍼 준비 단계에서는 선택지지기판(910) 위에 희생층(920), 제2금속후막(1010b) 및 제2본딩층(1020b)이 순차적으로 적층 형성된 도 4에 도시된 지지기판(400)과 같은 구조의 제2웨이퍼(1002)를 준비한다.(도 10의 (b))
상기의 희생층(920), 금속후막(1010b) 및 제2본딩층(1020b)은 물리적 증착, 화학적 증착방법이나, 전기도금과 같은 전기화학증착 방법 등에 의해 선택지지기판(910) 상에 순차적으로 형성될 수 있다.
특히, 희생층(920)은 이빔증착(e-beam evaporat), 열증착(thermal evaporation), MOCVD, 스퍼터링 및 PLD(Pulsed Laser Deposition) 방법 중 어느 하나로 형성되고, 제2금속후막(1010b) 및 제1웨이퍼의 제1금속후막(1010a)은 전기도금 또는 비전기도금에 의해서 형성되는 것이 바람직하다.
또한, 제2금속후막(1010b) 상에 확산 장벽층 또는 접착강화층을 더 형성한 후에 제2본딩층(1020b)을 형성할 수 있다.
본딩 단계에서는 제1웨이퍼(1001)의 제1본딩층(1020a)과 제2웨이퍼(1002)의 제2본딩층(1020b)을 웨이퍼 대 웨이퍼로 본딩한다.(도 11) 이를 위해, 각각의 본딩층들은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 성분들 중 적어도 하나를 포함하는 솔더링 또는 브레이징 합금 물질로 이루어지는 것이 바람직하다. 또한, 각각의 본딩층들을 형성하기에 앞서, 물질 간 본딩을 강화하기 위한 접착강화층과 물질 이동을 방지하는 확산장벽층을 도입할 수 있다.
본딩 단계에서, 제1금속후막 및 제2금속후막(1010a,1010b)은 열적 및 구조적 스트레스를 완화시켜 주는 기능 등 여러 역할을 하는데, 이러한 금속후막들은 전기 및 열적으로 전도성이 높은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 하나의 성분을 포함하고 있는 금속, 합금, 또는 고용체로 이루어질 수 있으며, 일반적인 물리적인 또는 화학적인 증착 방법(CVD/PVD)으로도 형성할 수 있으나, 전기도금, 비전기도금 방법을 통해서 형성하는 것이 더욱 바람직하다.
본딩 단계는 열-압축 본딩 방법에 의해 이루어질 수 있는데, 적어도 100℃ 이상 600 ℃이하의 온도 및 1~200Mpa의 압력에서 수행될 수 있다.
본딩이 완료되면, 도 11에 도시된 바와 같이, 제1웨이퍼(1001)의 사파이어 기판(710)으로부터 제2웨이퍼(1002)의 선택지지기판(910)까지 수직구조를 갖는 결과물이 생성된다.
사파이어 기판 분리 단계에서는 상기 본딩 단계에 의해 본딩된 결과물로부터 제1웨이퍼의 사파이어 기판(710)을 분리한다.(도 12)
사파이어 기판(710)은 일반적인 레이저 리프트 오프 기술을 이용하여 분리할 수 있다. 강한 에너지원인 레이저 빔을 사파이어 기판 후면을 통해 조사시키면, 그룹 3-5족 질화물계 반도체 단결정으로 이루어진 다층발광구조체 박막(720)과 사파이어 기판(710) 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 질화갈륨(GaN)의 열화학 분해 반응에 의해서 사파이어 기판(710)이 분리 제거된다.
사파이어 기판(710) 제거 후, 공기에 노출되는 다층발광구조체 박막(720)의 표면을 H2SO4, HCl, KOH, BOE 중 적어도 하나로 30℃ 내지 200℃ 온도에서 표면 처리하는 단계를 더 거치는 것이 바람직하다. 또한 추가적으로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식 에칭을 통해서 사파이어 기판(710)을 완전히 제거하는 것도 바람직하다. 사파이어 기판의 습식 에칭은 황산(H2SO4), 크롬산 (CrO3), 인산(H3PO4), 갈륨(Ga), 마그네슘(Mg), 인듐(In), 알루미늄(Al) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 에칭 용액으로 수행되는 것이 바람직하다. 상기 습식 에칭 용액의 온도는 200℃ 이상인 것이 더욱 바람직하다.
사파이어 기판(710)의 분리가 완료되면, 도 12에 도시된 바와 같이, 제1웨이퍼(1001)의 다층발광구조체 박막(720)으로부터 제2웨이퍼(1002)의 선택지지기판(910)까지 수직구조를 갖는 결과물이 형성된다.
다층발광구조체 아이솔레이션 단계에서는 다수의 발광소자로 제조하기 위하여, 사파이어 기판(710)이 분리되어 제1웨이퍼 표면에 노출되는 다층발광구조체 박막(720)을 아이솔레이션(isolation)한다.(도 13)
도 13은 사파이어 기판이 분리된 후, 공기에 노출된 다층발광구조체 박막(720)을 단일 칩의 디멘젼(dimension)과 형상(shape)으로 아이솔레이션 공정을 행한 후의 단면도이다.
도 13을 참조하면, 아이솔레이션 과정은 건식 또는 습식 에칭 공정을 이용하여 적어도 절연체 박막(740)이 공기에 노출될 때까지 다층발광구조체 박막(720)을 습식 또는 건식 에칭(etch) 공정을 이용하여 수행한다.
제1웨이퍼 후속 단계에서는 아이솔레이션된 각각의 다층발광구조체 박막(720) 상에 제1오믹접촉전극(1410)을 형성하고, 다층발광구조체 박막(720) 측면에 패시베이션 박막(1420)을 형성한다.
도 14는 각각의 다층발광구조체 박막(720)에 대하여, 측면 패시베이션 박막(1420)과 제1오믹접촉전극(1410)이 형성된 결과를 나타내는 단면도이다.
도 14를 참조하면, 제1웨이퍼 후속 단계에서는 웨이퍼 클리닝(cleaning)을 비롯한 발광소자의 측면 패시베이션 박막(thin side passivation film; 1420)과 제1오믹접촉전극(1410) 물질을 형성하는 공정과 다음에 열처리 등의 후속공정을 수행한다.
더욱 상세하게 설명하면, 제1웨이퍼 후속 단계에서는 다층발광구조체 박막(720)인 버퍼층 또는 n형 반도체 클래드층 상부에 제1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제1오믹접촉전극(1410)을 형성시키고, Si3N4, SiO2, 또는 각종 전기 절연성 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3-5족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 완전하게 보호하는 패시베이션 박막(1420)을 형성한다.
제1오믹접촉전극(1410)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드, 반도체성 실리사이드, CNTNs, 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
선택지지기판이 전기절연체인 경우 선택지지기판 분리단계를 거치는데, 선택지지기판 분리 단계에서는 레이저 리프트 오프 공정이나 화학적 에칭 공정 등을 이용하여, 제2웨이퍼(1002)로부터 선택지지기판(910)을 분리한다.
도 15는 제2웨이퍼(1002)에서 선택지지기판(910)이 분리된 결과물의 단면도를 도시한 것이다.
선택지지기판(910)이 광학적으로 투명한 경우, 선택지지기판(910)을 분리시키기 위하여, 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔(laser beam)을 투명한 선택지지기판(910) 후면(back-side)을 통해서 조사시키면, 전술한 사파이어 기판 분리의 경우와 마찬가지로, 희생층(920)과 투명한 선택지지기판(910) 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 희생층(920) 물질의 열화학 분해 반응 또는 기계적 충격에 의한 박리(separation)에 의해서 선택지지기판(910)이 분리된다. 이 경우, 공기에 노출되는 희생층(920) 잔류물을 H2SO4, HCl, KOH, BOE 을 비롯한 각종 산(acid), 염기(base), 염(salt) 용액으로 30℃ 내지 200℃ 온도에서 처리하는 단계를 포함하는 것이 바람직하다.
또한 상기의 레이저 리프트 오프 공정 외에, 추가적으로 기계-화학적 연마와 연이은 습식 에칭을 통해서 선택지지기판(910)을 완전히 제거할 수 있다. 이때, 희생층(920)으로 이용할 수 있는 물질로, 질소 또는 산소와 결합된 단결정, 다결정 또는 비정질상의 화합물이 될 수 있는데, GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, In2O3, Si3N4, SiO2, BeMgO, MgZnO, TiN, VN, CrN, TaN 등을 예로 들 수 있다.
상기 선택지지기판의 분리를 위해 화학적 에칭 공정을 사용하는 경우, 희생층(920)은 화학적 에칭 공정을 통해 선택지지기판(910)을 분리 제거할 수 있는 금속, 합금, 고용체, 산화물, 질화물 또는 고온성 유기물의 적용이 가능하다. 이 경우, 희생층(920)의 제거에 의해 선택지지기판(910)이 자연스럽게 분리되므로, 별도의 레이저 리프트 오프 공정 등을 거치지 않아도 된다.
상기 화학적 에칭공정에서는 희생층(920)으로 사용된 물질에 따라 HF, BOE, H2SO4 , HNO3, H3PO4 , KOH, NHOH, KI 등의 각종 산, 염기, 또는 염 용액과 같은 습식 식각 용액을 이용하여 희생층(920)을 용해시켜서 선택지지기판을 분리(separation)시켜 제거한다.
만약 금속후막들(1010a,1010b) 및 본딩층(1020a, 1020b)로 구성된 히트싱크 지지대의 두께가 구조적으로 안정하게 충분한 두께(예를 들어, 80㎛ 이상)인 경우, 별도의 지지대(support) 본딩 공정 없이 다음의 단일 칩 제작 단계를 진행하여도 무방하다. 그러나, 두께가 구조적으로 불충분한 두께(예를 들어, 80㎛ 미만)인 경우, 도면에는 도시하지 않았으나, 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 별도의 본딩층을 형성하고, 상기 별도의 본딩층을 이용하여 필요한 두께만큼의 보조지지대를 금속후막들에 본딩시킨 후에 단일 칩 제작 단계를 진행하는 것이 바람직하다.
이때, 보조지지대는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트(laminate) 구조 등으로 형성될 수 있다.
또한, 미리 유기 또는 무기 본딩 물질로 임시지지기판을 제1웨이퍼(1001)의 표면에 본딩한 후에 선택지지기판 분리 단계를 진행할 수 있다.
단일 칩 제작 단계에서는 상기의 본딩 단계로부터 선택지지기판 분리 단계까지 이루어진 결과물을 수직방향으로 절단하여 단일 칩으로 제작한다.
도 16은 단일 칩을 제조하는 단계를 보인 단면도이다.
도 16을 참조하면, 단일 칩 모양으로 아이솔레이션된 측면 패시베이션 박막(1420) 사이를 레이저 절단(laser scribing) 또는 소잉(sawing) 등의 기계적 절단 공정을 이용하여 단일 칩(single chip)을 완성한다. 이때, 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막(720) 내의 미세한 크랙을 비롯한 기계적 충격과 상기 레이저 절단과 소잉 공정으로부터 발생하는 다량의 열로 인해서 열화(thermal degradation)될 수 있는데, 이 문제는 본 발명에 따른 반도체 발광소자에 구비될 수 있는 금속호일(812)이나 제1,제2금속후막(1010a,1010b)이 충격을 흡수하고 열을 방출함으로써, 충분히 완화될 수 있다.
수직구조 반도체 발광소자 제2 실시예의 제조방법
본 발명에 따른 수직구조 반도체 발광소자를 제조하는 제 2실시예의 방법은 제1웨이퍼를 준비하는 단계, 금속호일을 준비하는 단계, 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계, 제1웨이퍼, 금속호일 및 제2웨이퍼를 본딩하는 단계, 제1웨이퍼의 사파이어 기판을 분리하는 단계, 다층발광구조체 박막을 아이솔레이션(isolation)하는 단계, 제1웨이퍼 후속공정, 제2웨이퍼의 선택지지기판을 분리하는 단계 및 단일칩을 제작하는 단계를 구비하여 이루어진다.
상기 단계 중 금속호일 준비 단계에서는 금속호일(812) 상부면 및 하부면에 제1’본딩층 및 제2’본딩층을 적층 형성하고, 제1웨이퍼 하부의 제1본딩층과 제1’본딩층이 본딩되고, 제2웨이퍼의 제2본딩층과 제2’본딩층이 본딩되도록 제1웨이퍼, 금속호일 및 제2웨이퍼를 본딩한다. 이렇게 제조된 수직구조 반도체 발광소자 제2 실시예는 도 6에 도시된 바와 같다.
수직구조 반도체 발광소자 제2 실시예의 제조방법에서 제1웨이퍼 및 제2웨이퍼는 각각 금속후막을 구비하지 않는 것을 사용하는 점이 상기 제1 실시예와 다르고, 다른 단계는 유사하다.
도 8은 전술한 히트싱크 지지대를 구성하는 구성하는 금속호일(metallic foil, 812)을 도시한 단면도로서, 금속호일(812)은 전기 및 열적으로 전도성을 갖는 999 마이크로 미터 이하의 두께를 갖는 압연 가공된 금속, 합금, 또는 고용체 중 하나로 형성된다. 특히, 상기 금속호일(812)로 Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si, Ge 중 적어도 하나를 포함하는 것이 바람직하다.
제2실시예의 제조방법에서도 두께가 구조적으로 불충분한 두께(예를 들어, 80㎛ 미만)인 경우, 도금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 별도의 본딩층을 형성하고, 상기 별도의 본딩층을 이용하여 필요한 두께만큼의 보조지지대를 금속후막들에 본딩시킨 후에 단일 칩 제작 단계를 진행하는 것이 바람직하다.
본딩 단계에서의 본딩 효과를 높이기 위하여, 금속호일(812) 상부면 및 하부면에 제1’본딩층 및 제2’본딩층을 형성하기 전에 미리 접착강화층을 형성할 수도 있다.
상술한 바와 같은 본 발명에 따른 지지기판, 수직구조를 갖는 수직구조 반도체 발광소자, 그 제조방법 등은 다른 분야에 쉽게 적용할 수 있다. 특히, 사파이어 기판 상부에 그룹 3-5족 질화물계 반도체를 성장함으로써 제작되는 호모에피택셜 그룹 3-5족 질화물계 반도체 성장기판, 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막을 이용한 수직구조의 레이저다이오드(laser diode) 및 트랜지스터 등을 포함한 각종 광전자 소자도 응용이 가능하다.
이상에서는 본 발명의 실시예들을 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
본 발명에 따라 제조된 수직구조 반도체 발광소자는 금속호일 또는 금속호일로 이루어진 고성능 히트싱크 지지대를 구비하여 미세한 마이크로 크랙(micro-crack)이 발생하지 않고, 열처리 및 측면 패시배이션 박막 등의 후속공정을 자유롭게 할 수 있어 열적 및 기계적 손상이 전혀 없는 고신뢰성의 발광소자이다.
또한, 본 발명에 따른 수직구조 반도체 발광소자 제조방법은 칩 제작 공정시, 습식 에칭 공정을 이용할 수 있기 때문에, 기존의 기계 및 레이저 가공을 통한 칩 제작 공정에서보다 칩 수율을 크게 향상시킬 수 있고, 양호한 웨이퍼 본딩을 통한 양질의 질화물계 반도체 단결정 다층 박막을 얻게 할 수 있을 뿐만이 아니라, 사파이어 기판 분리 후에 행해지는 모든 후속공정을 자유롭게 할 수 있으며, 그 결과, 금속후막 또는 금속호일로 구성된 고성능 히트싱크 지지대를 구비한 발광소자를 제작하는데 유리한 효과가 있다.

Claims (40)

  1. 오믹접촉전극, 전기전도성 박막 및 제1금속후막을 포함하는 그룹3-5족 질화물계 반도체로 구성된 발광구조체; 및
    상기 제1금속후막 하부의 본딩층에 의해 본딩되어 있는 제2금속후막을 구비하는 것을 특징으로 하는 수직구조 반도체 발광소자.
  2. 제1항에 있어서, 상기 발광구조체는 상부에 제1오믹접촉전극이 형성되고, 하부에 제2오믹접촉전극, 절연체박막, 제1전기전도성 박막, 제2전기전도성 박막 및 제1금속후막이 순차적으로 형성되어 있는 것을 특징으로 하는 수직구조 반도체 발광소자.
  3. 제1항 또는 제2항에 있어서, 상기 발광구조체는 측면에 패시베이션 박막이 형성되어 있는 것을 특징으로 하는 수직구조 반도체 발광소자.
  4. 제1항 또는 제2항에 있어서, 상기 제1금속후막은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, 및 Si 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 금속, 합금 또는 고용체로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  5. 제1항에 있어서, 상기 제1금속후막은 0.1~999㎛의 두께로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  6. 제1항에 있어서, 상기 제2금속후막은 Au, Cu, Ni, Ag, Mo, Al, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 및 Si 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 금속, 합금 또는 고용체로 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자.
  7. 제1항에 있어서, 상기 제2 금속후막은 0.1~999㎛의 두께를 가지는 것을 특징으로 하는 수직구조 반도체 발광소자.
  8. 제1항에 있어서, 상기 제1금속후막, 본딩층 및 제2금속후막으로 이루어지는 히트싱크 지지대가 보조지지대를 구비하는 것을 특징으로 하는 수직구조 반도체 발광소자.
  9. 제8항에 있어서, 상기 보조지지대는
    i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼,
    ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는
    iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자.
  10. 오믹접촉전극 및 전기전도성 박막을 포함하는 그룹3-5족 질화물계 반도체로 구성된 발광구조체; 및
    상기 발광구조체 하부의 본딩층에 의해 본딩되어 있는 금속호일을 구비하는 것을 특징으로 하는 수직구조 반도체 발광소자.
  11. 제10항에 있어서, 상기 발광구조체는 상부에 제1오믹접촉전극이 형성되고, 하부에 제2오믹접촉전극, 절연체박막, 제1전기전도성 박막 및 제2전기전도성 박막이 순차적으로 형성되어 있는 것을 특징으로 하는 수직구조 반도체 발광소자.
  12. 제10항 또는 제11항에 있어서, 상기 발광구조체는 측면에 패시베이션 박막이 형성되어 있는 것을 특징으로 하는 수직구조 반도체 발광소자.
  13. 제10항에 있어서, 상기 금속호일은 0.1~999㎛의 두께를 갖는 것을 특징으로 하는 수직구조 반도체 발광소자.
  14. 제10항에 있어서, 상기 금속호일은 Cu, Al, Ni, Nb, W, Mo, Ta, Ti, Au, Ag, Pd, Pt, Cr, Fe, V, Si 및 Ge 로 구성된 군에서 선택되는 적어도 하나 이상의 성분을 포함하는 판상 형태의 금속, 합금 또는 고용체인 것을 특징으로 하는 수직구조 반도체 발광소자.
  15. 제10항에 있어서, 상기 금속호일로 이루어지는 히트싱크 지지대가 보조지지대를 구비하는 것을 특징으로 하는 수직구조 반도체 발광소자.
  16. 제15항에 있어서, 상기 보조지지대는
    i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼,
    ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는
    iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자.
  17. 제1항 또는 제10항에 있어서, 상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 및 Zn 으로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 솔더링 또는 브레이징의 합금으로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  18. 제2항 또는 제11항에 있어서, 상기 제1오믹접촉전극은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속, 금속성 실리사이드, 반도체성 실리사이드, CNTNs, 투명 전도성 산화물 및 투명 전도성 질화물로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 물질로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  19. 제2항 또는 제11항에 있어서, 상기 제2오믹접촉전극은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드, Ag계 합금, Al계 합금, Rh계 합금, CNTNs, 투명 전도성 산화물 및 투명 전도성 질화물 로 구성된 군에서 선택되는 적어도 하나의 성분을 포함하는 물질로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  20. 제2항 또는 제11항에 있어서, 상기 절연체 박막은 투명한 산화물, 투명한 질화물 또는 투명한 불화물 중 어느 하나로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  21. 제2항 또는 제11항에 있어서, 상기 절연체 박막은 ODR(omni-directional reflector) 및 DBR(distributed Bragg reflector) 구조로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  22. 제2항 또는 제11항에 있어서, 상기 제1전기전도성 박막 또는 상기 제2전기전도성 박막은 Au, Al, Ag, Rh, Ru, Ir, Ti, V, Pd, W, Cr, Ni, Cu, Mo, Ta, Nb, Pt, NiCr, TiW, CuW, TiN, CrN 및 TiWN 으로 구성된 군에서 선택되는 적어도 하나를 포함하는 물질로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자.
  23. 수직구조 반도체 발광소자를 제조하는 방법에 있어서,
    (a) 사파이어 기판 상부에 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막, 제2오믹접촉전극, 제1금속후막 및 제1본딩층이 순차적으로 형성된 제1웨이퍼를 준비하는 단계;
    (b) 선택지지기판 상부에 희생층, 제2금속후막 및 제2본딩층이 순차적으로 형성된 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계;
    (c) 상기 제1본딩층과 제2본딩층이 본딩되도록 상기 제1웨이퍼 및 제2웨이퍼를 본딩하는 단계;
    (d) 상기 (c)단계의 결과물로부터 레이저 리프트 오프(Laser Lift-off) 공정을 통하여 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계;
    (e) 상기 (d)단계에 의해 노출되는 다층발광구조체 박막을 아이솔레이션(isolation)하는 단계;
    (f)상기 (e)단계에 의해 아이솔레이션된 다층발광구조체 각각의 표면에 복수의 제1오믹접촉전극을 형성하고, 측면 패시베이션 박막을 형성하는 단계;
    (g) 상기 제2웨이퍼의 선택지지기판이 절기절연체인 경우 상기 선택지지기판을 분리하는 단계; 및
    (h) 상기 선택지지기판이 전기전도체인 경우 (f)단계의 결과물을 수직방향으로 절단하고,
    상기 선택지지기판이 전기절연체인 경우 (g)단계의 결과물을 수직방향으로 절단하여 칩을 제작하는 단계를 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  24. 제23항에 있어서,
    상기 (a)단계의 다층발광구조체 박막은
    n형 반도체 클래드층, 발광 활성층 및 p형 반도체 클래드층을 구비하며,
    상기 각 층은 Inx(GayAl1-y)N(0≤x≤1, 0≤y≤1, x+y>0)인 조성을 갖는 단결정으로 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  25. 제23항에 있어서, 상기 (a)단계는
    (a1)상기 다층발광구조체 박막 상에 제2오믹접촉전극을 형성하는 단계;
    (a2)상기 다층발광구조체 박막 및 상기 제2오믹접촉전극 상에 절연체 박막을 형성하는 단계;
    (a3)상기 제2오믹접촉전극 상에 제1전기전도성 박막을 형성하는 단계;
    (a4)상기 절연체 박막 및 상기 제2오믹접촉전극 상에 제2전기전도성 박막을 형성하는 단계;
    (a5)상기 제2전기전도성 박막 상에 상기 제1금속후막을 형성하는 단계; 및
    (a6)상기 제1금속후막 상에 상기 제1-1본딩층을 형성하는 단계를 구비하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  26. 제25항에 있어서,
    상기 제2전기전도성 박막에는 확산 장벽층(diffusion barrier layer) 및 접착강화층(adhesion-enhancing layer)이 포함되고,
    상기 제1금속후막이 전기도금 또는 비전기도금으로 형성되는 경우 씨드층이 더 포함되는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  27. 제23항에 있어서, 상기 (b)단계는
    상기 제2금속후막 상에 확산 장벽층 또는 접착강화층을 더 형성한 후에 상기 제2본딩층을 형성하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  28. 제23항에 있어서, 상기 (b)단계의 희생층은
    이빔증착(e-beam evaporation) 또는 열증착(thermal evaporation), MOCVD, 스퍼터링 및 PLD(Pulsed Laser Deposition) 방법 중 어느 하나로 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  29. 제23항에 있어서, 상기 제1금속후막 또는 제2금속후막은
    전기도금 또는 비전기도금에 의해서 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  30. 제23항에 있어서, 상기 (c)단계는
    100℃ - 600℃의 온도 및 1~200㎫의 압력에서 열-압축 본딩 방법에 의해 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  31. 제23항에 있어서, 상기 (d)단계는
    상기 레이저 리프트 오프 공정 후, 기계-화학적 연마(chemo-mechanical polishing) 또는 습식 에칭 공정이 더 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  32. 제23항에 있어서, 상기 (g)단계는
    레이저 리프트 오프 공정을 이용하여 상기 선택지지기판을 분리하거나,
    화학적 에칭을 통해 상기 희생층을 제거하여 상기 선택지지기판을 분리하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  33. 제23항에 있어서, 상기 (g)단계는
    유기 또는 무기 본딩 물질로 임시지지기판을 상기 제1웨이퍼의 표면에 본딩한 후 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  34. 제23항에 있어서,
    상기 (g)단계 이후, 상기 선택지지기판 및 상기 희생층이 제거된 부분에 별도의 보조지지대를 형성하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  35. 제34항에 있어서, 상기 보조지지대는
    i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼,
    ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는
    iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  36. 제23항에 있어서,
    상기 (a)단계에서의 상기 제2오믹접촉전극의 형성 이전 또는 상기 (f)단계에서의 상기 제1오믹접촉전극의 형성 이전에,
    상기 다층발광구조체 박막 상부에 표면 요철, 패터닝 공정을 통한 광추출 구조층 또는 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer) 중 적어도 하나를 더 형성하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  37. 수직구조 반도체 발광소자를 제조하는 방법에 있어서,
    (a) 사파이어 기판 상부에 그룹 3-5족 질화물계 반도체로 구성된 다층발광구조체 박막, 제2오믹접촉전극 및 제1본딩층이 순차적으로 형성된 제1웨이퍼를 준비하는 단계;
    (b) 상부면에 제1’본딩층이 형성되고, 하부면에 제2’본딩층이 형성된 금속호일을 준비하는 단계;
    (c) 선택지지기판 상부에 희생층 및 제2본딩층이 순차적으로 형성된 제2웨이퍼로서, 반도체 발광소자 제조용 지지기판을 준비하는 단계;
    (d) 상기 제1본딩층과 제1’본딩층이 본딩되고, 상기 제2’본딩층과 제2본딩층이 본딩되도록 상기 제1웨이퍼, 금속호일 및 제2웨이퍼를 본딩하는 단계;
    (e) 상기 (d)단계의 결과물로부터 레이저 리프트 오프 공정을 통하여 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계;
    (f) 상기 (e)단계에 의해 노출되는 다층발광구조체 박막을 아이솔레이션하는 단계;
    (g)상기 (f)단계에 의해 아이솔레이션된 다층발광구조체 각각의 표면에 복수의 제1오믹접촉전극을 형성하고, 측면 패시베이션 박막을 형성하는 단계;
    (h)상기 제2웨이퍼의 선택지지기판이 절기절연체인 경우 상기 선택지지기판을 분리하는 단계; 및
    (i) 상기 선택지지기판이 전기전도체인 경우 (g)단계의 결과물을 수직방향으로 절단하고,
    상기 선택지지기판이 전기절연체인 경우 (h)단계의 결과물을 수직방향으로 절단하여 칩을 제작하는 단계를 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  38. 제37항에 있어서, 상기 (h)단계는
    유기 또는 무기 본딩 물질로 임시지지기판을 상기 제1웨이퍼의 표면에 본딩한 후 이루어지는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  39. 제37항에 있어서,
    상기 (h)단계 이후, 상기 선택지지기판 및 상기 희생층이 제거된 부분에 별도의 보조지지대를 형성하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
  40. 제39항에 있어서, 상기 보조지지대는
    i)Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN 및 BeO 중에서 선택되는 단결정 또는 다결정 웨이퍼,
    ii)Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 선택되는 금속호일 또는
    iii)Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu 및 Cu/Si/Cu 중에서 선택되는 라미네이트(laminate) 구조로 형성되는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.
PCT/KR2010/008281 2009-11-25 2010-11-23 수직구조 반도체 발광소자 및 그 제조방법 WO2011065723A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/505,618 US8932890B2 (en) 2009-11-25 2010-11-23 Vertical-structure semiconductor light emitting element and a production method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0114801 2009-11-25
KR1020090114801A KR101198758B1 (ko) 2009-11-25 2009-11-25 수직구조 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2011065723A2 true WO2011065723A2 (ko) 2011-06-03
WO2011065723A3 WO2011065723A3 (ko) 2011-09-29

Family

ID=44067079

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/008281 WO2011065723A2 (ko) 2009-11-25 2010-11-23 수직구조 반도체 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8932890B2 (ko)
KR (1) KR101198758B1 (ko)
TW (1) TWI520387B (ko)
WO (1) WO2011065723A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
TWI581462B (zh) * 2013-06-03 2017-05-01 晶元光電股份有限公司 發光元件及其製造方法
CN104241491B (zh) * 2013-06-07 2018-12-28 晶元光电股份有限公司 发光元件及其制造方法
DE102013221788B4 (de) * 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
KR102325514B1 (ko) * 2015-02-26 2021-11-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN108123142B (zh) 2016-11-28 2022-01-04 财团法人工业技术研究院 抗腐蚀结构及包含其抗腐蚀结构的燃料电池
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
KR20220103405A (ko) 2021-01-15 2022-07-22 주식회사 아이오지 다층 박막 액상 에피택셜 장치 및 그 방법
CN114497292B (zh) * 2021-12-24 2023-05-09 华灿光电（浙江）有限公司 三基色发光二极管芯片及其制备方法
KR102597905B1 (ko) * 2022-10-24 2023-11-03 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102649705B1 (ko) * 2022-09-14 2024-03-20 웨이브로드 주식회사 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법
KR102566048B1 (ko) * 2022-09-19 2023-08-14 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
CN116544323B (zh) * 2023-07-06 2023-09-01 江西兆驰半导体有限公司 一种led芯片的制备方法及led芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
KR100609119B1 (ko) * 2005-05-04 2006-08-08 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
KR20080018084A (ko) * 2006-08-23 2008-02-27 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR20080047838A (ko) * 2006-11-27 2008-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20080087135A (ko) * 2006-01-24 2008-09-30 로무 가부시키가이샤 질화물 반도체 발광 소자
KR20090116410A (ko) * 2008-05-07 2009-11-11 선문대학교 산학협력단 수직 전극구조를 갖는 발광소자 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6895667B2 (en) * 2001-04-13 2005-05-24 The Trustees Of Princeton University Transfer of patterned metal by cold-welding
US6786390B2 (en) * 2003-02-04 2004-09-07 United Epitaxy Company Ltd. LED stack manufacturing method and its structure thereof
JP4217093B2 (ja) * 2003-03-27 2009-01-28 スタンレー電気株式会社 半導体発光素子及びその製造方法
AU2003263727A1 (en) * 2003-09-19 2005-04-11 Tinggi Technologies Private Limited Fabrication of semiconductor devices
US6806112B1 (en) * 2003-09-22 2004-10-19 National Chung-Hsing University High brightness light emitting diode
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
KR100631840B1 (ko) * 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US20070045640A1 (en) * 2005-08-23 2007-03-01 Erchak Alexei A Light emitting devices for liquid crystal displays
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR100649763B1 (ko) * 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
EP2041802B1 (en) * 2006-06-23 2013-11-13 LG Electronics Inc. Light emitting diode having vertical topology and method of making the same
US20080042149A1 (en) * 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
KR100809227B1 (ko) * 2006-10-27 2008-03-05 삼성전기주식회사 질화물 반도체 발광소자 및 제조 방법
CA2676947C (en) 2007-01-30 2014-03-25 Denki Kagaku Kogyo Kabushiki Kaisha Led light source unit
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
KR100609119B1 (ko) * 2005-05-04 2006-08-08 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
KR20080087135A (ko) * 2006-01-24 2008-09-30 로무 가부시키가이샤 질화물 반도체 발광 소자
KR20080018084A (ko) * 2006-08-23 2008-02-27 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR20080047838A (ko) * 2006-11-27 2008-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20090116410A (ko) * 2008-05-07 2009-11-11 선문대학교 산학협력단 수직 전극구조를 갖는 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR101198758B1 (ko) 2012-11-12
US8932890B2 (en) 2015-01-13
TW201138168A (en) 2011-11-01
US20120220063A1 (en) 2012-08-30
TWI520387B (zh) 2016-02-01
WO2011065723A3 (ko) 2011-09-29
KR20110058122A (ko) 2011-06-01

Similar Documents

Publication Publication Date Title
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2010008209A2 (ko) 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2021201580A1 (ko) 3족 질화물 반도체 소자를 제조하는 방법
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2009116830A2 (ko) 반도체 소자 및 그 제조방법
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
TW201034264A (en) A method for forming a filp chip structure of semiconductor optoelectronic device and fabricated thereof
US20080164480A1 (en) Fabrication of Semiconductor Devices
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
WO2021194314A1 (ko) 반도체 발광소자를 제조하는 방법
WO2013129805A1 (ko) 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
WO2019199144A1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
WO2024096487A1 (ko) 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법
WO2022215891A1 (ko) Led 구조체 제조방법 및 이를 이용한 led 구조체
WO2017082622A1 (ko) 자외선 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10833535

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13505618

Country of ref document: US

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10833535

Country of ref document: EP

Kind code of ref document: A2