KR100953661B1 - 수직 전극 구조 발광 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 사파이어 기판의 장점을 그대로 유지하면서 대 전류로 구동할 경우에 발생하는 열 및 전기적 특성의 문제를 해결하기 위하여 사파이어를 10 미크론 이하로 얇게 가공하고, 열 및 전류 통로를 위한 금속을 형성한 서브마운트와 결합, 연결하여 전극 구조를 수직으로 배열 되게 함으로써, 소자의 열 방출 특성 및 발광 특성을 개선하여 고출력 구동이 가능하게 한 대 전력, 고 밀도 광원용 반도체 발광 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 한 발광 소자는, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체층을 포함한 복수의 질화물 반도체층을 포함하고, 상기 N형 반도체층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치된 구조를 포함한다.

수직 전극, LED, 사파이어, 대전력, 열 방출

Description

수직 전극 구조 발광 소자 및 그 제조 방법{Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof}

본 발명은 수직 전극 구조를 갖는 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것으로서, 특히 사파이어 기판의 장점을 그대로 유지하면서 대 전류로 구동할 경우에 발생하는 열 및 전기적 특성의 문제를 해결하기 위하여 사파이어를 10 미크론 이하로 얇게 가공하고, 열 및 전류 통로를 위한 금속을 형성한 서브마운트(submount)와 결합, 연결하여 전극 구조를 수직으로 배열 되게 함으로써, 소자의 열 방출 특성 및 발광 특성을 개선하여 고출력 구동이 가능하게 한 대 전력, 고 밀도 광원용 반도체 발광 소자 및 그 제조 방법에 관한 것이다.

도 1은 사파이어 절연 기판상에 구성된 종래의 발광 소자의 한 예를 설명하기 위한 도면이다. 도 1을 참조하면, 종래 질화물 반도체 발광 소자 에서는 보통 사파이어 기판 위에 에피텍시(epitaxial) 공정에 의해 소자 구동을 위한 적당한 구조의 반도체 에피텍시 층(Epi layer)을 형성하고, 전극 형성 등 소자 구조 제작 공정을 거쳐 단위 소자로 분리하여 발광 소자 칩을 완성하는데, 이때 단위 칩의 사파이어 두께는 80~100 미크론 정도이다. 사파이어는 부도체이기 때문에 소자의 구동 을 위한 전극을 N, P반도체 층 상부에 수평으로 배열하여 제작을 하고 있다.

이와 같이 보통 사파이어 기판을 이용하여 그 위에 소자를 구성하는 종래의 질화물 반도체 발광 소자에서, 사파이어 기판은 전기적으로 절연체이면서 아울러 열적으로도 전도 특성이 매우 열악하다. 사파이어 기판의 열전도 특성은 약 40W/mK 정도인데, 사파이어 기판의 두께를 약 80 미크론 이라 가정하면 열 저항 값은 3.5 ℃/W 정도로 소자 시스템 전체의 열저항의 약 90 %를 차지하게 된다. 특히 이러한 특성은 최근의 고밀도, 대전력 광원을 실현하기 위하여 대전류로 구동 할 경우, 사파이어의 열전도율이 좋지 않기 때문에, 고출력의 구동 시 발생하는 열을 충분히 방출하지 못하여 소자의 성능을 다소 떨어뜨리고 소자의 신뢰성을 나쁘게 하는 주요한 원인이 된다.　

이를 극복하기 위하여, 최근에 사파이어 기판 위에 소자를 형성시킨 후, 고출력 레이저의 고밀도 에너지를 이용하여 사파이어 기판과 질화물 반도체 층 사이의 경계면의 질화물을 분해하여 사파이어 기판과 소자 부분을 분리하는 레이저 리프트오프(Laser Lift Off) 공법이 많이 개발되고 있다. 그러나, 레이저를 조사할 때 발생하는 기계적인 손상 및 열적인 손상으로 인한 소자의 광/전 특성의 변화와 생산 수율의 저하 문제로 인하여 제한적으로 사용이 되고 있고, 고 출력의 발광 소자를 실현하기 위해서는 새로운 개념의 기술의 개발이 시급한 실정이다.

아울러, 일본의 히다치 케이블사가 진행하는 TiN 박박을 사파이어 기판과 질화물 반도체 사이에 형성하여 분리하는 방법, 스미토모사가 개발, 생산 중인 Si 기판상의 박막 제작 후 연마 분리 기법, 또는 일본 동북 대학교의 습식 에칭 기술을 이용한 리프트오프 기법 등 많은 기법들이 시도되고 있다.

그러나, 위에서 기술한 것처럼 기계적 손상 및 열적 손상은 반도체 소자의 전기적 특성 및 광학적 특성에 매우 민감한 영향을 미친다. 따라서, 발광 소자의 P, N 층과의 접합부는 물론, 활성층(active layer)과 질화물 반도체 층에 기계적 손상뿐만 아니라 전기적으로 손상되지 않도록 주의해야 한다. 그래서, 전기적 및 광학적 특성을 손상시키지 않으면서 소자의 열 특성을 개선하는 것이 무엇보다도　중요하다.

또한, 공정상에 있어서도 보통 사파이어 기판과 질화물 반도체 사이의 격자 정수(살창 계수)의 차이, 즉, 1000℃ 정도의 성장 온도에서 질화물 반도체의 격자 정수가 사파이어 기판의 격자 정수가 보다 작아 오목한 형태의 상태로 휘지만, 상온에서는 두 물질간의 열팽창 계수의 차이 때문에 볼록한 형태로 기판이 휘어지게 된다. 이 때문에 이러한 기판을 사용하여 공정을 진행 시 대리 기판에 붙이거나 접합하는 데에도 큰 어려움이 있으며 결국 생산 수율의 문제가 발생한다.　

따라서, 사파이어 기판 전체를 제거하거나 일부 제거하는 시도가 이루어지고 있으나, 전체를 제거할 경우 질화물 반도체 내에 존재하는 많은 결정 결함, 특히 버퍼층에 존재하는 결함으로 인하여 소자 제작 시 전기적으로 열악한 특성이 나타나고 균일한 소자를 제작하거나 생산의 재현성을 얻는 것이 어려워진다. 한편, 사파이어 상의 버퍼층을 포함하는　N-GaN층의 일부까지 제거하여 전극을 형성하는 방법이 시도되고 있으나 이 경우에는 N-GaN층을 두껍게 성장해야 하므로 결국 생산 단가가 올라가는 문제가 발생하게 된다.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 사파이어를 그라인딩(grinding), 랩핑(lapping), 폴리싱(polishing) 공정과 습식 식각을 이용하여 10 미크론 이하로 얇게 하여 열 방출 경로를 그대로 유지하면서　최단 경로를 가지는 구조를 가지게 하고 전극 배열을 수직 구조로 형성 함으로써,　레이저 리프트오프 공법의 수율 문제를 해결하고 열 저항 특성 및 광 방출 특성을 향상시킬 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다.

또한, 본 발명의 다른 목적은, 사파이어 기판을 제거하면서 생기는 소자의 활성층의 손상, 금속-N형 질화물 반도체 접합부에서 생기는 전기적 저항으로 인한 소자의 구동 전압 상승과 이에 따른 에너지 손실 문제를 동시에 해결 할 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다.

또한, 본 발명의 또 다른 목적은, 전기 절연층인 사파이어를 최소한의 두께로 그대로 유지한 채 전기 도전성, 특히 열전도성이 우수한 기판을 접합하여, 사파이어 기판 이용의 장점 및 소자의 전기적 특성을 그대로 유지하면서 열적 특성 및 광학적 특성을 개선하여 대 전류 구동이 가능한 수직 전극 구조 발광 소자를 제공하는 데 있다.

또한, 본 발명의 또 다른 목적은, 보통 사파이가 있는　소자 구조에서는 둘레에 또는 일부 면적에 N형 반도체와 접합되는 전극을 설치하는데, 본 발명의 구조에서는　전기적 절연층인 사파이어 기판의 두께가 얇아 전극을 측면에 설치하되 아래 의 서브마운트(submount)의 도전 물질에도 접촉시켜 상하 대칭인 수직 전극 구조를 형성한 수직 전극 구조 발광 소자를 제공하는 데 있다.

그리고, 본 발명의 또 다른 목적은, 열 효율을 보다 좋게 하기 위하여 열적으로 절연 기판인 사파이어를 완전히 제거하여 N-GaN 층과 직접 접촉하는 수직 전극형 소자를 구현할 경우에도, 별도의 전류 통로를 이용하여 전류를 흐르게 함으로써, 높은 전기적 저항의 발생 없이 소자 성능을 향상시킬 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다.

먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 발광 소자는, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체층을 포함하고, 상기 N형 반도체 층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치된 구조를 포함한다.

상기 질화물 반도체 층은 In_x(AlyGa_{1 -y})N 질화물계 반도체를 포함할 수 있고, x와y는 1≥y0, 1≥x≥0, x+y>0 값을 가지는 것이 바람직하다.

상기 전극 또는 전극 리드는, 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층의 하부의 고 저항 층과 측면으로 접합되어 설치된 구조를 포함한다. 또한, 상기 전극 또는 전극 리드는, 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층의 하부의 고 저항 층 및 사파이어 층과 측면으로 접합되고, 상기 사파이어 층의 하층의 도전 기판과도 전기적으로 연결된 구조를 포함한다.

또한, 본 발명의 다른 일면에 따른 발광 소자는, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체 층을 포함하고, 상기 N형 반도체 층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치되며, 상기 전극 또는 전극 리드를 상기 N형 반도체 층의 하층으로 소자의 열을 방출하는 통로로 이용할 수 있다.

상기 전극 또는 전극 리드는, 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층의 하부의 고저항층과 측면으로 접합되어 설치된 구조를 포함한다. 또한, 상기 전극 또는 전극 리드는, 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층의 하부의 고저항층 및 사파이어층과 측면으로 접합되고, 상기 사파이어층의 하층의 도전 기판과도 전기적으로 연결된 구조를 포함한다.

또한, 본 발명의 또 다른 일면에 따른 발광 소자의 제조 방법은, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체층을 포함한 복수의 질화물 반도체 층이 포함된 에피텍시 층을 형성하는 단계; 및 상기 에피텍시 층의 최상층으로부터 상기 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈을 형성하는 단 계를 포함한다.

또한, 본 발명의 또 다른 일면에 따른 발광 소자는, 상하면에 금속을 형성한 서브마운트 위에 질소 화합물 재료의 P 및 N형 반도체층을 포함한 복수개의 질화물 반도체 층을 포함하고, 상기 N형 반도체층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치된 구조를 포함한다.

그리고, 본 발명의 또 다른 일면에 따른 발광 소자의 제조 방법은, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체 층이 포함된 에피텍시 층을 형성하는 단계; 및 상기 에피텍시 층의 최상층으로부터 상기 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈을 형성하는 단계를 포함하고, 상기 사파이어 기판을 제거한 후 상기 N형 반도체층 하부에 부착한 서브마운트의 도전 물질로, 상기 홈에 의한 상기 N형 반도체층의 상부로부터 측면을 통하여 연결되도록 형성한 전극을, 전원 공급 또는 열 방출 통로로 이용할 수 있다.

본 발명에 따른 수직 전극 구조 발광 소자 및 그 제조 방법에 따르면, 종래의 관련 제품에 비하여 동일 전력 구동 시 소자의 열적 특성이 향상되어 소자의 효율을 획기적으로 증가시킬 수 있고, 특히 대전력, 대전류로 구동할 경우에, 열 방출 특성을 크게 향상시키며 발광 효율 및 광학 성능을 크게 향상시킬 수 있다. 아 울러 고 반사율을 가지는 금속층 반사 구조의 설치를 이용함으로써 추가적인 광 이용 효율 및 광 성능의 향상을 개선시킬 수 있다.

그리고, 본 발명에 따른 수직 전극 구조 발광 소자 및 그 제조 방법에 따르면, 양산 측면에서도 한꺼번에 많은 양을 동시에 제조할 수 있는 장점이 있으며, 특히 소량을 생산 하더라도 균일성, 수율, 가격 저하 등에서 유리하여 제조 단가를 상당히 낮출 수 있다. 특히, 고출력의 광원 제품임에도 불구하고 원 재료비의 변동이 없이도 에너지 절감이 이루어져 향후 거대 조명 시장의 실용화 및 활성화에 크게 기여할 수 있다.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명의 일실시예에 따른 반도체 소자인 발광 다이오드를 설명하기 위한 단면도이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 발광 다이오드는, 사파이어 기판(5) 위에 에피텍시 공정으로 형성한 버퍼층(buffer layer)(6), 질소 화합물 재료의 P 형 반도체층(48) 및 N형 반도체층(26), 활성층(27) 등을 포함하고, P 형 반도체층(48) 상부의 투명 전극(61) 위에 형성된 P 전극(12), N형 반도체층(26)의 좌우에 접속되는 금속 물질을 포함하는 기타 전기 도전 물질(Al, Cr 등)의 전극 또는 전극 리드(N 전극)(13)(좌우에서 병렬로 전원을 공급하는 의미에 서 전극, 또는 측면 또는 벽면을 통하여 사파이어층 하부의 반사 금속(51)이나 도전 물질을 형성한 서브마운트(51)까지 연결되도록 한 의미에서 전극 리드)가 설치된다. 이때, 위의 에피텍시에 의해 성장되는 버퍼층(6)은 In_x(AlyGa_{1 -y})N (1≥y0, 1≥x≥0, x+y>0) 또는 SiC, TiN등으로 이루어질 수 있으며, 위와 같은 반도체층들은 In_x(AlyGa_1-y)N (1≥y0, 1≥x≥0, x+y>0) 계 반도체로 이루어질 수 있다. 또한 N형 반도체 층(26), P형 반도체 층(48), 활성층(27)은 각각 복수개의 질화물 반도체 층으로 이루어질 수도 있다. 여기서, 도 2에는 도시 하지 않았지만, N형 반도체층(26)의 P-N 접합부 쪽은 불순물을 많게 조절하고 N형 반도체층(26)의 하부쪽은 해당 불순물을 적게 하여 고 전기 저항층이 되도록 할 수 있다.

이와 같은 본 발명의 일실시예에 따른 발광 다이오드에서는, 전극 또는 전극 리드(13)가 N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급할 수 있도록 설치된다. 즉, 전극 또는 전극 리드(13)는, N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)의 하부의 고저항층과 측면으로 접합되어 설치된다. 이외에도, 전극 또는 전극 리드(13)는, N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)의 하부의 고저항층 및 사파이어층(5)과 측면으로 접합되고, 사파이어층(5)의 하층의 도전 기판(51)과도 전기적으로 연결된다.

예를 들어, 전극 또는 전극 리드들(12, 13)을 통하여 P형 반도체층(48)과 N형 반도체층(26)에 다이오드 동작에 필요한 전원을 공급함으로써, 활성층(27)을 포 함하는 P-N 접합부에서 여기되는 전자들에 의하여 가시광선을 방출할 수 있으며, 전극 또는 전극 리드(13)를 N형 반도체층(26)의 하층으로 소자의 열을 방출하는 통로로 이용한다. 즉, 전극 또는 전극 리드(13)와 측면을 통해서 연결되는 서브마운트(submount)(51) 상층 및 사파이어 기판(5) 하층의 반사 금속(11)을 통하여 광 이용 효율을 높이고 열을 최대한 방출하여 소자 특성을 개선할 수 있다.

이에 따라, 종래의 관련 제품에 비하여 동일 전력 구동 시 소자의 열적 특성이 향상되어 소자의 효율을 획기적으로 증가시킬 수 있다. 특히 대전력, 대전류로 구동할 경우에, 열 방출 특성을 크게 향상시키며 발광 효율 및 광학 성능을 크게 향상시킬 수 있다. 아울러 고 반사율을 가지는 반사 금속층(11)의 설치를 이용함으로써 추가적인 광 이용 효율 및 광 성능의 향상을 개선시킬 수 있다. 양산 측면에서도 한꺼번에 많은 양을 동시에 제조할 수 있으며, 특히 소량을 생산 하더라도 균일성, 수율, 가격 저하 등에서 유리하여 제조 단가를 상당히 낮출 수 있다. 특히, 고출력의 광원 제품임에도 불구하고 원 재료비의 변동이 없이도 에너지 절감이 이루어져 향후 거대 조명 시장의 실용화 및 활성화에 크게 기여할 수 있도록 하였다.

이와 같은 본 발명의 일실시예에 따른 발광 다이오드의 제조 방법을 도 3의 공정 흐름도를 참조하여 설명한다.

먼저, (a) Al₂O₃가 주성분인 사파이어 기판 위에 버퍼층, 질소 화합물 재료(GaN 등)의 P 및 N형 반도체층을 포함한 복수의 질화물 반도체이 포함된 에피텍시 층을 증착한다. 이때, 위의 에피텍시에 의해 성장되는 버퍼층은 In_x(AlyGa_{1 -y})N (1≥y0, 1≥x≥0, x+y>0) 또는 SiC,TiN등으로 이루어질 수 있으며, 질화물 반도체층들은 In_x(AlyGa_{1 -y})N (1≥y0, 1≥x≥0, x+y>0) 계 반도체로 이루어질 수 있다. 또한 N형 반도체 층, P형 반도체 층, 활성층은 각각 복수개의 질화물 반도체 층으로 이루어질 수도 있다. 여기서, N형 반도체층의 P-N 접합부 쪽은 불순물을 많게 조절하고 N형 반도체층의 하부쪽은 해당 불순물을 적게한 고 전기 저항층으로 형성할 수도 있다.

다음에, (b) 위와 같이 형성되는 에피텍시 층의 최상층으로부터 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈(groove)을 형성한다. 후술하는 바와 같이, 이러한 홈에 의하여 N형 반도체층의 측면을 전원 공급 또는 열 방출 통로로 이용할 수 있게 된다. 이와 같은 홈은 P형 반도체층으로부터 N형 반도체층의 하부 1미크론(마이크로미터) 내지 2미크론을 제외한 깊이까지 레이저(laser) 식각 또는 다른 건식 식각, 또는 습식 식각을 이용해 1 미크론 내지 100 미크론 폭의 도랑 모양(gully)으로 형성될 수 있다. 여기서 남아있는 1미크론 내지 2미크론의 하부 N형 반도체층은 사파이어 기판의 하층의 반사 금속층(11)을 형성하기 위한 기반으로 활용된다. 또한, 이와 같은 홈의 식각에 따라, 전체 기판의 휨 현상도 많이 해소될 수 있고, 이후의 사파이어 기판의 박막화 및 수용체 기판(receptor)에의 접합 및 전사(Transcription) 등의 공정을 수월하게 하기 위한 것이다.

다음에, (c) 위와 같이 홈을 형성한 후에, Si, GaAs, SiC, GaN, InP, InAs 또는 사파이어 등의 다양한 재질의 수용체 기판(receptor)을 유텍틱 본딩(Eutectic Bonding) 또는　열 압착 방식으로 위의 에피텍시 층의 최상층과 부착한다. 여기서, 내열, 내 산성을 가지는 적절한 전기 왁스나 접착제 또는 Au, Ag, Ti, Sn, Pd, Rd, Pt, Ta, Cr, Ni 이나 이들의 조합으로 이루어지는 접착 물질을, 수용체 기판의 부착면 및 에피텍시 층의 최상층의 표면에 형성 한 후,　유텍틱 본딩 또는　열과 함께 압착하는 방식으로 수용체 기판을 부착할 수 있다.

이와 같이, 수용체 기판을 부착한 후에는, (d) 사파이어 기판을 10 미크론 이하의 두께로 얇게 가공하고, 위의 (b)에서 에피텍시 층에 형성한 홈과 대응되는 사파이어 기판의 위치, 즉, 상하로 일치되는 해당 위치에 건식 식각 또는 습식 식각으로 1미크론 내지 100미크론 폭 으로 사파이어를 완전히 제거하여 도랑 모양 홈을 형성한다. 이때, 사파이어 기판을 10 미크론 이하의 두께로 얇게 가공하기 위하여, 1차로 그라인딩(grinding), 랩핑(lapping) 또는 폴리싱(polishing)을 이용하여 50 미크론 이하로 되게 한 다음, 습식 식각을 이용하여 10 미크론 이하의 사파이어 층만 남기고 나머지를 식각 하는 방법이 사용될 수 있다.

본 발명에서 사용되는 건식 식각은, BCl₃, HBr, Cl₂, Ar, CCl₂F₂ 중 어느 하나 이상의 가스를 이용한 ICP(Inductively Coupled Plasma) RIE(Reactive Ion Etching) 또는 ECR(Electron Cyclotron Resonance) RIE 식각 방식을 포함하고, 본 발명에서 사용되는 습식 식각은, HCl, HNO₃, KOH, NaOH, H₂SO₄, H₃PO₄, CrO₃, KHSO₄ 또는 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H₂O) 중 적어도 하나 이상의 용액을 이용한 식각 방식을 포함한다. 습식 식각시에 사용되는 용액의 온도는 섭씨 200~400 도 사이 일 수 있다.

이와 같이, 사파이어 기판에 도랑 모양 홈을 형성한 후에는, (e) 사파이어 표면 위에 플레이팅(Plating) 또는 증착 방식으로 마지막 금속층을 유텍틱 금속층으로 한 다층 구조 고 반사율 금속층을 연속적으로 형성한다. 이와 같은 다층 구조의 반사 금속층은, Pd, Rh ,Ta, Ni, Cr, Au, Ti, Pt, Al, Rh, Ag 중 적어도 하나 이상을 포함할 수 있고, 1미크론 내지 10미크론의 두께로 형성할 수 있다. 여기서, 다층 구조의 반사 금속층 중 마지막 금속 층은 향후 서브마운트와의 접합을 위하여 유텍틱 금속으로 형성하는 것이 바람직하다.

다층 구조의 반사 금속층을 연속적으로 형성한 후에는, (f) 상하면에 금속을 형성한 서브마운트(submount)를 유텍틱 본딩 또는 열압착을 이용하여 (e)에서의 다층 구조의 반사 금속층에 부착한다. 여기서, 사파이어 반대쪽에 부착되어 있는 수용체 기판을 분리, 가공하기 위해 통전 및 열전도율이 좋은, 비저항 20Ω-cm 이하의 Si, GaAs, InP, InAs, SiC, AlN, 또는 Cu 재질의 서브마운트가 이용될 수 있으며, 서브마운트의 상하면에 형성되는 금속은, 오믹(ohmic) 접촉을 위하여 Au, Ag, AuGe, Ni, Ti, Rd, Pt, Ta, Cr, AuSn, PbSn, 또는 In 물질을 포함할 수 있고 이들은 증착후 열처리될 수 있다.

이어서, (g) 수용체 기판을 완전히 제거하며, 아울러 (c)에서 수용체 기판의 부착을 위하여 사용되었던 금속을 포함한 접착 물질도 식각 용액을 이용하여 완전히 제거한다.

이와 같이 에피텍시층 상부의 이물질이 깨끗이 제거되면, (h) 에피텍시 층의 P 형 반도체층 상부에 투명 전극(ITO, ZnO, ZrB 등을 이용)을 형성한다.

이후, (i)사파이어 표면에 형성된 반사 금속인 상기 다층 구조 금속층이 드러나도록 하고, (b)에서 에피텍시 층에 형성된 홈을 포함한 주변을 2미크론 내지 100미크론 폭으로 에피텍시 층의 최상층으로부터 (b)의 도랑 모양 홈 부분에 1미크론 내지 2미크론 두께로 남아있는 N형 반도체층의 고저항층 부분까지 식각되도록 메사(MESA) 구조로 식각한다. 이와 같은 메사 구조의 플랫폼(platform)은 위에서 기술한 바와 같은 건식 식각 방법으로 형성될 수 있다.

메사 구조로 식각하여 (b)의 도랑 모양 홈 부분에 남아 있던 (e)의 다층 구조 반사 금속층이 드러나도록 한 후에는, (j) 에피텍시 층의 최상층 또는 (i)의 투명전극 상부와 (i)에서 드러난 N형 반도체층 상부에 금속 증착으로 자연스럽게 각 전극(P 전극 및 N 전극)을 형성한다. 위에서 (i)의 투명전극이 반드시 필요한 것은 아니고 필요에 따라 P 전극(P형 반도체층과 접합되는 전극)을 위한 투명전극은 생략될 수도 있다. 여기서, N형 반도체층에 형성되는 전극은 N형 반도체층의 좌우에서, 도랑 부분에도 증착 형성되어 N형 반도체층의 하부의 고저항층 및 사파이어층과 측면으로 접합되고, 사파이어층의 하층의 금속을 통하여 서브마운트 기판과도 전기적으로 연결된다. P 전극 및 N 전극은 Cr, Ni, Au, Ti, Pt, Al 중 하나 또는 그 이상으로 조합하여 다중 층을 적당한 두께로 증착 또는 플레이팅(Plating) 방식으로 형성한 다음 열처리를 거쳐서 대상체와 오믹 접촉이 되도록 형성된다.

이와 같이 각 전극이 형성된 후에, (k) 각 개별 소자 칩을 리드 프레임 등에 장착하여 이용하기 위하여, 다이싱(dicing) 공정, 브레이킹(breaking) 공정, 또는 레이저 가공 등을 이용하여 (b)의 에피텍시 층에 형성된 홈에서 서브마운트까지 완전히 절단하여 분리한다. 이때 각각의 단위 칩으로 분리할 수도 있지만, N형 반도체층에 형성된 N 전극을 통하여 복수개의 단위 칩들을 병렬 동작시키기 위하여 복수 단위로 분리할 수도 있다.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 4를 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어층을 완전히 제거하고, (e) 단계를 생략하며, (f) 단계에서 서브마운트를 오믹금속이 형성된N형 반도체층에 직접 부착하여 제조한다. 여기서, 사파이어층을 제거할 경우에는 에피텍시 층을 형성하기 전에 형성되었던 N형 반도체층 하부의 버퍼층까지 완전히 제거하고, N-GaN 층의 일부분까지 건식 식각을 이용하여 제거하여 N형 반도체층 하부에Ti,Al,Cr,Pt,Ag,Rh,Pd,Ta중 적어도 하나이상을 포함하는 고 반사율의 금속을 이용하여 오믹접촉을 형성한 후, 서브마운트의 상하면에 N-오믹 전극 금속을 형성 후 서브마운트를 오믹전극 금속이 형성된N형 반도체층에 유텍틱 본딩 또는 열압착 본딩 방법을 이용하여 본딩한다. 후속 공정은 도 3과 유사한 과정에 따라 진행될 수 있다.

도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 5를 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어 층(25)을 10 미크론 이하로 남기되 도랑 모양 홈의 가 공은 생략하고, 후속 공정은 도 3과 유사한 과정에 따라 제조될 수 있다.

도 6은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 6을 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어층(35)에 도랑 모양의 홈을 가공할 때 이와 아울러 사파이어층(35) 하면에도 엠보싱(embossing) 형태의 요철 패턴을 형성하고, 후속 공정은 도 3과 유사한 과정에 따라 제조될 수 있다. 이에 따라 에피텍시층의 활성층(active layer)으로부터 하부로 투과한 광이 난반사됨으로써, 좀 더 많은 광이 소자의 외부로 방출되도록 하여 광 추출 효율을 높일 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 사파이어 절연 기판상에 구성된 종래의 발광 소자의 한 예를 설명하기 위한 도면이다.

도 2는 본 발명의 일실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 3은 본 발명의 일실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단계별 공정 흐름도이다.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

Claims (27)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 사파이어 기판 위에 질소 화합물 재료의 N형 반도체층과 P형 반도체층을 포함한 복수의 질화물 반도체층이 포함된 에피텍시 층을 형성하는 단계; 및

   상기 에피텍시 층의 최상층으로부터 상기 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈을 형성하는 단계를 포함하고,

   상기 사파이어 기판을 완전히 제거하거나 일정 두께 이하로 제거한 면의 하부로 상하면에 금속이 형성된 서브마운트를 부착한 후 상기 서브마운트 상의 금속과 연결되도록 상기 홈을 통해 상기 N형 반도체층의 좌우 측면에 금속 전극을 형성하여 상기 N형 반도체층의 좌우 측면을 각 단위 소자의 전원 공급 또는 열 방출 통로로 이용하는 것을 특징으로 하는 발광 소자의 제조 방법.
8. 삭제
9. 제7항에 있어서, 상기 홈을 형성하는 단계는,

   상기 N형 반도체층의 하부 1미크론 내지 2미크론을 제외한 깊이까지 레이저 식각 또는 다른 건식 식각, 또는 습식 식각을 이용해 1미크론 내지 100 미크론 폭의 도랑 모양의 홈을 형성하는 단계

   를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
10. 제7항에 있어서, 상기 홈을 형성하는 단계 후에,

    Si, GaAs, SiC, GaN, InP, InAs 또는 사파이어 재질의 수용체 기판(receptor)을 유텍틱(Eutectic Bonding) 본딩 또는　열 압착 방식으로 상기 최상층과 부착하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
11. 제10항에 있어서, 상기 수용체 기판을 부착하는 단계 후에,

    상기 사파이어 기판을 10 미크론 이하의 두께로 가공하고, 상기 홈과 대응되는 상기 사파이어 기판의 위치에 건식 식각 또는 습식 식각으로 1미크론 내지 100미크론의 폭으로 사파이어를 완전히 제거하여 도랑 모양 홈을 형성하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
12. 제10항에 있어서, 상기 수용체 기판을 부착하는 단계 후에,

    상기 사파이어 기판을 10 미크론 이하의 두께로 가공하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
13. 제10항에 있어서, 상기 수용체 기판을 부착하는 단계 후에,

    상기 사파이어 기판을 10 미크론 이하의 두께로 가공하고, 상기 홈과 대응되는 상기 사파이어 기판의 위치에 도랑 모양 홈을 형성하며, 상기 사파이어 기판에는 엠보싱 형태의 패턴을 형성하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 사파이어 기판의 가공 후에,

    상기 사파이어 표면 위에 플레이팅(Plating) 또는 증착 방식으로 마지막 금속층을 유텍틱 금속층으로 한 다층 구조의 금속층을 연속적으로 형성하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
15. 제14항에 있어서, 상기 다층 구조의 금속층을 연속적으로 형성하는 단계 후에,

    상하면에 금속을 형성한 서브마운트(submount)를 유텍틱 본딩 또는 열압착을 이용하여 상기 다층 구조의 금속층에 부착하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
16. 제15항에 있어서, 상기 서브마운트를 부착하는 단계 후에,

    상기 수용체 기판과 함께 상기 수용체 기판의 부착을 위하여 사용된 접착 물질을 제거하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
17. 제16항에 있어서, 상기 제거하는 단계 후에,

    상기 에피텍시 층의 상기 P형 반도체층 상부에 투명 전극을 형성하고,

    상기 사파이어 표면에 형성된 반사 금속인 상기 다층 구조 금속층이 드러나도록, 상기 에피텍시 층에 형성된 홈을 포함한 주변을 2미크론 내지 100미크론 폭으로 상기 에피텍시 층의 최상층으로부터 상기 홈 부분에 1미크론 내지 2미크론 두께로 남아있는 상기 N형 반도체층의 부분까지 메사(MESA) 구조로 식각하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
18. 제17항에 있어서, 상기 메사 구조로 식각하는 단계 후에,

    상기 에피텍시 층의 최상층 또는 상기 투명전극 상부와 상기 드러난 N형 반도체층 상부에 금속 증착으로 각 전극을 형성하는 단계를 포함하고,

    여기서, 상기 N형 반도체층에 형성되는 전극은 상기 N형 반도체층의 좌우에서 상기 N형 반도체층의 하부의 고저항층 및 사파이어층과 측면으로 접합되는 것을 특징으로 하는 발광 소자의 제조 방법.
19. 제18항에 있어서, 상기 각 전극을 형성하는 단계 후에,

    다이싱(dicing) 공정, 브레이킹(breaking) 공정, 또는 레이저 가공을 이용하여 상기 에피텍시 층에 형성된 홈에서 상기 서브마운트까지 절단하여 분리하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
20. 제9항에 있어서, 상기 건식 식각은,

    BCl₃, HBr, Cl₂, Ar, CCl₂F₂ 중 어느 하나 이상의 가스를 이용한 ICP RIE 또는 ECR RIE 식각 방식을 포함하고,

    상기 습식 식각은,

    HCl, HNO₃, KOH, NaOH, H₂SO₄, H₃PO₄, CrO₃, KHSO₄ 또는 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H₂O) 중 적어도 하나 이상의 용액을 이용한 식각 방식을 포 함하는 것을 특징으로 하는 발광 소자의 제조 방법.
21. 제14항에 있어서, 상기 다층 구조의 금속층은,

    Pd, Rh ,Ta, Ni, Cr, Au, Ti, Pt, Al, Rh, Ag 중 적어도 하나 이상을 포함하고, 1미크론 내지 10미크론의 두께로 형성한 것을 특징으로 하는 발광 소자의 제조 방법.
22. 제15항에 있어서, 상기 서브마운트는,

    비저항이 20Ω-cm 이하인 Si, GaAs, InP, InAs, SiC, AlN, 또는 Cu 재질을 포함하고,

    상기 서브마운트의 상하면에 형성되는 금속은,

    오믹 접촉을 위하여 Au, Ag, AuGe, Ni, Ti, Rd, Pt, Ta, Cr, AuSn, PbSn, 또는 In 물질을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
23. 제17항에 있어서, 상기 투명 전극은,

    ITO, ZnO, ZrB 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
24. 제18항에 있어서, 상기 각 전극은,

    Cr, Ni, Au, Ti, Pt, Al 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
25. 제19항에 있어서, 상기 분리하는 단계는,

    상기 N형 반도체층에 형성된 전극을 통하여 복수개의 단위 칩들을 병렬 동작시키기 위하여 복수 단위로 분리하는 단계

    를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
26. 제18항에 있어서,

    상기 N형 반도체층에 형성되는 전극은 상기 사파이어층의 하층의 금속을 통하여 상기 서브마운트 기판과도 전기적으로 연결되는 것을 특징으로 하는 발광 소자의 제조 방법.
27. 사파이어 기판 위에 형성된 질소 화합물 재료의 N형 반도체층 및 P형 반도체층을 포함한 복수의 질화물 반도체층의 하부에 상하면으로 금속이 형성된 서브마운트를 부착하되,

    상기 사파이어 기판을 완전히 제거하거나 일정 두께 이하로 제거한 후 상기 서브마운트가 부착되며,

    상기 복수의 질화물 반도체층의 최상층으로부터 상기 N형 반도체층의 좌우에서 도랑 모양의 홈 형태로 식각된 면을 따라 상기 N형 반도체층과의 상부 접합부 및 측면 접합부를 통해 접속된 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드가, 상기 서브마운트 상의 금속과 연결되고, 상기 전극 또는 전극 리드를 전원 공급 또는 열 방출 통로로 이용하는 것을 특징으로 하는 발광 소자.

Images