KR102134239B1 - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102134239B1
KR102134239B1 KR1020180148044A KR20180148044A KR102134239B1 KR 102134239 B1 KR102134239 B1 KR 102134239B1 KR 1020180148044 A KR1020180148044 A KR 1020180148044A KR 20180148044 A KR20180148044 A KR 20180148044A KR 102134239 B1 KR102134239 B1 KR 102134239B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
semiconductor light
semiconductor
emitting device
Prior art date
Application number
KR1020180148044A
Other languages
English (en)
Other versions
KR20200062537A (ko
Inventor
김태현
정연호
박준천
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020180148044A priority Critical patent/KR102134239B1/ko
Priority to PCT/KR2019/011632 priority patent/WO2020055061A1/ko
Publication of KR20200062537A publication Critical patent/KR20200062537A/ko
Application granted granted Critical
Publication of KR102134239B1 publication Critical patent/KR102134239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 제2 반도체층과 전기적으로 연결된 제2 전극; 그리고 반도체 발광부의 측면 중 제1 반도체층의 측면에 형성된 보조전극;으로서, 제1 반도체층과 오믹접촉을 하는 보조전극;을 포함하며, 제1 반도체층의 하면이 제2 반도체층의 상면보다 크며, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극과 보조전극이 전기적으로 연결된 반도체 발광소자 및 이의 제조방법에 대한 것이다.

Description

반도체 발광소자 및 이의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조방법에 관한 것으로, 특히 접착물질을 포함한 이송판이 사용된 반도체 발광소자의 제조방법 및 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 수직형 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 형성되어 있는 반도체 발광부, 성장 기판(예: 사파이어 기판)이 제거된 측에 형성된 제1 전극(60), 제2 반도체층(50)에 전류를 공급하는 한편 반도체 발광부(30, 40, 50)를 지지하는 지지 기판(70), 그리고 지지 기판(70)에 형성된 제2 전극(80)을 포함한다. 제1 전극(60)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 전극(80)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 1과 같이 전극(60, 80)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자를 수직형 반도체 발광소자라 한다. 본 명세서에서 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다. 수직형 반도체 발광소자에 대한 것은 한국 등록특허공보 제1296946호, 한국 공개특허공보 제2014-0041527호 등에 다수 기재되어 있다.
도 2는 한국 공개특허공보 제2018-0092056호에 기재된 마이크로 반도체 발광소자의 분리 및 전사방법의 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
본 발명은 반도체 발광소자 중 평면상에서 최대 폭이 150um 이하 바람직하게는 100um 이하의 크기를 갖는 마이크로 반도체 발광소자의 분리 및 전사방법에 대한 것이다.
성장기판(10) 위에 형성된 복수의 마이크로 반도체 발광소자(20)를 이송판(90)에 접착시킨다. 이후 성장기판(10)을 제거한다. 이후 이송판(90)에 접착되어 있는 복수의 마이크로 반도체 발광소자(20)를 외부(91)에 전사한다. 마이크로 반도체 발광소자의 경우 크기가 작아 외부에 마이크로 반도체 발광소자를 이송하여 전기적으로 연결하는데 어려움이 있으며, 본 발명은 이송판(90)에 정렬된 상태로 마이크로 반도체 발광소자(20)를 한 번에 이송하여 외부(91)에 전기적으로 연결할 수 있도록하여 이러한 문제를 해결한 것이다.
도 3은 이송판에서 수직형 마이크로 반도체 발광소자를 제조하는 경우 문제점을 보여주는 도면이다.
수직형 마이크로 반도체 발광소자(20)를 도 2와 같은 방법에 따라 분리하고 전사하는 방법을 사용하는 경우, 이송판(90)에 복수의 마이크로 반도체 발광부(21)를 접착한 상태에서 복수의 마이크로 반도체 발광부(21)의 성장기판(10)이 제거된 측에 전극(22)을 형성하여 수직형 마이크로 반도체 발광소자(20)를 제조할 수 있다. 성장기판(10)이 제거된 측에 전극(22)을 형성하는 경우 포토레지스트(11, PR)를 사용하여 전극(22)을 형성하는 포토리소그래피 공정이 사용될 수 있다. 그러나 이 경우 포토리소그래피 공정에 사용되는 유기용매(예 : PR 제거액 등)에 의해 이송판(90)에 복수의 마이크로 반도체 발광부(21)를 접착시키는 접착물질(92) 예를 들어 실리콘, 에폭시 등과 같은 접착물질(92)의 접착성이 떨어져 이송판(90)으로부터 복수의 마이크로 반도체 발광부(21) 중 일부가 떨어져 나가거나 배열이 흐트러지는 문제가 발생하였다. 또한 적색광을 발광하는 수직형 반도체 발광소자의 경우 성장기판(10)이 제거된 측에 전극(22)을 형성할 때 전극(22)의 오믹접촉을 위해 고온(약 300 도 이상)의 온도에서 공정이 진행될 수 있으며, 고온의 공정으로 인해 접착물질(92)이 녹아 접착성이 떨어지는 문제가 발생할 수도 있다.
본 개시에서는 이송판을 사용하여 수직형 반도체 발광소자를 제조할 때 이송판과 반도체 발광부 사이의 접합력을 유지한 상태에서 수직형 반도체 발광소자를 제조하는 방법과 본 개시에 따라 제조한 수직형 반도체 발광소자를 제공하고자 한다. 특히 적색광을 발광하는 수직형 반도체 발광소자를 제조할 때 오믹접촉을 위한 고온의 공정으로 접착물질의 접착력이 떨어지는 문제를 해결하고자 한다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 제2 반도체층과 전기적으로 연결된 제2 전극; 그리고 반도체 발광부의 측면 중 제1 반도체층의 측면에 형성된 보조전극;으로서, 제1 반도체층과 오믹접촉을 하는 보조전극;을 포함하며, 제1 반도체층의 하면이 제2 반도체층의 상면보다 크며, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극과 보조전극이 전기적으로 연결된 반도체 발광소자가 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조방법에 있어서, 성장기판을 준비하는 단계(S1);성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2); 반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 제1 반도체층의 하면이 제2 반도체층의 상면보다 크고 각각의 반도체 발광부의 측면 중 제1 반도체층의 측면에 기울기가 다른 제1 측면과 제2 측면을 형성하는 반도체 발광부를 복수 개로 나누는 단계(S3); 각각의 반도체 발광부의 제2 반도체층과 전기적으로 연결된 제2 전극 및 제1 반도체층과 오믹접촉을 하는 보조전극을 제1 반도체층의 제1 측면 및 제2 측면에 형성하는 단계(S4); 제1 이송판의 접착층에 각각의 반도체 발광부을 접합하는 단계(S5); 성장기판을 제거하는 단계(S6); 그리고 각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고 제1 반도체층의 제1 측면에 형성된 보조전극과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);를 포함하는 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 한국 공개특허공보 제2018-0092056호에 기재된 마이크로 반도체 발광소자의 분리 및 전사방법이 일 예를 보여주는 도면,
도 3은 이송판에서 수직형 반도체 발광소자를 제조하는 경우 문제점을 보여주는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다양한 실시예를 보여주는 도면,
도 6 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.
도 4(a)는 사시도이고, 도 4(b)는 AA'를 따라 자른 단면도이다.
반도체 발광소자(100)는 반도체 발광부(110), 제1 전극(120), 제2 전극(130)및 보조전극(140)을 포함할 수 있다.
반도체 발광부(110)는 제1 도전성을 갖는 제1 반도체층(111), 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(113) 및 제1 반도체층(111)과 제2 반도체층(113) 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(112)을 포함할 수 있다. 제1 반도체층(111)의 하면(1111)의 크기가 제2 반도체층(113)의 상면(1132)의 크기보다 크다. 반도체 발광부의 측면(114)은 제1 반도체층(111)의 측면(1112, 1113) 및 제2 반도체층(113)의 측면(1131)을 포함한다. 제1 반도체층(111)의 측면(1112, 1113)은 제1 반도체층(111)의 하면(1111)과 이어진 제1 측면(1112)과 제2 반도체층(113)의 측면(1131)과 제1 측면(1112) 사이에 위치한 제2 측면(1113)을 포함한다. 제1 측면(1112)이 제1 반도체층(111)의 하면(1111)과 이루는 각(1114)과 제2 측면(1113)이 제1 반도체층(111)의 하면(1111)과 평행한 가상의 선(1116)과 이루는 각(1115)은 다르다. 제2 측면(1113)이 제1 반도체층(111)의 하면(1111)과 평행한 가상의 선(1116)과 이루는 다양한 각(1115)은 도 5에서 다시 설명한다. 도 6 내지 도 8에서 다시 설명하겠지만 반도체 발광소자(100)의 반도체 발광부(110)는 성장기판에서 MOCVD와 같은 증착법을 통해 성장되며 성장기판으로부터 제1 반도체층(111), 활성층(112) 및 제2 반도체층(113)의 순서로 증착될 수 있다. 예를 들어 적색광을 발광하는 반도체 발광소자의 경우 성장기판으로 불투광성의 GaAs 위에 제1 반도체층(111)으로 n형 반도체층, 제2 반도체층(113)으로 p형 반도체층, AlGaInP계열 활성층(112)을 포함한 반도체 발광부를 성장시키는 것으로 한국 공개특허공보 제2016-0145413호에 기재되어 있다.
제1 전극(120)은 제1 반도체층(111)과 전기적으로 연결된다. 특히 제1 전극(120)은 제1 반도체층(111)의 하면(1111)을 50% 이상 덮어 형성된다. 바람직하게는 제1 반도체층(111)의 하면(1111)을 전부 덮어 형성된다. 도시하지는 않았지만 제1 반도체층(111)의 하면(1111)과 제1 전극(120) 사이에 버퍼층 등 전류 흐름을 방해하지 않는 다른 물질이 위치할 수 있다.
제2 전극(130)은 제2 반도체층(113)과 전기적으로 연결된다. 제2 전극(130)과 제2 반도체층(113) 사이에는 전류 확산을 위해 ITO(150)가 위치할 수 있다.
보조전극(140)은 반도체 발광부(110)의 측면(114) 중 제1 반도체층(111)의 제1 측면(1112) 및 제2 측면(1113)에 형성될 수 있다. 또한 제1 측면(1112)에 형성된 보조전극(140)과 제2 측면(1113)에 형성된 보조전극(140)은 이어져 있어 제1 측면(1112)에 형성된 보조전극(140)이 반도체 발광부(110)에서 잘 떨어지지 않도록 할 수 있다. 또한 보조전극(140)은 반도체 발광부(110)에 오믹접촉을 하기 때문에 외부와 전기적으로 연결되는 제1 전극(120)과 전기적으로 연결되어 반도체 발광소자(100)의 구동전압을 낮출 수 있다. 보조전극(140) 중 제1 측면(1112)에 형성된 보조전극(140)이 제1 전극(120)과 전기적으로 연결된다. 예를 들어 도 4(b)와 같이 제1 측면(1112)에 형성된 보조전극(140)과 제1 전극(120)이 직접 접촉하여 전기적으로 연결될 수 있다. 보조전극(140)이 반도체 발광부(110)의 측면(114)에 형성된 다양한 실시예는 도 5에서 설명한다.
또한 반도체 발광부(110)의 측면(114) 및 보조전극(140)을 덮는 절연층(160)이 형성될 수 있다. 절연층(160)은 반도체 발광부(110)를 외부 오염으로부터 보호하고 전기적 쇼트 등을 방지할 수 있다. 절연층(160)이 형성되는 경우 절연층(160)의 하면(161)까지 제1 전극(120)이 형성될 수 있다. 제1 전극(120)이 외부와 전기적으로 연결될 때 장착면으로 기능하기 때문에 제1 전극(120)은 넓게 형성하는 것이 바람직하다. 전기적 쇼트 방지 등을 위해 절연층(140)은 반도체 발광부 측면(114)뿐 아니라 제2 반도체층(113) 상면(1132) 및 ITO(150)가 있는 경우 ITO(150) 상면도 덮을 수 있다. 또한 절연층(160)의 하면(161), 보조전극(140)의 하면(141) 및 제1 반도체층(111)의 하면(1111)을 덮어 제1 전극(120)이 형성되는 경우 절연층(160)의 하면(161), 보조전극(140)의 하면(141) 및 제1 반도체층(111)의 하면(1111)은 높이차가 없는 평탄면을 형성하는 것이 바람직하다.
도 4(a)에서 반도체 발광소자(100)의 사시도는 사다리꼴 형상으로 도시하였으나 단면 형상이 도 4(b)와 같은 사다리꼴 형상인 경우 사시도 형상은 제한이 없다. 예를 들어 도 4(c)와 같은 형상의 반도체 발광소자도 가능하다. 더 나아가 제2 반도체층(113)의 상면(1132)보다 제1 반도체층(111)의 하면(1111)이 커지는 경우 반도체 발광부(110)의 단면 형상은 도 4(b)와 같은 사다리꼴 형상에 제한되지 않는다. 반도체 발광부(110)의 다양한 단면 형상은 도 5에서 설명한다.
도 5는 본 개시에 따른 반도체 발광소자의 다양한 실시예를 보여주는 도면이다. 설명의 편의를 위해 반도체 발광부와 보조전극만을 도시하였다.
도 5(a)와 같이 제1 반도체층(111)의 제2 측면(1113)이 제1 반도체층(111)의 하면(1111)과 평행한 가상의 선(1116)과 이루는 각(1115)이 0도로 제2 측면(1113)이 기울어지지 않을 수 있다. 도 5(b)와 같이 제1 반도체층(111)의 제1 측면(1112)이 하면(1111)과 이루는 각(1114)이 90 도 일 수 있다. 또는 도 5(c)와 같이 제1 반도체층(111)의 제2 측면(1113)이 제1 반도체층(111)의 하면(1111)과 평행한 가상의 선(1116)과 이루는 각(1115)가 90 도보다 클 수도 있다. 기울어진 제1 측면(1112)에 형성된 보조전극(140)이 제1 측면(1112)에서 떨어지는 것을 방지하는 점에서 제2 측면(1113)은 도 5(a)와 같이 기울어지지 않거나 도 5(c)와 같이 제1 반도체층(111)의 제2 측면(1113)이 제1 반도체층(111)의 하면(1111)과 평행한 가상의 선(1116)과 이루는 각(1115)가 90 도보다 큰 것이 바람직하다. 도 5(d) 내지 도 5(f)는 제1 반도체층(111)의 제1 측면(1112)을 펼쳐 놓았을 때 제1 측면(1112)에 형성된 보조전극(140)의 형상을 도시하였다. 도 5(d) 내지 도 5(f)에서 상측이 제1 반도체층(111)의 제2 측면(1113) 방향이고 하측이 하면(1111) 방향이다. 도 5(d)는 제1 측면(1112) 전체에 보조전극(140)이 형성된 것을 보여준다. 도 5(e)는 제1 측면(1112)에 일정한 간격으로 형성된 보조전극(140)을 보여준다. 도 5(f)는 제1 측면(1112)에 메쉬(mesh) 형상으로 형성된 보조전극(140)을 보여준다. 오믹접촉이 넓게 형성되어 구동전압을 낮게하고 전류가 잘 확산되는 점에서는 도 5(d)와 같이 보조전극(140)이 형성되는 것이 바람직하며, 빛이 전극에 흡수되는 점에서 제1 반도체층(111)의 측면(1112, 1113)을 통해 빛이 더 많이 나갈 수 있다는 점에서 도 5(e)와 같이 보조전극(140)이 형성되는 것도 바람직하다. 오믹접촉을 넓게하여 구동전압을 낮게하면서도 빛이 제1 반도체층(111)의 측면(1112, 1113)을 통해 더 많이 나갈 수 있다는 점에서 도 5(f)와 같이 보조전극(140)이 형성되는 것이 가장 바람직하다. 도 5(a) 내지 도 5(f)에 기재된 것 이외에도 본 개시의 범위에서 통상의 기술자가 용이하게 변경할 수 있는 것은 본 개시의 범위에 포함될 수 있다.
도 6 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면이다.
먼저 성장 기판(200)을 준비한다(S1). 성장 기판(200)은 적색광을 발광하는 반도체 발광소자를 제조하기 위해 불투광성의 기판(예 : GaAs)을 준비한다. 이하, 반도체로 3족 질화물 반도체를 예로 하고, 성장 기판(200)으로 GaAs 기판을 예로 하여 설명한다. 이후 반도체 발광부(220; 예: LED)를 성장기판(200) 위에 형성한다(S2). 반도체 발광부(220)는 제1 도전성을 갖는 제1 반도체층(221, 예 : n형 반도체층), 활성층(222), 제2 반도체층(223, 예: p형 반도체층)으로 이루어질 수 있다. 반도체 발광부(220)는 PN 접합을 이용하고, 전자와 정공의 재결합을 이용해 빛을 발광하는 구조라면 특별한 제한은 없다. 반도체 발광부(220)는 MOCVD와 같은 증착법을 통해 성장될 수 있다. 반도체의 안정적 성장을 위한 버퍼층 내지 씨앗층(210; 예: AlN)을 반도체 발광부(220)를 형성하기 전에 성장 기판(200) 위에 준비할 수 있다(S2-1). 버퍼층(210)은 GaN, AlGaN, AlN, CrN 등의 물질로 이루어질 수 있으며, 성장 기판(20)과 반도체의 격자 상수 및 열팽창 계수의 차이를 극복하고 양질의 반도체를 성장시킬 수 있는 물질이라면 특별한 제한은 없다. 설명을 위해 두께는 과장되게 또는 축소하여 표현하였다. 이후 식각(예 : ICP 에칭)을 통해 반도체 발광부(220)를 복수의 반도체 발광부(220)로 개별화한다(S3). 특히 복수의 반도체 발광부(220)로 개별화하는 경우 각각의 반도체 발광부(220)의 제1 반도체층(221)의 하면(2211)이 제2 반도체층(223)의 상면(2231)보다 커지도록 식각하고 각각의 반도체 발광부의 측면(224) 중 제1 반도체층(221)의 측면에 기울기가 다른 제1 측면(2212)과 제2 측면(2213)을 형성하도록 개별화한다. 이후 제2 반도체층(223)과 전기적으로 연결된 제2 전극(230) 및 제1 반도체층(221)과 오믹접촉을 하는 보조전극(240)을 형성한다(S4). 보조전극(240)이 제1 반도체층(221)과 오믹접촉을 하기 위해 공정은 300도 이상의 고온에서 진행될 수 있다. 오믹접촉을 위한 고온공정이 이송판(270)을 사용하기 전에 진행하기 때문에 도 3에 기재된 문제가 발생하지 않는다. 필요에 따라 통상의 기술자에게 공지된 공정에 의해 적절한 단계에서 제2 반도체층(223)과 제2 전극(230) 사이에 ITO(250)을 형성할 수 있으며 반도체 발광부(220) 측면(224), 상면(2231) 및 보조전극(240)을 덮는 절연층(260)을 형성할 수 있다(S3-1). 이후 제1 이송판(270)에 각각의 반도체 발광부(220)를 접착한다(S5). 제1 이송판(270)은 지지판(272)과 접착층(271)으로 구성될 수 있으며, 지지판(272)은 잘 휘지 않는 재질로 형성되는 것이 바람직하다. 예를 들어 유리나 금속판일 수 있다. 다만 지지판(272)이 테이프와 같이 잘 휘는 재질로 형성되는 것을 배제하는 것은 아니다. 제1 이송판(270)의 접착층(271)에 제2 전극(230) 또는 절연층(260) 중 적어도 하나가 접착된다. 이후 성장기판(200)을 반도체 발광부(220)로부터 분리하는 공정(예: CLO(Chemical Lift-Off))을 사용하여 분리한다(S6). 성장기판(200)이 불투광성이기 때문에 LLO(Laser Lift-Off)을 사용하기에는 바람직하지 않다. 이후 금속(281)을 증착하여 제1 반도체층(221)과 전기적으로 연결된 제1 전극(280)을 형성한다(S7). 본 개시의 S7 단계처럼 포토리소그래피 공정을 사용하지 않고 단지 금속 증착만을 통해 제1 전극(280)을 형성하기 때문에 도 3에 기재한 문제를 해결할 수 있다. 다만 금속 증착을 할 때 인접한 반도체 발광소자(290) 사이에 증착된 금속이 서로 연결되는 것을 방지하기 위해서 반도체 발광부(220)의 제1 반도체층(221)의 하면(2211)이 제2 반도체층(223)의 상면(2231)보다 커서 반도체 발광부(220)의 단면 형상이 사다리꼴과 유사한 것이 중요하다. 즉 도 8의 S7과 같이 반도체 발광부(220)의 단면 형상이 제1 반도체층(221)의 하면(2211)이 제2 반도체층(223)의 상면(2231)보다 큰 형태의 사다리꼴과 비슷한 경우 금속(281)이 증착될 때 금속(281)이 제1 반도체층(221)의 하면(2211)을 거의 대부분(50% 이상) 덮어 제1 전극(280)을 형성하지만 빗금 친 부분(300)에는 금속(281)이 증착되지 않아 제1 반도체층(221)의 하면(2211)에 형성된 제1 전극(280)과 제1 이송판(270)에 형성된 금속(281)이 떨어져 형성될 수 있다. 따라서 금속을 증착할 때 인접한 반도체 발광소자(290) 사이에 금속이 서로 연결되는 것을 방지할 수 있다. 물론 반도체 발광부(220)의 단면 형상은 제1 반도체층(221)의 하면(2211)이 제2 반도체층(223)의 상면(2231)보다 큰 조건을 만족하는 한 다양하게 가능하며 도 5에서 다양한 예를 기재하였다. 버퍼층(210)의 두께는 30nm 이하 정도여서 제거를 하지 않아도 문제가 없으며, 필요하다면, 플라즈마를 이용하여 제거하는 것이 가능하다. 도 8에서는 버퍼층(210)을 제거한 상태를 도시하였다. 이후 제1 이송판(270)에 정렬된 상태로 완성된 반도체 발광소자(290)를 외부(310)에 전사한다(S8). 필요한 경우 도시하지 않았지만 외부(310)가 아닌 제2 이송판에 전사할 수도 있다. 본 개시에 따른 제조방법은 적색광을 발광하는 수직형 마이크로 반도체 발광소자에 바람직하지만, 마이크로 반도체 발광소자보다 큰 일반 적색광을 발광하는 수직형 반도체 발광소자에도 적용할 수 있다.
도 9는 본 개시에 따른 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면이다.
도 7에 기재된 S6 단계에서 성장기판(200)을 반도체 발광부(220)로부터 분리하는 공정으로 CLO(Chemical Lift-Off)를 사용하는 경우 성장기판(200)을 제거하기 위해 사용한 화학물질에 의해 접착층(271)의 접착력이 떨어질 수 있다. 이러한 문제를 해결하기 위해서 도 6에 기재된 S3 단계에서 반도체 발광부(220) 사이에 얇은 제1 반도체층(221)을 남겨두어 개별화된 각각의 반도체 발광부(220)가 남겨된 제1 반도체층(221)에 의해 서로 연결되도록 식각한다(S3-2). 이후 공정은 도 7 내지 8에 기재된 것과 실질적으로 동일하다. 다만 된 S6 단계에서 성장기판(200)을 반도체 발광부(220)로부터 분리하는 공정으로 CLO(Chemical Lift-Off)를 사용하는 경우에도 CLO 공정에 사용되는 화학물질에 의해 제1 이송판(270)의 접착층(271)의 접착력이 떨어지는 것을 반도체 발광부(220) 사이에 남겨둔 제1 반도체층(221)에 의해 방지할 수 있다. 즉 반도체 발광부(220) 사이에 남겨둔 제1 반도체층(221)이 차단막이 되어 CLO 공정에 사용되는 화학물질이 제1 이송판(270)의 접착층(271)에 흘러 들어가지 않거나 적게 흘러들어가게 하여 접착층(271)의 접착력이 떨어지는 문제를 해결할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 제2 반도체층과 전기적으로 연결된 제2 전극; 그리고 반도체 발광부의 측면 중 제1 반도체층의 측면에 형성된 보조전극;으로서, 제1 반도체층과 오믹접촉을 하는 보조전극;을 포함하며, 제1 반도체층의 하면이 제2 반도체층의 상면보다 크며, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극과 보조전극이 전기적으로 연결된 반도체 발광소자.
(2) 제1 반도체층의 측면은 제1 반도체층의 하면과 이어진 제1 측면과 제2 반도체층의 측면과 제1 반도체층의 제1 측면 사이에 위치한 제2 측면을 포함하며, 제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각은 제1 반도체층의 하면과 제1 측면이 이루는 각과 다른 반도체 발광소자.
(3) 제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각이 0 도인 반도체 발광소자.
(4) 제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각이 90 도보다 큰 반도체 발광소자.
(5) 보조전극은 제1 반도체층의 제1 측면 및 제2 측면에 형성되며, 제1 측면에 형성된 보조전극과 제2 측면에 형성된 보조전극은 이어져 있으며, 제1 측면에 형성된 보조전극이 제1 전극과 전기적으로 연결된 반도체 발광소자.
(6) 제1 전극은 제1 반도체층의 하면을 전부 덮고 있는 반도체 발광소자.
(7) 제1 반도체층은 n형 반도체층인 반도체 발광소자.
(8) 절연층이 반도체 발광부의 측면 및 보조전극을 덮고 있는 반도체 발광소자.
(9) 평면상에서 반도체 발광부의 최대 폭이 100um 이하인 반도체 발광소자.
(10) 적색광을 발광하는 반도체 발광소자.
(11) 반도체 발광소자의 제조방법에 있어서, 성장기판을 준비하는 단계(S1);성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2); 반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 제1 반도체층의 하면이 제2 반도체층의 상면보다 크고 각각의 반도체 발광부의 측면 중 제1 반도체층의 측면에 기울기가 다른 제1 측면과 제2 측면을 형성하는 반도체 발광부를 복수 개로 나누는 단계(S3); 각각의 반도체 발광부의 제2 반도체층과 전기적으로 연결된 제2 전극 및 제1 반도체층과 오믹접촉을 하는 보조전극을 제1 반도체층의 제1 측면 및 제2 측면에 형성하는 단계(S4); 제1 이송판의 접착층에 각각의 반도체 발광부을 접합하는 단계(S5); 성장기판을 제거하는 단계(S6); 그리고 각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고 제1 반도체층의 제1 측면에 형성된 보조전극과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);를 포함하는 반도체 발광소자의 제조방법.
(12) S3 단계와 S5 단계 사이에 절연층이 반도체 발광부의 측면 및 보조전극을 덮는 단계;를 포함하는 반도체 발광소자의 제조방법.
(13) 제1 이송판의 접착층은 실리콘 및 에폭시 중 적어도 하나의 물질로 형성되는 반도체 발광소자의 제조방법.
(14) S7 단계 이후에 각각의 반도체 발광소자의 제1 전극을 제2 이송판에 접합하고 제1 이송판으로부터 각각의 반도체 발광소자를 떨어뜨리는 단계;를 포함하는 반도체 발광소자의 제조방법.
(15) S7 단계에서 제1 전극을 형성하는 물질이 각각의 반도체 발광부 사이의 제1 이송판 위에 부착되는 반도체 발광소자의 제조방법.
(16) S3 단계에서 복수 개로 나누어진 반도체 발광부 사이가 일부 식각된 제1 반도체층에 의해 연결되도록 반도체 발광부를 복수 개로 나누는 반도체 발광소자의 제조방법.
본 개시에 의하면, 평면상에서 최대 폭이 100um 이하인 적색광을 발광하는 수직형 마이크로 반도체 발광소자를 얻을 수 있다.
또한 본 개시에 의하면, 50um 이하의 두께를 갖는 적색광을 발광하는 수직형 반도체 발광소자를 얻을 수 있다.
반도체 발광소자 : 100, 290
이송판 : 90, 170
반도체 발광부 : 21, 110, 220

Claims (16)

  1. 성장기판이 제거된 반도체 발광소자에 있어서,
    제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부;
    제1 반도체층과 전기적으로 연결된 제1 전극;
    제2 반도체층과 전기적으로 연결된 제2 전극; 그리고
    반도체 발광부의 측면 중 제1 반도체층의 측면에 형성된 보조전극;으로서, 제1 반도체층과 오믹접촉을 하는 보조전극;을 포함하며,
    제1 반도체층의 하면이 제2 반도체층의 상면보다 크며,
    제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며,
    제1 전극과 보조전극이 전기적으로 연결되며,
    제1 반도체층의 측면은 제1 반도체층의 하면과 이어진 제1 측면과 제2 반도체층의 측면과 제1 반도체층의 제1 측면 사이에 위치한 제2 측면을 포함하며,
    제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각은 제1 반도체층의 하면과 제1 측면이 이루는 각과 다르며,
    보조전극은 제1 반도체층의 제1 측면 및 제2 측면에 형성되며,
    제1 측면에 형성된 보조전극과 제2 측면에 형성된 보조전극은 이어져 있으며,
    제1 측면에 형성된 보조전극은 메쉬형상으로 형성되며,
    제1 측면에 형성된 보조전극이 제1 전극과 전기적으로 연결된 반도체 발광소자.
  2. 삭제
  3. 제1항에 있어서,
    제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각이 0 도인 반도체 발광소자.
  4. 제1항에 있어서,
    제1 반도체층의 제2 측면이 제1 반도체층의 하면과 평행한 가상의 선과 이루는 각이 90 도보다 큰 반도체 발광소자.
  5. 삭제
  6. 제1항에 있어서,
    제1 전극은 제1 반도체층의 하면을 전부 덮고 있는 반도체 발광소자.
  7. 제1항에 있어서,
    제1 반도체층은 n형 반도체층인 반도체 발광소자.
  8. 제1항에 있어서,
    절연층이 반도체 발광부의 측면 및 보조전극을 덮고 있는 반도체 발광소자.
  9. 제1항에 있어서,
    평면상에서 반도체 발광부의 최대 폭이 100um 이하인 반도체 발광소자.
  10. 제1항에 있어서,
    적색광을 발광하는 반도체 발광소자.
  11. 반도체 발광소자의 제조방법에 있어서,
    성장기판을 준비하는 단계(S1);
    성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2);
    반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 제1 반도체층의 하면이 제2 반도체층의 상면보다 크고 각각의 반도체 발광부의 측면 중 제1 반도체층의 측면에 기울기가 다른 제1 측면과 제2 측면을 형성하는 반도체 발광부를 복수 개로 나누는 단계(S3);
    각각의 반도체 발광부의 제1 반도체층과 오믹접촉을 하는 보조전극을 제1 반도체층의 제1 측면 및 제2 측면에 형성하는 단계(S4);
    제1 이송판의 접착층에 각각의 반도체 발광부을 접합하는 단계(S5);
    성장기판을 제거하는 단계(S6); 그리고
    각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고 제1 반도체층의 제1 측면에 형성된 보조전극과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7);를 포함하는 반도체 발광소자의 제조방법.
  12. 제11항에 있어서,
    S3 단계와 S5 단계 사이에 절연층이 반도체 발광부의 측면 및 보조전극을 덮는 단계;를 포함하는 반도체 발광소자의 제조방법.
  13. 제11항에 있어서,
    제1 이송판의 접착층은 실리콘 및 에폭시 중 적어도 하나의 물질로 형성되는 반도체 발광소자의 제조방법.
  14. 제11항에 있어서,
    S7 단계 이후에 각각의 반도체 발광소자의 제1 전극을 제2 이송판에 접합하고 제1 이송판으로부터 각각의 반도체 발광소자를 떨어뜨리는 단계;를 포함하는 반도체 발광소자의 제조방법.
  15. 제11항에 있어서,
    S7 단계에서 제1 전극을 형성하는 물질이 각각의 반도체 발광부 사이의 제1 이송판 위에 부착되는 반도체 발광소자의 제조방법.
  16. 제11항에 있어서,
    S3 단계에서 복수 개로 나누어진 반도체 발광부 사이가 일부 식각된 제1 반도체층에 의해 연결되도록 반도체 발광부를 복수 개로 나누는 반도체 발광소자의 제조방법.
KR1020180148044A 2018-09-10 2018-11-27 반도체 발광소자 및 이의 제조방법 KR102134239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180148044A KR102134239B1 (ko) 2018-11-27 2018-11-27 반도체 발광소자 및 이의 제조방법
PCT/KR2019/011632 WO2020055061A1 (ko) 2018-09-10 2019-09-09 반도체 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180148044A KR102134239B1 (ko) 2018-11-27 2018-11-27 반도체 발광소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200062537A KR20200062537A (ko) 2020-06-04
KR102134239B1 true KR102134239B1 (ko) 2020-07-16

Family

ID=71081122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180148044A KR102134239B1 (ko) 2018-09-10 2018-11-27 반도체 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102134239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024191150A1 (ko) * 2023-03-15 2024-09-19 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953661B1 (ko) * 2008-04-28 2010-04-20 주식회사 이츠웰 수직 전극 구조 발광 소자 및 그 제조 방법
KR100946441B1 (ko) * 2008-05-07 2010-03-10 선문대학교 산학협력단 수직 전극구조를 갖는 발광소자 및 그 제조방법
KR100982988B1 (ko) * 2008-05-14 2010-09-17 삼성엘이디 주식회사 수직구조 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024191150A1 (ko) * 2023-03-15 2024-09-19 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
KR20200062537A (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
US8426227B1 (en) Method of forming a micro light emitting diode array
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
TWI504020B (zh) 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
TWI401823B (zh) 發光二極體元件的製造方法
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
US8765584B2 (en) Semiconductor device and manufacturing method therefor
US8497144B1 (en) Method for manufacturing light emitting chip having buffer layer with nitride semiconductor in carbon nano tube structure
WO2012098964A1 (ja) 発光素子と発光素子および半導体素子の製造方法
KR102134239B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102089499B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102100749B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20080076308A (ko) 발광 소자 및 그 제조 방법
US9299779B2 (en) Semiconductor substrate and method of fabricating the same
KR102687081B1 (ko) 발광 다이오드 및 발광 다이오드 형성 방법
KR102087728B1 (ko) 반도체 발광소자 및 이의 제조방법
WO2020055061A1 (ko) 반도체 발광소자 및 이의 제조방법
KR102275367B1 (ko) 반도체 발광소자 및 이의 제조방법
JP2012243972A (ja) 発光素子
KR101220426B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
WO2022011635A1 (zh) 半导体结构及其制作方法
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20100057004A (ko) 발광 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right