KR101220426B1 - 복수의 발광 셀을 구비하는 발광 소자 - Google Patents

복수의 발광 셀을 구비하는 발광 소자 Download PDF

Info

Publication number
KR101220426B1
KR101220426B1 KR1020110094320A KR20110094320A KR101220426B1 KR 101220426 B1 KR101220426 B1 KR 101220426B1 KR 1020110094320 A KR1020110094320 A KR 1020110094320A KR 20110094320 A KR20110094320 A KR 20110094320A KR 101220426 B1 KR101220426 B1 KR 101220426B1
Authority
KR
South Korea
Prior art keywords
light emitting
cell block
emitting cell
cells
type semiconductor
Prior art date
Application number
KR1020110094320A
Other languages
English (en)
Other versions
KR20110107315A (ko
Inventor
김창연
윤여진
이섬근
오태효
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110094320A priority Critical patent/KR101220426B1/ko
Publication of KR20110107315A publication Critical patent/KR20110107315A/ko
Application granted granted Critical
Publication of KR101220426B1 publication Critical patent/KR101220426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

본 발명은 기판 상에 복수의 발광 셀을 구비하는 발광 소자에 관한 것이다.
이 발광 소자는 기판 상에 위치하는 제1 발광셀 블록 및 제2 발광셀 블록, 제1 배선 및 제2 배선을 포함한다. 상기 제2 배선은 제1 발광셀 블록과 제2 발광셀 블록 사이에 위치하여 제1 발광셀 블록 및 제2 발광셀 블록 내의 복수의 발광셀들에 공통 접속되고, 제1 배선은 제1 발광셀 블록과 제2 발광셀 블록의 바깥측에 위치하여 복수의 발광셀들에 공통 접속된다.

Description

복수의 발광 셀을 구비하는 발광 소자{LIGHT EMITTING DEVICE HAVING PLURALITY OF LIGHT EMITTING CELLS}
본 발명은 발광 소자에 관한 것으로, 특히 하나의 발광 소자를 복수의 발광 셀이 병렬 연결되도록 구성하여 전류 밀도를 향상시킬 수 있는 복수의 발광 셀을 구비하는 발광 소자에 관한 것이다.
발광 소자(Light Emitting Device; LED)는 화합물 반도체의 P-N 접합 구조를 이용하여 소수 캐리어(전자 또는 정공)를 만들고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자이다. 이러한 발광 소자는 표시 장치의 백라이트 유닛 또는 조명 장치 등에 이용되며, 소모 전력이 기존의 전구 또는 형광등 등에 비하여 수 내지 수십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러 소모 전력의 절감과 내구성 측면에서 유리하다.
표시 장치 또는 조명 장치의 사이즈가 커짐에 따라 발광 소자의 사이즈 또한 커지게 된다. 일반적으로 발광 소자는 전류 밀도가 높을수록 발광 효율이 높아지게 된다. 즉, 발광 소자의 발광 효율을 향상시키기 위해서는 전류 밀도를 증가시켜야 하고, 발광 소자의 사이즈가 증가할수록 전류 밀도 또한 증가시켜야 한다. 그러나, 발광 소자의 사이즈가 증가하더라도 그에 따라 전류 밀도는 증가하지 않는다. 따라서, 외부 인가 전류를 증가시켜 발광을 조절하게 된다. 예를들어 1㎜×1㎜의 발광 소자의 발광 면적이 8918.19㎛2이고, 구동 전류는 350㎃일 경우 이때의 전류 밀도는 구동 전류를 발광 면적으로 나눈 값, 350/8918.19㎃/㎛2, 즉 0.039㎃/㎛2가 된다. 또한, 1.1㎜×1.1㎜의 발광 소자의 발광 면적이 10791.01㎛2이고, 구동 전류는 350㎃일 경우 전류 밀도는 350/10791.01㎃/㎛2, 즉 0.032㎃/㎛2가 된다. 즉, 구동 전류를 변화시키기 않고 발광 소자의 사이즈를 증가시킬 경우 전류 밀도는 오히려 줄어들게 된다. 따라서, 적어도 발광 효율을 유지하기 위해서는 발광 소자의 사이즈가 증가함에 따라 구동 전류를 증가시켜야 한다. 이렇게 구동 전류를 증가시키기 위해서는 구동 전류를 생성 또는 공급하기 위한 회로부의 구성 또한 변화시켜야 한다. 따라서, 발광 소자 및 회로부를 포함하는 발광 장치의 사이즈가 커지게 된다.
본 발명은 구동 전류를 변화시키지 않고도 발광 소자의 전류 밀도를 높일 수 있어 발광 효율을 향상시킬 수 있는 복수의 발광 셀을 구비하는 발광 소자를 제공한다.
본 발명은 하나의 발광 소자의 복수의 발광 셀로 구분하여 구현하고, 복수의 발광 셀을 병렬 연결하여 전류 밀도를 높일 수 있는 복수의 발광 셀이 어레이된 발광 소자를 제공한다.
본 발명의 일 양태에 따른 발광 소자는 동일 기판상에 서로 이격되어 형성된 복수의 발광 셀을 포함하며, 상기 복수의 발광 셀 각각은 상기 동일 기판 상부에 순차 형성된 N형 반도체층, 활성층 및 P형 반도체층; 및 상기 N형 반도체층 및 상기 P형 반도체층 상부에 각각 형성된 제 1 전극 및 제 2 전극을 포함하고, 상기 복수의 발광 셀은 배선을 통하여 서로 병렬 연결되며, 상기 복수의 발광 셀은 각각 0.1㎃/㎛2 이상의 전류 밀도를 가진다.
상기 제 1 및 제 2 전극, 그리고 상기 배선은 동일 공정에 의해 동시에 형성된다.
상기 복수의 발광 셀은 발광 소자 전체의 발광 면적 및 발광 소자 전체에 인가되는 구동 전류에 따라 분할되는 수가 조절된다.
상기 발광 셀들이 서로 평행하게 배열된 제 1 발광 셀 블럭 및 제 2 발광 셀 블럭을 포함하며, 상기 제 1 블럭 또는 제 2 블럭내의 발광 셀들은 각각 동일 블럭 내의 발광 셀들과 동일 측면에 동일 전극이 형성되고, 상기 제 1 블럭 내의 발광 셀들과 상기 제 2 블럭내의 발광 셀들은 서로 대칭 구조로 형성된다.
본 발명은 하나의 발광 소자를 복수의 발광 셀로 구분하여 구현하고, 복수의 발광 셀을 병렬 연결하여 복수의 발광 셀이 구동 전류를 분배하여 인가받도록 한다. 여기서, 발광 셀의 수는 발광 소자의 사이즈, 발광 면적, 그리고 구동 전류 등에 따라 조절하여 하나의 발광 셀이 최적의 전류 밀도를 갖도록 한다.
본 발명에 의하면, 예를들어 1㎜×1㎜의 발광 소자가 갖는 전류 밀도보다 1㎜×1㎜ 발광 소자에 복수로 분할되어 구성된 발광 셀 각각의 전류 밀도를 높게 할 수 있다. 따라서, 외부 양자 효율을 증가시킬 수 있고, 이에 따라 발광 효율을 향상시킬 수 있다.
그리고, 구동 전류를 인가하는 회로부의 사이즈를 크게 하지 않기 때문에 발광 소자와 회로부를 포함하는 발광 장치의 사이즈를 증가시키지 않아도 된다.
도 1은 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 개략 평면도.
도 2는 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 사시도.
도 3은 도 2의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도.
도 4는 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 개략 회로도.
도 5는 본 발명에 따른 복수의 발광 셀에 따른 전류 밀도와 출력 전력의 변화 그래프.
도 6(a) 내지 도 6(c)는 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 제조 방법을 설명하기 위해 공정 순으로 도시한 사시도.
도 7(a) 내지 도 7(c)는 도 6(a) 내지 도 6(c) 각각의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 평면 개략도이고, 도 2는 사시도이다. 또한, 도 3는 도 2의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도이고, 도 4는 발광 소자의 개략 회로도이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 발광 소자는 서로 이격되어 병렬 연결된 복수의 발광 셀(100)이 서로 대칭적으로 배열된 제 1 발광 셀 블럭(200)과 제 2 발광 셀 블럭(300)을 포함한다. 즉, 제 1 발광 셀 블럭(200)은 복수의 발광 셀(100)이 세로 방향으로 배열되고, 제 2 발광 셀 블럭(300)은 복수의 발광 셀(100)이 세로 방향으로 배열되며, 제 1 및 제 2 발광 셀 블럭(200 및 300)의 복수의 발광 셀(100)은 서로 대칭적으로 배열된다. 제 1 및 제 2 발광 셀 블럭(200 및 300)의 복수의 발광 셀(100)이 서로 대칭적으로 배열됨으로써 제 1 및 제 2 배선(80 및 85)의 거리를 줄일 수 있고, 제 1 및 제 2 배선(80 및 85)의 간격을 최소화할 수 있고, 발광 면적을 최대화할 수 있다. 도시한 바와 같이, 상기 제1 발광 셀 블럭(200)과 제2 발광 셀 블럭(300)은 서로 마주보며, 제2 배선(85)은 제1 발광 셀 블럭(200) 및 제2 발광 셀 블럭(300) 사이의 영역에서 제1 발광 셀 블럭(200) 및 제2 발광셀 블럭(300)의 서로 마주보는 가장자리를 따라 연장하여 제1 발광 셀 블럭(200) 내의 복수의 발광 셀(100) 및 제2 발광 셀 블럭(300) 내의 복수의 발광 셀(100)에 공통 접속된다. 또한, 제1 배선(80)은 제1 발광 셀 블럭(200)과 제2 발광 셀 블럭(300)의 바깥측에 위치하여 제1 발광 셀 블럭(200) 내의 복수의 발광 셀(100) 및 제2 발광 셀 블럭(300) 내의 복수의 발광 셀(100)에 공통 접속된다.
하나의 발광 셀(100)은 기판(10) 상부에 순차적으로 형성된 버퍼층(20), N형 반도체층(30), 활성층(40), P형 반도체층(50) 및 투명 전극(60)을 포함하고, N형 반도체층(30) 상부에 형성된 제 1 전극(70) 및 P형 반도체층(60) 상부에 형성된 제 2 전극(75)을 포함한다. 또한, 복수의 발광 셀(100)은 각각 병렬 연결되는데, 복수의 발광 셀(100)은 제 1 전극(70)이 서로 연결되고, 제 2 전극(75) 또한 서로 연결된다. 이를 위해 각 발광 셀(100)의 제 1 전극(70)을 서로 연결하기 위한 제 1 배선(80) 및 각 발광 셀(100)의 제 2 전극(75)을 서로 연결하기 위한 제 2 배선(85)을 포함한다. 즉, 제 1 및 제 2 발광 셀 블럭(200 및 300)의 복수의 발광 셀(100)은 동일 위치에 제 1 전극(70) 및 제 2 전극(75)이 각각 형성되는데, 기판(10)의 중앙부에 제 1 전극(70)이 서로 마주보도록 형성되고, 기판(10)의 외곽부에 제 2 전극(75)이 형성된다. 물론, 제 2 전극(75)이 기판(10)의 외곽부에 형성되고, 제 1 전극(70)이 기판(10)의 중앙부에 형성될 수도 있다.
또한, 도시하지 않았지만, 제 1 배선(80) 및 제 2 배선(85)과 연결되는 외부 전극 단자를 더 포함한다. 외부 전극 단자에는 또한 외부 전원이 연결된다.
기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하며, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다.
버퍼층(20)은 N형 반도체층(30)의 결정 성장시 기판(10)과 N형 반도체층(30)과의 격자 부정합을 줄이기 위해 형성되며, 반도체 재료인 GaN 또는 AlN를 이용하여 형성한다.
N형 반도체층(30)은 활성층(40)에 전자를 주입하는 층으로서, N형 불순물이 도핑된 GaN층을 이용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물과 이러한 질화물을 일정한 비율로 혼합한 화합물이 사용될 수 있다. 또한, N형 반도체층(30)은 다층막으로 형성할 수도 있다. 한편, N형 반도체층(30) 상부에 N형 클래드층(미도시)이 더 형성될 수 있는데, N형 클래드층은 GaN, AlGaN 또는 InGaN를 이용하여 형성할 수 있다.
활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, 바람직하게는 InGaN을 이용하여 형성한다. 이때, 활성층(40)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다. 또한, 활성층(40)은 양자 우물층과 장벽층이 교대로 적층 형성된 다층 구조로 형성될 수 있다.
P형 반도체층(50)은 활성층(40)에 홀을 주입하는 층으로서, P형 불순물이 주입된 GaN층을 이용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능한데, 예를들어 InGaN을 이용할 수 있다. 또한, P형 반도체층(50)은 다층막으로 형성할 수도 있다.
투명 전극(60)은 P형 반도체층(50)으로의 전류 주입 면적을 증가시키면서 P형 반도체층(50)과 제 2 전극(80)의 오믹 콘택을 형성하여 순방향 전압을 저하시키기 위해 형성한다. 또한, 투명 전극(60)은 투명 도전성 물질, 예를들어 ITO, IZO, ZnO, MgO 등을 이용하여 형성하여 발광 소자의 투명도를 향상시킨다.
제 1 전극(70) 및 제 2 전극(75)은 Cr, Au, Al 등의 금속 물질을 이용하여 단일층 또는 다층으로 형성한다. 제 1 전극(70)은 투명 전극(60), P형 반도체층(50) 및 활성층(40)의 소정 영역이 식각되어 N형 반도체층(30)의 일부가 노출된 후 N형 반도체층(30) 상부에 형성된다. 또한, 제 2 전극(75)은 투명 전극(60) 상부에 형성된다. 뿐만 아니라 제 2 전극(75)은 투명 전극(60)의 소정 영역이 제거되어 노출된 P형 반도체층(50)과 접촉되도록 투명 전극(60) 상부에 형성될 수 있다.
제 1 및 제 2 배선(80 및 85)은 이웃하는 발광 셀 블럭(200 및 300)의 서로 대칭적으로 형성된 발광 셀(100)을 전기적으로 병렬 연결한다. 즉, 제 1 배선(80)은 이웃하는 발광 셀(100)의 제 1 전극(70)이 연결되도록 하고, 제 2 배선(85)은 이웃하는 발광 셀(100)의 제 2 전극(75)이 연결되도록 한다. 따라서, 제 1 배선(80)은 복수의 발광 셀(100)이 분할됨으로써 노출된 기판(10)상을 통해 발광 셀(100)의 제 1 전극(70)을 연결하고, 제 2 배선(85) 또한 노출된 기판(10)상을 통해 발광 셀(100)의 제 2 전극(75)을 연결한다. 이러한 제 1 및 제 2 배선(80 및 85)은 다양한 방법에 의해 형성될 수 있다. 즉, 기판(10) 및 발광 셀(100)의 측면에 절연막(65)이 형성된 후 절연막(65) 상부에 형성될 수 있다. 이때, 절연막(65)은 발광 셀(100)이 형성되지 않은 기판(10)의 전면에 형성될 수도 있고, 제 1 및 제 2 배선(80 및 85)이 형성되는 기판(10) 상에만 선택적으로 형성될 수 있다.
제 1 및 제 2 전극(70 및 75)이 형성된 후 제 1 및 제 2 배선(80 및 85)이 형성될 수 있으나, 제 1 및 제 2 전극(70 및 75), 그리고 제 1 및 제 2 배선(80 및 85)이 동일 공정에 의해 동시에 형성되는 것이 바람직하다. 제 1 및 제 2 전극(70 및 75)은 예를들면 통상의 전자 빔 공정 또는 스퍼터링 공정에 의해 형성될 수 있다. 제 1 및 제 2 전극(70 및 75), 그리고 제 1 및 제 2 배선(80 및 85)을 동일 공정에 의해 형성하는 경우에는 발광 셀(100)간을 절연막(65)으로 절연한 후 그 상부에 제 1 및 제 2 전극(70 및 75), 그리고 제 1 및 제 2 배선(80 및 85)을 형성할 수 있다.
상술한 물질층들은 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성된다.
상기한 바와 같이 복수의 발광 셀(100)이 병렬 연결되도록 하여 하나의 발광 소자를 구현하면 종래에 비해 전류 밀도를 향상시킬 수 있다. 즉, 종래의 1㎜×1㎜의 발광 소자가 발광 면적이 8918.19㎛2이고, 구동 전류가 350㎃일 경우 전류 밀도는 0.039㎃/㎛2가 된다. 그런데, 상기 발광 소자를 복수의 발광 셀(100) 예를들어 10개의 발광 셀(100)로 분할하면 하나의 발광 셀(100)이 상기 8918.19㎛2의 1/10 이하의 발광 면적을 갖는다. 이는 복수의 발광 셀(100)이 분할되면서 서로 이격되는 간격만큼 발광 면적이 줄어들기 때문이다. 따라서, 10개로 분할된 발광 셀(100) 각각이 700㎛2의 발광 면적을 갖는다고 가정하고 구동 전류가 350㎃라고 가정할 경우 복수의 발광 셀(100)이 병렬 연결되기 때문에 복수의 발광 셀(100) 각각에 35㎃의 구동 전류가 인가된다. 따라서, 하나의 발광 셀(100)은 35㎃/700㎛2, 즉 0.05㎃/㎛2 정도의 전류 밀도를 갖게 된다. 따라서, 복수의 발광 셀(100)이 병렬 연결된 발광 소자는 기존의 발광 소자에 비해 전류 밀도가 증가하게 된다. 여기서, 발광 셀(100)의 수를 증가시킬수록 전류 밀도가 증가하게 되는데, 이는 발광 셀(100)의 발광 면적이 줄어들기 때문이다.
상기한 바와 같이 발광 소자, 특히 대면적 발광 소자를 병렬 연결된 복수의 발광 셀(100)로 분할하여 구현함으로써 각 발광 셀(100)의 전류 밀도를 증가시킬 수 있고, 이에 따라 복수의 발광 셀(100)로 구현된 발광 소자의 전류 밀도 또한 향상시킬 수 있다. 따라서, 전류 밀도가 향상됨으로써 외부 양자 효율을 증가시킬 수 있다. 또한, 발광 소자를 병렬 연결된 복수의 발광 셀(100)로 구현하기 위해 하나의 발광 셀(100)이 0.1㎃/㎛2 이상의 전류 밀도를 가질 수 있도록 발광 셀(100)의 수를 조절하는 것이 바람직하다. 이러한 발광 셀(100)의 수는 발광 소자의 사이즈와 발광 면적, 그리고 구동 전류 등을 고려하여 조절할 수 있다. 여기서, 0.1㎃/㎛2 이상의 전류 밀도를 갖도록 발광 셀(100)의 수를 조절하는 이유는 종래의 발광 소자에 비해 전류 밀도와 동시에 출력 전력을 증가시킬 수 있는 전류 밀도이기 때문이다. 이를 도 4를 이용하여 설명하기로 한다. 도 5는 발광 소자의 발광 셀의 수에 따른 전류 밀도와 출력 전력의 변화를 도시한 그래프이다. 도 5에 도시된 바와 같이 하나의 발광 셀로 구성된 종래의 발광 소자(A)는 약 0.039㎃/㎛2의 전류 밀도를 갖고, 약 165㎽ 출력을 나타낸다. 그런데, 약 0.04㎃/㎛2의 전류 밀도를 갖도록 발광 소자를 복수의 셀로 분할하는 경우(B) 출력은 약 170㎽을 나타낸다. 그러나, 약 0.062㎃/㎛2의 전류 밀도를 갖도록 발광 소자를 복수의 셀로 분할하는 경우(C) 출력은 약 160㎽을 나타내고, 약 0.085㎃/㎛2의 전류 밀도를 갖도록 발광 소자를 복수의 셀로 분할하는 경우(D) 출력은 약 165㎽을 나타낸다. 이와 같이 발광 소자의 복수의 발광 셀로 분할하여 전류 밀도를 증가시키더라도 어느 정도의 전류 밀도까지는 출력 전력이 줄어들게 된다. 그렇지만, 약 0.1㎃/㎛2의 전류 밀도를 갖도록 발광 소자를 복수의 셀로 분할하는 경우(C)부터는 출력이 약 170㎽ 이상으로 증가하게 된다. 따라서, 출력과 동시에 전류 밀도를 증가시킬 수 있는 0.1㎃/㎛2 이상의 전류 밀도를 가질 수 있도록 발광 셀(100)의 수를 발광 소자의 사이즈, 발광 면적 및 구동 전류 등을 고려하여 조절하는 것이 바람직하다.
상기와 같이 구성된 본 발명의 일 실시 예에 따른 복수의 발광 셀이 어레이된 발광 소자의 제조 방법을 도 6(a) 내지 도 6(c) 및 도 7(a) 내지 도 7(c)를 이용하여 설명하면 다음과 같다.
도 6(a) 내지 도 6(c)는 본 발명의 일 실시 예에 따른 발광 소자의 제조 공정에 따른 사시도이고, 도 7(a) 내지 도 7(c)는 도 6(a) 내지 도 6(c) 각각의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도이다.
도 6(a) 및 도 7(a)를 참조하면, 기판(10) 상부에 버퍼층(20), N형 반도체층(30), 활성층(40), P형 반도체층(50) 및 투명 전극(60)을 순차적으로 형성한다. 버퍼층(20)은 예를들어 GaN층으로 형성하고, N형 반도체층(30)은 예를들어 N형 불순물이 도핑된 GaN층으로 형성한다. 그리고, 활성층(40)은 예를들어 InGaN층으로 구성된 단일 양자 우물 구조(SQW) 또는 더블 헤테로 구조(DH) 또는 멀티 양자 우물 구조(MQW)로 형성하고, P형 반도체층(50)은 P형 불순물이 도핑된 GaN층으로 형성한다. 버퍼층(20)은 450∼550℃의 온도에서 질소 및 갈륨(Ga) 소오스로서 암모니아(NH3)와 트리메틸갈륨(trimethylgallium; TMGa)을 각각 유입시켜 GaN층을 증착함으로써 형성된다. GaN층 대신에 AlN층, GaInN층, AlGaInN층 또는 SiN층 등 여러 물질을 버퍼층으로 형성할 수 있으며, 성장 온도 및 두께는 소자 또는 성장 시스템에 따라 차이가 있을 수 있다. 이어서, 버퍼층(20) 상부에 예를들어 N형 불순물이 도핑된 GaN층으로 N형 반도체층(30)을 형성한다. 이를 위해 900∼1000℃ 정도의 온도에서 갈륨 소오스로서 TMGa, 질소 소오스로서 암모니아(NH3), 그리고 N형 불순물로서 SiH4 또는 SiH6를 유입시켜 실리콘이 도핑된 GaN층을 형성한다. 이어서, N형 반도체층(30) 상부에 예를들어 InGaN층으로 구성된 단일 양자 우물 구조(SQW) 또는 더블 헤테로 구조(DH) 또는 멀티 양자 우물 구조(MQW)로 활성층(40)을 형성한다. 이를 위해 700∼850℃의 온도에서 인듐 소오스로서 트리메틸인듐(trimethylindium; TMIn) 또는 트리에틸인듐(triethylindium; TEIn)과 갈륨 소오스로서 TMGa 또는 트리에틸갈륨(triethylgallium;TEGa), 그리고 질소 소오스로서 암모니아(NH3)를 유입시켜 InGaN층을 형성한다. 이어서, 활성층(40)을 형성한 후 온도를 900∼1100℃로 유지한 상태에서 갈륨 소오스와 질소 소오스 및 마그네슘 소오스를 유입시켜 P형 반도체층(50)으로 P형 GaN층을 형성한다. 이어서, 예를들어 ITO를 이용하여 투명 전극(60)을 형성한다. ITO는 증착 또는 스퍼터링 방식으로 형성할 수 있는데, 10-5Torr 이하의 압력과 기판(10) 온도를 1∼300℃로 유지하여 형성한다. 또한, ITO를 형성하기 위한 타겟으로는 In2O3과 SnO2가 9:1의 비율로 섞인 타겟(target)을 이용할 수 있다. 한편, N형 반도체층(30) 및 P형 반도체층(50)으로 GaN 대신에 InN, AlN등으로 형성할 수 있는데, 이 경우 갈륨 소오스 대신에 인듐 소오스 또는 알루미늄 소오스를 유입시키면 된다.
도 6(b) 및 도 7(b)를 참조하면, 전체 상부에 제 1 감광막(미도시)을 형성한 후 소정의 제 1 마스크를 이용한 사진 및 현상 공정으로 제 1 감광막을 패터닝한다. 그리고, 패터닝된 제 1 감광막을 이용한 식각 공정으로 기판(10)이 노출되도록 식각하여 각각의 발광 셀(100)을 전기적으로 분리한다. 즉, 제 1 감광막을 식각 마스크로 이용하여 투명 전극(60), P형 반도체층(50), 활성층(40), N형 반도체층(30) 및 버퍼층(20)의 일부를 제거하여 기판(10)을 노출시킨다. 이때, 발광 셀(100)은 발광 소자의 사이즈와 원하는 전류 밀도 및 출력 전력을 얻기 위해 산출된 수로 분할되어 형성하는 것이 바람직하며, 모든 발광 셀(100)이 동일한 형태로 형성될 수 있고, 서로 다른 형태로 형성될 수 있다. 예를들어 도시된 바와 같이 10개의 발광 셀(100)을 형성하는 경우 10개의 발광 셀(100)은 서로 인접하도록 직사각형 모양으로 형성할 수도 있다. 그런데, 복수의 발광 셀(100)이 동일한 형태로 형성하지 않더라도 각 발광 면적은 동일하게 형성하는 것이 바람직하다.
도 6(c) 및 도 7(c)를 참조하면, 제 1 감광막(미도시)을 제거한 후 전체 상부에 제 2 감광막(미도시)을 형성한다. 그리고, 소정의 제 2 마스크를 이용한 사진 및 현상 공정으로 제 2 감광막을 패터닝한다. 여기서, 제 2 감광막은 발광 셀(100) 각각의 일부, 즉 투명 전극(60)의 일부가 노출되도록 패터닝된다. 이어서, 제 2 감광막을 식각 마스크로 이용한 식각 공정으로 투명 전극(60), P형 반도체층(50) 및 활성층(40)을 식각하여 N형 반도체층(30)을 노출시킨다. 그리고, 전체 구조 상부에 절연막(65)을 형성한 후 제 3 감광막(미도시)을 이용한 사진 및 식각 공정으로 절연막(65)을 패터닝하여 절연막(65)이 발광 셀(100)의 측면 및 기판(10)상에 절연막(65)이 잔류하도록 한다. 이때, 절연막(65)은 발광 셀(100)의 측면 일부 및 기판(10) 상의 소정 영역에만 잔류하도록 할 수 있다. 즉, 이후 형성되는 제 1 및 제 2 배선(80 및 85)이 형성되는 영역에만 절연막(65)이 잔류하도록 할 수 있다. 이어서, N형 반도체층(30) 및 투명 전극(60)상에 금속 물질을 이용하여 제 1 전극(70) 및 제 2 전극(75)을 형성하고, 제 1 전극(70)을 연결하는 제 1 배선(80) 및 제 2 전극(75)을 연결하는 제 2 배선(85)을 형성한다. 즉, 제 1 및 제 2 전극(70 및 75), 그리고 제 1 및 제 2 배선(80 및 85)를 동시에 형성한다. 여기서, 제 1 및 제 2 배선(80 및 85)은 기판(10)상에 형성되어 제 1 및 제 2 전극(70 및 75)가 각각 연결되도록 형성할 수 있다.
또한, 제 1 및 제 2 배선(80 및 85)은 제 1 및 제 2 전극(70 및 75)을 형성한 후 형성할 수 있다. 즉, 제 1 및 제 2 전극(70 및 75)을 형성한 후 예를들어 금속 물질을 증착하고 소정의 마스크를 이용한 사진 및 식각 공정으로 금속 물질을 패터닝하여 제 1 및 제 2 배선(80 및 85)을 형성할 수 있다. 이러한 제 1 및 제 2 전극(70 및 75), 그리고 제 1 및 제 2 배선(80 및 85)의 다양한 방법으로 형성될 수 있으며, 제 1 및 제 2 배선(80 및 85)의 연결 방식 또한 도시된 방식 이외에 다양한 변형이 가능하다.
그리고, 본 발명의 실시예에 따른 발광 소자는 사각 형상의 기판 상에 직사각형의 발광 셀(100)을 형성하였으나, 이에 한정되지 않고 다양한 형상이 가능하다. 예를들어 마름모 형태로 형성될 수도 있고, 발광 소자의 용도 및 제조상의 편의에 의해 다양한 형상으로 제작될 수 있다.
또한, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
10 : 기판 20 : 버퍼층
30 : N형 반도체층 40 : 활성층
50 : P형 반도체층 60 : 투명 전극
70 : 제 1 전극 75 : 제 2 전극
80 : 제 1 배선 85 : 제 2 배선
100 : 발광 셀 200 및 300 : 제 1 및 제 2 발광 셀 블럭

Claims (20)

  1. 기판;
    상기 기판 상에 위치하며, 제1 발광 셀들이 배열된 제1 발광 셀 블록;
    상기 기판 상에 위치하며, 제2 발광 셀들이 배열된 제2 발광 셀 블록;
    제1 배선; 및
    제2 배선을 포함하고,
    상기 제1 발광 셀 블록 및 제2 발광 셀 블록은 서로 마주보고,
    상기 제2 배선은 상기 제1 발광 셀 블록과 상기 제2 발광 셀 블록 사이의 영역에서 상기 제1 발광 셀 블록 및 제2 발광 셀 블록의 서로 마주보는 가장자리를 따라 연장하여 제1 발광 셀 블록 내의 복수의 제1 발광 셀들 및 제2 발광 셀 블록 내의 복수의 제2 발광 셀들에 공통 접속되고,
    상기 제1 배선은 제1 발광 셀 블록과 제2 발광셀 블록의 바깥측에 위치하여 제1 발광셀 블록 내의 복수의 제1 발광 셀들 및 제2 발광 셀 블록 내의 복수의 제2 발광 셀들에 공통 접속된 발광 소자.
  2. 청구항 1에 있어서,
    상기 제1 발광 셀 블록 내의 제1 발광 셀들과 상기 제2 발광 셀 블록 내의 제2 발광 셀들은 상기 제1 배선과 상기 제2 배선 사이에서 병렬 연결된 발광 소자.
  3. 청구항 1 또는 2에 있어서,
    상기 제1 발광 셀들 및 상기 제2 발광 셀들 각각은,
    N형 반도체층;
    활성층;
    P형 반도체층; 및
    상기 N형 반도체층 및 상기 P형 반도체층 상부에 각각 위치하는 제1 전극 및 제2 전극을 포함하는 발광 소자.
  4. 청구항 3에 있어서,
    상기 제1 배선은 P형 반도체층 상부에 위치하는 제2 전극에 접속되고,
    상기 제2 배선은 N형 반도체층 상부에 위치하는 제1 전극에 접속된 발광 소자.
  5. 청구항 1 또는 2에 있어서,
    상기 제1 발광 셀 블록과 상기 제2 발광 셀 블록은 대칭 구조를 갖는 발광 소자.
  6. 청구항 5에 있어서,
    상기 제1 발광 셀 블록 내의 제1 발광 셀들은 모두 동일 측면에 동일 전극을 갖고,
    상기 제2 발광 셀 블록 내의 제2 발광 셀들은 모두 동일 측면에 동일 전극을 갖는 발광 소자.
  7. 청구항 6에 있어서,
    상기 제1 발광 셀 블록과 상기 제2 발광 셀 블록은 세로 방향으로 평행하게 위치하는 발광 소자.
  8. 청구항 7에 있어서,
    상기 제1 발광 셀들 및 상기 제2 발광 셀들 각각은,
    N형 반도체층;
    활성층;
    P형 반도체층; 및
    상기 N형 반도체층 및 상기 P형 반도체층 상부에 각각 위치하는 제1 전극 및 제2 전극을 포함하고,
    상기 제1 발광 셀들 상의 제1 전극들과 제2 발광 셀들 상의 제1 전극들이 서로 마주보는 발광 소자.
  9. 청구항 1 또는 2에 있어서,
    상기 제1 배선에 연결된 외부 전극 단자 및 상기 제2 배선에 연결된 외부 전극 단자를 더 포함하는 발광 소자.
  10. 청구항 9에 있어서,
    상기 제1 발광 셀들 및 상기 제2 발광 셀들은 상기 제1 배선에 연결된 외부 전극 단자와 상기 제2 배선에 연결된 외부 전극 단자 사이에서 병렬 연결 회로를 구성하는 발광 소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020110094320A 2011-09-19 2011-09-19 복수의 발광 셀을 구비하는 발광 소자 KR101220426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094320A KR101220426B1 (ko) 2011-09-19 2011-09-19 복수의 발광 셀을 구비하는 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094320A KR101220426B1 (ko) 2011-09-19 2011-09-19 복수의 발광 셀을 구비하는 발광 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051682A Division KR101507131B1 (ko) 2008-06-02 2008-06-02 복수의 발광 셀을 구비하는 발광 소자

Publications (2)

Publication Number Publication Date
KR20110107315A KR20110107315A (ko) 2011-09-30
KR101220426B1 true KR101220426B1 (ko) 2013-02-05

Family

ID=44956746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094320A KR101220426B1 (ko) 2011-09-19 2011-09-19 복수의 발광 셀을 구비하는 발광 소자

Country Status (1)

Country Link
KR (1) KR101220426B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207076A (zh) * 2022-08-18 2022-10-18 京东方科技集团股份有限公司 显示基板、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616415B1 (ko) 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
KR100765385B1 (ko) * 2005-12-16 2007-10-10 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 발광 소자
JP2008505478A (ja) * 2004-06-30 2008-02-21 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法並びにこれを用いた発光装置
EP1892764A1 (en) 2002-08-29 2008-02-27 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892764A1 (en) 2002-08-29 2008-02-27 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting elements
JP2008505478A (ja) * 2004-06-30 2008-02-21 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法並びにこれを用いた発光装置
KR100616415B1 (ko) 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
KR100765385B1 (ko) * 2005-12-16 2007-10-10 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 발광 소자

Also Published As

Publication number Publication date
KR20110107315A (ko) 2011-09-30

Similar Documents

Publication Publication Date Title
US8399895B2 (en) Semiconductor light emitting device
CN103178183B (zh) 发光器件
CN105576108B (zh) 发光器件
JP2009302314A (ja) ＧａＮ系半導体装置
KR20070005283A (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
US8247244B2 (en) Light emitting device and method of manufacturing the same
KR102540645B1 (ko) 발광소자
KR101220426B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101507131B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR20120031207A (ko) 발광다이오드 및 그 제조방법
KR101773582B1 (ko) 고효율 발광 다이오드
KR101239849B1 (ko) 고효율 발광 다이오드
KR20100036032A (ko) 발광 소자
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
KR100644215B1 (ko) 발광소자와 그 제조방법
WO2022011635A1 (zh) 半导体结构及其制作方法
KR100699057B1 (ko) 발광소자 및 그 제조방법
KR101026047B1 (ko) 발광소자 어레이 및 발광소자 어레이의 제조방법
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
US10074787B2 (en) Light emitting diode
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
KR20070001380A (ko) 발광 소자 및 이의 제조 방법
KR102071035B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 6