KR20100036032A

KR20100036032A - 발광 소자

Info

Publication number: KR20100036032A
Application number: KR1020080095460A
Authority: KR
Inventors: 진희창
Original assignee: 서울옵토디바이스주식회사
Priority date: 2008-09-29
Filing date: 2008-09-29
Publication date: 2010-04-07

Abstract

본 발명에 따른 발광 소자는 동일 기판상에 형성되어 서로 연결된 복수의 발광 셀을 포함하며, 상기 복수의 발광 셀 각각은 상기 동일 기판 상부에 순차 형성된 N형 반도체층, 활성층 및 P형 반도체층와, 상기 N형 반도체층 상에 형성된 제 1 전극과, 상기 N형 반도체층 상부에 형성되며, 제 1 전극과 연결된 제 1 배선과, 상기 P형 반도체층의 일부를 제외한 전체 상부에 형성된 절연층과, 상기 P형 반도체층과 연결되도록 상기 절연층 상부에 형성된 제 2 전극과, 상기 절연층 상부에 형성되며 상기 제 2 전극과 연결된 제 2 배선을 포함한다.

발광 칩, 배선, 절연층, 절단

Description

발광 소자{Light emission device}

본 발명은 발광 소자에 관한 것으로, 특히 서로 병렬 연결된 복수의 발광 칩을 동일 기판 상에 제작함으로써 원하는 발광 세기에 따라 다양한 형태 또는 사이즈를 구현할 수 있는 발광 소자에 관한 것이다.

발광 소자(Light Emitting Device; LED)는 화합물 반도체의 P-N 접합 구조를 이용하여 소수 캐리어(전자 또는 정공)를 만들고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자이다. 발광 소자는 GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료를 변경하여 발광원을 구성함으로써 다양한 색을 구현할 수 있다.

발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문에 최근 일반 조명은 물론 액정 표시 장치의 백라이트, 자동차 헤드라이트까지 응용이 확대되고 있다.

이러한 발광 소자는 광의 세기를 증가시키기 위해 전력 용량이 작은, 예를들 어 약 0.2W 정도의 발광 칩을 여러개 실장하거나, 전력 용량이 큰, 예를들어 약 0.5W 이상의 발광 칩을 하나 실장하여 구현하고 있다.

그런데, 전력 용량이 작은 발광 칩을 여러개 실장하는 경우 발광 칩의 수만큼 와이어 본딩해야 하기 때문에 생산성 및 수율이 저하된다. 또한, 전력 용량이 큰 발광 칩을 한개 실장하는 경우 슬러그 등의 열 방출 기구 등이 필요하게 되어 생산 원가가 상승하게 된다.

본 발명은 생산성 및 수율을 향상시킬 수 있고, 생산 원가를 절감시킬 수 있는 발광 소자를 제공한다.

본 발명은 동일 기판 상에 서로 병렬 연결되도록 복수의 발광 칩을 제작하고, 원하는 광의 세기에 따라 원하는 수의 발광 칩을 절단하여 이용하는 발광 소자를 제공한다.

본 발명의 일 양태에 따른 발광 소자는 동일 기판 상에 형성된 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 서로 연결된 복수의 발광 셀; 상기 N형 반도체층 상에 형성된 복수의 제 1 전극 및 상기 복수의 제 1 전극을 연결하는 제 1 배선; 적어도 상기 복수의 제 1 전극, 제 1 배선, 상부로 노출된 N형 반도체층 및 P형 반도체층을 덮으며, 상기 P형 반도체층의 적어도 일부에 개구부를 가지도록 형성된 절연층; 상기 개구부를 통하여 상기 P형 반도체층 상에 형성된 복수의 제 2 전극; 및 상기 복수의 제 2 전극을 연결하는 제 2 배선을 포함한다.

상기 제 1 배선은 메쉬 형상으로 상기 복수의 제 1 전극을 연결하고, 상기 제 2 배선은 메쉬 형상으로 상기 복수의 제 2 전극을 연결한다.

상기 복수의 제 1 전극 및 제 1 배선은 동일 공정으로 형성되고, 상기 복수의 제 2 전극 및 상기 제 2 배선은 동일 공정으로 형성된다.

상기 제 2 전극은 상기 절연층 상으로 더 연장된 연장부를 갖는다.

상기 P형 반도체층과 상기 절연층 사이에 투명 전극이 형성된다.

동일 방향으로 연장되는 상기 제 1 및 제 2 배선은 서로 중첩되지 않도록 형성된다.

상기 제 2 전극 및 제 2 배선은 장벽 금속층 및 도전층이 적층 형성된다.

필요에 따라 임의의 개수로 복수의 발광 셀을 절단하여 형성된다.

본 발명은 동일 기판 상에 서로 병렬 연결되도록 복수의 발광 칩을 제작한다. 즉, 복수의 발광 칩 각각의 제 1 전극이 제 1 배선에 의해 서로 연결되고, 제 2 전극이 제 2 배선에 의해 서로 연결되도록 한다. 또한, 제 1 및 제 2 배선은 절연층에 의해 절연되어 각각 일 발광 셀의 주변을 따라 일 방향 및 타 방향으로 연장 형성된다. 이렇게 동일 기판 상에 서로 병렬 연결되도록 복수의 발광 칩을 제작한 후 원하는 광의 세기에 따라 원하는 수의 발광 칩을 절단하여 이용하게 된다.

따라서, 전력 용량이 작은 복수의 발광 칩을 이용하는 경우 와이어 본딩에 의해 일일이 연결하는 종래의 방법에 비해 생산성 및 수율을 향상시킬 수 있고, 전력 용량이 큰 발광 칩을 이용하는 경우 열 방출을 위한 구성이 필요하지 않아 생산 원가를 절감할 수 있다.

또한, 제 1 및 제 2 배선이 일 발광 칩 주변을 따라 형성되기 때문에 전류 확산을 균일하게 할 수 있어 균일한 발광 특성을 얻을 수 있고, 그에 따라 발광 효 율을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.

도 1은 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 평면 개략도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ' 라인을 절취한 상태의 단면도이다.

도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 발광 소자는 동일 기판(10) 상에 서로 이격되어 형성되며, 서로 병렬 연결된 복수의 발광 셀(100)을 포함한다. 하나의 발광 셀(100)은 기판(10) 상부에 순차적으로 형성된 버퍼층(20), N형 반도체층(30), 활성층(40), P형 반도체층(50) 및 투명 전극(60)과, N형 반도체층(30) 상부에 형성된 제 1 전극(70) 및 투명 전극(60)과 연결되도 록 형성된 제 2 전극(90)을 포함한다. 또한, 제 2 전극(90)이 형성되는 영역의 적어도 일부를 제외한 전체 상부에 형성된 절연층(80)과, 복수의 발광 셀(100) 각각의 제 1 전극(70)들을 서로 연결시키도록 일 방향 및 타 방향으로 연장 형성된 제 1 배선(75) 및 복수의 발광 셀(100) 각각의 제 2 전극(90)들을 서로 연결시키도록 일 방향 및 타 방향으로 연장 형성된 제 2 배선(95)를 더 포함한다.

복수의 발광 셀(100)은 다양한 방식으로 배열될 수 있는데, 예를들어 가로 방향 및 세로 방향으로 발광 셀(100)을 배치하는 매트릭스 형태로 배열될 수 있다. 또한, 일 발광 셀(100)의 제 1 전극(70)과 타 발광 셀(100)의 제 2 전극(90)이 서로 인접하도록 복수의 발광 셀(100)을 배치할 수도 있고, 일 발광 셀(100)의 제 1 전극(70)과 타 발광 셀(100)의 제 1 전극(70)이 서로 인접하도록 복수의 발광 셀(100)을 배치할 수도 있다. 그리고, 제 1 및 제 2 배선(75 및 95)는 서로 인접한 발광 셀(100) 주위를 지나도록 형성된다. 따라서, 전류 확산을 균일하게 할 수 있어 균일한 발광 특성을 얻을 수 있고, 그에 따라 발광 효율을 향상시킬 수 있다. 또한, 절연층(80)을 사이에 두고 절연되어 동일 방향으로 연장되는 제 1 및 제 2 배선(75 및 95)는 중첩되지 않도록 형성된다.

기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼이며, Al₂O₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O₃, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다.

버퍼층(20)은 N형 반도체층(30)의 결정 성장시 기판(10)과 N형 반도체층(30)과의 격자 부정합을 줄이기 위해 형성되며, 반도체 재료인 GaN 또는 AlN를 이용하 여 형성한다.

N형 반도체층(30)은 활성층(40)에 전자를 주입하는 층으로서, N형 불순물이 도핑된 GaN층을 이용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물과 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있다. 또한, N형 반도체층(30)은 다층막으로 형성할 수도 있다. 한편, N형 반도체층(30) 상부에 N형 클래드층(미도시)이 더 형성될 수 있는데, N형 클래드층은 GaN, AlGaN 또는 InGaN를 이용하여 형성할 수 있다.

활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, 바람직하게는 InGaN을 이용하여 형성한다. 이때, 활성층(40)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다. 또한, 활성층(40)은 양자 우물층과 장벽층이 교대로 적층 형성된 다층 구조로 형성될 수 있다.

P형 반도체층(50)은 활성층(40)에 홀을 주입하는 층으로서, P형 불순물이 주입된 GaN층을 이용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능한데, 예를들어 InGaN을 이용할 수 있다. 또한, P형 반도체층(50)은 다층막으로 형성할 수도 있다.

투명 전극(60)은 P형 반도체층(50)으로의 전류 주입 면적을 증가시키면서 P형 반도체층(50)과 제 2 전극(90)의 오믹 콘택을 형성하여 순방향 전압을 저하시키 기 위해 형성한다. 또한, 투명 전극(60)은 투명 도전성 물질, 예를들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO, MgO 등을 이용하여 형성하며, 이에 의해 발광 소자의 투명도를 향상시킬 수 있다. 그런데, 투명 전극(60)은 발광 소자를 장시간 사용할 경우 투명 전극(60)을 이루는 물질의 원자가 하부의 P형 반도체층(50)으로 확산될 수 있다. 예를들어 ITO의 경우 인듐 및 주석이 P형 반도체층(50)으로 확산될 수 있다. 이러한 투명 전극(60)을 이루는 물질의 하부 확산을 방지하기 위해 투명 전극(60) 하부에 확산 방지층(미도시)을 형성할 수 있다. 확산 방지층은 예를들어 니켈 또는 은 등의 물질을 이용하여 단일층으로 형성할 수 있다. 이때, 니켈은 10∼100Å 정도의 두께로 형성할 수 있고, 은은 5∼50Å 정도의 두께로 형성할 수 있다. 니켈과 은의 두께 차이는 이들 금속 물질의 특성 차이에 의한 것으로, 특히 투과율과 확산 방지 능력에 따라 니켈과 은의 두께가 달라지게 된다. 즉, 니켈이 10Å 이하로 형성되거나 은이 5Å 이하로 형성되면 확산 방지 효과가 저하되고, 니켈이 100Å 이상으로 형성되거나 은이 50Å 이상으로 형성되면 투과율이 저하될 수 있다. 이러한 니켈 또는 은 뿐만 아니라 확산 방지 특성을 갖는 물질이 확산 방지층으로 이용될 수 있다. 이러한 확산 방지 물질은 투과율을 저하시키지 않고 확산 방지 효과를 저하시키지 않는 범위내에서 선택적으로 이용될 수 있으며, 단일층 또는 다층으로 형성될 수 있다.

제 1 전극(70)은 Cr, Au, Al 등의 금속 물질을 이용하여 단일층 또는 다층으로 형성한다. 제 1 전극(70)은 투명 전극(60), P형 반도체층(50) 및 활성층(40)의 소정 영역이 식각되어 N형 반도체층(30)의 일부가 노출된 후 N형 반도체층(30) 상 부에 형성된다.

제 1 배선(75)은 제 1 전극(70)과 바람직하게는 동일 물질 및 동일 공정으로 형성되며, 투명 전극(60), P형 반도체층(50) 및 활성층(40)의 소정 영역이 식각되어 노출된 N형 반도체층(30) 상부에 형성된다. 즉, 투명 전극(60), P형 반도체층(50) 및 활성층(40)은 제 1 전극(70)이 형성될 영역 뿐만 아니라 일 발광 셀(100)을 정의하는 영역(도 1의 A)에서 식각되어 N형 반도체층(30)이 노출되며, 제 1 배선(75)은 노출된 N형 반도체층(30) 상에 형성된다. 제 1 배선(75)은 제 1 전극(70)과 연결되어 형성되며, 인접한 발광 셀(100)의 제 1 전극(70)을 연결하기 위해 일 방향 및 타 방향으로, 즉 메쉬(mesh) 형태로 연장 형성된다.

절연층(80)은 제 2 전극(90)이 형성될 영역의 투명 전극(60)이 적어도 일부 노출되도록 전체 상부에 형성된다. 절연층(80)은 실리콘 산화막(SiO₂) 또는 실리콘 질화막(SiNx) 등의 물질로 형성될 수 있다.

제 2 전극(90)은 Cr, Au, Al 등의 금속 물질을 이용하여 단일층 또는 다층으로 형성한다. 제 2 전극(90)은 절연층(80)의 일부 제거된 영역을 통해 투명 전극(60)과 연결되도록 형성된다. 제 2 전극(90)은 투명 전극(60)의 소정 영역이 제거되어 노출된 확산 방지층(미도시)과 접촉되도록 형성될 수 있고, 투명 전극(60) 및 확산 방지층(미도시)의 소정 영역이 제거되어 노출된 P형 반도체층(50)과 접촉되도록 형성될 수 있다.

제 2 배선(95)은 제 2 전극(90)과 바람직하게는 동일 물질 및 동일 공정으로 형성된다. 제 2 배선(95)은 제 2 전극(70)과 연결되어 형성되며, 인접한 발광 셀(100)의 제 2 전극(90)을 연결하기 위해 일 방향 및 타 방향으로, 즉 메쉬(mesh) 형태로 연장 형성된다. 또한, 제 2 배선(95)은 일부 영역에서 투명 전극(60)과 연결되는데, 이로 인해 전류 확산을 균일하게 할 수 있어 균일한 발광 특성을 얻을 수 있다. 또한, 제 2 배선(95)은 인접하는 제 1 배선(75)과는 소정 간격 이격되어 형성되는데, 이는 이후 소정 단위로 발광 셀(100)을 절단할 때 절단 영역을 확보하기 위함이다. 한편, 제 2 배선(95)은 배선 물질을 증착할 때 단차로 인한 단차 피복성 문제가 발생되어 발광 소자의 신뢰성을 저하시킬 수도 있다. 이러한 단차 피복성 문제를 해결하기 위해 제 2 배선(95) 하부에 장벽 금속층(barrier metal layer)(미도시)를 형성할 수 있다. 장벽 금속층은 Ti, TiN, W, WN, Ta, TaN 등을 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법으로 형성할 수 있으며, 10㎚∼100㎚의 두께로 형성하는 것이 바람직하다. 장벽 금속층은 물리 기상 증착(Physical Vapor Deposition; PVD)으로 형성할 수도 있는데, PVD를 이용하는 경우에는 콜리메이터를 이용하여 단차 피복성이 우수한 막을 형성할 수 있다. 또한, 제 2 전극(90) 및 제 2 배선(95)은 단차 피복성 문제가 발생되지 않도록 스퍼터링(Sputtering), 전자 빔 증착(E-Beam Evaporation),또는 CVD 방법을 이용하여 100㎚∼3000㎚의 두께로 형성하는 것이 바람직하다.

상기와 같이 구성된 본 발명의 일 실시 예에 따른 발광 소자의 제조 방법을 도 4(a) 내지 도 4(e) 및 도 5(a) 내지 도 5(e)를 이용하여 설명하면 다음과 같다. 여기서, 도 4(a) 내지 도 4(e) 및 도 5(a) 내지 도 5(e)는 각각 도 1의 Ⅰ-Ⅰ' 라인 및 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 공정 순으로 도시한 단면도이다.

도 4(a) 및 도 5(a)를 참조하면, 기판(10) 상부에 버퍼층(20), N형 반도체층(30), 활성층(40), P형 반도체층(50) 및 투명 전극(60)을 순차적으로 형성한다. 버퍼층(20)은 예를들어 GaN층으로 형성하고, N형 반도체층(30)은 예를들어 N형 불순물이 도핑된 GaN층으로 형성한다. 그리고, 활성층(40)은 예를들어 InGaN층으로 구성된 단일 양자 우물 구조(SQW) 또는 더블 헤테로 구조(DH) 또는 멀티 양자 우물 구조(MQW)로 형성하고, P형 반도체층(50)은 P형 불순물이 도핑된 GaN층으로 형성한다. 또한, 투명 전극(60)은 ITO, IZO, ZnO 또는 MgO 등의 투명 도전 물질로 형성할 수 있으며, 투명 전극(60) 하부에 확산 방지층을 형성할 수도 있다. 이들 층들을 형성하는 방법을 더욱 구체적으로 설명하면 다음과 같다. 버퍼층(20)은 예를들어 450∼550℃의 온도에서 질소 및 갈륨(Ga) 소오스로서 암모니아(NH₃)와 트리메틸갈륨(trimethylgallium; TMGa)을 각각 유입시켜 GaN층을 증착함으로써 형성된다. GaN층 대신에 AlN층, GaInN층, AlGaInN층 또는 SiN층 등 여러 물질을 버퍼층으로 형성할 수 있으며, 성장 온도 및 두께는 소자 또는 성장 시스템에 따라 차이가 있을 수 있다. 이어서, 버퍼층(20) 상부에 예를들어 N형 불순물이 도핑된 GaN층으로 N형 반도체층(30)을 형성한다. 이를 위해 예를들어 900∼1000℃ 정도의 온도에서 갈륨 소오스로서 TMGa, 질소 소오스로서 암모니아(NH₃), 그리고 N형 불순물로서 SiH₄ 또는 SiH₆를 유입시켜 실리콘이 도핑된 GaN층을 형성한다. 이어서, N형 반도체층(30) 상 부에 예를들어 InGaN층으로 구성된 단일 양자 우물 구조(SQW) 또는 더블 헤테로 구조(DH) 또는 멀티 양자 우물 구조(MQW)로 활성층(40)을 형성한다. 이를 위해 예를들어 700∼850℃의 온도에서 인듐 소오스로서 트리메틸인듐(trimethylindium; TMIn) 또는 트리에틸인듐(triethylindium; TEIn)과 갈륨 소오스로서 TMGa 또는 트리에틸갈륨(triethylgallium;TEGa), 그리고 질소 소오스로서 암모니아(NH₃)를 유입시켜 InGaN층을 형성한다. 이어서, 활성층(40)을 형성한 후 온도를 예를들어 900∼1100℃로 유지한 상태에서 갈륨 소오스와 질소 소오스 및 마그네슘 소오스를 유입시켜 P형 반도체층(50)으로 P형 GaN층을 형성한다. 이어서, 예를들어 ITO를 이용하여 투명 전극(60)을 형성한다. ITO는 증착 또는 스퍼터링 방식으로 형성할 수 있는데, 10^-5Torr 이하의 압력과 기판(10) 온도를 1∼300℃로 유지하여 형성한다. 또한, ITO를 형성하기 위한 타겟으로는 In₂O₃과 SnO₂가 9:1의 비율로 섞인 타겟(target)을 이용할 수 있다. 한편, N형 반도체층(30) 및 P형 반도체층(50)으로 GaN 대신에 InN, AlN등으로 형성할 수 있는데, 이 경우 갈륨 소오스 대신에 인듐 소오스 또는 알루미늄 소오스를 유입시키면 된다.

도 4(b) 및 도 5(b)를 참조하면, 전체 상부에 제 1 감광막(미도시)을 형성한 후 소정의 제 1 마스크를 이용한 사진 및 현상 공정으로 제 1 감광막을 패터닝한다. 제 1 감광막은 도 1의 도면 부호 "A"로 표시된 바와 같은 형상, 즉 제 1 전극(70)이 형성될 영역과 일 발광 셀(100)을 정의하는 영역에서 잔류하도록 패터닝된다. 이러한 패터닝된 제 1 감광막을 식각 마스크로 이용한 식각 공정으로 투명 전극(60), P형 반도체층(50) 및 활성층(40)의 일부를 제거하여 N형 반도체층(30)을 노출시킨다. 따라서, N형 반도체층(30)은 제 1 전극(70)이 형성될 부분 뿐만 아니라 일 발광 셀(100)을 정의하는 영역에서 노출된다.

도 4(c) 및 도 5(c)를 참조하면, 전체 구조 상부에 제 2 감광막(미도시)을 형성한다. 그리고, 제 1 전극(70) 및 제 1 배선(75)이 형성될 영역을 노출시키도록 소정의 제 2 마스크를 이용한 사진 및 현상 공정으로 제 2 감광막을 패터닝한다. 즉, 제 2 감광막은 제 1 전극(70)이 형성될 영역을 노출시키고, 제 1 전극(70)과 연결되어 일 방향 및 타 방향으로 연장되도록 N형 반도체층(30)을 노출시키도록 패터닝된다. 그리고, 전체 상부에 도전층을 형성한 후 제 2 감광막을 리프트오프(liftoff)시킨다. 따라서, 제 2 감광막 상부에 형성된 도전층과 제 2 감광막이 제거되고, 제 1 전극(70) 및 제 1 배선(75)이 형성된다. 그리고, 전체 구조 상부에 절연막(80)을 형성한다. 절연막(80)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 등의 절연 물질을 이용하여 형성할 수 있다.

도 4(d) 및 도 5(d)를 참조하면, 전체 구조 상부에 제 3 감광막(미도시)을 형성한다. 그리고, 소정의 제 3 마스크를 이용한 사진 및 현상 공정으로 제 3 감광막을 패터닝한다. 여기서, 제 3 감광막은 발광 셀(100) 각각의 일부, 즉 제 1 전극(70) 상부 및 제 2 전극(90)이 형성될 영역, 그리고, 투명 전극(60) 상부의 절연층(80)이 노출되도록 패터닝된다. 이어서, 제 3 감광막을 식각 마스크로 이용한 식각 공정으로 절연층(80)을 식각하여 제 1 전극(70) 및 투명 전극(60)을 노출시킨다.

도 4(e) 및 도 5(e)를 참조하면, 전체 구조 상부에 제 4 감광막(미도시)을 형성한다. 그리고, 제 2 전극(90) 및 제 2 배선(95)이 형성될 영역을 노출시키도록 소정의 제 4 마스크를 이용한 사진 및 현상 공정으로 제 4 감광막을 패터닝한다. 즉, 제 4 감광막은 제 2 전극(90)이 형성될 영역을 노출시키고, 제 2 전극(90)과 연결되어 일 방향 및 타 방향으로 연장되도록 절연층(80)을 노출시키도록 패터닝된다. 또한, 제 4 감광막은 인접한 발광 셀(100)의 제 1 전극(70)과 소정 간격 이격되도록 패터닝된다. 그리고, 전체 상부에 도전층을 형성한 후 제 4 감광막을 리프트오프(liftoff)시킨다. 따라서, 제 4 감광막 상부에 형성된 도전층과 제 4 감광막이 제거되고, 제 2 전극(90) 및 제 2 배선(95)이 형성된다. 이때, 도전층을 형성하기 이전에 장벽 금속층(미도시)을 먼저 형성할 수 있다. 장벽 금속층은 Mo, Ni, Cr, Pt, TiN, WN, TaN 등을 이용하여 형성한다.

그리고, 본 발명의 실시예에 따른 발광 소자는 사각 형상의 기판 상에 직사각형의 발광 셀(100)을 형성하였으나, 이에 한정되지 않고 다양한 형상이 가능하다. 예를들어 마름모 형태로 형성될 수도 있고, 발광 소자의 용도 및 제조상의 편의에 의해 다양한 형상으로 제작될 수 있다.

또한, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

도 1은 본 발명의 일 실시 예에 따른 복수의 발광 셀을 구비하는 발광 소자의 평면 개략도.

도 2 및 도 3은 도 1의 Ⅰ-Ⅰ' 라인 및 Ⅱ-Ⅱ' 라인을 절취한 상태의 단면도.

도 4(a) 내지 도 4(e) 및 도 5(a) 내지 도 5(e)는 본 발명의 일 실시 예에 따른 발광 소자의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 라인 및 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 공정 순으로 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 기판 20 : 버퍼층

30 : N형 반도체층 40 : 활성층

50 : P형 반도체층 60 : 투명 전극

70 : 제 1 전극 75 : 제 1 배선

80 : 절연층 90 : 제 2 전극

95 : 제 2 배선 100 : 발광 셀

Claims

동일 기판 상에 형성된 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 서로 연결된 복수의 발광 셀;

상기 N형 반도체층 상에 형성된 복수의 제 1 전극 및 상기 복수의 제 1 전극을 연결하는 제 1 배선;

적어도 상기 복수의 제 1 전극, 제 1 배선, 상부로 노출된 N형 반도체층 및 P형 반도체층을 덮으며, 상기 P형 반도체층의 적어도 일부에 개구부를 가지도록 형성된 절연층;

상기 개구부를 통하여 상기 P형 반도체층 상에 형성된 복수의 제 2 전극; 및

상기 복수의 제 2 전극을 연결하는 제 2 배선을 포함하는 발광 소자.
제 1 항에 있어서, 상기 제 1 배선은 메쉬 형상으로 상기 복수의 제 1 전극을 연결하는 발광 소자.
제 1 항에 있어서, 상기 제 2 배선은 메쉬 형상으로 상기 복수의 제 2 전극을 연결하는 발광 소자.
제 1 항에 있어서, 상기 복수의 제 1 전극 및 제 1 배선은 동일 공정으로 형성된 발광 소자.
제 1 항에 있어서, 상기 복수의 제 2 전극 및 상기 제 2 배선은 동일 공정으로 형성된 발광 소자.
제 1 항에 있어서, 상기 제 2 전극은 상기 절연층 상으로 더 연장된 연장부를 갖는 발광 소자.
제 1 항에 있어서, 상기 P형 반도체층과 상기 절연층 사이에 투명 전극이 형성된 발광 소자.
제 1 항에 있어서, 동일 방향으로 연장되는 상기 제 1 및 제 2 배선은 서로 중첩되지 않도록 형성된 발광 소자.
제 1 항에 있어서, 상기 제 2 전극 및 제 2 배선은 장벽 금속층 및 도전층이 적층 형성된 발광 소자.
제 1 항에 있어서, 필요에 따라 임의의 개수로 복수의 발광 셀을 절단하여 형성된 발광 소자.