KR102100749B1 - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102100749B1
KR102100749B1 KR1020180127230A KR20180127230A KR102100749B1 KR 102100749 B1 KR102100749 B1 KR 102100749B1 KR 1020180127230 A KR1020180127230 A KR 1020180127230A KR 20180127230 A KR20180127230 A KR 20180127230A KR 102100749 B1 KR102100749 B1 KR 102100749B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
semiconductor
electrode
semiconductor layer
Prior art date
Application number
KR1020180127230A
Other languages
English (en)
Inventor
전수근
박준천
김태현
정연호
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020180127230A priority Critical patent/KR102100749B1/ko
Priority to PCT/KR2019/011632 priority patent/WO2020055061A1/ko
Application granted granted Critical
Publication of KR102100749B1 publication Critical patent/KR102100749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 그리고 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하며, 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사지고, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극은 제1 반도체층의 하면을 50% 이상 덮고 있고, 제1 전극의 두께는 제2 전극부터 반도체 발광부의 하면까지의 두께보다 큰 반도체 발광소자 및 이의 제조방법에 대한 것이다.

Description

반도체 발광소자 및 이의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조방법에 관한 것으로, 특히 접착물질을 포함한 이송판이 사용된 반도체 발광소자의 제조방법 및 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 수직형 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 형성되어 있는 반도체 발광부, 성장 기판(예: 사파이어 기판)이 제거된 측에 형성된 제1 전극(60), 제2 반도체층(50)에 전류를 공급하는 한편 반도체 발광부(30, 40, 50)를 지지하는 지지 기판(70), 그리고 지지 기판(70)에 형성된 제2 전극(80)을 포함한다. 제1 전극(60)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 전극(80)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 1과 같이 전극(60, 80)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자를 수직형 반도체 발광소자라 한다. 본 명세서에서 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다. 수직형 반도체 발광소자에 대한 것은 한국 등록특허공보 제1296946호, 한국 공개특허공보 제2014-0041527호 등에 다수 기재되어 있다.
도 2는 한국 공개특허공보 제2018-0092056호에 기재된 마이크로 반도체 발광소자의 분리 및 전사방법의 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
본 발명은 반도체 발광소자 중 평면상에서 최대 폭이 150um 이하 바람직하게는 100um 이하의 크기를 갖는 마이크로 반도체 발광소자의 분리 및 전사방법에 대한 것이다.
성장기판(10) 위에 형성된 복수의 마이크로 반도체 발광소자(20)를 이송판(90)에 접착시킨다. 이후 성장기판(10)을 제거한다. 이후 이송판(90)에 접착되어 있는 복수의 마이크로 반도체 발광소자(20)를 외부(91)에 전사한다. 마이크로 반도체 발광소자의 경우 크기가 작아 외부에 마이크로 반도체 발광소자를 이송하여 전기적으로 연결하는데 어려움이 있으며, 본 발명은 이송판(90)에 정렬된 상태로 마이크로 반도체 발광소자(20)를 한 번에 이송하여 외부(91)에 전기적으로 연결할 수 있도록하여 이러한 문제를 해결한 것이다.
도 3은 접착물질을 포함한 이송판에서 수직형 마이크로 반도체 발광소자를 제조하는 경우 문제점을 보여주는 도면이다.
수직형 마이크로 반도체 발광소자(20)를 도 2와 같은 방법에 따라 분리하고 전사하는 방법을 사용하는 경우, 이송판(90)에 복수의 마이크로 반도체 발광부(21)를 접착한 상태에서 복수의 마이크로 반도체 발광부(21)의 성장기판(10)이 제거된 측에 전극(22)을 형성하여 수직형 마이크로 반도체 발광소자(20)를 제조할 수 있다. 성장기판(10)이 제거된 측에 전극(22)을 형성하는 경우 포토레지스트(11, PR)를 사용하여 전극(22)을 형성하는 포토리소그래피 공정이 사용될 수 있다. 그러나 이 경우 포토리소그래피 공정에 사용되는 유기용매(예 : PR 제거액 등)에 의해 이송판(90)에 복수의 마이크로 반도체 발광부(21)를 접착시키는 접착물질(92) 예를 들어 실리콘, 에폭시 등과 같은 접착물질(92)의 접착성이 떨어져 이송판(90)으로부터 복수의 마이크로 반도체 발광부(21) 중 일부가 떨어져 나가거나 배열이 흐트러지는 문제가 발생하였다.
본 개시에서는 접착물질을 포함한 이송판을 사용하여 수직형 반도체 발광소자를 제조할 때 이송판과 반도체 발광부 사이의 접합력을 유지한 상태에서 수직형 반도체 발광소자를 제조하는 방법과 본 개시에 따라 제조한 수직형 반도체 발광소자를 제공하고자 한다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 그리고 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하며, 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사지고, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극은 제1 반도체층의 하면을 50% 이상 덮고 있고, 제1 전극의 두께는 제2 전극부터 반도체 발광부의 하면까지의 두께보다 큰 반도체 발광소자가 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조방법에 있어서, 성장기판을 준비하는 단계(S1); 성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2); 반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사진 반도체 발광부를 복수 개로 나누는 단계(S3); 각각의 반도체 발광부의 제2 반도체층과 전기적으로 연결된 제2 전극을 형성하는 단계(S4); 제1 이송판의 접착층에 각각의 반도체 발광부를 접합하는 단계(S5); 성장기판을 제거하는 단계(S6); 그리고 각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7-1);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고, 제1 전극의 두께는 제2 전극부터 반도체 발광부의 하면까지의 두께보다 크게 제1 전극을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 한국 공개특허공보 제2018-0092056호에 기재된 마이크로 반도체 발광소자의 분리 및 전사방법이 일 예를 보여주는 도면,
도 3은 접착물질을 포함한 이송판에서 수직형 반도체 발광소자를 제조하는 경우 문제점을 보여주는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 5 내지 도 7은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.
도 4(a)는 사시도이고, 도 4(b)는 AA'를 따라 자른 단면도이다.
반도체 발광소자(100)는 반도체 발광부(110), 제1 전극(120) 및 제2 전극(130)을 포함할 수 있다. 반도체 발광부(110)는 제1 도전성을 갖는 제1 반도체층(111), 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(113) 및 제1 반도체층(111)과 제2 반도체층(113) 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(112)을 포함할 수 있다. 반도체 발광부(110)의 측면(114)은 제1 반도체층(111)의 평면적(S1)이 제2 반도체층(113)의 평면적(S2)보다 커지도록 경사져 있다. 도 5 내지 도 7에서 다시 설명하겠지만 반도체 발광소자(100)의 반도체 발광부(110)는 성장기판에서 MOCVD와 같은 증착법을 통해 성장되며 성장기판으로부터 제1 반도체층(111), 활성층(112) 및 제2 반도체층(113)의 순서로 증착될 수 있다. 예를 들어 반도체 발광부(110)는 제1 반도체층(111)으로 n형 반도체층(Si-doped GaN)이고 제2 반도체층(113)으로 p형 반도체층(Mg-doped GaN) 및 활성층(예: InGaN/GaN 다중양자우물구조)으로 이루어질 수 있다.
제1 전극(120)은 제1 반도체층(111)과 전기적으로 연결된다. 특히 제1 전극(120)은 제1 반도체층(111)의 하면(1111)을 50% 이상 덮어 형성될 수 있다. 바람직하게는 전류를 원활히 공급하고 외부와 전기적으로 연결되는 장착면 기능을 위해 제1 반도체층(111)의 하면(1111)을 전부 덮어 형성될 수 있다. 도시하지는 않았지만 제1 반도체층(111)의 하면(1111)과 제1 전극(120) 사이에 버퍼층 등 전류 흐름을 방해하지 않는 다른 물질이 위치할 수 있다. 또한 제1 전극(120)의 두께(121)는 제2 전극(130)부터 제1 반도체층(111)의 하면(1111)까지의 두께인 H(115)와 같거나 작을 수 있다. 도 1과 같은 종래의 수직형 반도체 발광소자의 경우 외부와 전기적으로 연결되는 장착면 방향으로 두께가 반도체 발광부보다 두꺼운 지지 기판이 형성되는 것이 일반적이었다. 지지 기판이 전극 기능을 하거나 도 1처럼 별도의 전극을 형성하기도 한다. 그러나 지지 기판의 두께가 반도체 발광부보다 두꺼운 경우 평면상에서 최대 폭이 100um 이하인 마이크로 반도체 발광소자를 제조할 때 지지 기판의 두꺼운 두께로 인하여 마이크로 반도체 발광소자의 제조 및 취급에 어려움이 있었다.
제2 전극(130)은 제2 반도체층(113)과 전기적으로 연결된다. 제2 전극(130)과 제2 반도체층(113) 사이에는 전류 확산을 위해 ITO(150)가 위치할 수 있다.
또한 반도체 발광부(110)의 측면(114)에 절연층(140)이 형성될 수 있다. 절연층(140)은 반도체 발광부(110)를 외부 오염으로부터 보호하고 전기적 쇼트 등을 방지할 수 있다. 절연층(140)이 형성되는 경우 절연층(140)의 하면(141)까지 제1 전극(120)이 형성될 수 있다. 제1 전극(120)이 외부와 전기적으로 연결될 때 장착면으로 기능하기 때문에 제1 전극(120)은 넓게 형성하는 것이 바람직하다. 전기적 쇼트 방지 등을 위해 절연층(140)은 반도체 발광부 측면(114)뿐 아니라 제2 반도체층(113) 상면(1131) 및 ITO(150)가 있는 경우 ITO(150) 상면도 덮을 수 있다. 도 4(a)에서 반도체 발광소자(100)의 사시도는 사다리꼴 형상으로 도시하였으나 단면 형상이 도 4(b)와 같은 사다리꼴 형상인 경우 사시도 형상은 제한이 없다. 예를 들어 도 4(c)와 같은 형상의 반도체 발광소자도 가능하다. 더 나아가 반도체 발광부(110)의 측면(114)이 제2 반도체층(113)의 평면적(S2)보다 제1 반도체층(111)의 평면적(S1)이 커지도록 적어도 일부 경사져 있는 경우 반도체 발광부(110)의 단면 형상은 도 4(b)와 같은 사다리꼴 형상에 제한되지 않는다. 예를 들어 반도체 발광부(110)의 단면 형상은 도 4(d)와 같은 형상도 가능하다.
도 5 내지 도 7은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면이다.
먼저 성장 기판(200)을 준비한다(S1). 성장 기판(200)은 사파이어(Al2O3), SiC, Si 등의 물질로 이루어질 수 있으며, 반도체의 성장이 가능하다면 특별한 제한은 없다. 이하, 반도체로 3족 질화물 반도체를 예로 하고, 성장 기판(200)으로 사파이어 기판을 예로 하여 설명한다. 이후 반도체 발광부(220; 예: LED)를 성장기판(200) 위에 형성한다(S2). 반도체 발광부(220)는 제1 도전성을 갖는 제1 반도체층(221, 예 : n형 반도체층), 활성층(222), 제2 반도체층(223, 예: p형 반도체층)으로 이루어질 수 있다. 반도체 발광부(220)는 PN 접합을 이용하고, 전자와 정공의 재결합을 이용해 빛을 발광하는 구조라면 특별한 제한은 없다. 반도체 발광부(220)는 MOCVD와 같은 증착법을 통해 성장될 수 있다. 반도체의 안정적 성장을 위한 버퍼층 내지 씨앗층(210; 예: AlN)을 반도체 발광부(220)를 형성하기 전에 성장 기판(200) 위에 준비할 수 있다(S2-1). 버퍼층(210)은 GaN, AlGaN, AlN, CrN 등의 물질로 이루어질 수 있으며, 성장 기판(20)과 반도체의 격자 상수 및 열팽창 계수의 차이를 극복하고 양질의 반도체를 성장시킬 수 있는 물질이라면 특별한 제한은 없다. 설명을 위해 두께는 과장되게 또는 축소하여 표현하였다. 이후 식각(예 : ICP 에칭)을 통해 반도체 발광부(220)를 복수의 반도체 발광부(220)로 개별화한다(S3). 특히 복수의 반도체 발광부(220)로 개별화하는 경우 각각의 반도체 발광부(220)의 측면(224)은 제1 반도체층(221)의 평면적이 제2 반도체층(223)의 평면적보다 커지도록 적어도 일부 경사지게 식각한다. 이후 제2 반도체층(223)과 전기적으로 연결된 제2 전극(230)을 형성한다(S4). S3 단계와 S4 단계 사이에 필요에 따라 제2 반도체층(223)과 제2 전극(230) 사이에 ITO(240)을 형성할 수 있으며 절연층(250)을 반도체 발광부(220) 측면(224) 및 상면(225)에 형성할 수 있다(S3-1). 이후 제1 이송판(260)에 각각의 반도체 발광부(220)를 접착한다(S5). 제1 이송판(260)은 지지판(262)과 접착층(261)으로 구성될 수 있으며, 지지판(262)은 잘 휘지 않는 재질로 형성되는 것이 바람직하다. 예를 들어 유리나 금속판일 수 있다. 다만 지지판(262)이 테이프와 같이 잘 휘는 재질로 형성되는 것을 배제하는 것은 아니다. 제1 이송판(260)의 접착층(261)에 제2 전극(230) 또는 절연층(250) 중 적어도 하나가 접착된다. 이후 성장기판(200)을 반도체 발광부(220)로부터 분리하는 공정(예: CLO(Chemical Lift-Off), LLO(Laser Lift-Off))을 사용하여 분리한다(S6). 이후 금속(271)을 증착하여 제1 반도체층(221)과 전기적으로 연결된 제1 전극(270)을 형성한다(S7). 본 개시의 S7 단계처럼 포토리소그래피 공정을 사용하지 않고 단지 금속 증착만을 통해 제1 전극(270)을 형성하기 때문에 도 3에 기재한 문제를 해결할 수 있다. 다만 금속 증착을 할 때 인접한 반도체 발광소자(280) 사이에 증착된 금속이 서로 연결되는 것을 방지하기 위해서 반도체 발광부(220)의 측면(224)이 제1 반도체층(221)의 평면적이 제2 반도체층(223)의 평면적보다 크도록 일부 경사져 반도체 발광부(220)의 단면 형상이 사다리꼴과 유사한 것이 중요하다. 즉 도 7의 S7과 같이 반도체 발광부(220)의 단면 형상이 제1 반도체층(221)의 평면적이 제2 반도체층(223)의 평면적보다 큰 형태의 사다리꼴과 비슷한 경우 금속(271)이 증착될 때 금속(271)이 제1 반도체층(221)의 하면(2211)을 거의 대부분(50% 이상) 덮어 제1 전극(270)을 형성하지만 빗금 친 부분(290)에는 금속(271)이 증착되지 않아 제1 반도체층(221)의 하면(2211)에 형성된 제1 전극(270)과 제1 이송판(260)에 형성된 금속(271)이 떨어져 형성될 수 있다. 따라서 금속을 증착할 때 인접한 반도체 발광소자(280) 사이에 금속이 서로 연결되는 것을 방지할 수 있다. 물론 반도체 발광부(220)의 단면 형상은 제1 반도체층(221)의 평면적이 제2 반도체층(223)의 평면적보다 큰 조건을 만족하는 한 다양하게 가능하며 도 4(d)에서 다양한 예를 기재하였다. 버퍼층(210)의 두께는 30nm 이하 정도여서 제거를 하지 않아도 문제가 없으며, 필요하다면, 플라즈마를 이용하여 제거하는 것이 가능하다. 도 7에서는 버퍼층(210)을 제거한 상태를 도시하였다. 이후 제1 이송판(260)에 정렬된 상태로 완성된 반도체 발광소자(280)를 외부(300)에 전사한다(S8). 필요한 경우 도시하지 않았지만 외부(300)가 아닌 제2 이송판에 전사할 수도 있다. 본 개시에 따른 제조방법은 수직형 마이크로 반도체 발광소자에 바람직하지만, 마이크로 반도체 발광소자보다 큰 일반 수직형 반도체 발광소자에도 적용할 수 있다. 또한 제1 전극(270)의 두께는 이송판의 접착층 하면에서 반도체 발광부(220)의 하면(2211)까지의 두께인 h1보다 작거나 같을 수 있다. 이송판의 접착층(261)에 제2 전극(230)의 일부가 들어가지 않는 경우 h1은 도 4에서 설명한 H와 동일하다.
도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면이다.
도 4에 기재된 것처럼 제1 전극(120)의 두께(121)는 제2 전극(130)부터 제1 반도체층(111)의 하면(1111)까지의 두께인 H(115)와 같거나 작은 것이 평면상에서 최대 폭이 100um 이하인 수직형 마이크로 반도체 발광소자를 제조할 때 지지 기판의 두꺼운 두께로 인하여 수직형 마이크로 반도체 발광소자의 제조 및 취급이 어려운 문제를 해결할 수 있지만, 반대로 제1 전극(120)의 두께(121)가 제2 전극(130)부터 제1 반도체층(111)의 하면(1111)까지의 두께인 H(115)보다 두껍게 할 필요가 있는 경우가 있다. 이 경우에도 도 5 내지 7에 기재된 방법으로 제조하는 것이 바람직하다. 즉 온도에 취약한 접착물질층을 포함하고 있는 이송판을 사용하여 수직형 반도체 발광소자를 제조할 때 이송판과 반도체 발광부 사이의 접합력을 유지한 상태에서 수직형 반도체 발광소자를 제조하는데 용이하다. 다만 도 7에 기재된 S7 단계는 도 8과 같이 제1 전극(270)의 두께(272)가 제2 전극(230)부터 반도체 발광부(220)의 하면(2211)까지의 두께(226)보다 크게 형성되도록 한다(S7-1). 발광부(220)의 제1 반도체층(221)의 평면적이 제2 반도체층(223)의 평면적보다 큰 형태이기 때문에 제1 전극(270)을 형성하기 위해 금속을 증착할 때 인접한 반도체 발광소자(280)사이에 증착되는 금속(271)이 도 8과 같이 빗금친 부분(290)에 형성되지 않으며 더 나아가 제1 전극(270)의 두께를 크게하기 위해서 금속 증착을 진행하는 경우에는 제1 전극(270)이 마스크와 같은 기능을 하여 인접한 반도체 발광소자(280)의 제1 전극(270)에 금속(271)이 붙지 않게 된다. 즉 도시하지는 않았지만 금속이 증착되면서 제1 전극(270)의 평면적이 반도체 발광부(220)로부터 멀어질수록 커지면서 마스크와 같은 역할을 하여 반도체 발광소자(280)의 사이에 증착되는 금속(271)의 형상이 점점 뾰족하게 되기 때문에 제1 전극(270)에 금속(271)이 붙지 않게 된다. 인접한 반도체 발광소자(280)의 제1 전극(270)에 금속(271)이 붙지 않게되어 인접한 반도체 발광소자(280)의 분리가 용이하다. 설명의 편의를 위해 반도체 발광부(220)의 두께를 크게 기재한 것이며 반도체 발광부(220)의 두께는 대략 50um 이하이다. S7 단계를 제외하고 나머지는 도 5 내지 7에 기재된 제조방법과 실질적으로 동일하다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부; 제1 반도체층과 전기적으로 연결된 제1 전극; 그리고 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하며, 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사지고, 제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며, 제1 전극은 제1 반도체층의 하면을 50% 이상 덮고 있고 제1 전극의 두께는 제2 전극부터 반도체 발광부의 하면까지의 두께보다 큰 반도체 발광소자..
(2) 제1 전극은 제1 반도체층의 하면을 전부 덮고 있는 반도체 발광소자.
(3) 제1 반도체층은 n형 반도체층인 반도체 발광소자.
(4) 절연층이 반도체 발광부의 측면을 덮은 반도체 발광소자.
(5) 제1 전극이 절연층 하면의 적어도 일부를 덮고 있는 반도체 발광소자.
(6) 평면상에서 반도체 발광부의 최대 폭이 100um 이하인 반도체 발광소자.
(7) 제1 전극의 평면적이 반도체 발광부로부터 멀어질수록 커지는 반도체 발광소자.
(8) 반도체 발광소자의 제조방법에 있어서, 성장기판을 준비하는 단계(S1); 성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2); 반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사진 반도체 발광부를 복수 개로 나누는 단계(S3); 각각의 반도체 발광부의 제2 반도체층과 전기적으로 연결된 제2 전극을 형성하는 단계(S4); 제1 이송판의 접착층에 각각의 반도체 발광부를 접합하는 단계(S5); 성장기판을 제거하는 단계(S6); 그리고 각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7-1);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고 제1 전극의 두께는 제2 전극부터 반도체 발광부의 하면까지의 두께보다 크게 제1 전극을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
(9) S3 단계와 S4 단계 사이에 절연층이 반도체 발광부의 측면을 덮는 단계;를 포함하는 반도체 발광소자의 제조방법.
(10) 제1 이송판의 접착층은 실리콘 및 에폭시 중 적어도 하나의 물질로 형성되는 반도체 발광소자의 제조방법.
(11) S7-1 단계에서 제1 전극을 형성하는 물질이 각각의 반도체 발광부 사이의 제1 이송판 위에 부착되나 제1 전극과는 접촉하지 않는 반도체 발광소자의 제조방법.
본 개시에 의하면, 평면상에서 최대 폭이 100um 이하인 수직형 마이크로 반도체 발광소자를 얻을 수 있다.
본 개시에 의하면, 실리콘, 에폭시 등과 같은 접착물질로 된 접착성 이송판을 사용하여 수직형 반도체 발광소자를 용이하게 제조할 수 있다.
본 개시에 의하면, 실리콘, 에폭시 등과 같은 접착물질로 된 접착성 이송판을 사용하여 반도체 발광부의 두께보다 큰 두께를 갖는 제1 전극을 포함한 수직형 반도체 발광소자를 용이하게 제조할 수 있다.
반도체 발광소자 : 100, 280
이송판 : 90, 160
반도체 발광부 : 21, 110, 220

Claims (11)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 반도체 발광부;
    제1 반도체층과 전기적으로 연결된 제1 전극; 그리고
    제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하며,
    반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사지고,
    제1 전극과 제2 전극 사이에 반도체 발광부가 위치하며,
    제1 전극은 제1 반도체층의 하면을 50% 이상 덮고 있고
    제1 전극의 평면적이 반도체 발광부로부터 멀어질수록 커지는 반도체 발광소자.
  2. 제1항에 있어서,
    제1 전극은 제1 반도체층의 하면을 전부 덮고 있는 반도체 발광소자.
  3. 제1항에 있어서,
    제1 반도체층은 n형 반도체층인 반도체 발광소자.
  4. 제1항에 있어서,
    절연층이 반도체 발광부의 측면을 덮은 반도체 발광소자.
  5. 제4항에 있어서,
    제1 전극이 절연층 하면의 적어도 일부를 덮고 있는 반도체 발광소자.
  6. 제1항에 있어서,
    평면상에서 반도체 발광부의 최대 폭이 100um 이하인 반도체 발광소자.
  7. 삭제
  8. 반도체 발광소자의 제조방법에 있어서,
    성장기판을 준비하는 단계(S1);
    성장기판 위에 제1 도전성을 갖는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 을 순서대로 형성하여 반도체 발광부를 형성하는 단계(S2);
    반도체 발광부를 복수 개로 나누는 단계;로서, 각각의 반도체 발광부의 측면은 제1 반도체층의 평면적이 제2 반도체층의 평면적보다 커지도록 적어도 일부가 경사진 반도체 발광부를 복수 개로 나누는 단계(S3);
    각각의 반도체 발광부의 제2 반도체층과 전기적으로 연결된 제2 전극을 형성하는 단계(S4);
    제1 이송판의 접착층에 각각의 반도체 발광부를 접합하는 단계(S5);
    성장기판을 제거하는 단계(S6); 그리고
    각각의 반도체 발광부의 제1 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계(S7-1);로서, 제1 전극이 제1 반도체층 하면을 50% 이상 덮고 제1 전극의 평면적이 반도체 발광부로부터 멀어질수록 커지는 제1 전극을 형성하는 단계;를 포함하며
    S7-1 단계에서 제1 전극을 형성하는 물질이 각각의 반도체 발광부 사이에서 각각의 반도체 발광부와 접촉하지 않고 제1 이송판 위의 접착층에 부착되는 반도체 발광소자의 제조방법.
  9. 제8항에 있어서,
    S3 단계와 S4 단계 사이에 절연층이 반도체 발광부의 측면을 덮는 단계;를 포함하는 반도체 발광소자의 제조방법.
  10. 제8항에 있어서,
    제1 이송판의 접착층은 실리콘 및 에폭시 중 적어도 하나의 물질로 형성되는 반도체 발광소자의 제조방법.
  11. 삭제
KR1020180127230A 2018-09-10 2018-10-24 반도체 발광소자 및 이의 제조방법 KR102100749B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180127230A KR102100749B1 (ko) 2018-10-24 2018-10-24 반도체 발광소자 및 이의 제조방법
PCT/KR2019/011632 WO2020055061A1 (ko) 2018-09-10 2019-09-09 반도체 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180127230A KR102100749B1 (ko) 2018-10-24 2018-10-24 반도체 발광소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR102100749B1 true KR102100749B1 (ko) 2020-04-14

Family

ID=70291429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127230A KR102100749B1 (ko) 2018-09-10 2018-10-24 반도체 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102100749B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120006B1 (ko) * 2010-01-29 2012-03-20 우리엘에스티 주식회사 수직형 반도체 발광소자 및 그 제조방법
KR20180024228A (ko) * 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120006B1 (ko) * 2010-01-29 2012-03-20 우리엘에스티 주식회사 수직형 반도체 발광소자 및 그 제조방법
KR20180024228A (ko) * 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Similar Documents

Publication Publication Date Title
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
US9911764B2 (en) Display apparatus and method of manufacturing the same
US8134169B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US8877652B2 (en) Substrate structure and method of manufacturing the same
US8765584B2 (en) Semiconductor device and manufacturing method therefor
KR100705225B1 (ko) 수직형 발광소자의 제조방법
US11621367B2 (en) LED device, method of manufacturing the LED device, and display apparatus including the LED device
US8497144B1 (en) Method for manufacturing light emitting chip having buffer layer with nitride semiconductor in carbon nano tube structure
KR20210064856A (ko) Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
WO2012098964A1 (ja) 発光素子と発光素子および半導体素子の製造方法
KR102100749B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102089499B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102134239B1 (ko) 반도체 발광소자 및 이의 제조방법
WO2020055061A1 (ko) 반도체 발광소자 및 이의 제조방법
KR102087728B1 (ko) 반도체 발광소자 및 이의 제조방법
TWI796590B (zh) 發光二極體以及形成發光二極體的方法
US9299779B2 (en) Semiconductor substrate and method of fabricating the same
KR102275367B1 (ko) 반도체 발광소자 및 이의 제조방법
JP2023513619A (ja) 金属格子を含むレーザリフトオフ処理システム
US20230387371A1 (en) Display panel and manufacturing method thereof
EP3888130B1 (en) Method of fabricating micro light emitting diode array substrate
KR101205525B1 (ko) 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법
KR20220098654A (ko) 반도체 구조체 및 그 제조 방법
KR101021398B1 (ko) 발광 다이오드 및 그의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant