KR102531884B1 - 디스플레이 장치 및 디스플레이 장치 형성 방법 - Google Patents

디스플레이 장치 및 디스플레이 장치 형성 방법 Download PDF

Info

Publication number
KR102531884B1
KR102531884B1 KR1020180062493A KR20180062493A KR102531884B1 KR 102531884 B1 KR102531884 B1 KR 102531884B1 KR 1020180062493 A KR1020180062493 A KR 1020180062493A KR 20180062493 A KR20180062493 A KR 20180062493A KR 102531884 B1 KR102531884 B1 KR 102531884B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting unit
conductive layer
semiconductor layer
Prior art date
Application number
KR1020180062493A
Other languages
English (en)
Other versions
KR20180131496A (ko
Inventor
슌-유안 후
šœ-유안 후
치아-시우 수
밍-이 차오
밍-창 린
츠-민 얀
차우-후아 셰이
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20180131496A publication Critical patent/KR20180131496A/ko
Application granted granted Critical
Publication of KR102531884B1 publication Critical patent/KR102531884B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133617—Illumination with ultraviolet light; Luminescent elements or materials associated to the cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/143—Sensing or illuminating at different wavelengths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133614—Illuminating devices using photoluminescence, e.g. phosphors illuminated by UV or blue light
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치가 제공된다. 디스플레이 장치는 기판과, 해당 기판 상에 배치된 발광 유닛을 포함한다. 발광 유닛은 제2 도전층과 중첩되는 제1 도전층, 제1 도전층과 제2 도전층 사이에 배치된 제1 반도체 층, 제1 반도체 층과 제1 도전층 사이에 배치된 제2 반도체 층, 제1 반도체 층과 제2 반도체 층 사이에 배치된 양자 우물 구조체, 및 제1 반도체 층과 양자 우물 구조체를 관통하는 비아 홀을 포함한다. 제2 도전층은 비아 홀 내에 배치된 도전 재료를 통해 제2 반도체 층과 전기적으로 접속된다.

Description

디스플레이 장치 및 디스플레이 장치 형성 방법{DISPLAY DEVICE AND METHOD FOR FORMING THE SAME}
관련 출원에 대한 상호 참조
본 출원은 그 전체가 참조로 여기에 포함된, 2017년 5월 31일자 출원된 미국 가특허 출원 제62/512, 733호, 2017년 6월 30일자 출원된 미국 가특허 출원 제62/527,198호, 및 2017년 12원 27일자 출원된 중국 특허 출원 제201711444797.4호의 우선권을 주장한다.
기술 분야
본 개시 내용은 디스플레이 장치, 보다 구체적으로, 발광 유닛을 포함하는 디스플레이 장치에 관한 것이다.
디지털 기술이 발전함에 따라, 디스플레이 장치는 우리 사회에서 더 광범위하게 사용되고 있다. 예를 들면, 디스플레이 장치는 텔레비전, 노트북, 컴퓨터 및 휴대 전화기(예, 스마트폰)와 같은 현대 정보 통신 기기에 적용되고 있다. 추가로, 디스플레이 장치의 각 세대는 이전 세대에 비해 더 얇고, 가볍고, 소형이면서 유행을 따르도록 개발되어 왔다.
디스플레이 장치의 다양한 종류 중에 발광 다이오드(LED) 디스플레이 장치가 인기를 얻고 있는 데, 이는 LED는 고효율 및 긴 수명과 같은 장점을 가지기 때문이다.
그러나, 기존의 LED 디스플레이 장치는 모든 면에서 만족스러운 것은 아니었다.
본 개시 내용의 일부 실시예들은 디스플레이 장치를 제공한다. 디스플레이 장치는 기판과, 해당 기판 상에 배치된 발광 유닛을 포함한다. 발광 유닛은 제2 도전층과 중첩되는 제1 도전층, 제1 도전층과 제2 도전층 사이에 배치된 제1 반도체 층, 제1 반도체 층과 제1 도전층 사이에 배치된 제2 반도체 층, 제1 반도체 층과 제2 반도체 층 사이에 배치된 양자 우물 구조체, 및 제1 반도체 층과 양자 우물 구조체를 관통하는 비아 홀을 포함한다. 비아 홀 내에는 도전 재료가 배치된다. 제2 도전층은 도전 재료를 통해 제2 반도체 층과 전기적으로 접속된다. 이들 실시예에서, 도전층들은 발광 유닛의 상부 측과 발광 유닛의 하부 측에 배치된다. 발광 유닛의 상부 측은 발광 유닛의 하부 측과 반대측에 있다. 따라서, 발광 유닛의 상부 측과 하부 측은 디스플레이 장치의 기판과 접속되는 데 사용될 수 있으며, 디스플레이 장치의 제조 공정의 적응성이 향상된다.
본 개시 내용의 일부 실시예는 디스플레이 장치를 형성하는 방법을 제공한다. 방법은 기판을 제공하는 단계를 포함한다. 기판 상에는 복수의 접합 패드가 배치된다. 또한, 방법은 복수의 접합 패드를 커버하도록 기판 상에 접착층을 형성하는 단계, 리소그래피 공정을 이용하여 복수의 접합 패드에 대응되도록 패턴화된 접착층을 형성하는 단계, 및 패턴화된 접착층을 통해 상기 접합 패드 중 적어도 하나에 발광 유닛을 접합하는 단계를 포함한다. 이들 실시예에서, 패턴화된 접착층은 리소그래피 공정에 의해 형성되므로, 형성된 패턴은 더 작은 크기를 가지게 되어 작은 크기의 발광 유닛과 디스플레이 장치의 기판을 접합하는 데 적용될 수 있다.
본 개시 내용의 일부 실시예는 디스플레이 장치를 제공한다. 디스플레이 장치는 기판과 해당 기판 상에 배치된 제1 발광 유닛 및 제2 발광 유닛을 포함한다. 제1 발광 유닛은 제2 발광 유닛에 인접하다. 제1 방향으로, 제1 발광 유닛은 길이(P1)를 가지며, 제1 발광 유닛과 제2 발광 유닛은 간격(Z1)을 가진다. 또한, 디스플레이 장치는 기판과 제1 발광 유닛 사이에 배치된 제1 접착층, 기판과 제2 발광 유닛 사이에 배치된 제2 접착층을 포함한다. 제1 방향으로, 제1 접착층과 제2 접착층은 간격(Z3)을 가진다. 간격(Z1), 간격(Z3) 및 길이(P1)는 다음의 수학식에 부합되며; 0 < Z3 < (Z1 + P1), Z1, Z3, 및 P1은 제로 마이크로미터보다 크다. 이들 실시예에서, 제1 발광 유닛의 길이(P1)를 조절하는 것에 의해, 인접한 발광 유닛의 간격(Z1)과 인접한 접착층 사이의 간격(Z3)은 "0 < Z3 < (Z1 + P1)"의 수학식에 부합되며, 접착층과 발광 유닛 사이의 접착 면적이 너무 작은 데 기인한 불충분한 접착으로부터 기인하는 디스플레이 장치의 발광 유닛과 기판 간의 전기 접속의 불량의 문제점이 개선될 수 있다.
첨부 도면을 참조로 다음의 실시예에 상세한 설명이 제공된다.
본 개시 내용은 첨부 도면을 함께 판독시 다음의 상세한 설명으로부터 더 완전하게 이해될 수 있다. 산업계의 표준적인 관행에 따라 다양한 특징부들이 비율대로 작성되지 않는 것은 중요하지 않다. 실제, 다양한 특징부들의 치수는 논의의 명확성을 위해 임의로 증감될 수 있다.
도 1a, 1b, 1c, 1d는 본 개시 내용의 일부 실시예에 따른 발광 유닛 형성 방법을 나타낸 일련의 횡단면도이다.
도 1e는 본 개시 내용의 일부 실시예에 따른 발광 유닛의 상면도를 예시한다.
도 1g는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 횡단면도를 예시한다.
도 1h는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 횡단면도를 예시한다.
도 2a 및 도 2b는 각각 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(20)의 상면도 및 횡단면도를 예시한다.
도 3a 및 도 3b는 각각 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(30)의 상면도 및 횡단면도를 예시한다.
도 4a 및 도 4b는 각각 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(40)의 상면도 및 횡단면도를 예시한다.
도 5a 및 도 5b는 각각 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(50)의 상면도 및 횡단면도를 예시한다.
도 6a, 6b, 6c, 6d는 본 개시 내용의 일부 실시예에 따른 디스플레이장치(60)의 형성 방법을 나타낸 일련의 횡단면도이다.
도 6f는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60')의 횡단면도를 예시한다.
도 6g 및 도 6h는 각각 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60")의 상면도 및 횡단면도를 예시한다.
도 6i는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60")의 상면도를 예시한다.
도 6j는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60a)의 상면도를 예시한다.
도 6k는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60a)의 상면도를 예시한다.
도 6l은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60a)의 상면도를 예시한다.
도 6m은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60a)의 상면도를 예시한다.
도 6n은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60a)의 상면도를 예시한다.
도 7a, 7b, 7c, 7d는 본 개시 내용의 일부 실시예에 따른 디스플레이장치(70)의 형성 방법을 나타낸 일련의 횡단면도이다.
도 8a, 8b, 8c, 8d는 본 개시 내용의 일부 실시예에 따른 디스플레이장치(80)의 형성 방법을 나타낸 일련의 횡단면도이다.
도 9a, 9b, 9c, 9d는 본 개시 내용의 일부 실시예에 따른 디스플레이장치(90)의 형성 방법을 나타낸 일련의 횡단면도이다.
다음의 설명은 제공된 주제의 여러 가지 다른 특징부의 구현을 위한 다수의 상이한 실시예 또는 실례를 제공한다. 본 개시 내용을 단순화하기 위해 구성 성분 및 배열의 특정 예들을 아래에 설명한다. 이들은 물론 단지 여러 가지 예일 뿐이고 한정하고자 의도된 것이 아니다. 예를 들면, 이어지는 설명에서 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉되게 형성되는 실시예를 포함할 수 있고 제1 및 제2 특징부가 직접 접촉되지 않을 수 있게 추가의 특징부가 제1 및 제2 특징부 사이에 형성될 수 있는 실시예도 포함할 수 있다.
추가로, 본 개시 내용은 여러 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순 및 명료를 위한 것으로 그 자체가 논의되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
일부 실시예들을 아래에 설명한다. 이들 실시예에 설명된 단계들의 이전, 도중 및/또는 이후에 추가의 동작이 제공될 수 있다. 설명된 단계 중 일부는 방법의 다른 실시예에서 대체 또는 제거될 수 있다. 추가로, 본 개시 내용의 일부 실시예들은 여러 단계들을 특정 순서로 하여 다음의 구문에 논의될 것이지만, 이들 단계는 다른 합당한 순서로 수행될 수 있다.
[제1 실시예]
본 실시예의 발광 유닛은 상부 측과 해당 상부 측과 반대측에 있는 하부 측에 도전층을 가지며, 따라서 발광 유닛의 상부 측과 하부 측은 디스플레이 장치의 기판과 접속되도록 사용될 수 있다. 따라서, 디스플레이 장치를 형성하는 제조 공정의 적응성이 향상될 수 있다. 예를 들면, 도전층들은 발광 유닛의 전극일 수 있으며, 디스플레이 장치의 기판은 박막 트랜지스터(TFT) 기판일 수 있다.
예를 들면, 유동법 또는 진동법으로 기판에 발광 유닛을 전사하는 데 기체 또는 액체가 사용되는 경우, 기판과 접촉하는 발광 유닛의 표면은 무작위적이다. 도전층들이 일측에만 형성된 통상적인 발광 유닛이 사용되는 경우, 기판과 접촉하는 발광 유닛의 측면은 발광 유닛과 기판을 전기적으로 접속시킬 수 있는 도전층이 없을 수 있으며, 따라서 발광 유닛은 광을 방출하도록 구동될 수 없다.
다음의 구문에서, 본 실시예의 발광 유닛을 형성하는 방법을 도 1a~1f를 참조로 예로써 설명한다.
도 1a에 예시된 바와 같이, 기판(100)이 제공된다. 일 실시예에서, 기판(100)은 에피택셜 기판(예, 사파이어 기판)일 수 있다. 일부 다른 실시예에서, 기판(100)은 SiC 기판, Si 기판, MgAl2O4 기판, MgO 기판, LiAlO2 기판, LiGaO2 기판, GaN 기판, GaAs 기판, GaP 기판, 유리 기판, 다른 적용 가능한 기판, 또는 이들의 조합을 포함할 수 있다. 그러나, 본 개시 내용은 이것에 한정되지 않는다.
일부 실시예에서, 기판(100)은 기판(100)과 해당 기판(100) 상의 반도체 층 사이의 격자 오정렬로 인해 야기되는 결함을 줄이기 위해 버퍼층(도면에 미도시)을 포함할 수 있다. 예를 들면, 버퍼층은 예컨대, 알루미늄 질화물(AlN), 알루미늄 갈륨 질화물(AlGaN), 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
여전히 도 1a를 참조하면, 기판(100) 상에 발광 유닛(103)이 형성될 수 있다. 예를 들면, 발광 유닛(103)은 발광 다이오드(예, 청색 발광 다이오드, 적색 발광 다이오드, 또는 녹색 발광 다이오드)일 수 있다. 일부 실시예에서, 도 1a에 예시된 바와 같이, 발광 유닛(103)은 제1 반도체 층(102), 제1 반도체 층(102) 상에 수직으로 적층된 제2 반도체 층(106) 및 제1 반도체 층(102)과 제2 반도체 층(106) 사이에 배치된 양자 우물 구조체(104)를 포함한다.
예를 들면, 제1 반도체 층(102), 양자 우물 구조체(104) 및 제2 반도체 층(106)은 에피택셜 공정을 통해 기판(100)(예, 사파이어 기판) 상에 순차적으로 형성될 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 예를 들면, 에피택셜 공정은 분자빔 에피택시(MBE), 유기 금속 화학적 기상 증착(MOCVD), 수소화물 기상 에피택시(MVPE), 다른 적용 가능한 공정, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 제1 반도체 층(102), 제2 반도체 층(106) 및 양자 우물 구조체(104)는 동일한 공정에 의해 형성될 수 있고, 제1 반도체 층(102), 제2 반도체 층(106) 및 양자 우물 구조체(104)는 다른 도펀트를 가질 수 있으며, 제1 반도체 층(102), 제2 반도체 층(106) 및 양자 우물 구조체(104)는 다른 도핑 농도를 가질 수 있다.
일부 실시예에서, 제1 반도체 층(102), 양자 우물 구조체(104) 및 제2 반도체 층(106)은 적용 가능한 패턴화 공정에 의해 패턴화될 수 있다. 예를 들면, 패턴화 공정은 리소그래피 공정, 에칭 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 리소그래피 공정은 포토레지스트 코팅, 소프트 베이킹, 노광, 사후-노광 베이킹, 포토레지스트 현상, 다른 적용 가능한 공정, 또는 이들의 조합을 포함할 수 있으며, 에칭 공정은 습식 에칭 공정, 건식 에칭 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 포함할 수 있다.
예를 들면, 제1 반도체 층(102), 제2 반도체 층(106) 및 양자 우물 구조체(104)는 각각, 예컨대, GaN, AlGaN, AlN, GaAs, GaInP, AlGaAs, InP, InAlAs, InGaAs, AlGaInP, 다른 적절한 III-V족 반도체 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 제1 반도체 층(102)과 제2 반도체 층(106)은 다른 종류의 도펀트로 도핑될 수 있다. 제1 반도체 층(102)은 n-형 도펀트로 도핑될 수 있고, 제2 반도체 층(106)은 p-형 도펀트로 도핑될 수 있다. 예를 들면, 제1 반도체 층(102)과 제2 반도체 층(106)은 이온 주입 또는 인-시튜 도핑에 의해 도핑될 수 있다. 예를 들면, 본 실시예에서, 제1 반도체 층(102)은 실리콘 또는 산소와 같은 도펀트로 도핑된 n-형 GaN으로 형성되고, 제2 반도체 층(106)은 Mg와 같은 도펀트로 도핑된 p-형 GaN으로 형성되며, 양자 우물 구조체(104)는 차례로 적층된 InGaN과 GaN으로 형성된 적층형 구조를 포함할 수 있다. 적층형 구조에서, 전자와 정공의 재결합의 가능성이 증가될 수 있으므로, 발광 효율이 증가될 수 있다.
여전히 도 1a를 참조하면, 발광 유닛(103)은 제1 도전층(108a)과 발광 유닛(103)의 일측에 배치된 제3 도전층(110a)을 더 포함한다. 구체적으로, 제1 도전층(108a)과 제3 도전층(110a)은 제1 반도체 층(102)의 제1 측면(102a) 상에 배치될 수 있다. 일부 실시예에서, 제3 도전층(110a)은 제1 도전층(108a)에 인접할 수 있다. 도 1a에 예시된 바와 같이, 제1 도전층(108a)은 제2 반도체 층(106)과 전기적으로 접속될 수 있으며, 제3 도전층(110a)은 제1 반도체 층(102)과 전기적으로 접속될 수 있다. 일부 실시예에서, 제1 도전층(108a)은 제2 반도체 층(106)에 직접 접촉되어 있고, 제3 도전층(110a)은 제1 반도체 층(102)에 직접 접촉되어 있다.
일부 실시예에서, 제1 도전층(108a)과 제3 도전층(110a)의 재료는 금속, 다른 적용 가능한 도전 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 금속은 예컨대, Cu, W, Ag, Sn, Ni, Cr, Ti, Pb, Au, Bi, Sb, Zn, Zr, Mg, In, Te, Ga, 다른 적용 가능한 금속, 이들의 합금, 또는 이들의 조합을 포함할 수 있다. 일부 다른 실시예에서, 제1 도전층(108a)과 제3 도전층(110a)의 재료는 투명 도전 재료일 수 있고, 투명 도전 재료는 예컨대, ITO, SnO, IZO, IGZO, ITZO, ATO, AZO, 다른 적용 가능한 투명 도전 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
일부 실시예에서, 금속의 피복층(blanket layer), 또는 투명 도전 재료의 피복층이 물리적 기상 증착 공정(예, 증발 공정 또는 스퍼터링 공정), 전기 도금 공정, 원자층 증착 공정, 다른 적용 가능한 공정, 또는 이들의 조합에 의해 제1 반도체 층(102)과 제2 반도체 층(106) 상에 형성될 수 있으며, 이후 금속의 피복층 또는 투명 도전 재료의 피복층은 패턴화 공정(예, 리소그래피 공정 및 에칭 공정)에 의해 패턴화되어 제1 도전층(108a)과 제3 도전층(110a)을 형성할 수 있다.
여전히 도 1a를 참조하면, 일부 실시예에서, 설계 요건에 따라 제1 반도체 층(102) 상에 보호층(112a)이 선택적으로 형성될 수 있다. 보호층(112a)은 제1 도전층(108a)과 제3 도전층(110a) 사이의 갭을 적어도 부분적으로 충전함으로써 발광 유닛(103)의 신뢰성을 향상시킬 수 있다. 예를 들면, 보호층(112a)은 유기 재료(예, 아크릴계 재료를 포함), 무기 재료(예, 실리콘 산화물, 또는 실리콘 질화물을 포함), 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 보호층(112a)은 실리콘계 재료를 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 보호층(112a)은 스핀-온 코팅 공정, 화학적 기상 증착(예, 플라즈마-증강식 화학적 기상 증착 공정), 다른 적용 가능한 공정, 또는 이들의 조합을 이용하여 형성될 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이후, 도 1b에 예시된 바와 같이, 기판(100)과 발광 유닛(103)은 뒤집혀질 수 있으며, 발광 유닛(103)이 임시 기판(114)에 접합될 수 있다. 도 1b에 예시된 바와 같이, 기판(110)과 임시 기판(114)은 각각 발광 유닛(103)의 양측에 배치된다. 예를 들면, 임시 기판(114)은 실리콘, 유리, 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 발광 유닛(103)은 접착층(도면에 미도시)을 통해 임시 기판(114)에 접합될 수 있다. 예를 들면, 접착층은 예컨대, 열 경화 재료 및/또는 광 경화 재료를 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이후, 도 1c에 예시된 바와 같이, 기판(100)이 제거된다. 본 실시예에서, 기판(100)은 레이저 리프트 오프(laser lift-off) 공정에 의해 제거된다. 예를 들면, 레이저 리프트 오프 공정의 레이저 소스는 엑시머 레이저, 피코 레이저, 펨토 레이저, 다른 적용 가능한 레이저 소스, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 기판(100)은 기계적 박피 공정, 연마 공정, 에칭 공정, 다른 적용 가능한 공정, 또는 이들의 조합에 의해 제거될 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이후, 도 1d에 예시된 바와 같이, 제1 반도체 층(102)의 제2 측면(102b) 상에 제2 절연층(115)이 형성될 수 있다. 예를 들면, 제2 절연층(115)은 유기 재료(예, 아크릴계 재료를 포함), 무기 재료(예, 실리콘 산화물 또는 실리콘 질화물을 포함), 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 제2 절연층(115)은 스핀-온 코팅 공정, 화학적 기상 증착(예, 플라즈마-증강식 화학적 기상 증착 공정), 스크린 인쇄 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 이용하여 형성될 수 있으며, 제2 절연층(115)은 예컨대, 리소그래피 공정 및 에칭 공정에 의해 패턴화될 수 있다. 예를 들면, 여기서 논의되는 리소그래피 공정 및 에칭 공정은 전술한 리소그래피 공정 및 에칭 공정과 유사하거나 동일할 수 있다.
이후, 여전히 도 1d에 예시된 바와 같이, 비아 홀(116)이 형성되고, 비아 홀(116) 내에 제1 절연층(116b) 및 도전 재료(116a)가 형성된다. 제1 절연층(116b)은 비아 홀(116)과 도전 재료(116a) 사이에 위치될 수 있다. 일부 실시예에서, 도 1d에 예시된 바와 같이, 비아 홀(116)은 제2 절연층(115), 제1 반도체 층(102) 및 양자 우물 구조체(104)를 관통하며, 도전 재료(116a)가 제2 반도체 층(106)과 전기적으로 접속된다. 예를 들면, 도전 재료(116a)는 제2 반도체 층(106)에 집적 접촉될 수도 있고, 다른 도전 요소를 통해 제2 반도체 층(106)에 전기적으로 접속될 수도 있다.
도 1d에 예시된 바와 같이, 일부 실시예에서, 제1 절연층(116b)은 도전 재료(116a)의 측벽 주변에 배치될 수 있다. 일부 실시예에서, 제1 절연층(116b)은 비아 홀(116)의 측벽과 도전 재료(116a) 사이에 배치될 수 있다. 또한, 일부 실시예에서, 도 1d에 예시된 바와 같이, 제1 절연층(116b)은 도전 재료(116a)의 상부면 및/또는 바닥면을 여전히 노출시키면서 도전 재료(116a)의 측벽 주변에 배치될 수 있다. 예를 들면, 제1 절연층(116b)은 제1 반도체 층(102)으로부터 도전 재료(116a)를 분리시킬 수 있으며, 제1 절연층(116b)은 도전 재료(116a)를 양자 우물 구조체(104)로부터 분리시킬 수 있다. 다시 말해, 제1 절연층(116b)은 도전 재료(116a)와 제1 반도체 층(102) 사이에 배치될 수 있으며, 제1 절연층(116b)은 도전 재료(116a)와 양자 우물 구조체(104) 사이에 배치될 수 있다. 예를 들면, 기계적 천공 공정, 레이저 천공 공정, 건식 에칭 공정, 습식 에칭 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 이용하여 제2 절연층(115), 제1 반도체 층(102) 및 양자 우물 구조체(104)를 관통하는 비아 홀(116)을 형성할 수 있으며, 이후 원자층 증착 공정, 화학적 기상 증착 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 이용하여 비아 홀(116)의 홀 벽 및 바닥 상에 절연층을 형성할 수 있으며, 이후 비아 홀(116)의 바닥 상에 절연층은 에칭 공정을 통해 제거될 수 있는 반면, 비아 홀(116)의 홀 벽 상의 절연층은 남겨져서 제1 절연층(116b)으로서 기능할 수 있다. 예를 들면, 제1 절연층(116b)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 다른 적용 가능한 절연 재료, 또는 이들의 조합을 포함할 수 있다. 화학적 기상 증착 공정은 예컨대, 고밀도 플라즈마 화학적 기상 증착 공정, 저압 화학적 기상 증착 공정, 또는 플라즈마-증강식 화학적 기상 증착 공정을 포함할 수 있다. 에칭 공정은 예컨대, 이방성 에칭 공정을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이후, 물리적 기상 증착 공정(예, 증발 공정 또는 스퍼터링 공정), 전기 도금 공정, 원자층 증착 공정, 다른 적용 가능한 공정, 또는 이들의 조합을 이용하여 비아 홀(116) 내에 Cu, W, Ag, Sn, Ni, Cr, Ti, Pb, Au, Bi, Sb, Zn, Zr, Mg, In, Te, Ga, 이들의 합금, 다른 적용 가능한 도전 재료, 및 이들의 조합을 증착하여 도전 재료(116a)를 형성할 수 있다. 일부 실시예에서, 도전 재료의 증착 공정 이후에, 화학적 기계적 연마(CMP) 또는 에치백 공정과 같은 공정을 수행하여 비아 홀(116) 외부의 과잉의 도전 재료를 제거할 수 있다. 일부 실시예에서, 도전 재료(116a)는 내산성 금속(예, Cu, Ag, Au, 또는 Pt를 포함)을 포함할 수 있다.
이후, 도 1e 및 1f에 예시된 바와 같이, 상부 측과 해당 상부 측과 반대인 하부 측에 도전층을 구비한 발광 유닛(103)을 형성하도록 제1 반도체 층(102)의 제2 측면(102b) 상에 제2 도전층(108b)과 제4 도전층(110b)이 형성된다. 구체적으로, 도 1e는 본 실시예의 발광 유닛을 형성하는 방법의 부분적 공정의 상면도이고, 도 1f는 도 1e의 A-A 절단선을 따라 취한 횡단면도이다. 단순성 및 명료성을 위해 도 1e에 보호층(113b)이 도시되지 않음을 알아야 한다.
일반적으로 말해, 제1 반도체 층(102)의 제2 측면(102b) 상의 제2 도전층(108b)과 제4 도전층(110b)은 제1 반도체 층(102)의 제1 측면(102a) 상의 제1 도전층(108a)과 제3 도전층(110a)에 대응한다. 일부 실시예에서, 제2 도전층(108b)은 제2 반도체 층(106)과 전기적으로 접속될 수 있으며, 제4 도전층(110b)은 제1 반도체 층(102)과 전기적으로 접속될 수 있다. 또한, 일부 실시예에서, 제2 도전층(108b)은 비아 홀(116) 내의 도전 재료(116a)를 통해 제2 반도체 층(106)과 전기적으로 접속되며, 제4 도전층(110b)은 제1 반도체 층(102)에 직접 접촉된다.
일부 실시예에서, 상면도에서 보면, 제1 반도체 층(102)의 제2 측면(102b) 상의 제2 도전층(108b)의 면적은 제1 반도체 층(102)의 제1 측면(102a) 상의 제1 도전층(108a)의 면적과 실질적으로 동일하며, 제1 반도체 층(102)의 제2 측면(102b) 상의 제4 도전층(110b)의 면적은 제1 반도체 층(102)의 제1 측면(102a) 상의 제3 도전층(110a)의 면적과 실질적으로 동일하다. 일부 실시예에서, 제1 반도체 층(102)의 제2 측면(102b) 상의 제2 도전층(108b)과 제4 도전층(110b)과, 제1 반도체 층(102)의 제1 측면(102a) 상의 제1 도전층(108a)과 제3 도전층(110a)은 경면 대칭 구조이다. 일부 실시예에서, 제4 도전층(110b)은 제2 도전층(108b)에 인접할 수 있다. 일부 실시예에서, 제2 도전층(108b)은 제1 도전층(108a)에 중첩될 수 있고 및/또는 제4 도전층(110b)은 제3 도전층(110a)에 중첩될 수 있다(예, 상면도에서).
본 실시예의 발광 유닛(103)은 3개의 비아 홀(116)을 포함하지만, 본 개시 내용은 이것에 한정되지 않음을 이해하여야 한다. 일부 다른 실시예에서, 설계 요건에 따라 다른 수의 비아 홀(116)(예, 1~20개의 비아 홀(116))이 형성될 수 있으며, 제1 절연층(116b)과 도전 재료(116a)가 이들 비아 홀(116) 내에 형성될 수 있다. 예를 들면, 일부 실시예에서, 발광 유닛(103)은 하나 또는 2개의 비아 홀(116)을 포함할 수 있다.
도 1g는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 부분적 횡단면도를 예시한다. 도 1g에 예시된 바와 같이, 발광 유닛(103)은 기판(118) 상에 배치되며, 임시 기판(114)은 제거된다. 디스플레이 장치(10)는 상기 실시예의 비아 홀(116)을 구비한 발광 유닛(103)을 포함하며, 발광 유닛(103)은 기판(118)과 전기적으로 접속된다. 예를 들면, 기판(118)은 트랜지스터와 같은 하나 이상의 능동 소자(도면에 미도시)를 포함할 수 있다. 예를 들면, 기판(118)은 TFT 기판일 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 기판(118) 상에 구동 회로(도면에 미도시)가 배치될 수 있으며, 발광 유닛(103)은 구동 회로 상에 배치되어 구동 회로와 전기적으로 접속될 수 있다.
상기 하나 이상의 능동 소자들은 발광 유닛(103)의 휘도를 조절하기 위해 발광 유닛(103)으로 전송된 구동 신호(예, 전류 신호)를 제어 또는 조정할 수 있다. 일부 실시예에서, 다수의 발광 유닛(103)이 상이한 능동 소자에 각각 전기적으로 접속될 수 있다. 다시 말해, 다수의 발광 유닛(103)으로 전송된 구동 신호는 로컬 조광 제어의 목적을 달성하기 위해 자체의 대응하는 능동 소자를 통해 따로 제어될 수 있다.
도 1g에 예시된 바와 같이, 기판(118) 상에 적어도 하나의 접합 패드(20)가 배치될 수 있다. 일부 실시예에서, 발광 유닛(103)의 제1 도전층(108a)과 제3 도전층(110a), 또는 발광 유닛(103)의 제2 도전층(108b)과 제4 도전층(110b)은 접합 패드(120)를 통해 기판(118)에 전기적으로 접속된다.
일부 실시예에서, 발광 유닛(103)의 제1 도전층(108a)과 제3 도전층(110a), 또는 발광 유닛(103)의 제2 도전층(108b)과 제4 도전층(110b)은 공융 접합 공정과 같은 접합 공정을 수행하는 것에 의해 접합 패드(120)에 접합될 수 있다.
일부 실시예에서, 발광 유닛(103)의 제1 도전층(108a)과 제3 도전층(110a), 또는 발광 유닛(103)의 제2 도전층(108b)과 제4 도전층(110b)은 이방성 도전막(ACF)과 같은 접착층(도면에 미도시)을 통해 접합 패드(120)에 접합될 수 있다. 예를 들면, 이방성 도전막은 내부에 배치된 복수의 도전 입자를 포함할 수 있다. 일부 실시예에서, 도전 입자는 중합체로 된 코어부와 코어부 상에 코팅된 금속 또는 금속 합금으로 된 쉘부를 포함할 수 있다.
도 1g에 예시된 바와 같이, 발광 유닛(103)이 제1 반도체 층(102)의 제1 측면(102a) 상의 제1 도전층(108a)과 제3 도전층(110a)에 의해 접합 패드(120)에 전기적으로 접속되면(예, 도 1g의 우측 발광 유닛(103)), 전류는 경로(R1)를 거쳐 제1 도전층(108a), 제2 반도체 층(106), 양자 우물 구조체(104), 제1 반도체 층(102) 및 제3 도전층(110a)을 통해 통전될 수 있어서 발광 유닛(103)이 발광 기능을 달성할 수 있도록 한다.
여전히 도 1g를 참조하면, 발광 유닛(103)이 제1 반도체 층(102)의 제2 측면(102b) 상의 제2 도전층(108b)과 제4 도전층(110b)에 의해 접합 패드(120)에 전기적으로 접속되면(예, 도 1g의 좌측 발광 유닛(103)), 전류는 경로(R2)를 거쳐 제2 도전층(108b), 비아 홀(116) 내의 도전 재료(116a), 제2 반도체 층(106), 양자 우물 구조체(104), 제1 반도체 층(102) 및 제4 도전층(110b)을 통해 통전될 수 있어서 발광 유닛(103)이 발광 기능을 달성할 수 있도록 한다.
일부 실시예에서, 제2 절연층(115)은 제1 반도체 층(102)과 발광 유닛(103)의 제2 도전층(108b) 사이에 배치되므로, 전류는 제1 반도체 층(102)을 통해 제2 도전층(108b)으로부터 제4 도전층(110b)으로 통전되지 않고 비아 홀(116) 내의 도전 재료(116a)를 거쳐 제2 반도체 층(106)과 양자 우물 구조체(104)를 통해 통전될 수 있다. 일부 실시예에서, 제1 절연층(116b)은 도전 재료(116a)를 제1 반도체 층(102)으로부터 분리시킬 수 있고 도전 재료(116a)를 양자 우물 구조체(104)로부터 분리시킬 수 있으므로, 전류는 제2 반도체 층(106)을 통해 통전될 수 있다.
일부 실시예에서, 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))은 투명 도전 재료를 포함할 수 있다. 따라서, 디스플레이 장치(10)에서 발광 유닛(103)의 방출광에 대한 영향이 감소될 수 있다. 예를 들면, 투명 도전 재료는 예컨대, ITO, SnO, IZO, IGZO, ITZO, ATO, AZO, 다른 적용 가능한 투명 도전 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 예를 들면, 도 1g의 좌측 발광 유닛(103)의 제1 반도체 층(102)의 제1 측면(102a) 상의 제1 도전층(108a)과 제3 도전층(110a)과, 도 1g의 우측 발광 유닛(103)의 제1 반도체 층(102)의 제2 측면(102b) 상의 제2 도전층(108b)과 제4 도전층(110b)은 투명 도전 재료를 포함할 수 있어서 이들을 제거하기 위해 추가적인 공정을 수행하는 것이 필요치 않으므로 디스플레이 장치(10)를 형성하는 공정 단계가 감소될 수 있고 제조 시간도 감소될 수 있다.
일부 다른 실시예에서, 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))은 투명하지 않은 도전 재료(예, Cu, W, Ag, Sn, Ni, Cr, Ti, Pb, Au, Bi, Sb, Zn, Zr, Mg, In, Te, 또는 Ga와 같은 금속을 포함)를 포함할 수 있다. 이들 실시예에서, 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))이 디스플레이 장치(10)에 남아 있으면, 발광 유닛(103)은 적절히 광을 방출시킬 수 없을 것이다. 따라서, 이들 실시예에서, 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))은 에칭 공정 및/또는 연마 공정과 같은 공정을 수행하는 것에 의해 제거될 수 있다. 다시 말해, 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))은 최종 디스플레이 장치(10)에 남겨지지 않는다. 예를 들면, 우측 발광 유닛(103)의 제1 반도체 층(102)의 제2 측면(102B) 상의 제2 도전층(108B)과 제4 도전층(110B)과, 좌측 발광 유닛(103)의 제1 반도체 층(102)의 제1 측면(102A) 상의 제1 도전층(108a)과 제3 도전층(110a)은 에칭 공정 및/또는 연마 공정에 의해 제거됨으로써 도 1h에 예시된 디스플레이 장치(10)를 형성할 수 있다.
일부 실시예에서, 비아 홀(116) 내의 도전 재료(116a)는 비아 홀(116) 내의 도전 재료(116a)에 대한 손상과 전술한 에칭 공정에 의해 야기되는 발광 유닛(103) 내의 다른 요소들의 추가적인 부식을 감소시키기 위해 내산성 금속(예, Cu, Ag, Au, 또는 Pt를 포함)을 포함할 수 있다. 추가로, 일부 실시예에서, 상기 에칭 공정은 기판(118)에 접합되지 않은 제1 도전층(108a)과 제3 도전층(110a)(또는 제2 도전층(108b)과 제4 도전층(110b))과 동일한 측면 상에 배치된 보호층을 역시 제거한다(예, 도 1g의 우측 발광 유닛(103)의 보호층(112b)과 도 1g의 좌측 발광 유닛(103)의 보호층(112a)도 역시 제거됨).
요약하면, 기판(예, TFT 기판)에 접합되기 전에, 본 개시 내용의 일부 실시예의 발광 유닛은 그 양측면에 도전층(예, 전극)을 포함한다. 따라서, 발광 유닛의 양측면은 기판과의 접속에 사용될 수 있다. 추가로, 일부 실시예에서, 발광 유닛은 비아 홀과 해당 비아 홀 내에 형성된 도전 재료를 포함하므로, 발광 유닛은 기판과 전기적으로 접속됨으로써 기판과의 접속에 발광 유닛의 어떤 측면이 사용되는 지 무관하게 정상적인 발광 기능을 달성할 수 있다.
도 2a, 2b, 3a, 3b, 4a, 4b, 5a 및 5b는 본 실시예의 디스플레이 장치(10)의 일부 변형 실시예를 예시한다. 달리 특정되지 않으면, 이들 실시예의 변형에서, 전술한 실시예와 유사하거나 동일한 요소들은 동일한 참조 번호로 지시되며 이들의 형성 방법도 역시 상기 실시예에서 논의된 것과 동일하거나 유사할 수 있음을 알아야 한다.
도 2a 및 2b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(20)를 예시한다. 구체적으로, 도 2a는 디스플레이 장치(20)의 부분적 상면도이고, 도 2b는 도 2a의 A-A 절단선을 따라 취한 디스플레이 장치(20)의 횡단면도이다. 디스플레이 장치(20)의 요소들은 단순성 및 명료성을 위해 도 2a 및 도 2b에 모두가 도시된 것은 아님을 알아야 한다.
디스플레이 장치(10)와 디스플레이 장치(20) 사이의 한 가지 차이점은 좌측의 비대칭에 기인한 방출광의 손실을 감소시키기 위해 디스플레이 장치(20)의 발광 유닛(103)의 외관이 라운드 형 또는 대칭적인 다각형(예, 도 2a의 상면도에서 디스플레이 장치(20)는 라운드 형이다)이 되도록 설계된 것이다.
도 3a 및 도 3b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(30)를 예시한다. 구체적으로, 도 3a는 디스플레이 장치(30)의 부분적 상면도이고, 도 3b는 도 3a의 A-A 절단선을 따라 취한 디스플레이 장치(30)의 횡단면도이다. 디스플레이 장치(30)의 요소들은 단순성 및 명료성을 위해 도 3a 및 도 3b에 모두가 도시된 것은 아님을 알아야 한다.
디스플레이 장치(30)와 디스플레이 장치(20) 사이의 한 가지 차이점은 디스플레이 장치(30)의 발광 유닛(103)이 복수의 별개의 도전층을 포함한다는 것이다. 예를 들면, 도 3a에 예시된 바와 같이, 일부 실시예에서, 발광 유닛(103)은 기판(118)에 접합되지 않은 측면 상에 4개의 별개의 제3 도전층(110a)을 포함하고, 기판(118)에 접합된 측면 상에 4개의 별개의 제4 도전층(110b)을 포함한다. 이들 도전층은 서로 분리되어 있으며, 따라서, 발광 유닛의 양자 우물 구조체(104)로부터 방출되는 외측 광의 차단이 감소되어 발광 효율이 향상될 수 있다. 본 명세서에서는 일측면 상에 4개의 별개의 제3 도전층(110a) 또는 4개의 별개의 제4 도전층(110b)을 가지는 발광 유닛(103)을 논의를 위한 하나의 예로서 취하고 있지만, 본 개시 내용은 이것에 한정되지 않음을 알아야 한다. 발광 유닛(103)은 설계 요건에 따라 일 측면 상에 다른 갯수의 제3 도전층(110a) 또는 제4 도전층(110b)을 가질 수 있다.
도 4a 및 도 4b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(40)를 예시한다. 구체적으로, 도 4a는 디스플레이 장치(40)의 부분적 상면도이고, 도 4b는 도 4a의 A-A 절단선을 따라 취한 디스플레이 장치(40)의 횡단면도이다. 디스플레이 장치(40)의 요소들은 단순성 및 명료성을 위해 도 4a 및 도 4b에 모두가 도시된 것은 아님을 알아야 한다.
도 4a 및 도 4b에 예시된 바와 같이, 디스플레이 장치(40)와 전술한 실시예의 디스플레이 장치 사이의 한 가지 차이점은 디스플레이 장치(40)의 발광 유닛(103)의 양자 우물 구조체(104)가 발광 유닛(103)의 외주에 배치되므로 발광 유닛(103)의 양자 우물 구조체(104)로부터 방출되는 외측 광을 더 효율적으로 사용할 수 있어서 발광 효율을 향상시킬 수 있다. 도 4b에 예시된 바와 같이, 본 실시예에서, 비아 홀(116)과 도전 재료(116a)는 제2 반도체 층(106)을 부분적으로 관통하지만 제3 도전층(110a)과는 접촉되지 않을 수 있다. 일부 다른 실시예에서, 도 1d에 예시된 바와 같이, 비아 홀(116)과 도전 재료(116a)는 제2 반도체 층(106)을 관통하지 않지만, 본 개시 내용은 이것에 한정되지 않는다.
도 5a 및 도 5b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(50)를 예시한다. 구체적으로, 도 5a는 디스플레이 장치(50)의 부분적 상면도이고, 도 5b는 도 5a의 A-A 절단선을 따라 취한 디스플레이 장치(50)의 횡단면도이다. 디스플레이 장치(50)의 요소들은 단순성 및 명료성을 위해 도 5a 및 도 5b에 모두가 도시된 것은 아님을 알아야 한다.
도 5a 및 도 5b에 예시된 바와 같이, 디스플레이 장치(50)와 상기 실시예의 디스플레이 장치(40) 사이의 한 가지 차이점은 디스플레이 장치(50)의 발광 유닛(103)이 복수의 별개의 양자 우물 구조체(104)를 포함하므로 발광 효율을 형상시킬 수 있다는 것이다. 본 명세서에서는 4개의 별개의 양자 우물 구조체(104)를 가지는 발광 유닛(103)을 논의를 위한 하나의 예로서 취하고 있지만, 본 개시 내용은 이것에 한정되지 않음을 알아야 한다. 발광 유닛(103)은 설계 요건에 따라 다른 갯수의 양자 우물 구조체(104)를 가질 수 있다.
도면에 도시되어 있지 않지만, 추가적인 요소들(예, 커버 플레이트 또는 광학 필름)이 전술한 실시예의 디스플레이 장치 상에 형성될 수 있음을 알아야 한다. 예를 들면, 커버 플레이트는 유리, 인듐 주석 산화물, 폴리이미드, 폴리에틸렌 테레프탈레이트, 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 예를 들면, 광학 필름은 확산 필름, 집광 렌즈, 다른 적용 가능한 필름, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
추가로, 설명을 위해, 상기 도면 중 일부는 디스플레이 장치에서 하나의 발광 유닛만을 예시한다. 그러나, 당업자는 디스플레이 장치가 설계 요건에 따라 임의의 적용 가능한 갯수의 발광 유닛을 포함할 수 있음을 알아야 한다.
[제2 실시예]
본 실시예는 기판(예, TFT 기판)에 발광 유닛(예, 발광 다이오드)을 접합하는 것에 의해 디스플레이 장치를 형성하는 방법을 제공한다. 본 방법에서, 제1 기판 상에 접착층이 제공되며, 이후 접착층의 여러 부분이 발광 유닛에 부착되고, 발광 유닛은 접착층의 상기 부분들을 통해 제2 기판(예, TFT 기판)에 접합됨으로써 본 실시예의 디스플레이 장치가 형성된다. 종래의 방법에서는 접착층 전체가 먼저 제2 기판에 부착되고, 이후 발광 유닛이 접착층을 통해 제2 기판에 접합된다. 종래의 방법과 비교하면, 본 실시예의 디스플레이를 형성하는 방법은 공정 적응성이 더 커서 결함이 있는 요소의 수리에 적용될 수 있다.
도 6a 및 도 6b는 본 실시예의 디스플레이 장치를 형성하는 방법을 나타낸 일련의 공정 횡단면도이다.
우선, 도 6a에 예시된 바와 같이, 제1 기판(600) 상에 접착층(602)을 제공한다. 일부 실시예에서, 접착층(602)은 후속 공정에서 발광 유닛을 다른 기판에 접합하는 데 사용된다.
일부 실시예에서, 접착층(602)은 이방성 도전막과 같은 도전 재료를 포함할 수 있다. 예를 들면, 접착층(602)은 실질적으로 균일하게 내부에 분포된 복수의 도전 입자(603)를 포함할 수 있다. 예를 들면, 각각의 도전 입자(603)는 횡단면에서 볼 때 실질적으로 라운드 형 또는 타원형일 수 있다. 예를 들면, 각각의 도전 입자(603)의 직경(d1)은 0.1㎛~10㎛의 범위일 수 있다.
일부 실시예에서, 도전 입자(603)는 발광 유닛이 기판에 접합된 후 발광 유닛과 기판 사이의 거리를 조절하는 데 사용될 수 있는 스페이서일 수 있다. 일부 실시예에서, 스페이서의 길이(또는 직경)는 발광 유닛의 도전층(예, 다음의 구문에서 설명될 도전층(608)과 도전층(610))의 두께보다 작다. 예를 들면, 공융 접합 또는 저온 용접에 사용될 수 있는 금속은 스페이서의 표면에 도금될 수 있다. 금속은 예컨대, Sn, Ag, In, Cu, Au, Ni, Pb, Pt, 이들의 합금, 또는 이들의 조합을 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
일부 실시예에서, 접착층(602)은 언더필(under-fill) 필름을 포함할 수 있다.
여전히 도 6a를 참조하면, 제1 기판(600)으로 발광 유닛(604)을 이동시켜 발광 유닛(604)을 접착층(602) 내로 부분 삽입한다. 일부 실시예에서, 픽 헤드(601)를 사용하여 발광 유닛(604)을 파지(픽업)하고 발광 유닛(604)을 접착층(602) 위로 이동시킨 후, 픽 헤드(601)를 하강시켜 발광 유닛(604)을 접착층(602)에 스템핑시킨다.
본 실시예에서, 픽 헤드(601)로 발광 유닛(604)을 파지하기 전에, 발광 유닛(604)을 위한 기초 기판(도면에 미도시)을 제거하였다. 그러나, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 픽 헤드(601)로 발광 유닛(604)을 파지할 때, 기초 기판(예, 사파이어 기판)을 제거하지 않았다. 따라서, 기초 기판은 픽 헤드(601)와 발광 유닛(604) 사이에 있을 수 있고, 기초 기판을 상응하게 파지하여 이동시키는 것에 의해 발광 유닛(604)의 이동을 픽 헤드(601)로 조절할 수 있다. 예를 들면, 다음의 구문에서 논의되는 제2 기판에 발광 유닛(604)을 접합한 후에 레이저 리프트 오프 공정을 이용하여 기초 기판을 제거할 수 있다.
도 6a에 예시된 바와 같이, 발광 유닛(604)은 발광체(606), 도전층(608) 및 도전층(610)을 포함할 수 있다. 일부 실시예에서, 도전층(608)과 도전층(610)은 전술한 실시예의 제1 도전층(108a)과 제3 도전층(110a)과 유사하거나 동일할 수 있다. 일부 다른 실시예에서, 도전층(608)과 도전층(610)은 전술한 실시예의 제2 도전층(108b)과 제4 도전층(110b)과 유사하거나 동일할 수 있다. 예를 들면, 제1 도전층(또는 제2 도전층)(608)과 제3 도전층(또는 제4 도전층(610)은 발광 유닛(604)의 전극일 수 있으며 디스플레이 장치의 기판과 전기적으로 접속될 수 있다.
이후, 도 6b에 예시된 바와 같이, 접착층(602)의 일부(602a)가 발광 유닛(604)에 부착되어 제1 기판(600)으로부터 분리되도록 픽 헤드(601)로 발광 유닛(604)을 위로 들어올릴 수 있다. 구체적으로, 제1 기판(600)으로부터 분리되는 접착층(602)의 부분(602a)은 발광 유닛(604)의 제1 도전층(또는 제2 도전층)(608)과 제3 도전층(또는 제4 도전층)(610)에 부착될 수 있다.
이후, 도 6c에 예시된 바와 같이, 일부 실시예에서, 픽 헤드(601)를 사용하여 발광 유닛(604)과 접착층(602)의 일부(602a)를 제2 기판(612)으로 이동시키고 접착층(602)의 상기 부분(602a)을 통해 발광 유닛(604)을 제2 기판(612)에 접합시킨 후 픽 헤드(601)를 발광 유닛(604)으로부터 분리시킨다. 구체적으로, 일부 실시예에서, 발광 유닛(604)의 제1 도전층(또는 제3 도전층)(608)과 제3 도전층(또는 제4 도전층)(610)은 접착층(602)의 일부(602a)를 통해 접합 패드(도면에 따로 도시되지 않음)에 접합될 수 있다. 예를 들면, 접합 패드는 금속과 같은 도전 재료를 포함할 수 있다.
예를 들면, 제2 기판(612)은 트랜지스터와 같은 하나 이상의 능동 소자(도면에 미도시)를 포함할 수 있다. 예를 들면, 제2 기판(612)은 TFT 기판일 수 있다. 일부 실시예에서, 하나 이상의 능동 소자는 제2 기판(612)의 접합 패드와 제1 도전층(또는 제2 도전층)(608) 및 제3 도전층(또는 제4 도전층)(610)을 통해 발광 유닛(604)과 전기적으로 접속될 수 있다. 일부 실시예에서, 하나 이상의 능동 소자는 발광 유닛(604)의 휘도를 조정하기 위해 발광 유닛(604)으로 전송되는 구동 신호(예, 전류 신호)를 제어 또는 조절할 수 있다.
일부 실시예에서, 제2 기판(612)에 발광 유닛(604)을 접합하는 단계는 접착층(602)의 일부(602a)가 발광 유닛(604)과 제2 기판(612)을 접합할 수 있도록 접착층(602)의 일부(602a)에 대해 적용 가능한 압력(예, 1~100 MPa의 범위) 및/또는 온도(예, 100~300℃의 범위)를 인가하여 접착층(602)의 상기 부분(602a)의 접착력을 증가시키는 단계를 포함할 수 있다.
일부 실시예에서, 제2 기판(612)에 발광 유닛(604)을 접합하는 단계는 공융 접합 공정을 포함할 수 있다. 공융 접합 공정은 특정 금속(예, Sn 합금을 포함)을 필요로 할 수 있으며, 공융 접합은 공정 온도가 적용 가능한 온도로 상승되면 생길 수 있다. 예를 들면, 발광 유닛(604)이 제2 기판(612)에 접합될 수 있도록, 도전 입자(603)와 제1 도전층(또는 제2 도전층)(608) 및 제3 도전층(또는 제4 도전층)(610) 사이의 공융 반응과 도전 입자(603)와 제2 기판(612)의 접합 패드 사이의 공융 반응이 공융 접합 공정에서 일어날 수 있다.
전술한 바와 같이, 일부 실시예에서, 도전 입자(603)는 발광 유닛(604)과 제2 기판(612) 사이의 거리(d2)를 조절하는 데 사용될 수 있는 스페이서로서 기능할 수 있다. 도전 입자(603)가 스페이서인 일부 실시예에서, 발광 유닛(604)과 제2 기판(612) 사이의 거리(d2)는 도전 입자(603) 중 어느 하나의 직경(d1)과 실질적으로 동일하다.
이후, 도 6d 및 도 6e에 예시된 바와 같이, 전술한 단계들을 반복하는 것에 의해, 다른 발광 유닛(604)을 접착층(602)의 일부(602b)를 통해 제2 기판(612)에 접합하여 본 개시 내용의 디스플레이 장치(60)를 형성할 수 있다. 일부 실시예에서, 전술한 단계들은 접착층(602)을 통해 다른 색상(예, 적색, 청색, 녹색)의 복수의 발광 유닛(604)을 제2 기판(612)에 접합하도록 여러 번 반복될 수 있다.
일부 실시예에서, 각각의 발광 유닛(604)은 자체의 접합 단계를 가진다. 다시 말해, 이들 실시예에서, 각각 하나의 발광 유닛(604)과 이것에 부착된 접착층의 부분을 대응하는 제2 기판(612)의 접합 패드로 이동시키고, 그 접합 단계를 수행하여 제2 기판(612)에 접합시킨다. 그러나, 일부 다른 실시예에서, 복수의 발광 유닛(604)과 그것에 부착된 접착층의 일부를 대응하는 제2 기판(612)의 접합 패드로 이동시킨 후 접합 단계(예, 전술한 적용 가능한 압력 및/또는 온도를 인가하거나 공융 접합 공정을 수행)를 한 번 수행하여 복수의 발광 유닛(604)을 제2 기판(612)에 동시에 접합함으로써 공정 단계 및 제조 시간을 감소시킬 수 있다.
일부 실시예에서, 여러 개의 발광 유닛(604)을 제2 기판(612)에 접합시킨 후, 이들 발광 유닛(604)의 품질을 시험하도록 품질 테스트를 수행할 수 있다. 예를 들면, 이들 발광 유닛(604) 중 어느 하나가 품질 이상이면, 해당 이상 발광 유닛(604)과 대응하는 접착층(602)의 부분을 제2 기판(612)으로부터 제거한 후(예, 해당 이상 발광 유닛(604)과 대응하는 접착층(602)의 부분을 기계적 힘으로 제2 기판(612)으로부터 제거한 후), 도 6a~6c를 참조로 논의된 단계를 수행하여 다른 발광 유닛(604)을 제2 기판(612)에 접합함으로써 상기 이상 발광 유닛(604)을 교체할 수 있다. 다시 말해, 접착층 전체가 제2 기판에 부착되는 종래의 기술과 비교하면, 본 실시예의 방법은 품질에 이상에 있는 발광 유닛을 부분적으로 교체할 수 있다. 따라서, 제조 공정의 적응성을 향상시킬 수 있으며, 공정 단계와 제조 시간을 줄일 수 있다.
본 실시예의 일부 변형 실시예를 다음의 구문에서 설명한다. 달리 특정되지 않으면, 이들 실시예의 변형에서, 전술한 실시예와 유사하거나 동일한 요소들은 동일한 참조 번호로 지시되며 이들의 형성 방법도 역시 상기 실시예에서 논의된 것과 동일하거나 유사할 수 있음을 알아야 한다.
도 6f는 본 개시 내용의 일부 실시예의 디스플레이 장치(60')를 예시한다. 디스플레이 장치(60')와 디스플레이 장치(60) 사이의 한 가지 차이점은 디스플레이 장치(60')의 접착층(602)이 비전도성 재료로 형성된다는 점이다. 예를 들면, 비전도성 재료는 폴리이미드, 에폭시 함유 수지, 실리콘, 포토레지스트, 다른 적용 가능한 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 접착층(602)은 전도성이 없으므로, 발광 유닛(604)의 제1 도전층(또는 제3 도전층)(608)과 제3 도전층(또는 제4 도전층)(610)은 제2 기판(612)의 접합 패드(도면에 미도시)에 직접 접촉되어 제2 기판(612)과 전기적으로 접속된다. 일부 실시예에서, 제2 기판(612)의 접합 패드와 제1 도전층(또는 제2 도전층)(608) 및 제3 도전층(또는 제4 도전층)(610) 사이의 공융 반응이 수행되어 이들 사이의 접합력을 증가시킬 수 있다.
일부 실시예에서, 접착층(602)은 광 경화 재료 및/또는 열 경화 재료를 포함할 수 있다. 예를 들면, 경화되지 않은 접착층(602)은 제1 기판(600) 상에 제공될 수 있고, 이후 도 6a~6e를 참조로 논의된 것과 동일하거나 유사한 단계를 수행하여 발광 유닛(604)과 대응하는 접착층(602)의 부분(602a) 및/또는 부분(602b)을 제2 기판(612)에 전사한 다음 광 경화 및/또는 열 경화 공정을 수행하여 접착층(602)의 상기 부분(602a 및/또는 602b)을 경화시켜 그 접합력을 증가시킴으로써 접착층(602)의 상기 부분(602a 및/또는 602b)은 발광 유닛(604)과 제1 기판(612)을 접합시킬 수 있다.
도 6g 및 도 6h는 각각 본 개시 내용의 일부 실시예의 디스플레이 장치(60")의 부분적 상면도 및 횡단면도를 예시한다. 구체적으로, 도 6h는 도 6g의 B-B 절단선을 따라 취한 횡단면도이다. 이들 실시예에서, 픽 헤드(601)가 복수의 발광 유닛(604)(예, 300, 600, 800, 수 백, 수 백 이상, 또는 다른 적용 가능한 갯수의 발광 유닛)이 동시에 파지한 후, 픽 헤드(601)에 의해 파지된 발광 유닛(604)을 접착층(602)의 일부(예, 도 6g에 예시된 부분들(602a, 602b, 602c, 602d, 602e, 602f, 602g, 602h, 602i) 중 어느 하나)를 통해 제2 기판(612)에 접합하고, 상기 단계들을 반복하여 픽 헤드(601)를 사용하여 다른 복수의 발광 유닛(604)을 동시에 파지한 후 이들을 접착층(602)의 다른 부분(예, 도 6g에 예시된 부분들(602a, 602b, 602c, 602d, 602e, 602f, 602g, 602h, 602i) 중 다른 하나)을 통해 제2 기판(612)에 접합시킬 수 있다. 다시 말해, 도 6g에 예시된 실시예에서, 픽 헤드(601)를 사용하여 복수의 발광 유닛(604)을 동시에 파지하고 이들을 접착층(602)의 일부(예, 602a, 602b, 602c, 602d, 602e, 602f, 602g, 602h, 602i 중 어느 하나)를 통해 제2 기판(612)에 접합하는 단계들이 반복된다. 일부 실시예에서, 도 6g에 예시된 바와 같이, 접착층(602)의 개별 부분(602a~602i) 중 임의의 것은 8개의 발광 유닛(604)에 대응할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 접착층(602)의 개별 부분 중 임의의 것(예, 개별 부분(602a~602i) 중 임의의 것)은 그것의 대응하는 발광 유닛(604)을 제2 기판(612)에 접합시켜 상면도에서 볼 때 대응하는 발광 유닛(604)을 중첩 또는 부분 중첩시킨다는 것을 이해하여야 한다. 예를 들면, 도 6g에 예시된 바와 같이, 접착층(602)의 개별 부분(602a~602i) 중 임의의 것은 8개의 발광 유닛(604)과 중첩되어 이들 8개의 발광 유닛(604)을 제2 기판(612)에 접합시킨다.
도 6g에 예시된 바와 같이, 일부 실시예에서, 디스플레이 장치(60")의 접착부(602)의 상기 복수의 부분은 제1 방향(Y)과 제2 방향(X)(제2 방향(X)은 제1 방향(Y)에 실질적으로 수직할 수 있다)으로 서로 정렬된다. 그러나, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 접착층(602)의 상기 복수의 부분은 제1 방향(Y)과 제2 방향(X) 중 적어도 일 방향으로 오정렬을 가질 수 있다. 예를 들면, 도 6i에 예시된 실시예에서, 제1 방향(Y)으로 보면, 접착층(602)의 2개의 인접한 열이 오정렬을 가진다. 구체적으로, 도 6i에 예시된 실시예에서, 접착층(602)의 제1 열(L1)(602a, 602b, 602c 포함)과 제2 열(L2)(602d, 602e, 602f, 602g 포함)은 오정렬을 가지며, 접착층(602)의 제2 열(L2)과 제3 열(L3)(602h, 602i, 602j 포함)도 역시 오정렬을 가진다. 일부 실시예에서, 오정렬은 접착층(602)의 2개의 인접한 부분(2개의 인접한 부분은 각각 2개의 인접한 열에 있을 수 있음)의 2개의 중심선 사이의 거리로서 정의될 수 있다. 예를 들면, 오정렬은 제1 열(L1)의 부분(602b)의 중심선(F1)과 제2 열(L2)의 부분(602f)의 중심선(F2) 사이의 거리로서 정의될 수 있다.
본 실시예의 일부 변형 실시예를 다음 구문에 설명한다. 달리 특정되지 않으면, 이들 실시예의 변형에서, 전술한 실시예와 유사하거나 동일한 요소들은 동일한 참조 번호로 지시되며 이들의 형성 방법도 역시 상기 실시예에서 논의된 것과 동일하거나 유사할 수 있음을 알아야 한다.
도 6j는 본 개시 내용의 일부 실시예의 디스플레이 장치(60a)의 부분적 상면도를 예시한다. 도 6j에는 단순성 및 명료성을 위해 디스플레이 장치(60a)의 여러 발광 유닛(604)과 접착층(602)의 대응하는 부분(예, 602a~602d)만을 예시하고 있음을 알아야 한다. 도 6j에 예시된 바와 같이, 접착층(602)은 서로 실질적으로 인접한 복수의 부분(예, 602a~602d)을 포함할 수 있다. 설명을 위해, 다음의 구문에서는 602a 부분, 602b 부분, 602c 부분, 및 602d 부분을 각각 제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 및 제4 접착층(602d)으로도 지칭한다.
일부 실시예에서, 디스플레이 장치(60a)는 복수의 화소(V)를 포함할 수 있다. 에를 들면, 일부 실시예에서, 하나의 화소(V)는 적어도 하나의 발광 유닛(604)(도 6j에 도시됨)에 대응하거나 이를 포함할 수 있고 상기 적어도 하나의 발광 유닛(604)에 대응하는 접착층(602)의 부분에 대응하거나 이를 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 도 6j에는 오직 4개의 화소(V)만이 예시되어 있지만, 본 개시 내용은 이것에 한정되지 않음을 알아야 한다. 디스플레이 장치(60a)는 설계 요건에 따라 임의의 다른 적용 가능한 갯수의 화소(V)를 가질 수 있다.
도 6j에 예시된 바와 같이, 발광 유닛(604) 중 하나는 제1 방향(Y)으로 길이(P1)(예, P1은 1~100㎛의 범위일 수 있음)와 제2 방향(X)(제2 방향(X)은 제1 방향(Y)에 실질적으로 수직일 수 있음)으로 길이(P2)(예, P2는 1~100㎛의 범위일 수 있음)를 가질 수 있다. 일부 실시예에서, 길이(P1)는 길이(P2)보다 작을 수 있다. 그러나, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 길이(P1)는 길이(P2)보다 크거나 이것과 같을 수 있다. 도 6j에 예시된 바와 같이, 2개의 인접한 발광 유닛(604)은 제1 방향(Y)으로 간격(Z1)과 제2 방향(X)으로 간격(Z2)을 가진다. 일부 실시예에서, 간격(Z1)은 1~1000㎛의 범위일 수 있고, 간격(Z2)은 1~1000㎛의 범위일 수 있다.
도 6j에 예시된 바와 같이, 디스플레이 장치(60a)의 복수의 접착층(예, 제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 및 제4 접착층(602d)) 각각은 그것의 대응하는 발광 유닛(604)과 적어도 부분적으로 중첩된다. 구체적으로, 도 6j에 예시된 바와 같이, 일부 실시예에서, 제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 및 제4 접착층(602d) 각각은 하나의 대응하는 발광 유닛(604)과 부분적으로 중첩된다. 일부 실시예에서, 도 6j에 예시된 바와 같이, 제1 방향(Y)으로 서로 인접한 접착층(예, 제1 접착층(602a)과 제2 접착층(602b))은 그 사이의 간격(Z3)을 가질 수 있으며, 제2 방향(X)으로 서로 인접한 접착층(예, 제1 접착층(602a)과 제3 접착층(602c))은 그 사이의 간격(Z4)을 가질 수 있다. 일부 실시예에서, "0<Z3<(Z1+P1)"의 수식 및/또는 "0<Z4<(Z2+P2)"의 수식에 부합하는 일부 실시예에서, 접착층과 발광 유닛(604) 사이의 접착 면적이 너무 작은 것에 의해 야기되는 불충분한 접착력에 기인하는 발광 유닛(604)과 제2 기판(612) 간의 불량한 전기적 접속의 문제점이 개선될 수 있다.
일부 실시예에서, 도 6k에 예시된 바와 같이, 하나의 화소(V)는 3개의 발광 유닛(604)과 이들 3개의 발광 유닛(604)에 대응하는 접착층에 대응할 수 있다. 예를 들면, 디스플레이 장치(60a)의 접착층(예, 제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 및 제4 접착층(602d)) 중 하나에 대응하는 3개의 발광 유닛(604)은 적색 발광 유닛, 청색 발광 유닛 및 녹색 발광 유닛을 포함할 수 있다. 그러나, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 디스플레이 장치(60a)의 접착층 중 하나에 대응하는 3개의 발광 유닛(604)은 동일한 색상일 수 있다.
유사하게, 도 6k에 예시된 일부 실시예도 역시 "0<Z3<(Z1+P1)"의 수식 및/또는 "0<Z4<(Z2+P2)"의 수식에 부합하므로, 접착층과 발광 유닛(604) 사이의 접착 면적이 너무 작은 것에 의해 야기되는 불충분한 접착력에 기인하는 발광 유닛(604)과 제2 기판(612) 간의 불량한 전기적 접속의 문제점이 개선될 수 있다.
도 6k에 예시된 실시예에서는 하나의 화소(V)가 3개의 발광 유닛(604)에 대응하지만, 디스플레이 장치(60a)의 접착층(예, 제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 및 제4 접착층(602d)) 중 하나에 대응하는 3개의 발광 유닛(604)은 열(또는 줄)로 배열될 수 있음을 알아야 하며, 본 개시 내용은 이것에 한정되지 않는다. 일부 다른 실시예에서, 디스플레이 장치(60a)의 접착층 중 하나에 대응하는 3개의 발광 유닛(604)은 3각형(도 6l 및 도 6m에 도시됨)으로 배열될 수 있다.
유사하게, 도 6l 및 6m에 예시된 일부 실시예도 역시 "0<Z3<(Z1+P1)"의 수식 및/또는 "0<Z4<(Z2+P2)"의 수식에 부합하므로, 접착층과 발광 유닛(604) 사이의 접착 면적이 너무 작은 것에 의해 야기되는 불충분한 접착력에 기인하는 발광 유닛(604)과 제2 기판(612) 간의 불량한 전기적 접속의 문제점이 개선될 수 있다.
일부 다른 실시예에서, 디스플레이 장치(60a)의 접착층 중 하나(제1 접착층(602a), 제2 접착층(602b), 제3 접착층(602c) 또는 제4 접착층(602d))는 6개의 발광 유닛(604)에 대응하여 배치될 수 있다(도 6n에 도시됨). 이들 실시예에서, 디스플레이 장치(60a)의 접착층 중 하나에 대응하는 6개의 발광 유닛(604)은 동일한 색상 또는 다른 색상일 수 있다.
유사하게, 도 6n에 예시된 일부 실시예도 역시 "0<Z3<(Z1+P1)"의 수식 및/또는 "0<Z4<(Z2+P2)"의 수식에 부합하므로, 접착층과 발광 유닛(604) 사이의 접착 면적이 너무 작은 것에 의해 야기되는 불충분한 접착력에 기인하는 발광 유닛(604)과 제2 기판(612) 간의 불량한 전기적 접속의 문제점이 개선될 수 있다.
일부 다른 실시예에서 하나의 화소(V)는 설계 요건에 따라 임의의 다른 적용 가능한 갯수의 발광 유닛(604)에 대응할 수 있음을 알아야 한다.
제2 실시예와 그 변형 실시예의 발광 유닛(604)은 전술한 실시예에 논의된 발광 유닛(103)을 포함할 수 있다. 다시 말해, 제2 실시예와 그 변형 실시예에 논의된 방법은 발광 유닛(103)을 TFT 기판과 같은 기판에 접합시키는 데 사용될 수 있다.
[제3 실시예]
본 실시예는 발광 유닛(예, 발광 다이오드)을 기판(예, TFT 기판)에 접합시키는 것에 의해 디스플레이 장치를 형성하는 방법을 제공한다. 상기 방법에서, TFT 기판과 같은 기판 상에 접착층을 제공한 후 접착층을 리소그래피 공정을 이용하여 패턴화한다. 패턴화된 접착층은 리소그래피 공정에 의해 형성되므로, 형성된 패턴은 작은 치수(또는 크기)를 가질 수 있어서 디스플레이 장치의 작은 치수(또는 크기)의 발광 유닛과 기판(예, TFT 기판)을 접합시키는 데 적용될 수 있다.
도 7a~7d는 본 실시예의 디스플레이 장치를 형성하는 방법을 나타낸 일련의 공정 횡단면도이다.
도 7a에 예시된 바와 같이, 기판(700)을 제공한다. 일부 실시예에서, 기판(700)은 그 상부에 배치된 하나 이상의 접합 패드를 포함할 수 있다. 예를 들면, 도 7a에 예시된 실시예에서, 기판(700)은 4개의 접합 패드(C1, C2, C3, C4)를 포함한다. 그러나, 본 개시 내용은 이것에 한정되지 않는다. 기판(700)은 설계 요건(예, 기판(700)에 접합되는 발광 유닛의 수)에 따라 임의의 다른 적용 가능한 갯수의 접합 패드를 포함할 수 있다. 일부 실시예에서, 접합 패드(C1, C2, C3, C4)는 금속과 같은 도전 재료를 포함할 수 있다.
일부 실시예에서, 서로 인접한 접합 패드(C1, C2)와 서로 인접한 접합 패드(C3, C4)는 각각 다른 발광 유닛에 대응할 수 있다. 도 7a에 예시된 바와 같이, 동일한 발광 유닛에 대응하는 인접한 접합 패드는 그 사이에 간격(S1)(예, 접합 패드(C1, C2) 사이의 간격 또는 접합 패드(C3, C4) 사이의 간격)을 가질 수 있다. 일부 실시예에서, 간격(S1)은 기판(700)에 접합되는 발광 유닛의 도전층(예, 전극)의 간격과 실질적으로 동일하다. 예를 들면, 간격(S1)은 2~200㎛의 범위일 수 있다.
일부 실시예에서, 다른 발광 유닛에 대응하는 인접한 접합 패드는 그 사이에 간격(S2)(예, 접합 패드(C2, C3)의 간격)을 가질 수 있다. 예를 들면, 대형 디스플레이 장치에서, 간격(S2)은 50mm까지일 수 있다. 그러나, 디스플레이 장치가 소형화됨에 따라, 간격(S2)도 점차 감소된다. 일부 실시예에서, 간격(S2)은 2㎛ 정도로 작을 수 있다(예, 간격(S2)은 2~500㎛의 범위일 수 있음). 여기에서 논의되는 방법은 소형 및 대형 디스플레이 장치 모두에 적용될 수 있음을 알아야 한다.
이후, 도 7b에 예시된 바와 같이, 기판(700) 상에 접착층(704)을 형성하는 데, 접착층(704)은 접착 패드(C1, C2, C3, C4)를 커버할 수 있다. 일부 실시예에서, 접착층(704)은 비전도성 재료로 형성된다. 일부 실시예에서, 접착층(704)은 리소그래피 공정에 의해 패턴화될 수 있는 포토레지스트 재료일 수 있다. 예를 들면, 포토레지스트 재료는 예컨대, 아크릴, 실록산, 또는 폴리이미드를 포함할 수 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 접착층(704)은 아직 경화되지 않은 광 경화 및/또는 열 경화 재료를 포함할 수 있다. 예를 들면, 접착층(704)은 슬릿 노즐을 이용하여 기판(700)에 도포될 수 있다.
일부 실시예에서, 기판(700)의 표면에 대한 접착층(704)의 접착성을 증가시키기 위해 기판(700)에 접착층(704)이 도포된 후 소프트 베이킹 공정을 수행할 수 있다.
이후, 도 7c에 예시된 바와 같이, 접착층(704)을 패턴화하여 패턴화된 접착층(704)을 형성한다. 예를 들면, 패턴화 단계는 노광, 사후-노광 베이킹, 현상, 다른 적용 가능한 공정 또는 이들의 조합을 포함할 수 있다.
일부 실시예에서, 패턴화 단계 이후, 패턴화된 접착층(704)은 상이한 발광 유닛에 대응하는 복수의 개별 패턴(예, 제1 패턴(704A), 제2 패턴(704B))을 가질 수 있다. 일부 실시예에서, 도 7c에 예시된 바와 같이, 제1 패턴(704A)은 접합 패드(C1, C2)가 대응하는 발광 유닛에 대응하고, 제2 패턴(704B)은 접합 패드(C3, C4)가 대응하는 발광 유닛에 대응한다.
전술한 바와 같이, 디스플레이 장치가 소형화됨에 따라, 간격(S2)도 점차 감소된다. 따라서, 제1 패턴(704A)과 제2 패턴(704B) 사이의 간격(S3)도 역시 점차 감소된다(예, 간격(S3)은 50mm에서 2㎛로 감소될 수 있다). 따라서, 패턴화된 접착층(704)이 스크린 인쇄 공정과 같은 종래의 공정을 이용하여 형성되면, 간격(S3)은 디스플레이 장치의 소형화에 유용하기엔 너무 크게 된다. 이에 비해, 본 실시예의 방법에서는 패턴화된 접착층(704)이 리소그래피 공정을 이용하여 형성되므로, 간격(S3)은 더 작을 수 있다(예, 간격(S3)은 약 2~200㎛의 범위로 감소될 수 있다).
추가로, 발광 유닛의 치수 또는 크기(예, 폭)가 감소됨에 따라, 발광 유닛에 대응하는 제1 패턴(704A)과 제2 패턴(704B)의 폭(W1)은 그에 따라 감소될 필요가 있다. 따라서, 패턴화된 접착층(704)이 스크린 인쇄 공정과 같은 종래의 공정을 이용하여 형성되면, 상기 폭(W1)은 작은 크기의 발광 유닛의 접합에 적용하기엔 너무 크게 된다. 이에 비해, 본 실시예의 방법에서는 패턴화된 접착층(704)이 리소그래피 공정을 이용하여 형성되므로 제1 패턴(704A)과 제2 패턴(704B)의 폭(W1)이 더 작을 수 있다. 일부 실시예에서, 제1 패턴(704A)과 제2 패턴(704B)의 폭(W1)은 8㎛까지 감소될 수 있다(예, 폭(W1)은 약 8~240㎛의 범위일 수 있다).
일부 실시예에서, 도 7c에 예시된 바와 같이, 패턴화 단계 이후, 패턴화된 접착층(704)은 여전히 접합 패드(C1, C2, C3, C4)를 피복하므로, 접합 패드(C1, C2, C3, C4)의 상부면은 노출되지 않는다. 또한, 일부 실시예에서, 제1 패턴(704A)은 대응하는 접합 패드(C1, C2)를 커버하고, 제2 패턴(704B)은 대응하는 접합 패드(C3, C4)를 커버한다.
이후, 도 7d에 예시된 바와 같이, 발광 유닛(706)을 접착층(704)의 제1 패턴(704A)과 제2 패턴(704B) 내로 삽입한다.
일부 실시예에서, 도 7d에 예시된 바와 같이, 발광 유닛(706)은 패턴화된 접착층(704)이 경화되기 전에 패턴화된 접착층(704)의 제1 패턴(704A)과 제2 패턴(704B) 내로 삽입되므로, 제1 패턴(704A)과 제2 패턴(704B)의 재료는 압착되어 발광 유닛(706)에 의해 외부로 유동될 수 있다. 일부 실시예에서, 도 7d에 예시된 바와 같이, 제1 패턴(704A)과 제2 패턴(704B)은 발광 유닛(706)이 패턴화된 접착층(704)의 제1 패턴(704A)과 제2 패턴(704B) 내로 삽입된 후에는 만곡된 측벽 프로파일을 가질 수 있다.
이후, 도 7d에 예시된 바와 같이, 경화 공정(예, 열 경화 공정 및/또는 광 경화 공정)을 수행하여 패턴화된 접착층(704)을 경화시켜 패턴화된 접착층(704)의 접착력을 증가시킴으로써 패턴화된 접착층(704)은 발광 유닛(706)과 기판(700)을 접합시켜 본 개시 내용의 디스플레이 장치(70)를 형성할 수 있다. 일부 실시예에서, 경화된 패턴화된 접착층(704)은 발광 유닛(706)과 기판(700)을 접합시킬 수 있으므로, 발광 유닛(706)의 제1 도전층(710)(또는 제2 도전층)과 제3 도전층(712)(또는 제4 도전층)은 추가적인 접합 공정을 수행하지 않고(예, 발광 유닛(706)의 제1 도전층(710)(또는 제2 도전층) 및 제3 도전층(712)(또는 제4 도전층)과 기판(700)의 접합 패드((C1, C2, C3, C4) 사이에 공융 반응이 일어나도록 공융 접합 공정을 수행하지 않고) 기판(700)의 접합 패드((C1, C2, C3, C4)에 접합됨으로써 기판(700)의 접합 패드(C1, C2, C3, C4)를 통해 기판(700)과 발광 유닛(706) 사이에 전기적 접속을 형성할 수 있다.
도 7d에 예시된 바와 같이, 디스플레이 장치(70)의 인접한 발광 유닛(706)은 그 사이에 간격(S4)을 가질 수 있다. 일부 실시예에서, 패턴화된 접착층(704)은 리소그래피 공정을 이용하여 형성되므로, 제1 패턴(704A)과 제2 패턴(704B)은 작은 간격(S2)을 가질 수 있어서 인접한 발광 유닛(706)도 역시 작은 간격(S4)을 가질 수 있다. 따라서, 단위 면적 당 발광 유닛(706)의 수가 증가될 수 있어서 디스플레이 장치의 소형화가 가능할 수 있다. 예를 들면, 일부 실시예에서, 간격(S4)은 약 2㎛로 감소될 수 있다(예, 약 2~200㎛의 범위).
전술한 바와 같이, 일부 실시예에서, 패턴화된 접착층(704)은 리소그래피 공정을 이용하여 형성되므로, 제1 패턴(704A)과 제2 패턴(704B)의 폭(W1)은 작을 수 있다(예, 폭(W1)은 8~240㎛의 범위일 수 있다). 다시 말해, 이들 실시예에서, 제1 패턴(704A)과 제2 패턴(704B)은 작은 크기의 발광 유닛(706)을 기판(700)에 접합하도록 적용 가능하다. 예를 들면, 일부 실시예에서, 제1 패턴(704A)과 제2 패턴(704B)은 폭(W2)이 8~240㎛의 범위에 있는 발광 유닛(706)을 기판(700)에 접합하는 데 적용될 수 있다.
일부 실시예에서, 도 7d에 예시된 바와 같이, 제1 패턴(704A)과 제2 패턴(704B)은 발광 유닛(706)의 도전층(710, 712) 사이의 갭을 충전 또는 부분적으로 충전할 수 있으므로, 기판(700)에 대한 발광 유닛(706)의 고정 강도가 증가될 수 있다. 일부 실시예에서, 제1 패턴(704A)과 제2 패턴(704B)은 발광 유닛(706)의 도전층(710, 712)과 기판(700)의 접합 패드(C1, C2, C3, C4)를 둘러쌀 수 있어서 발광 유닛(706)의 도전층(710, 712)과 기판(700)의 접합 패드(C1, C2, C3, C4)를 예컨대 습기에 의해 야기되는 손상으로부터 보호할 수 있다.
도 8a~8d는 본 실시예의 디스플레이 장치를 형성하는 방법의 일부 변형 실시예를 나타낸다. 달리 특정되지 않으면, 이들 다양한 실시예에서, 전술한 실시예와 유사하거나 동일한 요소들은 동일한 참조 번호로 지시되며 이들의 형성 방법도 역시 상기 실시예에서 논의된 것과 동일하거나 유사할 수 있음을 알아야 한다.
도 8a, 8b, 8c, 8d에 예시된 단계들은 각각 도 7a, 7b, 7c, 7d에 예시된 것과 동일하거나 유사하다. 따라서, 그 차이점만을 논의한다.
도 8c에 예시된 바와 같이, 일부 실시예에서, 패턴화된 접착층(704)의 제1 패턴(704A)과 제2 패턴(704B)은 접합 패드(C1, C2, C3, C4)의 상부면을 노출시키지 않는다. 구체적으로, 일부 실시예에서, 제1 패턴(704A)은 접합 패드(C1, C2)를 노출시키는 개구(O1, O2)를 포함하며, 제2 패턴(704B)은 접합 패드(C3, C4)를 노출시키는 개구(O3, O4)를 포함한다.
이후, 도 8d에 예시된 바와 같이, 제1 패턴(704A)과 제2 패턴(704B)을 통해 기판(700)에 발광 유닛(706)을 접합함으로써 본 개시 내용의 디스플레이 장치(80)를 형성한다. 일부 실시예에서, 도 8d에 예시된 바와 같이, 제1 패턴(704A)과 제2 패턴(704B)은 개구(O1, O2, O3, O4)를 포함하므로, 발광 유닛(706)의 압착에 의해 야기되는 제1 패턴(704A)과 제2 패턴(704B)의 재료의 외부 유동이 실질적으로 감소됨으로써 제1 패턴(704A0과 제2 패턴(704B)은 접합 공정 이후에 실질적으로 직선형의 측벽을 가질 수 있다.
일부 실시예에서, 제1 패턴(704A)과 제2 패턴(704B)은 개구(O1, O2, O3, O4)를 포함하므로, 발광 유닛(706)을 기판(700)에 접합할 때 다량의 제1 패턴(704A)과 제2 패턴(704B)의 재료가 흘러나오는 문제점을 개선할 수 있다.
추가로, 제3 실시예와 그 변형 실시예의 발광 유닛(706)은 상기 실시예에서 논의된 발광 유닛(103)을 포함할 수 있다. 다시 말해, 제3 실시예와 그 변형 실시예에서 논의된 방법은 발광 유닛(103)을 TFT 기판과 같은 기판에 접합시키는 데 사용될 수 있다.
[제4 실시예]
본 실시예는 기판(예, TFT 기판)에 발광 유닛(예, 발광 다이오드)을 접합하는 것에 의해 디스플레이 장치를 형성하는 방법을 제공한다. 제4 실시예와 제3 실시예 사이의 한 가지 차이점은 제4 실시예에 사용되는 접착층이 도전 재료를 포함한다는 것이다. 다시 말해, 발광 유닛은 접착층을 통해 디스플레이 장치의 기판과 전기적으로 접속될 수 있다.
달리 특정되지 않으면, 이들 다양한 실시예에서, 전술한 실시예와 유사하거나 동일한 요소들은 동일한 참조 번호로 지시되며 이들의 형성 방법도 역시 상기 실시예에서 논의된 것과 동일하거나 유사할 수 있음을 알아야 한다.
도 9a, 9b, 9c, 9d에 예시된 단계들은 각각 도 7a, 7b, 7c, 7d에 예시된 것과 동일하거나 유사하다. 따라서, 그 차이점만을 논의한다.
도 9b에 예시된 바와 같이, 일부 실시예에서, 접착층(704)은 포토레지스트 재료(예, 아크릴, 실록산, 또는 폴리이미드)와 해당 포토레지스트 재료에 추가된 도전 재료를 포함할 수 있다. 일부 실시예에서, 접착층(704)은 아직 경화되지 않은 광 경화 및/또는 열 경화 재료를 포함할 수 있다. 예를 들면, 도전 재료는 전도성 탄소 분자(예, 그라파이트, 그래핀, 탄소 나노튜브), 금속(예, Cu, W, Ag, Sn, Ni, Cr, Ti, Pb, Au, Bi, Sb, Zn, Zr, Mg, In, Te, 또는 Ga)의 입자 또는 이들의 합금, 전도성 금속 산화물(예, ITO, SnO, IZO, IGZO, ITZO, ATO, AZO)의 입자, 또는 다른 적용 가능한 도전 재료일 수 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이후, 도 9c에 예시된 바와 같이, 접착층(704)을 패턴화시킨다. 일부 실시예에서, 패턴화된 접착층(704)은 제1 패턴(704A0과 제2 패턴(704B)을 포함할 수 있으며, 제1 패턴(704A)은 2개의 서브-패턴(704a)을 포함할 수 있고, 제2 패턴(704B)은 2개의 서브-패턴(704b)을 포함할 수 있다. 일부 실시예에서, 제1 패턴(704A)의 2개의 서브-패턴(704a)은 서로 이격되어 있어서(제2 패턴(704B)의 2개의 서브-패턴(704b)도 역시 서로 이격됨), 제1 패턴(704A)과 제2 패턴(704B)에 의해 기판(700)에 접합된 발광 유닛(706)의 제1 도전층(또는 제2 도전층)(710)과 제3 도전층(또는 제4 도전층)(712) 사이의 단락의 발생을 감소시킨다.
이후, 도 9d에 예시된 바와 같이, 패턴화된 접착층(704) 상에 발광 유닛(706)을 배치한 후 경화 공정(예, 광 경화 공정 및/또는 열 경화 공정)을 수행하여 패턴화된 접착층(704)을 경화시켜 패턴화된 접착층(704)의 접착력을 증가시킴으로써 발광 유닛(706)은 제1 패턴(704A)과 제2 패턴(704B)을 통해 기판(700)에 접합되어 본 개시 내용의 디스플레이 장치(90)를 형성할 수 있다. 구체적으로, 일부 실시예에서, 제1 패턴(704A)의 2개의 서브-패턴(704a)은 각각 발광 유닛(706) 중 하나의 제1 도전층(또는 제2 도전층)(710)과 제3 도전층(또는 제4 도전층)(712)과 접속되며, 제2 패턴(704B)의 2개의 서브-패턴(704b)은 각각 발광 유닛(706) 중 다른 하나의 제1 도전층(또는 제2 도전층)(710)과 제3 도전층(또는 제4 도전층)(712)과 접속된다.
일부 실시예에서, 패턴화된 접착층(704)은 전도성을 가지므로, 제1 도전층(또는 제2 도전층)(710)과 제3 도전층(또는 제4 도전층)(712)은 패턴화된 접착층(704)을 통해 기판(700)의 접합 패드(C1, C2, C3, C4)와 전기적으로 접속될 수 있다. 다시 말해, 제1 도전층(또는 제2 도전층)(710)과 제3 도전층(또는 제4 도전층)(712)은 접합 패드(C1, C2, C3, C4)에 직접 접촉될 필요가 없다.
추가로, 제4 실시예의 발광 유닛(706)은 상기 실시예에서 논의된 발광 유닛(103)을 포함할 수 있다. 다시 말해, 제4 실시예에서 논의된 방법은 발광 유닛(103)을 TFT 기판과 같은 기판에 접합시키는 데 사용될 수 있다.
본 실시예의 방법은 다양한 치수 또는 크기의 발광 유닛(예, 다양한 치수 또는 크기의 발광 다이오드)에 적용될 수 있음을 알아야 한다. 일부 실시예에서, 발광 유닛은 발광 다이오드이고, 발광 다이오드의 칩 치수는 약 300㎛~10mm의 범위에 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 발광 유닛은 미니 발광 다이오드이고, 미니 발광 다이오드의 칩 치수는 약 100~300㎛의 범위에 있지만, 본 개시 내용은 이것에 한정되지 않는다. 일부 실시예에서, 발광 유닛은 마이크로 발광 다이오드이고, 마이크로 발광 다이오드의 칩 치수는 약 1~100㎛의 범위에 있지만, 본 개시 내용은 이것에 한정되지 않는다.
이상의 설명은 당업자가 본 발명의 여러 측면들을 잘 이해할 수 있도록 여러 실시예의 특징부들의 개요를 설명한 것이다. 당업자들은 자신들이 여기 도입된 실시예와 동일한 목적을 수행하거나 및/또는 동일한 장점을 달성하기 위해 다른 공정 또는 구조를 설계 또는 변형하기 위한 기초로서 본 개시 내용을 용이하게 이용할 수 있음을 알아야 한다. 또한, 당업자들은 등가의 구성이 본 개시 내용의 취지 및 범위를 벗어나지 않으며 그리고 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.

Claims (20)

  1. 디스플레이 장치로서:
    기판;
    상기 기판 상에 배치된 발광 유닛
    을 포함하고, 상기 발광 유닛은:
    제2 도전층과 중첩되는 제1 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제1 반도체 층;
    상기 제1 반도체 층과 상기 제1 도전층 사이에 배치된 제2 반도체 층으로서, 상기 제1 도전층에 인접한 제1 표면과 상기 제1 표면의 반대측에 있는 제2 표면을 포함하는 제2 반도체 층;
    상기 제1 반도체 층과 상기 제2 반도체 층 사이에 배치된 양자 우물 구조체로서, 상기 제2 반도체 층의 제2 표면에 인접한 양자 우물 구조체;
    상기 제1 반도체 층과 상기 양자 우물 구조체를 관통하는 비아 홀; 및
    상기 비아 홀 내에 배치되고 상기 제2 반도체 층의 제2 표면과 접촉하는 도전 재료를 포함하고,
    상기 제2 도전층은 상기 도전 재료를 통해 상기 제2 반도체 층과 전기적으로 접속된 것인 디스플레이 장치.
  2. 제1항에 있어서, 상기 발광 유닛은:
    상기 제1 도전층에 인접하게 배치된 제3 도전층을 더 포함하며, 상기 제3 도전층과 상기 제1 도전층은 상기 제1 반도체 층의 제1 측면 상에 배치된 것인 디스플레이 장치.
  3. 제2항에 있어서,
    상기 기판과 상기 발광 유닛 사이에 배치된 접착층을 더 포함하고, 상기 접착층은 상기 제1 도전층과 상기 제3 도전층 사이의 갭 내에 부분적으로 배치된 것인 디스플레이 장치.
  4. 제2항에 있어서, 상기 발광 유닛은
    상기 제2 도전층에 인접하게 배치된 제4 도전층을 더 포함하며, 상기 제4 도전층과 상기 제2 도전층은 상기 제1 반도체 층의 제2 측면 상에 배치되며, 상기 제1 측면은 상기 제2 측면의 반대측에 있는 것인 디스플레이 장치.
  5. 제4항에 있어서,
    상기 기판과 상기 발광 유닛 사이에 배치된 접착층을 더 포함하고, 상기 접착층은 상기 제2 도전층과 상기 제4 도전층 사이의 갭 내에 부분적으로 배치된 것인 디스플레이 장치.
  6. 제1항에 있어서,
    상기 도전 재료와 상기 비아 홀의 측벽 사이에 배치된 제1 절연층을 더 포함하는 것인 디스플레이 장치.
  7. 제6항에 있어서, 상기 제1 절연층은 상기 도전 재료와 상기 제1 반도체 층 사이에 배치되며, 상기 제1 절연층은 상기 도전 재료와 상기 양자 우물 구조체 사이에 배치된 것인 디스플레이 장치.
  8. 제1항에 있어서, 상기 발광 유닛은
    상기 제1 반도체 층과 상기 제2 도전층 사이에 배치된 제2 절연층을 더 포함하며, 상기 비아 홀은 상기 제2 절연층을 관통하는 것인 디스플레이 장치.
  9. 제1항에 있어서,
    상기 기판 상에 배치된 구동 회로를 더 포함하며, 상기 발광 유닛은 상기 구동 회로 상에 배치되며, 상기 발광 유닛은 상기 구동 회로와 전기적으로 접속된 것인 디스플레이 장치.
  10. 제1항에 있어서, 상기 도전 재료는 내산성 금속을 포함하는 것인 디스플레이 장치.
  11. 제1항에 있어서, 상기 도전 재료는 상기 제2 반도체 층과 직접 접촉된 것인 디스플레이 장치.
  12. 제1항에 있어서, 상기 도전 재료는 상기 제2 도전층과 직접 접촉된 것인 디스플레이 장치.
  13. 제1항에 있어서, 상기 제1 도전층과 상기 제2 도전층 중 적어도 하나는 투명 도전 재료를 포함하는 것인 디스플레이 장치.
  14. 디스플레이 장치를 형성하는 방법으로서:
    복수의 접합 패드가 상부에 배치된 기판을 제공하는 단계;
    상기 복수의 접합 패드를 커버하도록 상기 기판 상에 접착층을 형성하는 단계;
    리소그래피 공정을 이용하여 상기 복수의 접합 패드에 대응되도록 패턴화된 접착층을 형성하는 단계; 및
    상기 패턴화된 접착층을 통해 상기 접합 패드 중 적어도 하나에 발광 유닛을 접합하는 단계로서, 상기 발광 유닛은,
    제2 도전층과 중첩되는 제1 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제1 반도체 층;
    상기 제1 반도체 층과 상기 제1 도전층 사이에 배치된 제2 반도체 층으로서, 상기 제1 도전층에 인접한 제1 표면과 상기 제1 표면의 반대측에 있는 제2 표면을 포함하는 제2 반도체 층;
    상기 제1 반도체 층과 상기 제2 반도체 층 사이에 배치된 양자 우물 구조체로서, 상기 제2 반도체 층의 제2 표면에 인접한 양자 우물 구조체;
    상기 제1 반도체 층과 상기 양자 우물 구조체를 관통하는 비아 홀; 및
    상기 비아 홀 내에 배치되고 상기 제2 반도체 층의 제2 표면과 접촉하는 도전 재료를 포함하고,
    상기 제2 도전층은 상기 도전 재료를 통해 상기 제2 반도체 층과 전기적으로 접속된 것인, 접합하는 단계
    를 포함하는 방법.
  15. 제14항에 있어서, 상기 접합 패드 중 적어도 하나에 상기 발광 유닛을 접합하는 단계는
    상기 패턴화된 접착층을 경화시키도록 경화 공정을 수행하는 단계를 포함하는 것인 방법.
  16. 디스플레이 장치로서:
    기판;
    상기 기판 상에 배치된 제1 발광 유닛 및 제2 발광 유닛;
    상기 기판과 상기 제1 발광 유닛 사이에 배치된 제1 접착층; 및
    상기 기판과 상기 제2 발광 유닛 사이에 배치된 제2 접착층
    을 포함하고,
    상기 제1 발광 유닛은 상기 제2 발광 유닛에 인접하고, 제1 방향으로, 상기 제1 발광 유닛은 길이(P1)를 가지며, 상기 제1 발광 유닛과 상기 제2 발광 유닛은 간격(Z1)을 가지며,
    상기 제1 방향으로, 상기 제1 접착층과 상기 제2 접착층은 간격(Z3)을 가지며, 상기 간격(Z1), 상기 간격(Z3) 및 상기 길이(P1)는 0 < Z3 < (Z1 + P1)의 수식에 부합되며, Z1, Z3, 및 P1은 각각 제로 마이크로미터보다 크고, 상기 제1 발광 유닛은,
    제2 도전층과 중첩되는 제1 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제1 반도체 층;
    상기 제1 반도체 층과 상기 제1 도전층 사이에 배치된 제2 반도체 층으로서, 상기 제1 도전층에 인접한 제1 표면과 상기 제1 표면의 반대측에 있는 제2 표면을 포함하는 제2 반도체 층;
    상기 제1 반도체 층과 상기 제2 반도체 층 사이에 배치된 양자 우물 구조체로서, 상기 제2 반도체 층의 제2 표면에 인접한 양자 우물 구조체;
    상기 제1 반도체 층과 상기 양자 우물 구조체를 관통하는 비아 홀; 및
    상기 비아 홀 내에 배치되고 상기 제2 반도체 층의 제2 표면과 접촉하는 도전 재료를 포함하고,
    상기 제2 도전층은 상기 도전 재료를 통해 상기 제2 반도체 층과 전기적으로 접속된 것인 디스플레이 장치.
  17. 제16항에 있어서,
    화소를 더 포함하며, 상기 제1 발광 유닛과 상기 제1 접착층은 상기 화소에 대응하여 배치된 것인 디스플레이 장치.
  18. 제17항에 있어서,
    제3 발광 유닛과 제4 발광 유닛을 더 포함하며, 상기 제3 발광 유닛과 상기 제4 발광 유닛은 상기 화소에 대응하여 배치된 것인 디스플레이 장치.
  19. 삭제
  20. 삭제
KR1020180062493A 2017-05-31 2018-05-31 디스플레이 장치 및 디스플레이 장치 형성 방법 KR102531884B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762512733P 2017-05-31 2017-05-31
US62/512,733 2017-05-31
US201762527198P 2017-06-30 2017-06-30
US62/527,198 2017-06-30
CN201711444797.4 2017-12-27
CN201711444797.4A CN108987412B (zh) 2017-05-31 2017-12-27 显示设备及其形成方法

Publications (2)

Publication Number Publication Date
KR20180131496A KR20180131496A (ko) 2018-12-10
KR102531884B1 true KR102531884B1 (ko) 2023-05-11

Family

ID=64459602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062493A KR102531884B1 (ko) 2017-05-31 2018-05-31 디스플레이 장치 및 디스플레이 장치 형성 방법

Country Status (4)

Country Link
US (4) US10572747B2 (ko)
KR (1) KR102531884B1 (ko)
CN (6) CN113629097A (ko)
PH (1) PH12018000288B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113281930B (zh) * 2017-06-30 2022-08-12 厦门天马微电子有限公司 显示屏及显示装置
US10353243B2 (en) * 2017-08-01 2019-07-16 Innolux Corporation Display device
WO2019040703A1 (en) 2017-08-23 2019-02-28 Magna Mirrors Of America, Inc. INDOOR REAR VIEW MOUNT WITH FULL SCREEN VIDEO DISPLAY
KR102511525B1 (ko) * 2017-12-19 2023-03-17 엘지디스플레이 주식회사 표시장치
TWI650600B (zh) * 2018-02-02 2019-02-11 瑩耀科技股份有限公司 微發光二極體顯示裝置
CN108363976B (zh) * 2018-02-09 2020-06-19 维沃移动通信有限公司 一种终端设备及其制作方法
US10950162B2 (en) 2018-10-25 2021-03-16 Baylor University System and method for a six-primary wide gamut color system
US11410593B2 (en) 2018-10-25 2022-08-09 Baylor University System and method for a multi-primary wide gamut color system
US11315467B1 (en) 2018-10-25 2022-04-26 Baylor University System and method for a multi-primary wide gamut color system
US11069280B2 (en) 2018-10-25 2021-07-20 Baylor University System and method for a multi-primary wide gamut color system
US11532261B1 (en) 2018-10-25 2022-12-20 Baylor University System and method for a multi-primary wide gamut color system
US11403987B2 (en) 2018-10-25 2022-08-02 Baylor University System and method for a multi-primary wide gamut color system
US11488510B2 (en) 2018-10-25 2022-11-01 Baylor University System and method for a multi-primary wide gamut color system
US11289003B2 (en) 2018-10-25 2022-03-29 Baylor University System and method for a multi-primary wide gamut color system
US11373575B2 (en) * 2018-10-25 2022-06-28 Baylor University System and method for a multi-primary wide gamut color system
US11587491B1 (en) 2018-10-25 2023-02-21 Baylor University System and method for a multi-primary wide gamut color system
US11475819B2 (en) 2018-10-25 2022-10-18 Baylor University System and method for a multi-primary wide gamut color system
US11069279B2 (en) 2018-10-25 2021-07-20 Baylor University System and method for a multi-primary wide gamut color system
US11189210B2 (en) 2018-10-25 2021-11-30 Baylor University System and method for a multi-primary wide gamut color system
US11043157B2 (en) 2018-10-25 2021-06-22 Baylor University System and method for a six-primary wide gamut color system
US10997896B2 (en) 2018-10-25 2021-05-04 Baylor University System and method for a six-primary wide gamut color system
US11341890B2 (en) 2018-10-25 2022-05-24 Baylor University System and method for a multi-primary wide gamut color system
US11030934B2 (en) 2018-10-25 2021-06-08 Baylor University System and method for a multi-primary wide gamut color system
US10607527B1 (en) 2018-10-25 2020-03-31 Baylor University System and method for a six-primary wide gamut color system
US11289000B2 (en) 2018-10-25 2022-03-29 Baylor University System and method for a multi-primary wide gamut color system
US11037481B1 (en) 2018-10-25 2021-06-15 Baylor University System and method for a multi-primary wide gamut color system
US10788709B2 (en) * 2018-10-30 2020-09-29 Innolux Corporation Lighting device
CN109669299A (zh) * 2019-01-30 2019-04-23 京东方科技集团股份有限公司 一种双晶芯片、显示装置及其驱动方法
TWI678804B (zh) * 2019-02-20 2019-12-01 友達光電股份有限公司 顯示裝置
US11380863B2 (en) * 2019-03-19 2022-07-05 Nanosys, Inc. Flexible electroluminescent devices
CN110211491B (zh) * 2019-06-05 2021-05-14 京东方科技集团股份有限公司 一种彩膜基板、显示面板及显示面板的制备方法
CN110427125A (zh) * 2019-07-19 2019-11-08 武汉华星光电半导体显示技术有限公司 触控显示装置
KR20210046906A (ko) * 2019-10-18 2021-04-29 삼성디스플레이 주식회사 표시 장치
CN110752242B (zh) * 2019-10-31 2021-09-21 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210135384A (ko) * 2020-05-04 2021-11-15 삼성디스플레이 주식회사 표시 장치
WO2023229194A1 (ko) * 2022-05-27 2023-11-30 삼성전자주식회사 마이크로 발광 다이오드를 포함하는 디스플레이 모듈
US20240319536A1 (en) * 2023-03-24 2024-09-26 YingLight Technology Co. Ltd. Display device having micro-type lighting units in backlight thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014140796A1 (en) * 2013-03-15 2014-09-18 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
US20170069611A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678285A (en) * 1984-01-13 1987-07-07 Ricoh Company, Ltd. Liquid crystal color display device
US5136405A (en) * 1986-05-19 1992-08-04 Seiko Epson Corporation Liquid crystal display device with compensator having Δnxd and twist angle calculated using the liquid crystal's parameters
JP3770368B2 (ja) * 1999-06-14 2006-04-26 セイコーエプソン株式会社 表示装置、回路基板、回路基板の製造方法
JP3728723B2 (ja) * 2000-12-20 2005-12-21 ミネベア株式会社 面状照明装置
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101228428B1 (ko) * 2004-02-20 2013-01-31 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
KR20050099810A (ko) * 2004-04-12 2005-10-17 삼성전자주식회사 컬러필터기판, 이를 갖는 표시장치 및 이의 제조방법
JP2006058332A (ja) * 2004-08-17 2006-03-02 Seiko Epson Corp 電気光学装置及び電子機器
CN100489630C (zh) * 2005-03-08 2009-05-20 友达光电股份有限公司 导电凸块和显示面板
KR20060123872A (ko) * 2005-05-30 2006-12-05 삼성전자주식회사 백라이트 유닛 및 액정 표시 장치
CN100543361C (zh) * 2005-09-01 2009-09-23 夏普株式会社 发光装置
US20070052342A1 (en) * 2005-09-01 2007-03-08 Sharp Kabushiki Kaisha Light-emitting device
CN100414404C (zh) * 2005-09-06 2008-08-27 群康科技(深圳)有限公司 电路元件连接结构及液晶显示面板
JP4588603B2 (ja) * 2005-09-30 2010-12-01 京セラ株式会社 電界発光装置
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
CN100520531C (zh) * 2007-12-14 2009-07-29 友达光电股份有限公司 液晶显示器
CN101294664A (zh) * 2008-05-29 2008-10-29 友达光电股份有限公司 高色温发光二极管光源系统及其制造方法
CN102187272A (zh) * 2008-08-28 2011-09-14 株式会社普利司通 信息显示装置
US9274553B2 (en) * 2009-10-30 2016-03-01 Synaptics Incorporated Fingerprint sensor and integratable electronic display
US9336428B2 (en) * 2009-10-30 2016-05-10 Synaptics Incorporated Integrated fingerprint sensor and display
KR20110076447A (ko) 2009-12-29 2011-07-06 삼성전자주식회사 발광 장치 및 이를 포함하는 표시 장치
US20130056749A1 (en) * 2011-09-07 2013-03-07 Michael Tischler Broad-area lighting systems
KR101860935B1 (ko) * 2012-03-15 2018-05-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103676220B (zh) * 2012-09-07 2018-01-19 群创光电股份有限公司 显示装置及其制造方法
TWI608284B (zh) 2012-09-07 2017-12-11 群創光電股份有限公司 顯示裝置及其製造方法
WO2014045601A1 (ja) * 2012-09-24 2014-03-27 パナソニック株式会社 液晶表示装置
CN103729615B (zh) * 2012-10-12 2017-04-12 茂丞科技股份有限公司 生物传感器模块、组件、制造方法及使用其的电子设备
CN103809325B (zh) * 2012-11-14 2016-09-07 群康科技(深圳)有限公司 显示模块
KR20150033198A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 양자점 발광 소자 및 표시 장치
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
CN203746444U (zh) * 2014-03-18 2014-07-30 成都京东方光电科技有限公司 一种各向异性导电胶膜及显示面板
KR101649657B1 (ko) * 2014-10-07 2016-08-30 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
US10261360B2 (en) * 2014-10-10 2019-04-16 Sharp Kabushiki Kaisha Liquid crystal display apparatus
WO2016093669A1 (ko) * 2014-12-11 2016-06-16 크루셜텍(주) 전자기기 커버윈도우 일체형 지문센서 모듈 조립체
WO2016122173A1 (ko) * 2015-01-27 2016-08-04 엘지이노텍 주식회사 터치 윈도우
CN104751134A (zh) * 2015-03-06 2015-07-01 南昌欧菲生物识别技术有限公司 指纹识别装置、触摸屏及电子设备
CN104991374A (zh) 2015-07-23 2015-10-21 京东方科技集团股份有限公司 显示面板及其制作方法以及显示装置
KR102460072B1 (ko) * 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
CN205427873U (zh) * 2015-09-16 2016-08-03 茂丞科技股份有限公司 指纹感测单元及指纹感测模块
CN105117714A (zh) * 2015-09-17 2015-12-02 南昌欧菲生物识别技术有限公司 一种指纹传感器模组及电子设备
CN105160230B (zh) * 2015-10-09 2018-12-18 京东方科技集团股份有限公司 显示装置
JP2017167527A (ja) 2016-03-15 2017-09-21 株式会社ジャパンディスプレイ 表示装置
JP6684167B2 (ja) * 2016-06-27 2020-04-22 株式会社ジャパンディスプレイ 表示装置
KR102676211B1 (ko) * 2017-02-08 2024-06-19 삼성전자주식회사 생체 센서를 포함하는 전자 장치
KR102410542B1 (ko) * 2017-05-29 2022-06-20 삼성전자주식회사 함몰 영역이 형성된 레이어에 실장된 모듈을 포함하는 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014140796A1 (en) * 2013-03-15 2014-09-18 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
US20170069611A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array

Also Published As

Publication number Publication date
CN113885242A (zh) 2022-01-04
US20200117930A1 (en) 2020-04-16
CN113629097A (zh) 2021-11-09
US20180349719A1 (en) 2018-12-06
CN113917726A (zh) 2022-01-11
US20180348574A1 (en) 2018-12-06
PH12018000288A1 (en) 2019-04-15
CN108983466A (zh) 2018-12-11
CN108987412B (zh) 2021-09-03
US20230107527A1 (en) 2023-04-06
PH12018000288B1 (en) 2019-04-15
CN113885242B (zh) 2024-09-10
US10572747B2 (en) 2020-02-25
US11544952B2 (en) 2023-01-03
US10546203B2 (en) 2020-01-28
KR20180131496A (ko) 2018-12-10
CN108983466B (zh) 2021-11-09
CN108986673A (zh) 2018-12-11
CN108987412A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
US10546842B2 (en) Display device and method for forming the same
US10964722B2 (en) Micro LED display substrate, method for manufacturing the same, and display device
US10833220B2 (en) Micro light emitting diode device
US11302842B2 (en) Micro light emitting diode device and manufacturing method thereof
KR102680025B1 (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
TWI644420B (zh) 元件基板及其製造方法
TWI521690B (zh) 發光元件的轉移方法以及發光元件陣列
US20190088196A1 (en) Display device
TWI679762B (zh) 顯示裝置及其製造方法
KR102532278B1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR102646084B1 (ko) 포지티브 포토레지스트 절연 스페이서 및 도전성 측벽 접촉부를 포함하는 발광 다이오드 디바이스 및 이의 제조 방법
EP3460861B1 (en) Display device
KR102275366B1 (ko) 반도체 발광부를 이송하는 방법
US20200075807A1 (en) Semiconductor structure
US8253160B2 (en) Light-emitting diode chip structure and fabrication method thereof
KR102262251B1 (ko) 반도체 발광소자용 웨이퍼
KR102510491B1 (ko) 반도체 발광부를 이송하는 방법
JP2006147876A (ja) 半導体発光装置、その製造方法、及び画像表示装置の製造方法
US20230299055A1 (en) Substrate for manufacturing display device, and method for manufacturing display device by using same
US20220181531A1 (en) Display module, manufacturing method thereof, and electronic device
US20230064954A1 (en) Display device and manufacturing method thereof
KR20120032779A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant