TWI644420B - 元件基板及其製造方法 - Google Patents
元件基板及其製造方法 Download PDFInfo
- Publication number
- TWI644420B TWI644420B TW106138636A TW106138636A TWI644420B TW I644420 B TWI644420 B TW I644420B TW 106138636 A TW106138636 A TW 106138636A TW 106138636 A TW106138636 A TW 106138636A TW I644420 B TWI644420 B TW I644420B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- patterned semiconductor
- patterned
- notch
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 265
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims description 15
- 230000017105 transposition Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 296
- 239000000463 material Substances 0.000 description 17
- 238000009413 insulation Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021392 nanocarbon Inorganic materials 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
一種元件基板，包含接收基板、微型發光元件、第一導
電結構、第二導電結構、參考電壓線與驅動元件。接收基板具有多個子區域。微型發光元件設置於至少一個子區域上。微型發光元件包含第一圖案化半導體層、第二圖案化半導體層以及圖案化發光層。第一圖案化半導體層具有鄰近於第一側的第一缺角。第二圖案化半導體層具有鄰近於第二側的第二缺角。部份第一導電結構位於第一缺角中，且電性連接第一圖案化半導體層與參考電壓線。部分第二導電結構位於第二缺角中，且電性連接第二圖案化半導體層與驅動元件。本發明還提出一種元件基板的製造方法。
Description
本發明是有關於一種元件基板及其製造方法，且特別是有關於具有微型發光元件的元件基板及其製造方法。
發光二極體(Light Emitting Diode,LED)於顯示器元件中的使用，起自於液晶顯示器背光模組的應用。液晶顯示器中的畫素結構並不具備發光功能，而是用來控制液晶的方向，藉此控制背光模組所發出來之光的通過與否。然而，由於一般背光模組中使用的白光發光二極體所能提供的色彩飽和度不如三原色發光二極體(紅光、綠光以及藍光)的色彩飽和度。因此，一種直接將三原色發光二極體置於畫素結構中的微發光二極體顯示器(Micro LED Display)的技術逐漸出現在市場上。
在微發光二極體顯示器中，需要先在生長基板上沉積半導體層後，接著再將已經圖案化的半導體層自生長基板上轉置於接收基板(例如為元件陣列基板)上，使圖案化的半導體層可與接收基板上的電路電性連接，形成微型發光二極體。然而，轉置
步驟容易出現對位不准的問題，使微型發光二極體無法正常運作。因此，目前亟需一種能解決前述問題的方法。
本發明提供一種元件基板，能提升微型發光元件與接收基板電性連接的良率，以及提升微型發光元件於接收基板的發光效率。
本發明亦提供一種製造元件基板的方法，能提升微型發光元件與接收基板電性連接的良率，以及提升微型發光元件於接收基板的發光效率。
本發明之至少一實施例提供一種元件基板，元件基板包含接收基板、微型發光元件、第一導電結構、參考電壓線、第二導電結構以及驅動元件。接收基板具有多個子區域。微型發光元件設置於子區域至少一個上。微型發光元件包含第一圖案化半導體層、第二圖案化半導體層以及圖案化發光層。第一圖案化半導體層設置於接收基板上。第二圖案化半導體層設置於接收基板上。第二圖案化半導體之極性相反於第一圖案化半導體之極性。第一圖案化半導體層之投影面積大於第二圖案化半導體層之投影面積。圖案化發光層設置於第一圖案化半導體層與第二圖案化半導體層之間。第一圖案化半導體層、第二圖案化半導體層與圖案化發光層分別具有第一側與第二側。第一側不同於第二側。第一圖案化半導體層具有第一缺角，第一缺角鄰近於第一側。第二圖
案化半導體層具有第二缺角，第二缺角鄰近於第二側。第一導電結構至少部份位於第一缺角中，且電性連接第一圖案化半導體層與接收基板之參考電壓線。第二導電結構至少部分位於第二缺角中，且電性連接第二圖案化半導體層與接收基板之至少一驅動元件。
本發明之至少一實施例提供一種製造元件基板的方法，製造元件基板的方法包含：於生長基板上依序形成第一半導體層、發光層以及與第一半導體層極性相反之第二半導體層。圖案化第一半導體層、發光層與第二半導體層，以形成第一圖案化半導體層、圖案化發光層與第二圖案化半導體層，其中第一圖案化半導體層的投影面積大於第二圖案化半導體層的投影面積，其中，第一圖案化半導體層、第二圖案化半導體層與圖案化發光層分別具有第一側與第二側，且第一側不同於第二側。移除第一圖案化半導體層的至少部分，以形成第一缺角，其中，第一缺角鄰近於第一圖案化半導體層之第一側。移除第二圖案化半導體層的至少部分，以形成第二缺角，其中，第二缺角鄰近於第二圖案化半導體層之第二側。進行一轉置步驟，將第一圖案化半導體層、圖案化發光層以及第二圖案化半導體層轉置於接收基板上。分別形成第一導電結構與第二導電結構於第一缺角至少部份以及第二缺角至少部份，以使得第一導電結構電性連接第一圖案化半導體層與接收基板之參考電壓線，並使第二導電結構電性連接第二圖案化半導體層與接收基板之至少一驅動元件。
本發明之目的之一為節省製造微型發光元件金屬電極的製程。
本發明之目的之一為解決微型發光元件與接收基板不能正確的電性連接的問題。
本發明之目的之一為增加微型發光元件的出光面積。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧元件基板
100‧‧‧生長基板
110‧‧‧第一半導體層
110’‧‧‧第一圖案化半導體層
110a、120a、130a‧‧‧第一側
110b、120b、130b‧‧‧第二側
110u、130u‧‧‧表面
120‧‧‧發光層
120’‧‧‧圖案化發光層
130‧‧‧第二半導體層
130’‧‧‧第二圖案化半導體層
140、220、250、270‧‧‧絕緣層
200‧‧‧接收基板
210‧‧‧閘極
230‧‧‧半導體層
242‧‧‧源極
244‧‧‧汲極
262L‧‧‧參考電壓線
262P、264P‧‧‧接墊
310、410‧‧‧第一導電結構
320、420‧‧‧第二導電結構
400‧‧‧轉移基板
A1、A2‧‧‧角度
B‧‧‧基底
D‧‧‧微型發光元件
DH‧‧‧厚度
DL‧‧‧第二訊號線
ES‧‧‧出光面積
H1、H2‧‧‧開口
N1‧‧‧第一缺角
N2‧‧‧第二缺角
SL‧‧‧第一訊號線
SR‧‧‧子區域
T‧‧‧驅動元件
圖1A是依照本發明的一實施例的一種元件基板的上視示意圖。
圖1B是依照本發明的一實施例的一種元件基板的局部立體示意圖。
圖2A~圖2E是依照本發明的一實施例的一種元件基板的製造方法的剖面示意圖。
圖3A~圖3D是依照本發明的一實施例的一種元件基板的製造方法的示意圖。
圖4是依照本發明的一實施例的一種元件基板的局部立體示意圖。
圖5A~5D是依照本發明的一實施例的一種元件基板的製造方法的剖面示意圖。
以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。然而，電性連接係為二元件間存在其它元件。
應當理解，儘管術語“第一”與“第二”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。“或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下”或“下方”的元件將被定向為在其它元件“上方”。因此，示例性術語“下”或“下面”可以包括上方和下方的取向。
本文使用的“約”或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”或“實質上”
可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
圖1A是依照本發明的一實施例的一種元件基板10的上視示意圖。圖1B是依照本發明的一實施例的一種元件基板10的局部立體示意圖。圖2A~圖2E是依照本發明的一實施例的一種元件基板10的製造方法的剖面示意圖，例如是沿著圖1A和圖1B中線AA’的製造方法的剖面示意圖。
請參考圖2A，於生長基板100上依序形成第一半導體層110、發光層120以及與第一半導體層110極性相反之第二半導體層130。生長基板100例如包括氧化鋁(Al2O3,Sapphire)、磷化鎵(GaP)、砷化鎵(GaAs)、碳化矽(SiC)或其他合適的基板。在本實施例中，第一半導體層110舉例為N型摻雜的半導體層，第二半導體層130舉例為P型摻雜的半導體層，但本發明不以此為限。在其他實施例中，第一半導體層110為P型摻雜的半導體層，第二半導體層130為N型摻雜的半導體層。在一些實施例中，第一半導體層110與第二半導體層130的材料例如包括氮化鎵(GaN)、氮化銦鎵(InGaN)、砷化鎵(GaAs)或其他IIIA族和VA族元素組成的材料或其他合適的材料，但本發明不以此為限。
發光層120例如具有量子井(Quantum Well,QW)，例如：單量子井(SQW)、多量子井(MQW)或其它的量子井，P型摻雜的半導體層提供的電洞與N型摻雜的半導體層提供的電子
可以在發光層120結合，並以光的模式釋放出能量。在一些實施例中，發光層120的材料例如包括氮化鎵(GaN)、氮化銦鎵(InGaN)、砷化鎵(GaAs)、磷化鋁鎵銦(AlGaInP)、砷化銦鋁鎵(InAlGaAs)或其他IIIA族和VA族元素組成的材料或其他合適的材料。於部份實施例中，發光層120可為第一半導體層110與第二半導體層130的界面或是其它合適的層別。
請參考圖2B，圖案化第一半導體層110、發光層120與第二半導體層130，以形成第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’。圖案化發光層120’設置於第一圖案化半導體層110’與第二圖案化半導體層130’之間。第二圖案化半導體130’之極性相反於第一圖案化半導體110’之極性。
在一些實施例中，第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’是利用同一道圖案化製程(例如包括微影蝕刻製程)所定義出來的，但本發明不以此為限。在一些實施例中，第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’是利用不同道的圖案化製程所定義出來的。在一些實施例中，圖案化第一半導體層110、發光層120與第二半導體層130的步驟例如包括兩道圖案化製程。第一道圖案化製程移除部分的第一半導體層110、部分的發光層120與部分的第二半導體層130，以形成第一圖案化半導體110’，此時第一圖案化半導體110’的表面110u被剩餘的發光層120所遮蔽。第二道圖案化製程移除部分剩於的發光層120與部分剩於的第二半導體層
130，以形成圖案化發光層120’與第二圖案化半導體層130’，其中第一圖案化半導體110’的表面110u在第二道圖案化製程之後才被圖案化發光層120’所暴露出來。在一些實施例中，前述的第一道圖案化製程與第二道圖案化製程可藉由半調式光罩(half tone mask)且在後續的蝕刻步驟中完成，但不限於此。
第一圖案化半導體層110’在生長基板100上的投影面積(例如是垂直投影的面積)大於圖案化發光層120’在生長基板100上的投影面積(例如是垂直投影的面積)。第一圖案化半導體層110’在生長基板100上的投影面積(例如是垂直投影的面積)大於第二圖案化半導體層130’在生長基板100上的投影面積(例如是垂直投影的面積)。第一圖案化半導體層110’、第二圖案化半導體層130’與圖案化發光層120’分別具有第一側110a/120a/130a與第二側110b/120b/130b，且第一側110a/120a/130a不同於第二側110b/120b/130b。
在一些實施例中，第一圖案化半導體層110’的第一側110a與第二側110b分別與生長基板100夾有角度A1以及角度A2。在一些實施例中，角度A1以及角度A2例如介於30度與90度之間，有利於後續導電結構310與導電結構320的形成(繪示於圖2E中)。在一些實施例中，第一圖案化半導體層110’的第二側110b、圖案化發光層120’的第二側120b與第二圖案化半導體層130’的第二側130b可實質上對齊，且圖案化發光層120’的第一側120a與第二圖案化半導體層130’的第一側130a可實質上對齊，但
不限於此。
請參考圖2B與圖2C，移除第一圖案化半導體層110’的至少部分，以形成第一缺角N1。第一缺角N1鄰近於第一圖案化半導體層110’之第一側110a，在一些實施例中，第一缺角N1例如是位於第一圖案化半導體層110’的第一側110a、表面110u或是第一側110a與表面110u。在本實施例中，第一缺角N1之至少一部份輪廓連接於第一圖案化半導體層110’之表面110u與第一圖案化半導體層110’之第一側110a之間，但本發明不以此為限。在一些實施例中，第一缺角N1的輪廓只與第一側110a或是表面110u連接。
移除第二圖案化半導體層130’的至少部分，以形成第二缺角N2。第二缺角N2鄰近於第二圖案化半導體層130’之第二側130b，在一些實施例中，第二缺角N2例如是位於第二圖案化半導體層130’的第二側130b、表面130u或是第二側130b與表面130u。在本實施例中，第二缺角N2之至少一部份輪廓連接於該第二圖案化半導體層130’之一表面130u與第二圖案化半導體層130’之第二側130b之間，但本發明不以此為限。在一些實施例中，第二缺角N2的輪廓只與第二側130b或是表面130u連接。
在一些實施例中，第一缺角N1與第二缺角N2是利用同一道圖案化製程(例如包括微影蝕刻製程)所定義出來的，但本發明不以此為限。在一些實施例中，第一缺角N1與第二缺角N2是利用不同道的圖案化製程所定義出來的。在一些實施例中，圖
案化第一半導體層110、發光層120與第二半導體層130，以形成第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’時，可以同時形成第一缺角N1與第二缺角N2，意即圖2B與圖2C所示意的步驟可以在用同道圖案化製程完成，能減少製程所需要的光罩次數。
在這個步驟後，微型發光元件D已經大致完成。微型發光元件D包括第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’。微型發光元件D的厚度DH例如介於1微米與10微米之間，厚度DH較佳小於5微米，有利於後續導電結構310與導電結構320的形成(繪示於圖2E中)。其中，微型發光元件D的尺吋小於100微米，較佳地，小於50微米，但不限於此。
請參考圖2D，在第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’上形成絕緣層140。絕緣層140暴露出至少部分第一缺角N1與至少部分第二缺角N2。在一些實施例中，絕緣層140的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽或其他合適的材料或上述至少二種材料的堆疊層)、有機材料或其他合適的材料或上述之組合。
在本實施例中，絕緣層140分別覆蓋第一圖案化半導體層110’之部分第一側110a與第二側110b、圖案化發光層120’之第一側120a與第二側120b以及第二圖案化半導體層130’之第一側130a與部分第二側130b，但本發明不以此為限。在一些實施例中，
絕緣層140還可以暴露出第一圖案化半導體層110’之第一側110a、圖案化發光層120’之第一側120a以及第二圖案化半導體層130’之第一側130a與第二側130b。另外，絕緣層140亦可覆蓋圖案化發光層120’未覆蓋之部分表面110u，但不延伸到第一缺角N1。
請參考圖1A、圖1B與圖2E，進行一轉置步驟。將第一圖案化半導體層110’、圖案化發光層120’以及第二圖案化半導體層130’轉置於接收基板200上。於部份實施例中，圖2D之形成絕緣層140步驟亦可於轉置步驟後才進行，例如：微型發光元件D轉置於接收基板200上才進行形成絕緣層140的步驟，其絕緣層140的相關的描述與設計可參閱前述。
在本實施例中，接收基板200包括多個驅動元件T、多條第一訊號線SL、多條第二訊號線DL、多條參考電壓線262L、接墊262P、接墊264P以及基底B。在本實施例中，第一訊號線SL可交錯於第二訊號線DL以及參考電壓線262L，但本發明不以此為限。在一些實施例中，第一訊號線SL的延伸方向實質上垂直於參考電壓線262L的延伸方向。
驅動元件T設置於基底B上。基底B之材質可為玻璃、石英、有機聚合物或是其他可適用的材料。若基底B使用導電材料或金屬時，則在基底B上覆蓋一層絕緣層(未繪示)，以避免短路問題。驅動元件T包括閘極210、半導體層230、源極242以及汲極244。閘極210與第一訊號線SL電性連接。半導體層230位
於閘極210的上方，且與閘極210之間隔有閘極絕緣層220。源極242以及汲極244位於半導體層230的上方，且源極242與第二訊號線DL電性連接。半導體層230可為單層或多層結構，且其材料包含非晶矽、奈米晶矽、微晶矽、多晶矽、單晶矽、氧化物半導體材料、有機半導體材料、奈米碳管/桿或其它合適的材料。
絕緣層250覆蓋驅動元件T。絕緣層250包括暴露出汲極244的開口H1，接墊264P填入開口H1並電性連接第二導電結構320與汲極244。
絕緣層270可單層或多層結構，且其覆蓋絕緣層250。為了讓微型發光元件D較安穩地於接收基板200上，絕緣層270除了絕緣的作用，較佳地亦可具有粘合的作用。於部份實施例中，微型發光元件D之底部之至少一部份，較佳地可與絕緣層270之頂面直接接觸，但不限於此。其中，絕緣層270之材料包含無機材料、有機材料或其它合適之材料、前述之組合或混合或摻雜。絕緣層270包括暴露出參考電壓線262L的開口H2，接墊262P填入開口H2而電性連接參考電壓線262L與第一導電結構310。從另一觀點而言，接墊262P與連接參考電壓線262L係可位於同一膜層。在本實施例中，參考電壓線262L位於絕緣層270與絕緣層250之間，但本發明不以此為限。在一些實施例中，接墊262P與連接參考電壓線262L係位於不同膜層，即參考電壓線262L位於絕緣層250與閘極絕緣層220之間，且開口H2貫穿絕緣層250與絕緣層270。從另一觀點而言，參考電壓線262L與源極242以及
汲極244係可位於同一膜層。在一些實施例中，接墊262P與連接參考電壓線262L係可位於不同膜層，即參考電壓線262L位於基底B與閘極絕緣層220之間，且開口H2貫穿閘極絕緣層220、絕緣層250與絕緣層270。從另一觀點而言，參考電壓線262L與閘極210係可位於同一膜層。
在本實施例中，驅動元件T例如是底部閘極型薄膜電晶體(Bottom Gate-TFT)，即閘極210位於半導體層230之下方。在其他實施例中，驅動元件T也可以是頂部閘極型薄膜電晶體(Top Gate-TFT)，即閘極210位於半導體層230之上方。
接收基板200，具有多個子區域SR。子區域SR例如是接收基板200上的重複單元。在本實施例中，每兩條相鄰的第一訊號線SL以及每兩條相鄰的第二訊號線DL可定義出一個子區域SR，但不限於此。於部份實施例中，一個子區域SR可包含第一訊號線SL、第二訊號線DL與其它合適的線路。
微型發光元件D設置於子區域SR上，且微型發光元件D的第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’設置於接收基板200上。
形成第一導電結構310於至少部份的第一缺角N1，第一缺角N1可以使第一導電結構310更準確的定位於第一圖案化半導體層110’上。在本實施例中，第一缺角N1由於位於第一圖案化半導體層110’的角落(例如：第一側110a與表面110u所構成的輪廓)，可將第一導電結構310定位於第一圖案化半導體層110’的角
落，因此，可以減少第一導電結構310覆蓋第一圖案化半導體層110’的表面110u，增加微型發光元件D的出光面積ES(例如：出光面積ES可為表面110u與表面130u未被第一導電結構310與第二導電結構320所覆蓋的面積)，進而提升微型發光元件D於接收基板200的發光效率。第一導電結構310較佳係經由第一缺角N1直接接觸第一圖案化半導體層110’。在本實施例中，第一導電結構310電性連接至接收基板200上的接墊262P。從另一方面觀之，第一導電結構310可同時作為微型發光元件D之電極與對接收基板200上之元件電性連接之電極。
在較佳實施例中，不需在微型發光元件D上額外形成電極，而是可直接在將微型發光元件D置於接收基板200上之後，直接形成第一導電結構310以電性連接第一圖案化半導體層110’與接收基板200，因此，可以提升微型發光元件D與接收基板200電性連接的良率。
形成第二導電結構320於至少部份的第二缺角N2，第二缺角N2可以使第二導電結構320更準確的定位於第二圖案化半導體層130’上。在本實施例中，第二缺角N2由於位於第二圖案化半導體層130’的角落(例如：第二側130b上或是表面130u上)，可將第二導電結構320定位於第二圖案化半導體層130’的角落，因此，可以減少第二導電結構320覆蓋第二圖案化半導體層130’的表面130u，增加微型發光元件D的出光面積ES(例如：如前所述)，進而提升微型發光元件D於接收基板200的發光效率。第二導電
結構320較佳係經由第二缺角N2直接接觸第二圖案化半導體層130’。在本實施例中，第二導電結構320電性連接至接收基板200上的接墊264P。從另一方面觀之，第二導電結構320可同時作為微型發光元件D之另一電極與對接收基板200上之元件電性連接之另一電極。
在較佳實施例中，不需在微型發光元件D上額外形成電極，而是直接在將微型發光元件D置於接收基板200上之後，直接形成第二導電結構320以電性連接第二圖案化半導體層130’與接收基板200之驅動元件T，因此，可以提升微型發光元件D與接收基板200電性連接的良率。
在本實施例中，第一圖案化半導體層110’與接收基板200之參考電壓線262L電性連接，且第二圖案化半導體層130’與驅動元件T電性連接，但本發明不以此為限。在一些實施例中，第一圖案化半導體層110’與第二圖案化半導體層130’只要分別電性連接至施有不同電壓的訊號線，就可以使圖案化發光層120’發出光線。
圖3A~圖3C是依照本發明的一實施例的一種元件基板10的製造方法的剖面示意圖。在此必須說明的是，圖3A~圖3C的實施例沿用圖2A~圖2E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A~圖3D的實施例與圖2A~圖2E的實施例的差異包括：圖2A~圖2E的實施例係在轉置步驟之前形成第一缺角N1與第二缺角N2，圖3A~圖3D的實施例則係在轉置步驟之後形成第一缺角N1與第二缺角N2。
圖3A是接續圖2B的步驟，在圖案化第一半導體層110、發光層120與第二半導體層130，以形成第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’之後。將第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’轉置於接收基板200上。
請參考圖3B，移除第一圖案化半導體層110’的至少部分，以形成第一缺角N1。第一缺角N1鄰近於第一圖案化半導體層110’之第一側110a。移除第二圖案化半導體層130’的至少部分，以形成第二缺角N2。第二缺角N2鄰近於第二圖案化半導體層130’之第二側130b。
在這個步驟後，微型發光元件D已經大致完成。微型發光元件D包括第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’。
請參考圖3C，在第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’上形成絕緣層140。絕緣層140分別覆蓋第一圖案化半導體層110’之第一側110a與第二側110b、圖案化發光層120’之該第一側120a與第二側120b以及第二圖案化半導體層130’之第一側130a與第二側130b。絕緣層140至少暴
露出部分第一缺角N1與部分第二缺角N2。在本實施例中，絕緣層140還暴露出接收基板200的接墊262P以及接墊264P。
請參考圖3D，形成第一導電結構310於至少部份的第一缺角N1，第一缺角N1可以使第一導電結構310更準確的定位於第一圖案化半導體層110’上。在本實施例中，第一缺角N1位於第一圖案化半導體層110’的角落，第一導電結構310較佳只會覆蓋第一圖案化半導體層110’的角落，因此，可以減少第一導電結構310對出光面積ES的影響，進而提升微型發光元件D於接收基板的發光效率。第一導電結構310較佳係經由第一缺角N1直接接觸第一圖案化半導體層110’。在本實施例中，第一導電結構310電性連接至接收基板200上的接墊262P。
在較佳實施例中，不需在微型發光元件D上額外形成電極，而是直接在將微型發光元件D置於接收基板200上之後，直接形成第一導電結構310以電性連接第一圖案化半導體層110’與接收基板200，因此，可以提升微型發光元件D與接收基板200電性連接的良率。
形成第二導電結構320於至少部份的第二缺角N2，第二缺角N2可以使第二導電結構320更準確的定位於第二圖案化半導體層130’上。。在本實施例中，第二缺角N2位於第二圖案化半導體層130’的角落，第二導電結構320較佳只會覆蓋第二圖案化半導體層130’的角落，因此，可以減小第二導電結構320對出光面積ES的影響，進而提升微型發光元件D於接收基板的發光效率。
第二導電結構320較佳係經由第二缺角N2直接接觸第二圖案化半導體層130’。在本實施例中，第二導電結構320電性連接至接收基板200上的接墊264P。
在較佳實施例中，不需在微型發光元件D上額外形成電極，而是直接在將微型發光元件D置於接收基板200上之後，直接形成第二導電結構320以電性連接第二圖案化半導體層130’與接收基板200之驅動元件T，因此，可以解決微型發光元件D與接收基板200不能正確電性連接的問題。
圖4是依照本發明的一實施例的一種元件基板20的局部立體示意圖。圖5A~圖5D是依照本發明的一實施例的一種元件基板20的製造方法的剖面示意圖，例如是沿著圖4中線BB’的製造方法的剖面示意圖。在此必須說明的是，圖5A~圖5D的實施例沿用圖2A~圖2E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5D的元件基板20與圖2E的元件基板10的差異包括：圖2E的元件基板10的第一圖案化半導體層110’位於第二圖案化半導體層130’與接收基板200之間，圖5D的元件基板20則係第二圖案化半導體層130’位於第一圖案化半導體層110’與接收基板200之間。
圖5A是接續圖2C的步驟，移除第一圖案化半導體層110’的至少部分與第二圖案化半導體層130’的至少部分，以形成第一
缺角N1與第二缺角N2。於至少部份的第一缺角N1以及至少部份的第二缺角N2，分別形成第一導電結構410與第二導電結構420。第一導電結構410至少經由第一缺角N1直接接觸第一圖案化半導體層110’。第二導電結構420至少經由第二缺角N2直接接觸第二圖案化半導體層130’。在本實施例中，第一導電結構410與第二導電結構420的厚度不同，但本發明不以此為限。
在本實施例中，第一缺角N1位於第一圖案化半導體層110’的角落，且第二缺角N2位於第二圖案化半導體層130’的角落。雖然在本實施例中，第一導電結構410只會覆蓋第一圖案化半導體層110’的角落，且第二導電結構420只會覆蓋第二圖案化半導體層130’的角落，但本發明不以此為限。在一些實施例中，第一導電結構410還可以覆蓋第一圖案化半導體層110’的部份表面110u、部份側面110a或是部份表面110u與部份側面110a，第二導電結構420還可以覆蓋第二圖案化半導體層130’的部份表面130u、部份側面130b或是部份表面130u與部份側面130b。
在本實施例中，第一缺角N1以及第二缺角N2可以使第一導電結構410與第二導電結構420更準確的分別定位於第一圖案化半導體層110’上與第二圖案化半導體層130’上，且能節省形成絕緣層140(繪示於圖2D)的步驟，但本發明不以此為限。在其他實施例中，形成第一導電結構410與第二導電結構420之前，可以先形成絕緣層140。
請參考圖5B，將轉移基板400設置於第一導電結構410
與第二導電結構420上。
在一實施例中，翻轉轉移基板400，使第一圖案化半導體層110’、圖案化發光層120’、第二圖案化半導體層130’、第一導電結構410與第二導電結構420倒轉。換句話說，在生長基板100上時，第一圖案化半導體層110’位於下層且第二圖案化半導體層130’位於上層。在將第一圖案化半導體層110’、圖案化發光層120’、第二圖案化半導體層130’、第一導電結構410與第二導電結構420轉置於轉移基板400上，並翻轉轉移基板400之後，第二圖案化半導體層130’位於第一圖案化半導體層110’與轉移基板400之間。請參考圖5C，生長基板100可於翻轉轉移基板400前或後移除。
請參考圖5D，進行一轉置步驟，將第一圖案化半導體層110’、圖案化發光層120’、第二圖案化半導體層130’、第一導電結構410與第二導電結構420轉置於接收基板200上。第二圖案化半導體層130’位於第一圖案化半導體層110’與接收基板200之間。舉例而言，微型發光元件D倒置於接收基板200上。從另一方面觀之，微型發光元件D之第一圖案化半導體層110’、圖案化發光層120’與第二圖案化半導體層130’未接觸接收基板200之絕緣層270表面。雖然在本實施例中，先翻轉轉移基板400，接著才將微型發光元件D轉置於接收基板200上，但本發明不以此為限。在一些實施例中，不需要轉移基板400(例如：不需經過步驟圖5B與圖5C步驟)，而是直接生長基板100翻轉轉置微型發光元件D
於接收基板200上。接著再移除生長基板100，形成圖5D的元件基板20。
第一導電結構410至少經由第一缺角N1直接接觸第一圖案化半導體層110’。第一導電結構410電性連接至接收基板200上的接墊262P，且接墊262P電性連接至參考電壓線262L。在一實施例中，利用連接結構以將第一導電結構410與接墊262P電性連接。
第二導電結構420至少經由第二缺角N2直接接觸第二圖案化半導體層130’。第二導電結構420電性連接至接收基板200上的接墊264P，且接墊264P電性連接至驅動元件T的汲極244。在一實施例中，可利用連接結構(未標示)以將第二導電結構420與接墊264P電性連接，連接結構(未標示)例如為焊料，連接結構的材料可以包括銅、錫、金或其他導電材料或導電膠材或上述材料的組合。
雖然在本實施例中，第一導電結構410與第二導電結構420是形成於生長基板100上，但本發明不以此為限。在一些實施例中，第一導電結構410與第二導電結構420分別形成於接收基板200的接墊262P與接墊264P上。接著再將微型發光元件D自生長基板100轉移至接收基板200上，並將微型發光元件D的第一圖案化半導體層110’與第二圖案化半導體層130’分別連接至接收基板200上的第一導電結構410與第二導電結構420。
在本發明之至少一實施例中，可以節省製造微型發光元
件金屬電極的製程，可以降低製造成本與製程工時。
在本發明之至少一實施例中，微型發光元件轉置於接收基板後，直接在微型發光元件上形成第一導電結構與第二導電結構，可以解決微型發光元件與接收基板不能正確的電性連接的問題。
在本發明之至少一實施例中，形成第一導電結構於至少部份的第一缺角，第一缺角可以使第一導電結構更準確的定位於第一圖案化半導體層上。形成第二導電結構於至少部份的第二缺角，第二缺角可以使第二導電結構更準確的定位於第二圖案化半導體層上。
在本發明之至少一實施例中，第一導電結構與第二導電結構位於微型發光元件的角落，可以增加微型發光元件的出光面積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
Claims (11)
- 一種元件基板，包含：一接收基板，具有多個子區域；至少一微型發光元件，設置於該些子區域至少一個上，且該微型發光元件包含：一第一圖案化半導體層，設置於該接收基板上；一第二圖案化半導體層，設置於該接收基板上，其中，該第二圖案化半導體之極性相反於該第一圖案化半導體之極性，且該第一圖案化半導體層之投影面積大於該第二圖案化半導體層之投影面積；一圖案化發光層，設置於該第一圖案化半導體層與該第二圖案化半導體層之間，其中，該第一圖案化半導體層、該第二圖案化半導體層與該圖案化發光層分別具有一第一側與一第二側，且該第一側不同於該第二側；以及其中，該第一圖案化半導體層具有一第一缺角鄰近於該第一側，該第二圖案化半導體層具有一第二缺角鄰近於該第二側；以及一第一導電結構，至少部份位於該第一缺角中，且電性連接該第一圖案化半導體層與該接收基板之一參考電壓線；以及一第二導電結構，至少部分位於該第二缺角中，且電性連接該第二圖案化半導體層與該接收基板之至少一驅動元件。
- 如申請專利範圍第1項所述的元件基板，更包含一絕緣層，至少分別覆蓋於該第一圖案化半導體層之該第一側與該第二側、該圖案化發光層之該第一側與該第二側以及該第二圖案化半導體層之該第一側與該第二側。
- 如申請專利範圍第2項所述的元件基板，其中，該第一導電結構至少經由該第一缺角直接接觸該第一圖案化半導體層，且該第二導電結構至少經由該第二缺角直接接觸該第二圖案化半導體層。
- 如申請專利範圍第1項所述的元件基板，其中，該第一導電結構至少經由該第一缺角直接接觸該第一圖案化半導體層，該第二導電結構至少經由該第二缺角直接接觸該第二圖案化半導體層，且該第二圖案化半導體層位於該第一圖案化半導體層與該接收基板之間。
- 如申請專利範圍第1項所述的元件基板，其中該第一缺角之至少一部份輪廓連接於該第一圖案化半導體層之一表面與該第一圖案化半導體層之該第一側之間，且該第二缺角之至少一部份輪廓連接於該第二圖案化半導體層之一表面與該第二圖案化半導體層之該第二側之間。
- 一種製造元件基板的方法，該方法包含：於一生長基板上依序形成一第一半導體層、一發光層以及一與該第一半導體層極性相反之第二半導體層；圖案化該第一半導體層、該發光層與該第二半導體層，以形成一第一圖案化半導體層、一圖案化發光層與一第二圖案化半導體層，其中該第一圖案化半導體層的投影面積大於該第二圖案化半導體層的投影面積，且該第一圖案化半導體層、該第二圖案化半導體層與該圖案化發光層分別具有一第一側與一第二側，且該第一側不同於該第二側；移除該第一圖案化半導體層的至少部分，以形成一第一缺角，其中，該第一缺角鄰近於該第一圖案化半導體層之該第一側；移除該第二圖案化半導體層的至少部分，以形成一第二缺角，其中，該第二缺角鄰近於該第二圖案化半導體層之該第二側；進行一轉置步驟，將該第一圖案化半導體層、該圖案化發光層以及該第二圖案化半導體層轉置於一接收基板上；分別形成一第一導電結構與一第二導電結構於該第一缺角至少部份以及該第二缺角至少部份，以使得該第一導電結構電性連接該第一圖案化半導體層與該接收基板之一參考電壓線，並使該第二導電結構電性連接該第二圖案化半導體層與該接收基板之至少一驅動元件。
- 如申請專利範圍第6項所述的方法，其中該移除該第一圖案化半導體層的至少部分，以形成一第一缺角之步驟，與該移除該第二圖案化半導體層的至少部分，以形成一第二缺角之步驟，係在該轉置步驟之後。
- 如申請專利範圍第6項所述的方法，其中該移除該第一圖案化半導體層的至少部分，以形成該第一缺角之步驟，與該移除該第二圖案化半導體層的至少部分，以形成該第二缺角之步驟，係在該轉置步驟之前。
- 如申請專利範圍第8項所述的方法，更包括：進行一翻轉步驟，以使得該第二圖案化半導體層位於該第一圖案化半導體層與該接收基板之間。
- 如申請專利範圍第7項或第8項所述的方法，更包括：形成一絕緣層至少分別覆蓋於該第一圖案化半導體層之該第一側與該第二側、該圖案化發光層之該第一側與該第二側以及該第二圖案化半導體層之該第一側與該第二側。
- 如申請專利範圍第6項所述的方法，其中該第一缺角之至少一部份輪廓連接於該第一圖案化半導體層之一表面與該第一圖案化半導體層之該第一側之間，且該第二缺角之至少一部份輪廓連接於該第二圖案化半導體層之一表面與該第二圖案化半導體層之該第二側之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106138636A TWI644420B (zh) | 2017-11-08 | 2017-11-08 | 元件基板及其製造方法 |
| CN201711363828.3A CN108011012A (zh) | 2017-11-08 | 2017-12-18 | 元件基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106138636A TWI644420B (zh) | 2017-11-08 | 2017-11-08 | 元件基板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI644420B true TWI644420B (zh) | 2018-12-11 |
| TW201919225A TW201919225A (zh) | 2019-05-16 |
Family
ID=62059788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106138636A TWI644420B (zh) | 2017-11-08 | 2017-11-08 | 元件基板及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108011012A (zh) |
| TW (1) | TWI644420B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10784426B2 (en) | 2018-11-05 | 2020-09-22 | Au Optronics Corporation | Device substrate |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10943526B2 (en) * | 2018-07-31 | 2021-03-09 | Innolux Corporation | Display device, backlight module and electronic device |
| TWI690102B (zh) * | 2019-01-04 | 2020-04-01 | 友達光電股份有限公司 | 發光裝置及其製造方法 |
| WO2020188851A1 (ja) * | 2019-03-15 | 2020-09-24 | 三菱電機株式会社 | Ｌｅｄディスプレイ |
| JP6723484B1 (ja) * | 2019-03-15 | 2020-07-15 | 三菱電機株式会社 | Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法 |
| CN110416248B (zh) | 2019-08-06 | 2022-11-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| TWI714319B (zh) | 2019-10-28 | 2020-12-21 | 錼創顯示科技股份有限公司 | 微型發光二極體裝置 |
| CN110752228B (zh) * | 2019-10-28 | 2022-05-24 | 錼创显示科技股份有限公司 | 微型发光二极管装置 |
| CN114256658A (zh) * | 2020-09-23 | 2022-03-29 | 群创光电股份有限公司 | 电子装置 |
| WO2022196446A1 (ja) * | 2021-03-17 | 2022-09-22 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
| WO2023164894A1 (en) * | 2022-03-03 | 2023-09-07 | Jade Bird Display (Shanghai) Company | Micro led, micro led panel and micro led chip |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281524B1 (en) * | 1997-02-21 | 2001-08-28 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| TW201131815A (en) * | 2009-12-04 | 2011-09-16 | Showa Denko Kk | Semiconductor light emitting element and semiconductor light emitting device |
| TW201246605A (en) * | 2011-05-02 | 2012-11-16 | Formosa Epitaxy Inc | Light-emitting diode and manufacturing method thereof |
| CN106252470A (zh) * | 2016-08-30 | 2016-12-21 | 厦门市三安光电科技有限公司 | 一种氮化镓基发光二极管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135311A (ja) * | 2004-10-08 | 2006-05-25 | Mitsubishi Cable Ind Ltd | 窒化物半導体を用いた発光ダイオード |
| CN1835251A (zh) * | 2005-03-16 | 2006-09-20 | 炬鑫科技股份有限公司 | 发光二极管 |
| CN103137803B (zh) * | 2011-12-03 | 2015-08-26 | 清华大学 | 发光二极管 |
| TWI618266B (zh) * | 2016-09-07 | 2018-03-11 | 友達光電股份有限公司 | 微型發光二極體單元之中介結構及其製造方法、微型發光二極體單元及其製造方法與微型發光二極體裝置 |
| CN107331670A (zh) * | 2017-07-10 | 2017-11-07 | 深圳市华星光电技术有限公司 | 显示面板及其制作方法、显示设备 |
-
2017
- 2017-11-08 TW TW106138636A patent/TWI644420B/zh active
- 2017-12-18 CN CN201711363828.3A patent/CN108011012A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281524B1 (en) * | 1997-02-21 | 2001-08-28 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| TW201131815A (en) * | 2009-12-04 | 2011-09-16 | Showa Denko Kk | Semiconductor light emitting element and semiconductor light emitting device |
| TW201246605A (en) * | 2011-05-02 | 2012-11-16 | Formosa Epitaxy Inc | Light-emitting diode and manufacturing method thereof |
| CN106252470A (zh) * | 2016-08-30 | 2016-12-21 | 厦门市三安光电科技有限公司 | 一种氮化镓基发光二极管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10784426B2 (en) | 2018-11-05 | 2020-09-22 | Au Optronics Corporation | Device substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201919225A (zh) | 2019-05-16 |
| CN108011012A (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI644420B (zh) | 元件基板及其製造方法 | |
| KR102531884B1 (ko) | 디스플레이 장치 및 디스플레이 장치 형성 방법 | |
| CN109390437B (zh) | 微型发光二极管装置及其制作方法 | |
| JP6755656B2 (ja) | 発光素子、発光素子アレイ及びそれを含む照明装置 | |
| TWI679762B (zh) | 顯示裝置及其製造方法 | |
| US10546842B2 (en) | Display device and method for forming the same | |
| TW202006971A (zh) | 發光裝置及其製造方法 | |
| JP2022520755A (ja) | ディスプレイ用発光素子の転写方法およびディスプレイ装置 | |
| US10658423B2 (en) | Method of manufacturing light emitting device | |
| US10381400B2 (en) | Method of manufacturing light emitting device | |
| US11855062B2 (en) | Method for manufacturing display array | |
| TWI802192B (zh) | 發光元件、包含其之發光組件及顯示裝置、及顯示裝置之製造方法 | |
| TWI677117B (zh) | 元件基板 | |
| US20230155062A1 (en) | Package structure and forming method thereof | |
| TW202102913A (zh) | 元件基板及其製造方法 | |
| US11949055B2 (en) | Unit pixel having light emitting device and displaying apparatus | |
| KR100716648B1 (ko) | 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법 | |
| US20190355785A1 (en) | Display array | |
| JP7091598B2 (ja) | 発光装置の製造方法 | |
| TWI769065B (zh) | 顯示裝置及其製造方法 | |
| TWI653767B (zh) | 微型發光二極體裝置及其製作方法 | |
| JP2006147876A (ja) | 半導体発光装置、その製造方法、及び画像表示装置の製造方法 | |
| TWI708104B (zh) | 顯示陣列 | |
| US20220320177A1 (en) | Method for manufacturing display device | |
| US20220375895A1 (en) | Manufacturing method of display device and holding substrate |