KR100716648B1 - 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법 - Google Patents

복수개의 발광셀들을 갖는 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100716648B1
KR100716648B1 KR1020060043040A KR20060043040A KR100716648B1 KR 100716648 B1 KR100716648 B1 KR 100716648B1 KR 1020060043040 A KR1020060043040 A KR 1020060043040A KR 20060043040 A KR20060043040 A KR 20060043040A KR 100716648 B1 KR100716648 B1 KR 100716648B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
semiconductor layer
emitting cells
cells
Prior art date
Application number
KR1020060043040A
Other languages
English (en)
Inventor
황의진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060043040A priority Critical patent/KR100716648B1/ko
Application granted granted Critical
Publication of KR100716648B1 publication Critical patent/KR100716648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Led Devices (AREA)

Abstract

복수의 발광셀들을 갖는 발광소자 및 그 제조방법이 개시된다. 이 방법은 기판을 준비하는 단계와 기판을 패터닝하여 발광셀 영역들을 한정하는 홈들을 형성하는 단계를 포함한다. 그리고, 패터닝된 기판상에 반도체 층들을 형성하는 단계를 포함하며, 반도체 층들을 부분적으로 제거하여 서로 분리된 발광셀들을 형성하는 단계를 포함한다. 이어서, 발광셀들을 전기적으로 연결하는 금속 배선들을 형성하는 단계를 포함한다. 이에 따라, 반도체층에서 발광된 빛이 발광셀들의 측면에서 기판을 거쳐 공기로 방출되므로 굴절율 차이에 따른 빛의 전반사가 줄어들어 발광소자의 발광효율이 높아진다.
발광소자, 사파이어 기판, CMP, 발광 효율

Description

복수개의 발광셀들을 갖는 발광소자 및 그 제조방법{LIGHT EMITTING DIODE HAVING PLURALITY OF LIGHT EMITTING CELLS AND METHOD OF FABRICATING THE SAME}
도 1은 일반적인 발광소자 제조방법을 설명하기 위한 흐름도이다.
도 2는 일반적인 복수개의 발광셀들을 갖는 발광소자의 개략적 종 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광소자의 제조방법을 설명하기 위한 흐름도이다.
도 4a 내지 4d는 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광소자의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 발광효율이 높은 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emiting Diode: LED)는 P형 반도체와 N형 반도체가 접합된 구조를 갖는 광전변환 소자로서, 순방향 전압을 가하면 P형 반도체와 N형 반 도체의 접합부분을 통해 전자와 정공이 이동하면서 재결합하여 빛을 발산한다. 이때 방출되는 빛의 색상은 갭 에너지에 의해 결정되므로 반도체 재료의 선택에 따라 원하는 색상의 빛을 방출하는 발광 다이오드를 제조할 수 있다.
이러한 발광 다이오드는 다양한 발광 색상으로 다양한 색상 구현이 가능하여각종 전자 제품류와 계기판, 전광판 등에 표시소자 및 백라이트로 널리 이용되고 있다.
또한, 발광 다이오드는 기존의 백열전구 또는 형광등과 같은 조명기구에 비해 전력 소모가 작고 수명이 길어, 기존 조명기구를 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다. 다만, 발광 다이오드를 일반 조명 용도로 사용하기 위해서는 발광 다이오드의 발광 효율을 높이는 것이 상당히 중요하며 이를 위해 다양한 기술이 개발되고 있다.
도 1 및 2는 일반적인 복수개의 발광셀을 갖는 발광소자의 제조방법을 설명하기 위한 흐름도와 제조되는 발광소자의 종 단면도이다.
도 1 및 2를 참조하면, 우선 반응챔버 내에 기판(10)을 준비하고(S1), 반응챔버 내로 반응가스를 유입하여 기판(10)상에 반도체층들을 형성한다(S3). 반도체층들로는, N형 반도체 층(15), 활성층(17) 및 P형 반도체 층(19)이 순차적으로 형성된다. 또한, 일반적으로 기판(11)과 N형 반도체 층(15) 사이의 격자 부정합을 완화하기 위해 버퍼층(13)이 형성되고, P형 반도체 층(19) 상에 금속층(21)이 더 형성된다.
이어서, 상기 금속층(21), P형 반도체 층(19), 활성층(17), N형 반도체 층(15), 및 버퍼층(13)을 패터닝하여 셀들을 분리하고, N형 반도체 층(15)의 상부면을 노출시킨다(S5).
상기 각 층들은 일반적으로 사진 및 식각 기술을 사용하여 패터닝되며, 예를 들어 금속층(21) 상에 셀들을 분리하기 위한 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴을 식각마스크로 사용하여 금속층(21), P형 반도체 층(19), 활성층(17), N형 반도체 층(15), 및 버퍼층(13)을 차례로 식각한다. 이에 따라, 서로 이격된 반도체 셀들이 형성된다. 또한, 예를 들어 분리된 셀들을 갖는 기판(11) 상에 N형 반도체 층(15)의 노출 영역을 한정하는 포토레지스트 패턴을 형성하고, 이를 식각마스크로 사용하여 금속층(21), P형 반도체 층(19), 활성층(17)을 차례로 식각하여 N형 반도체 층(15)의 상부면을 노출시킨다.
그 후, 분리된 발광셀들(16)을 전기적으로 연결하는 금속배선들(25)을 형성한다(S7). 이러한 금속배선들(25)은 일반적으로 에어 브리지(air bridge) 방식 또는 스텝 커버(step-cover) 방식을 사용하여 형성된다.
이와 같이 형성된 종래의 복수의 발광셀들을 갖는 발광소자는, 발광셀들이 서로 이격되어 반도체 층들의 측면이 공기에 직접 노출된다. 따라서, 각 발광셀들의 측면에서는 활성층에서 발광된 빛이 반도체 층들으로부터 공기 중으로 직접 방출되어야 하나, 반도체 층들과 공기는 그 굴절율의 차이가 커서 발광된 빛이 반도체 층들로부터 공기 중으로 쉽게 방출되지 못하고 반도체 층들의 내부로 전반사되어 발광 효율이 떨어지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 발광셀들의 측면 발광효율이 높은 복수의 발광셀들을 갖는 발광소자 및 그 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 제작 공정이 간단하고 발광효율이 높은 복수의 발광셀들을 갖는 발광소자 및 그 제조방법을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 복수의 발광셀들을 갖는 발광소자 및 그 제조방법을 개시한다. 본 발명의 일 태양에 따른 복수의 발광셀들을 갖는 발광소자의 제조방법은 기판을 준비하는 단계, 상기 기판을 패터닝하여 발광셀 영역들을 한정하는 홈들을 형성하는 단계, 상기 패터닝된 기판상에 반도체 층들을 형성하는 단계, 상기 반도체 층들을 부분적으로 제거하여 서로 분리된 발광셀들을 형성하는 단계, 및 상기 발광셀들을 전기적으로 연결하는 금속 배선들을 형성하는 단계를 포함한다.
여기서, 상기 반도체층 부분 제거 단계는, 화학 기계 평탄화(Chemical Mechanical Planarization: CMP) 공정을 이용하여 수행되는 것이 바람직하다.
또한, 상기 반도체층 평탄화는, 상기 발광셀 영역들 사이의 기판이 노출될 때까지 수행되는 것이 바람직하다.
한편, 본 발명의 일 태양에 따른 복수의 발광셀들을 갖는 발광소자는, 발광셀 영역들을 한정하는 홈들을 갖는 기판, 상기 기판의 홈들내에 각각 형성된 발광셀들, 및 상기 발광셀들을 전기적으로 연결하는 금속배선들을 포함한다.
또한, 상기 발광셀들 각각은, 상기 홈의 측벽 및 바닥면 상에 형성된 하부 반도체층, 상기 하부 반도체층에 측면 및 바닥면이 둘러싸인 상부 반도체층, 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함한다.
그리고, 상기 금속배선들은 인접한 발광셀들의 하부 반도체 층과 상부 반도체 층을 서로 연결하는 것이 바람직하다.
따라서, 반도체층에서 발광된 빛이 발광셀들의 측면에서 기판을 거쳐 공기로 방출되므로, 발광된 빛이 굴절율 차이가 큰 공기중으로 직접 방출될 때보다 빛의 반사가 줄어들고 빛의 방출이 용이하게 이루어져 발광소자의 발광효율이 높아진다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광소자의 제조방법을 설명하기 위한 흐름도이고, 도 4a 내지 4d는 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광소자의 제조방법을 설명하기 위한 단면도들이다.
도 3 및 도 4a를 참조하면, 우선 기판(201)을 준비한다(S101). 상기 기판(201)은 예컨대 사파이어 기판일 수 있다.
도 4a에 도시된 바와 같이 상기 기판(201) 상에 복수의 발광셀들을 형성할 위치에 해당하는 각각의 분리된 영역을 위한 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로 사용하여 기판(201)을 식각한다(S102). 발광셀들을 형성하는 영역들은 기판(201) 상에서 밑으로 파인 홈(recess) 형태로 각각 형성되며, 이와 같이 형성된 홈들을 갖는 기판(201) 상에 반도체층들을 형성한 후 형성된 반도체층들을 평탄화함으로써 각각의 홈들에 한정된 발광셀들이 형성될 수 있다.
이어서, 도 3 및 도 4b를 참조하면, 표면이 식각된 기판(201) 상에 버퍼층(203)을 형성한다. 상기 버퍼층은 III-N계 물질, 예컨대 AlN, InN 또는 GaN일 수 있다. 상기 버퍼층은 금속유기 화학기상증착법(metalorganic chemical vapor deposition; MOCVD), 분자선 성장법(molecular beam epitaxy; MBE) 또는 수소화물 기상성장법(hydride vapor phase epitaxy; HVPE) 등을 사용하여 형성할 수 있다.
상기 버퍼층(203) 상에 N형 반도체층(205), 활성층(207) 및 P형 반도체층(209)을 형성한다(S103). 상기 N형 반도체층(205), 활성층(207) 및 P형 반도체층(209)은 MOCVD, MBE 또는 HVPE법을 사용하여 형성될 수 있다.
상기 N형 반도체층(205)은 N형 불순물이 주입된 GaN 계열, 예컨대 N형 AlxGa1-xN(0≤x≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다.
또한, P형 반도체층(209)은 P형 불순물이 주입된 GaN 계열, 예컨대 P형 AlxGa1-xN(0≤x≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 상기 N형 및 P형 반도체층들은 InxGa1-xN(0≤x≤1)막일 수 있으며, 다층막으로 형성될 수 있다. 한편, 상기 N형 불순물로는 Si을 사용할 수 있으며, P형 불순물로는 마그네슘(Mg)을 사용할 수 있다.
상기 활성층(207)은 일반적으로 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 갖는다. 상기 양자우물층과 장벽층은 AlxInyGa1-x-yN(0≤x, y≤1, 0≤x+y≤1) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.
한편, 상기 반도체층들(205, 207, 209)은 상기 기판(201) 상에 차례로 형성될 수 있다. 즉, 상기 버퍼층(203)은 생략될 수 있다.
도 3 및 도 4c를 참조하면, 기판(201) 상에 형성된 상기 P형 반도체층(209), 활성층(207), N형 반도체층(205) 및 버퍼층(203)을 도 4b의 라인 "C"까지 제거하여(S105), 발광셀들 사이의 기판(201)이 노출되도록 한다. 즉, 기판(201)의 홈에 형성된 상기 P형 반도체층(209), 및 홈들 사이의 기판 상단이 노출되도록 한다.
반도체 층들의 부분적인 제거는, 예를 들면 화학 기계 평탄화(Chemical Mechanical Planarization: CMP) 공정을 이용하여 수행할 수 있으며, 이에 따르면 화학 용액에 미세한 연마 입자와 연마 용액인 슬러리(Slurry)를 기판(201)과 CMP 장치의 연마 패드 사이에 공급하며, 폴리싱 헤드를 가압, 회전 시켜 기판(201)의 표면 연마를 수행한다.
이경우, CMP 장치를 이용하여 기판(201)의 표면 연마시 모터 전류 측정 방법 이나 반사 광학적 측정 방법을 통해 CMP 종점 검출(End Point Detection)을 정밀하게 제어하여 연마 패드가 도 4b의 라인 "C"에 도달하여 기판의 상단이 노출되면 CMP 공정을 종료하도록 하는 것이 바람직하다.
이에 따라, 도 4c에 도시된 바와 같이 기판(201)의 식각된 영역에 각각 형성된 반도체 층들, 즉 버퍼층(203), N형 반도체층(205), 활성층(207), P형 반도체층(209)이 기판상에 노출되고 각 발광셀들은 서로 분리된다.
즉, 기판(201)의 패터닝에 따라 형성된 홈들의 내부에, 버퍼층(203), N형 반도체층(205), N형 반도체층(205)의 일부분 상에 위치하는 P형 반도체층(209), 상기 P형 반도체층(209)과 N형 반도체층(205) 사이에 개재된 활성층(207)들이 형성되며, 형성된 반도체층들은 반도체층 평탄화 단계에 의해 기판(201) 상부에 각각 노출된다.
도 4c를 참조하여 기판(201) 상에 패터닝된 홈들의 내부에 각각 형성된 발광셀들의 구조를 살펴보면, N형 반도체층(205)은 홈의 내부 측벽 및 바닥면을 따라 형성되며, P형 반도체층(209)은 상기 N형 반도체층(205)에 의해 그 측면과 바닥면이 둘러싸인 형태로 형성된다. 그리고, 활성층(207)은 상기 N형 반도체층(205)의 구조와 유사하며 N형 반도체층(205)과 P형 반도체층(209) 사이에 게재된다.
따라서, 종래 기술에서와 같이 발광셀 분리를 위한 식각 공정과 N형 반도체층 노출을 위한 식각 공정을 별도로 각각 수행할 필요가 없게 된다.
이어서, 도 3 및 도 4d를 참조하면, 발광셀들(206)을 전기적으로 연결하는 금속배선들(215)을 형성한다(S107). 상기 금속배선들(215)은 발광셀들(206)을 연결 하여 직렬 발광셀 어레이를 형성한다.
상기 금속배선들(215)은 금속 와이어 또는 전기 도금 기술을 사용하여 형성될 수 있다. 전기도금 기술을 사용하여 금속배선들(215)을 형성할 경우, 에어 브리지(air bridge) 방식 또는 스텝 커버(step-cover) 방식으로 형성할 수 있다.
한편, 상기 금속배선들(215)을 형성하기 전, 상기 P형 반도체층(209) 상에 금속층(211)이 형성될 수 있으며, 금속층(211)은 투명전극일 수 있다. 또한, 상기 노출된 N형 반도체층(205) 상에 오믹 콘택층(213b)이 더 형성될 수 있으며, P형 반도체층(209) 상에도 오믹 콘택층(213a)이 형성될 수 있다.
본 실시예에 따르면, 기판(201) 상에 직렬 연결된 발광셀 어레이들을 구비한다. 한편, 기판(201) 내부로 매입된 반도체 층을 형성할 수 있어, 발광셀들의 측면에 기판(201)이 위치하며, 발광셀들의 측면에서는 활성층(207)에서 발광된 빛이 기판(201)을 거쳐 공기로 방출되어, 활성층(207)에서 발광된 빛이 굴절율 차이가 큰 공기중으로 직접 방출될 때보다 빛의 반사가 줄어들어 빛의 방출이 보다 용이하므로 발광소자의 측면 발광효율이 높아진다.
또한, 발광셀들의 상부를 제외한 밑면, 그리고 측면들이 기판(201)에 둘러싸이게 되어 기판(201)과의 접촉면이 넓어져 발광셀들의 열 방출 효과가 높아질 수 있다.
그리고, 반도체층들을 형성시킨후 발광셀들의 분리 및 N형 반도체 층의 노출을 위한 식각 공정을 별도로 수행할 필요가 없다.
한편, 도 4a 내지 4d에는 기판(201)이 N형 반도체층(205)에 인접하게 배치된 실시예에 대해서 설명하였지만, 본 발명은 이에 국한되지 아니하고, 기판이 P층에 인접하게 배치된 구성에도 적용가능하다. 이러한 구성에서도, 상술한 및 도시한 실시예와 마찬가지의 동일 기능 및 효과가 제공된다.
본 발명의 실시예들에 따르면, 미리 식각된 기판상에 반도체층들을 형성하고 형성된 반도체층들을 부분적으로 제거하여 기판 내부에 매입된 반도체 층을 형성할 수 있어, 반도체층에서 발광된 빛이 발광셀들의 측면에서 기판을 거쳐 공기로 방출되므로, 발광된 빛이 굴절율 차이가 큰 공기중으로 직접 방출될 때보다 빛의 전반사가 줄어들고 이에 따라 빛의 방출이 용이하게 이루어져 발광소자의 발광효율이 높아진다.
또한, 발광셀들의 상부를 제외한 밑면, 그리고 측면들이 모두 기판에 둘러싸이게 되어 기판과의 접촉면이 넓어져 기판을 통해 발광셀들의 열 방출 효과가 높아질 수 있다.
그리고, 반도체층들을 형성시킨후 발광셀들의 분리 및 N형 반도체 층의 노출을 위한 식각 공정을 별도로 수행할 필요가 없다.

Claims (6)

  1. 기판을 준비하는 단계;
    상기 기판을 패터닝하여 발광셀 영역들을 한정하는 홈들을 형성하는 단계;
    상기 패터닝된 기판상에 반도체 층들을 형성하는 단계;
    상기 반도체 층들을 부분적으로 제거하여 서로 분리된 발광셀들을 형성하는 단계; 및
    상기 발광셀들을 전기적으로 연결하는 금속 배선들을 형성하는 단계;를 포함하는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자의 제조 방법.
  2. 청구항 1에 있어서,
    상기 반도체층 부분 제거 단계는, 화학 기계 평탄화(Chemical Mechanical Planarization: CMP) 공정을 이용하여 수행되는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자의 제조 방법.
  3. 청구항 2에 있어서,
    상기 반도체층 평탄화는, 상기 발광셀 영역들 사이의 기판이 노출될 때까지 수행되는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자의 제조 방법.
  4. 발광셀 영역들을 한정하는 홈들을 갖는 기판;
    상기 기판의 홈들내에 각각 형성된 발광셀들; 및
    상기 발광셀들을 전기적으로 연결하는 금속배선들;을 포함하는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자.
  5. 청구항 4에 있어서,
    상기 발광셀들 각각은,
    상기 홈의 측벽 및 바닥면 상에 형성된 하부 반도체층;
    상기 하부 반도체층에 측면 및 바닥면이 둘러싸인 상부 반도체층; 및
    상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층;을 포함하는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자.
  6. 청구항 5에 있어서,
    상기 금속배선들은 인접한 발광셀들의 하부 반도체 층과 상부 반도체 층을 서로 연결하는 것을 특징으로 하는 복수개의 발광셀들을 갖는 발광 소자.
KR1020060043040A 2006-05-12 2006-05-12 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법 KR100716648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043040A KR100716648B1 (ko) 2006-05-12 2006-05-12 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043040A KR100716648B1 (ko) 2006-05-12 2006-05-12 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100716648B1 true KR100716648B1 (ko) 2007-05-09

Family

ID=38270319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043040A KR100716648B1 (ko) 2006-05-12 2006-05-12 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100716648B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891800B1 (ko) * 2007-11-23 2009-04-07 삼성전기주식회사 발광소자 어레이 제조방법 및 발광소자 어레이
KR101152921B1 (ko) * 2010-05-31 2012-06-05 세종대학교산학협력단 고휘도 마이크로 어레이 발광 다이오드 소자의 제조 방법
KR102030402B1 (ko) * 2018-12-26 2019-10-10 엘지디스플레이 주식회사 발광소자 및 이를 포함하는 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002471A (ko) * 2002-06-19 2004-01-07 니폰덴신뎅와 가부시키가이샤 반도체 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002471A (ko) * 2002-06-19 2004-01-07 니폰덴신뎅와 가부시키가이샤 반도체 발광 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891800B1 (ko) * 2007-11-23 2009-04-07 삼성전기주식회사 발광소자 어레이 제조방법 및 발광소자 어레이
KR101152921B1 (ko) * 2010-05-31 2012-06-05 세종대학교산학협력단 고휘도 마이크로 어레이 발광 다이오드 소자의 제조 방법
KR102030402B1 (ko) * 2018-12-26 2019-10-10 엘지디스플레이 주식회사 발광소자 및 이를 포함하는 표시장치
US11183618B2 (en) 2018-12-26 2021-11-23 Lg Display Co., Ltd. Light emitting diode and display device comprising the same

Similar Documents

Publication Publication Date Title
US8895329B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
JP5719336B2 (ja) 発光装置
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5368088B2 (ja) 発光ダイオードおよびその製造方法
US8247822B2 (en) Semiconductor light-emitting device
KR101186684B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20100079843A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20100095134A (ko) 발광소자 및 그 제조방법
KR20090022424A (ko) 질화물계 발광 소자 및 그 제조방법
KR100780175B1 (ko) 발광 다이오드의 제조방법
TWI455357B (zh) 發光裝置及其製造方法
JP5276680B2 (ja) 発光素子パッケージ、照明システム
TW202029533A (zh) 發光元件及其製造方法
KR101261214B1 (ko) 발광 다이오드 제조방법
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR100716648B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법
KR20130005961A (ko) 발광 소자 및 그 제조방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20060104162A (ko) 발광 소자 및 이의 제조 방법
JP4995432B2 (ja) 半導体発光装置
KR100801618B1 (ko) 발광 소자 및 그 제조방법
KR101710889B1 (ko) 발광 소자
KR20090087374A (ko) 발광 다이오드 및 이를 이용한 패키지
KR101057770B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee