JP6723484B1 - Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法 - Google Patents
Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法 Download PDFInfo
- Publication number
- JP6723484B1 JP6723484B1 JP2019569976A JP2019569976A JP6723484B1 JP 6723484 B1 JP6723484 B1 JP 6723484B1 JP 2019569976 A JP2019569976 A JP 2019569976A JP 2019569976 A JP2019569976 A JP 2019569976A JP 6723484 B1 JP6723484 B1 JP 6723484B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- led
- substrate
- gate electrode
- semiconductor channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000004065 semiconductor Substances 0.000 claims abstract description 130
- 239000010408 film Substances 0.000 claims description 364
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 110
- 229910002601 GaN Inorganic materials 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 51
- 239000010409 thin film Substances 0.000 claims description 39
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 38
- 229910021389 graphene Inorganic materials 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- 230000007774 longterm Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 385
- 239000013067 intermediate product Substances 0.000 description 64
- 239000007789 gas Substances 0.000 description 47
- 238000004544 sputter deposition Methods 0.000 description 36
- 239000011521 glass Substances 0.000 description 30
- 239000002585 base Substances 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000004380 ashing Methods 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- GPFIZJURHXINSQ-UHFFFAOYSA-N acetic acid;nitric acid Chemical compound CC(O)=O.O[N+]([O-])=O GPFIZJURHXINSQ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- BBKFSSMUWOMYPI-UHFFFAOYSA-N gold palladium Chemical compound [Pd].[Au] BBKFSSMUWOMYPI-UHFFFAOYSA-N 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- QVLTXCYWHPZMCA-UHFFFAOYSA-N po4-po4 Chemical compound OP(O)(O)=O.OP(O)(O)=O QVLTXCYWHPZMCA-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Led Devices (AREA)
Abstract
ＬＥＤディスプレイの長期信頼性及び寿命を向上する。ＬＥＤディスプレイは、ＴＦＴ、ＬＥＤ及び遮光膜を備える。ＬＥＤは、ＬＥＤ層を備える。ＴＦＴ及びＬＥＤ層は、基板上に配置される。ＴＦＴは、ＬＥＤを駆動する。遮光膜は、ＬＥＤ層の側面上に配置され、ＬＥＤ層の側面から漏洩する光を遮る。ＴＦＴは、ゲート電極及び半導体チャネル層を備える。半導体チャネル層は、ゲート電極上に配置される。ゲート電極は、基板の厚さ方向から平面視された場合に、半導体チャネル層の全体に重なり、半導体チャネル層より大きい。
Description
本発明は、ＬＥＤディスプレイ、及びＬＥＤディスプレイの製造方法に関する。
有機エレクトロルミネッセンス（ＥＬ）ディスプレイは、液晶ディスプレイのコントラスト比よりも高いコントラスト比を有する。このため、近年においては、有機ＥＬディスプレイが普及しつつある。有機ＥＬディスプレイは、有機発光ダイオード（ＯＬＥＤ）ディスプレイとも呼ばれる。
有機ＥＬディスプレイの発光材料は、有機物である。一方、有機物を構成する原子間の結合は、弱い。このため、有機ディスプレイＥＬは、十分な長期信頼性及び寿命を有さず、車載用ディスプレイ、産業用ディスプレイ等の十分な長期信頼性及び寿命を有することが求められるディスプレイとして実用することが困難である。
有機ＥＬディスプレイのこれらの問題を解決するために、トランジスタを備える駆動回路が基板上に形成され、微小な発光ダイオード（ＬＥＤ）チップが駆動回路上に実装されるマイクロＬＥＤディスプレイの開発が行われている。
マイクロＬＥＤディスプレイは、多数の微小なＬＥＤチップが基板上に配列される構造を有する。このため、マイクロＬＥＤディスプレイは、高精細化が困難であるという問題を有する。また、マイクロＬＥＤディスプレイは、多数の工程を経て製造される。このため、マイクロＬＥＤディスプレイは、低コスト化が困難であるという問題を有する。
一方、近年においては、成膜技術が進歩しており、ＬＥＤに備えられるＬＥＤ層をスパッタリングにより形成することが可能になりつつある。例えば、グラフェン層上にＬＥＤ層を形成することにより、ＬＥＤ層をスパッタリングにより形成することが可能になりつつある。
ＬＥＤ層をスパッタリングにより形成することには、大きな面積を有するＬＥＤ層を形成することができるという利点がある。このため、ＬＥＤ層をスパッタリングにより形成することが可能になった場合は、高い性能を有するようになりつつある、金属酸化物からなる半導体チャネル層を備える酸化物薄膜トランジスタ（酸化物ＴＦＴ）、又は低温ポリシリコンからなる半導体チャネル層を備える低温ポリシリコン薄膜トランジスタ（低温ポリシリコンＴＦＴ）を備える駆動回路とＬＥＤとを組み合わせることが可能になる。これにより、大きな面積を有し、高精細であり、高い信頼性を有し、長い寿命を有し、低コストであるＬＥＤディスプレイを得ることができる。
特許文献１に記載された半導体発光装置１１０においては、第１トランジスタ２０が、第１発光領域１０から見て、支持基板４０の厚さ方向と平行をなす方向に配置される（段落０００７及び００１２並びに図１）。また、第１ゲート電極Ｇ１が、第１発光領域１０から第１アモルファス半導体層２１へ向かう光を部分的に遮光すると考えられる（段落００１０及び図１）。
特許文献２に記載された半導体発光装置１においては、制御トランジスタ６０が、半導体発光素子１００から見て、シリコン基板１１の厚さ方向と垂直をなす方向とシリコン基板１１の厚さ方向と平行をなす方向との中間の斜め上方向に配置される（段落００１１及び００１４並びに図１）。また、遮光膜５０が、半導体発光素子１００から制御トランジスタ６０方向に出射した光を遮光する（段落００２４）。
非特許文献１に記載されたフルカラーＩｎＧａＮ系発光ダイオードにおいては、多層グラフェンバッファ層を用いることにより、向上した結晶品質を有するＧａＮ膜がアモルファスＳｉＯ２上にパルススパッタリング堆積法により成長させられる。用いられる多層グラフェンバッファ層は、Ｎｉ箔上にＣＶＤにより成長させた多層グラフェンバッファ層をアモルファス溶融シリカ基板上に転写することにより得られる。
非特許文献２に記載されたマイクロディスプレイにおいては、シリコンＴＦＴが、ＬＥＤから見て、ＬＥＤ基板の厚さ方向と垂直をなす水平方向に配置される（図４）。また、ソースが、ＬＥＤからシリコンＴＦＴへ向かう光を部分的に遮光すると考えられる（図４）。
Jeong Woo Shon1 et.al, "Fabrication of full-color InGaN-based light-emitting diodes on amorphous substrates by pulsed sputtering", Scientific Reports volume 4, Article number: 5325 (2014)
Brian R. Tull et.al, "High Brightness, Emissive Microdisplay by Integration of III-V LEDs with Thin Film Silicon Transistors", SID 2015 DIGEST 375-377
金属酸化物又は低温ポリシリコンからなる半導体チャネル層に光が照射された場合、又は当該半導体チャネル層に光が照射され当該半導体チャネル層の温度が上昇した場合は、当該半導体チャネル層の電気的特性が変化する。また、金属酸化物からなる半導体チャネル層に光が照射された場合は、当該半導体チャネル層を備える酸化物ＴＦＴの寿命が短くなる。
このため、ＬＥＤディスプレイにおいて酸化物ＴＦＴ又は低温ポリシリコンＴＦＴを備える駆動回路とＬＥＤとが組み合わされた場合は、ＬＥＤにより発せられた光が半導体チャネル層に照射され、十分な長期信頼性及び寿命を得ることができなくなる場合がある。
この問題は、特許文献１及び２並びに非特許文献２に記載された技術によっては、十分に解決することができない。また、この問題は、半導体チャネル層が金属酸化物及び低温ポリシリコン以外の材料からなる場合にも生じうる。
本発明は、この問題に鑑みてなされた。本発明が解決しようとする課題は、ＬＥＤディスプレイの長期信頼性及び寿命を向上することである。
ＬＥＤディスプレイは、薄膜トランジスタ、ＬＥＤ及び遮光膜を備える。ＬＥＤは、ＬＥＤ層を備える。薄膜トランジスタ及びＬＥＤ層は、基板上に配置される。薄膜トランジスタは、ＬＥＤを駆動する。遮光膜は、ＬＥＤ層の側面上に配置され、ＬＥＤ層の側面から漏洩する光を遮る。薄膜トランジスタは、ゲート電極及び半導体チャネル層を備える。半導体チャネル層は、ゲート電極上に配置される。ゲート電極は、基板の厚さ方向から平面視された場合に、半導体チャネル層の全体に重なり、半導体チャネル層より大きい。
遮光膜は、ゲート電極を構成する材料と同じ材料により構成され、ゲート電極が配置される層と同じ層に配置される。
又は、ＬＥＤ層は、基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し複数の辺を構成する複数の側面を有し、遮光膜は、複数の側面の全部の上に配置され、複数の側面から漏洩する光を遮る。
又は、薄膜トランジスタは、ソース電極と、ドレイン電極と、を備え、遮光膜は、ソース電極及びドレイン電極を構成する材料と同じ材料により構成され、ソース電極及びドレイン電極が配置される層と同じ層に配置される。
又は、ＬＥＤ層は、基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し複数の辺を構成する複数の側面を有し、遮光膜は、複数の側面に含まれる、ひとつの側面を除く残余の側面の全部の上に配置され、残余の側面から漏洩する光を遮り、ひとつの側面は、遮光膜が配置されない領域を有する。
又は、薄膜トランジスタは、ゲート電極及びＬＥＤ層を覆うゲート絶縁膜を備え、半導体チャネル層は、ゲート絶縁膜を介してゲート電極上に配置される。
又は、薄膜トランジスタは、下地膜及び保護膜を備え、ゲート電極は、下地膜上に配置され、保護膜は、下地膜を構成する材料と同じ材料により構成され、下地膜が配置される層と同じ層に配置される。
本発明は、ＬＥＤディスプレイの製造方法にも向けられる。
遮光膜は、ゲート電極を構成する材料と同じ材料により構成され、ゲート電極が配置される層と同じ層に配置される。
又は、ＬＥＤ層は、基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し複数の辺を構成する複数の側面を有し、遮光膜は、複数の側面の全部の上に配置され、複数の側面から漏洩する光を遮る。
又は、薄膜トランジスタは、ソース電極と、ドレイン電極と、を備え、遮光膜は、ソース電極及びドレイン電極を構成する材料と同じ材料により構成され、ソース電極及びドレイン電極が配置される層と同じ層に配置される。
又は、ＬＥＤ層は、基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し複数の辺を構成する複数の側面を有し、遮光膜は、複数の側面に含まれる、ひとつの側面を除く残余の側面の全部の上に配置され、残余の側面から漏洩する光を遮り、ひとつの側面は、遮光膜が配置されない領域を有する。
又は、薄膜トランジスタは、ゲート電極及びＬＥＤ層を覆うゲート絶縁膜を備え、半導体チャネル層は、ゲート絶縁膜を介してゲート電極上に配置される。
又は、薄膜トランジスタは、下地膜及び保護膜を備え、ゲート電極は、下地膜上に配置され、保護膜は、下地膜を構成する材料と同じ材料により構成され、下地膜が配置される層と同じ層に配置される。
本発明は、ＬＥＤディスプレイの製造方法にも向けられる。
本発明によれば、ＬＥＤ層により発せられＬＥＤ層の側面から漏洩する光が遮光膜により遮光される。また、ＬＥＤ層により発せられ基板に反射され半導体チャネル層に向かう迷光がゲート電極により遮光される。これらにより、ＬＥＤ層により発せられる光が半導体チャネル層に照射されることを抑制することができる。これにより、ＬＥＤディスプレイの長期信頼性及び寿命を向上することができる。
本発明の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
１ 実施の形態１
１．１ ＬＥＤディスプレイの概略
図１は、実施の形態１の発光ダイオード（ＬＥＤ）ディスプレイを模式的に図示する斜視図である。図２は、実施の形態１のＬＥＤディスプレイに備えられるアレイ基板、周辺回路搭載タブ及び周辺回路集積チップを模式的に図示する平面図である。
１．１ ＬＥＤディスプレイの概略
図１は、実施の形態１の発光ダイオード（ＬＥＤ）ディスプレイを模式的に図示する斜視図である。図２は、実施の形態１のＬＥＤディスプレイに備えられるアレイ基板、周辺回路搭載タブ及び周辺回路集積チップを模式的に図示する平面図である。
図１に図示される実施の形態１のＬＥＤディスプレイ１は、アレイ基板１１、対向基板１２、周辺回路搭載タブ１３及び周辺回路集積チップ１４を備える。
対向基板１２は、アレイ基板１１に対向する。周辺回路搭載タブ１３は、アレイ基板１１に接続される。周辺回路集積チップ１４は、周辺回路搭載タブ１３上に搭載される。
周辺回路集積チップ１４は、図示されない集積回路を備える。集積回路は、周辺回路を構成する。周辺回路は、映像信号を発生させる。
周辺回路搭載タブ１３は、図示されない配線パターンを備える。配線パターンは、周辺回路に電気的に接続される。配線パターンは、発生させられた映像信号を伝送し、伝送した映像信号をアレイ基板１１に供給する。
アレイ基板１１は、図２に図示されるように、複数の画素１０１を備える。複数の画素１０１は、マトリクス状に配列される。複数の画素１０１に含まれる各画素は、発光ダイオード（ＬＥＤ）及び薄膜トランジスタ（ＴＦＴ）を備える。ＴＦＴは、供給された映像信号にしたがってＬＥＤを駆動する。これにより、各画素１０１の発光状態が制御され、供給された映像信号に応じた映像がアレイ基板１１に表示される。
対向基板１２は、図示されないブラックマトリックス、外光反射防止膜等を備える。
１．２ 各画素の構造の概略
図３は、実施の形態１のＬＥＤディスプレイに備えられる各画素を模式的に図示する図である。図３（ａ）は、平面図である。図３（ｂ）は、断面図である。図３（ｂ）は、図３（ａ）に描かれた切断線Ａ−Ａの位置における断面を図示する。図３においては、下述するエッチングストッパ層、ソース電極、ドレイン電極、ソース配線、ドレイン配線及びコモン配線上に配置される要素の図示が省略されている。例えば、色変換層、上部保護膜、平坦化膜等の要素の図示が省略されている。また、図３においては、複数のＴＦＴを備えＬＥＤに流れる電流を制御する回路の要素のうち、ＬＥＤに最近接する回路最終段のＴＦＴ以外の要素の図示が省略されている。
図３は、実施の形態１のＬＥＤディスプレイに備えられる各画素を模式的に図示する図である。図３（ａ）は、平面図である。図３（ｂ）は、断面図である。図３（ｂ）は、図３（ａ）に描かれた切断線Ａ−Ａの位置における断面を図示する。図３においては、下述するエッチングストッパ層、ソース電極、ドレイン電極、ソース配線、ドレイン配線及びコモン配線上に配置される要素の図示が省略されている。例えば、色変換層、上部保護膜、平坦化膜等の要素の図示が省略されている。また、図３においては、複数のＴＦＴを備えＬＥＤに流れる電流を制御する回路の要素のうち、ＬＥＤに最近接する回路最終段のＴＦＴ以外の要素の図示が省略されている。
各画素１０１は、図３に図示されるように、ガラス基板１１１、グラフェン層１１２、バッファ層１１３、ｎ型窒化ガリウム（ＧａＮ）層１１４、発光層１１５、ｐ型窒化ガリウム（ＧａＮ）層１１６、第１のパッド電極１１８、透明導電膜１１９、第２のパッド電極１２０、保護膜１２１、下地膜１２２、ゲート電極１２３、遮光膜１２４、ゲート絶縁膜１２５、半導体チャネル層１２６、エッチングストッパ層１２７、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及びコモン配線１３２を備える。
ｎ型ＧａＮ層１１４、発光層１１５及びｐ型ＧａＮ層１１６は、ＬＥＤ層１４０を構成する。第１のパッド電極１１８、透明導電膜１１９、第２のパッド電極１２０及びＬＥＤ層１４０は、ＬＥＤ１５０を構成する。ＬＥＤ１５０は、無機ＬＥＤである。
下地膜１２２、ゲート電極１２３、ゲート絶縁膜１２５、半導体チャネル層１２６、ソース電極１２８及びドレイン電極１２９は、ＴＦＴ１５１を構成する。
ＬＥＤ１５０及びＴＦＴ１５１は、ガラス基板１１１上に配置される。
ＬＥＤ層１４０は、ＬＥＤ１５０が光を発する際に再結合する電子及び正孔が存在する層である。ＬＥＤ層１４０は、窒化ガリウム（ＧａＮ）系材料又は窒化インジウム（ＩｎＮ）系材料からなる堆積層１１４，１１５及び１１６を備える。堆積層１１４，１１５及び１１６は、望ましくはスパッタリング法、パルスレーザー堆積法等により形成される。
ＬＥＤ層１４０は、グラフェン層１１２上に配置される。また、ＬＥＤ層１４０の最下部層１１４は、窒化ガリウム（ＧａＮ）系材料からなる。この構造によれば、高い結晶性を有するＬＥＤ層１４０を得ることができる。この点については、アレイ基板１１の製造についての説明の中で再び言及する。
ＴＦＴ１５１は、逆スタガ型の構造を有する。ＴＦＴ１５１は、ＬＥＤ層１４０から見て、ガラス基板１１１の厚さ方向と垂直をなす水平方向に配置される。これにより、ＴＦＴ１５１を作製した後にＬＥＤ１５０を作製しなければならないという制約が解消し、ＬＥＤ１５０を作製した後にＴＦＴ１５１を作製することができる。
１．３ 各画素を構成する要素
ガラス基板１１１は、ガラス基板１１１上に配置されるグラフェン層１１２、バッファ層１１３、ｎ型ＧａＮ層１１４、発光層１１５、ｐ型ＧａＮ層１１６、第１のパッド電極１１８、透明導電膜１１９、第２のパッド電極１２０、保護膜１２１、下地膜１２２、ゲート電極１２３、遮光膜１２４、ゲート絶縁膜１２５、半導体チャネル層１２６、エッチングストッパ層１２７、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及びコモン配線１３２を支持する。ガラス基板１１１は、ガラスからなる。ガラス基板１１１がガラス以外の絶縁体からなる絶縁体基板に置き換えられてもよい。例えば、ガラス基板１１１がセラミックスからなるセラミックス基板等に置き換えられてもよい。
ガラス基板１１１は、ガラス基板１１１上に配置されるグラフェン層１１２、バッファ層１１３、ｎ型ＧａＮ層１１４、発光層１１５、ｐ型ＧａＮ層１１６、第１のパッド電極１１８、透明導電膜１１９、第２のパッド電極１２０、保護膜１２１、下地膜１２２、ゲート電極１２３、遮光膜１２４、ゲート絶縁膜１２５、半導体チャネル層１２６、エッチングストッパ層１２７、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及びコモン配線１３２を支持する。ガラス基板１１１は、ガラスからなる。ガラス基板１１１がガラス以外の絶縁体からなる絶縁体基板に置き換えられてもよい。例えば、ガラス基板１１１がセラミックスからなるセラミックス基板等に置き換えられてもよい。
グラフェン層１１２は、ガラス基板１１１上に配置される。グラフェン層１１２は、グラフェンからなる。グラフェン層１１２は、結晶格子整合層として機能する。グラフェン層１１２が、グラフェン以外の六方晶系炭素物質からなる六方晶系炭素物質層に置き換えられてもよい。例えば、グラフェン層１１２が、グラファイトからなるグラファイト層に置き換えられてもよい。
バッファ層１１３は、グラフェン層１１２上に配置される。バッファ層１１３は、望ましくは窒化金属からなり、さらに望ましくは窒化アルミニウム（ＡｌＮ）からなる。
ｎ型ＧａＮ層１１４は、バッファ層１１３上に配置される。ｎ型ＧａＮ層１１４は、ｎ型ＧａＮからなる。ｎ型ＧａＮ層１１４が、ｎ型ＧａＮ以外のｎ型半導体からなるｎ型半導体層に置き換えられてもよい。
発光層１１５は、ｎ型ＧａＮ層１１４上に配置される。発光層１１５は、多重量子井戸ダブルへテロ構造を有する。発光層１１５は、極薄層の積層体及びｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層を備える。ｐ型ＡｌＧａＮ層は、極薄層の積層体上に配置される。極薄層の積層体は、６組のペア層を備える。６組のペア層の各々は、ｎ型窒化ガリウム（ＧａＮ）層及び窒化インジウムガリウム（ＩｎＧａＮ）層を備える。６組のペア層の各々において、ＩｎＧａＮ層は、ｎ型ＧａＮ層上に配置される。ｎ型ＧａＮ層は、ｎ型ＧａＮからなる。ＩｎＧａＮ層は、ＩｎＧａＮからなる。ＩｎＧａＮは、窒化インジウム（ＩｎＮ）及び窒化ガリウム（ＧａＮ）の複合窒化物である。ｐ型ＡｌＧａＮ層は、ｐ型ＡｌＧａＮからなる。ｐ型ＡｌＧａＮは、窒化アルミニウム（ＡｌＮ）及び窒化ガリウム（ＧａＮ）の複合窒化物、並びにそれに添加される極微量のマグネシウム（Ｍｇ）からなる。発光層１１５によれば、ＬＥＤ１５０の発光効率を向上することができる。発光層１１５が上述した構造と異なる構造を有する発光層に置き換えられてもよい。
ｐ型ＧａＮ層１１６は、発光層１１５上に配置される。これにより、発光層１１５は、ｎ型ＧａＮ層１１４とｐ型ＧａＮ層１１６とに挟まれる。ｐ型ＧａＮ層１１６は、ｐ型ＧａＮからなる。ｐ型ＧａＮは、窒化ガリウム（ＧａＮ）及びそれに添加される極微量のマグネシウム（Ｍｇ）からなる。ｐ型ＧａＮ層１１６が、ｐ型ＧａＮ以外のｐ型半導体からなるｐ型半導体層に置き換えられてもよい。
第１のパッド電極１１８は、ｎ型ＧａＮ層１１４上に配置される。第１のパッド電極１１８は、導電体からなり、望ましくは、主に金（Ａｕ）及びパラジウム（Ｐｄ）からなる金−パラジウム合金からなる。第１のパッド電極１１８によれば、ｎ型ＧａＮ層１１４をソース電極１２８に電気的に接続することができ、発光層１１５からｎ型ＧａＮ層１１４及び第１のパッド電極１１８を順次に経由してソース配線１３０まで電流を安定的に流すことができる。
透明導電膜１１９は、ｐ型ＧａＮ層１１６上に配置される。透明導電膜１１９は、ｐ型ＧａＮ層１１６の上面の全面を覆う。透明導電膜１１９は、わずかな厚さしか有しない。透明導電膜１１９は、導電体からなり、望ましくは、パラジウム（Ｐｄ）合金からなる。透明導電膜１１９によれば、ｐ型ＧａＮ層１１６を経由して発光層１１５に均一に電流を流することができ、ＬＥＤ１５０の発光ムラを抑制することができる。
第２のパッド電極１２０は、透明導電膜１１９上に配置される。第２のパッド電極１２０は、導電体からなり、望ましくは、主に金（Ａｕ）及びパラジウム（Ｐｄ）からなる金−パラジウム合金からなる。第２のパッド電極１２０によれば、透明導電膜１１９がわずかな厚さしか有しない場合であっても、ｐ型ＧａＮ層１１６及び透明導電膜１１９をコモン配線１３２に電気的に接続することができ、コモン配線１３２から第２のパッド電極１２０、透明導電膜１１９及びｐ型ＧａＮ層１１６を順次に経由して発光層１１５まで電流を安定的に流すことができる。
保護膜１２１は、第１のパッド電極１１８及び第２のパッド電極１２０が配置される部分を除いてＬＥＤ層１４０を覆う。保護膜１２１は、絶縁体からなり、望ましくは、酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）からなる。保護膜１２１は、パッシベーション膜等とも呼ばれる。保護膜１２１は、単層膜及び多層膜のいずれであってもよい。多層膜は、酸化珪素からなる膜、及び窒化珪素からなる膜からなる二層膜等である。保護膜１２１によれば、汚染物、水分等の外来物に弱いＬＥＤ層１４０に外来物が侵入することを阻害することができ、ＬＥＤ層１４０が外来物により劣化することを抑制することができる。
下地膜１２２は、ガラス基板１１１上に配置される。下地膜１２２は、絶縁体からなり、望ましくは、酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）からなる。下地膜１２２は、単層膜及び多層膜のいずれであってもよい。多層膜は、酸化珪素からなる膜、及び窒化珪素からなる膜からなる二層膜等である。
保護膜１２１及び下地膜１２２は、同じ材料により構成される。また、保護膜１２１及び下地膜１２２は、同じ層に配置される。これにより、保護膜１２１及び下地膜１２２を同時に形成することができ、ＬＥＤディスプレイ１の生産性を向上することができる。保護膜１２１及び下地膜１２２が同じ層に配置されるため、保護膜１２１と下地膜１２２との間には他の層は挟まれない。また、保護膜１２１及び下地膜１２２の一方は、保護膜１２１及び下地膜１２２の他方から連続する。また、保護膜１２１及び下地膜１２２は、共通の隣接層であるゲート絶縁膜１２５に接触する。
ゲート電極１２３は、下地膜１２２上に配置される。ゲート電極１２３は、ガラス基板１１１の厚さ方向から平面視された場合に、半導体チャネル層１２６の全体に重なり、半導体チャネル層１２６より大きい。ゲート電極１２３は、導電体からなり、望ましくは、アルミニウム（Ａｌ）合金からなる。アルミニウム合金は、アルミニウム及びそれに添加される極微量のアルミニウム以外の元素からなる。ゲート電極１２３によれば、ＬＥＤ層１４０により発せられガラス基板１１１に反射され半導体チャネル層１２６に向かう迷光がゲート電極１２３により遮光される。
遮光膜１２４は、ＬＥＤ層１４０の側面１４０ｓ上に配置される。遮光膜１２４は、導電体からなり、望ましくは、金属又は合金からなり、さらに望ましくは、アルミニウム（Ａｌ）合金からなる。アルミニウム合金は、アルミニウム及びそれに添加される極微量のアルミニウム以外の元素からなる。遮光膜１２４によれば、ＬＥＤ層１４０により発せられＬＥＤ層１４０の側面１４０ｓから漏洩する光が遮光膜１２４により遮光される。
ゲート電極１２３及び遮光膜１２４は、同じ材料により構成される。また、ゲート電極１２３及び遮光膜１２４は、同じ層に配置される。これにより、ゲート電極１２３及び遮光膜１２４を同時に形成することができ、ＬＥＤディスプレイ１の生産性を向上することができる。ゲート電極１２３及び遮光膜１２４が同じ層に配置されるため、ゲート電極１２３と遮光膜１２４との間には他の層は挟まれない。また、ゲート電極１２３及び遮光膜１２４の一方は、ゲート電極１２３及び遮光膜１２４の他方から連続する。また、ゲート電極１２３及び遮光膜１２４は、共通の層であるゲート絶縁膜１２５に接触する。
ゲート絶縁膜１２５は、ゲート電極１２３を覆う。ゲート絶縁膜１２５は、絶縁体からなり、望ましくは、酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）からなる。ゲート絶縁膜１２５は、単層膜及び多層膜のいずれであってもよい。多層膜は、酸化珪素からなる膜、及び窒化珪素からなる膜からなる二層膜等である。
半導体チャネル層１２６は、ゲート絶縁膜１２５上に配置され、ゲート絶縁膜１２５を介してゲート電極１２３上に配置される。半導体チャネル層１２６は、半導体からなり、望ましくは、低温ポリシリコン又は金属酸化物からなる。金属酸化物は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の複合酸化物等である。
エッチングストッパ層１２７は、半導体チャネル層１２６を覆う。エッチングストッパ層１２７は、絶縁体からなり、望ましくは、酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）からなる。エッチングストッパ層１２７は、単層膜及び多層膜のいずれであってもよい。多層膜は、酸化珪素からなる膜、及び窒化珪素からなる膜からなる二層膜等である。
ソース電極１２８及びドレイン電極１２９は、半導体チャネル層１２６上に配置される。ソース電極１２８及びドレイン電極１２９は、導電体からなり、望ましくは、モリブデン（Ｍｏ）合金からなる。モリブデン合金は、モリブデン及びそれに添加される極微量のモリブデン以外の元素からなる。
ソース配線１３０及びドレイン配線１３１は、それぞれ、ソース電極１２８及びドレイン電極１２９から連続する。これにより、ソース配線１３０及びドレイン配線１３１は、それぞれ、ソース電極１２８及びドレイン電極１２９に電気的に接続される。ソース配線１３０の一部は、第１のパッド電極１１８上に配置され第１のパッド電極１１８に接触する。これにより、ソース配線１３０は、第１のパッド電極１１８に電気的に接続される。ソース配線１３０及びドレイン配線１３１は、導電体からなり、望ましくは、モリブデン（Ｍｏ）合金からなる。
コモン配線１３２の一部は、第２のパッド電極１２０上に配置され第２のパッド電極１２０に接触する。これにより、コモン配線１３２は、第２のパッド電極１２０に電気的に接続される。また、第２のパッド電極１２０にコモン電位が与えられる。
アレイ基板１１が、コモン配線１３２を構成する材料と同じ材料により構成されコモン配線１３２が配置される層と同じ層に配置される回路配線を備えてもよい。当該回路配線は、コモン配線１３２と同時に形成することができる。
１．４ ＬＥＤディスプレイの動作
ＴＦＴ１５１がＬＥＤ１５０を駆動した場合は、コモン配線１３２、第２のパッド電極１２０、透明導電膜１１９、ｐ型ＧａＮ層１１６、発光層１１５、ｎ型ＧａＮ層１１４、第１のパッド電極１１８、ソース配線１３０及びソース電極１２８を順次に経由して電流が流れる。また、ｎ型ＧａＮ層１１４から発光層１１５に電子が注入され、ｐ型ＧａＮ層１１６から発光層１１５に正孔が注入され、発光層１１５において正孔と電子とが再結合する。これにより、発光層１１５から可視領域又は紫外領域の光が発せられる。発せられた光は、あらゆる方向に向かう。
ＴＦＴ１５１がＬＥＤ１５０を駆動した場合は、コモン配線１３２、第２のパッド電極１２０、透明導電膜１１９、ｐ型ＧａＮ層１１６、発光層１１５、ｎ型ＧａＮ層１１４、第１のパッド電極１１８、ソース配線１３０及びソース電極１２８を順次に経由して電流が流れる。また、ｎ型ＧａＮ層１１４から発光層１１５に電子が注入され、ｐ型ＧａＮ層１１６から発光層１１５に正孔が注入され、発光層１１５において正孔と電子とが再結合する。これにより、発光層１１５から可視領域又は紫外領域の光が発せられる。発せられた光は、あらゆる方向に向かう。
１．５ ＬＥＤ層により発せられる光の遮光
半導体チャネル層１２６に光が照射された場合、又は半導体チャネル層１２６に光が照射され半導体チャネル層１２６の温度が上昇した場合は、半導体チャネル層１２６の電気的特性が変化する場合があり、半導体チャネル層１２６の寿命が短くなる場合がある。
半導体チャネル層１２６に光が照射された場合、又は半導体チャネル層１２６に光が照射され半導体チャネル層１２６の温度が上昇した場合は、半導体チャネル層１２６の電気的特性が変化する場合があり、半導体チャネル層１２６の寿命が短くなる場合がある。
しかし、ＬＥＤディスプレイ１においては、ＬＥＤ層１４０により発せられＬＥＤ層１４０の側面１４０ｓから漏洩する光が遮光膜１２４により遮光される。また、ＬＥＤ層１４０により発せられガラス基板１１１に反射され半導体チャネル層１２６に向かう迷光がゲート電極１２３により遮光される。これらにより、ＬＥＤ層１４０により発せられる光が半導体チャネル層１２６に照射されることを抑制することができる。これにより、ＬＥＤディスプレイ１の長期信頼性及び寿命を向上することができる。
１．６ 遮光膜が配置される側面
ＬＥＤ層１４０は、ガラス基板１１１の厚さ方向から平面視された場合に４個の辺を有する四角形状の平面形状を有し、４個の辺をそれぞれ構成する４個の側面を有する。また、ＬＥＤディスプレイ１においては、４個の側面の全部の上に遮光膜１２４が形成される。これにより、ＬＥＤ層１４０の側面１４０ｓのほぼ全体が遮光膜１２４に覆われ、ＬＥＤ層１４０の側面１４０ｓから漏洩する光が効果的に遮光される。このこと、及びゲート電極１２３が半導体チャネル層１２６の全体に重なり半導体チャネル層１２６より大きいことにより、ＬＥＤディスプレイ１においては、ＬＥＤ層１４０により発せられた光が半導体チャネル層１２６に照射されることをほぼ完全に防ぐことができる。
ＬＥＤ層１４０は、ガラス基板１１１の厚さ方向から平面視された場合に４個の辺を有する四角形状の平面形状を有し、４個の辺をそれぞれ構成する４個の側面を有する。また、ＬＥＤディスプレイ１においては、４個の側面の全部の上に遮光膜１２４が形成される。これにより、ＬＥＤ層１４０の側面１４０ｓのほぼ全体が遮光膜１２４に覆われ、ＬＥＤ層１４０の側面１４０ｓから漏洩する光が効果的に遮光される。このこと、及びゲート電極１２３が半導体チャネル層１２６の全体に重なり半導体チャネル層１２６より大きいことにより、ＬＥＤディスプレイ１においては、ＬＥＤ層１４０により発せられた光が半導体チャネル層１２６に照射されることをほぼ完全に防ぐことができる。
ＬＥＤディスプレイ１においては、ゲート絶縁膜１２５及びエッチングストッパ層１２７により遮光膜１２４がコモン配線１３２から隔てられるため、４個の側面の全部の上に遮光膜１２４が形成された場合であっても、遮光膜１２４がコモン配線１３２と導通することなくコモン配線１３２を引き出すことができる。
ＬＥＤ層１４０が四角形状の平面形状以外の多角形状の平面形状を有する場合も含めて一般的に言えば、ＬＥＤ層１４０は、ガラス基板１１１の厚さ方向から平面視された場合に複数の辺を有する多角形状の形状を有し、複数の辺をそれぞれ構成する複数の側面を有する。また、遮光膜１２４は、複数の側面の全部の上に形成される。
１．７ アレイ基板の製造の概略
アレイ基板が製造される際には、ＬＥＤ１５０が作製された後にＴＦＴ１５１が作製される。これにより、ＴＦＴ１５１に備えられる半導体チャネル層１２６が、ＬＥＤ１５０に備えられるｎ型ＧａＮ層１１４、発光層１１５及びｐ型ＧａＮ層１１６を形成する際の高温に晒されることを回避することができ、当該高温に耐えることができない半導体チャネル層１２６が当該高温により劣化することを抑制することができる。
アレイ基板が製造される際には、ＬＥＤ１５０が作製された後にＴＦＴ１５１が作製される。これにより、ＴＦＴ１５１に備えられる半導体チャネル層１２６が、ＬＥＤ１５０に備えられるｎ型ＧａＮ層１１４、発光層１１５及びｐ型ＧａＮ層１１６を形成する際の高温に晒されることを回避することができ、当該高温に耐えることができない半導体チャネル層１２６が当該高温により劣化することを抑制することができる。
図４、図６及び図８は、実施の形態１のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する平面図である。図５、図７及び図９は、実施の形態１のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する断面図である。図５、図７及び図９は、図４、図６及び図８に描かれた切断線Ａ−Ａの位置における断面を図示する。
１．７．１ 基板の洗浄
アレイ基板１１が製造される際には、まず、図５（ａ）に図示されるガラス基板１１１が必要に応じて洗浄される。ガラス基板１１１が洗浄される際には、酸溶液、アルカリ容器、有機溶媒等によりガラス基板１１１が洗浄される。
アレイ基板１１が製造される際には、まず、図５（ａ）に図示されるガラス基板１１１が必要に応じて洗浄される。ガラス基板１１１が洗浄される際には、酸溶液、アルカリ容器、有機溶媒等によりガラス基板１１１が洗浄される。
１．７．２ グラフェン層の形成
続いて、図５（ａ）に図示されるグラフェン層１１２ｘがガラス基板１１１上に形成される。
続いて、図５（ａ）に図示されるグラフェン層１１２ｘがガラス基板１１１上に形成される。
グラフェン層１１２ｘがガラス基板１１１上に形成される際には、グラフェン層１１２ｘがニッケル基板上に形成され、ニッケル基板上に形成されたグラフェン層１１２ｘがガラス基板１１１上に転写される。グラフェン層１１２ｘは、化学気相成長（ＣＶＤ）法等によりニッケル基板上に形成される。
グラフェン層１１２ｘによれば、グラフェン層１１２ｘ上に、図５（ａ）に図示される良好な結晶性を有するバッファ層１１３ｘを低温で形成することができる。また、バッファ層１１３ｘ上に、図５（ａ）に図示される良好な結晶性を有するｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘを低温で形成することができる。例えば、良好な結晶性を有するｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘをスパッタリング法、パルスレーザー堆積法等により低温で形成することができる。これにより、発光層１１５ｘから得られる発光層１１５にその機能を発揮させるのに必要な結晶性をｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘに付与することができる。
１．７．３ バッファ層の形成
続いて、図５（ａ）に図示されるバッファ層１１３ｘがグラフェン層１１２ｘ上に形成される。
続いて、図５（ａ）に図示されるバッファ層１１３ｘがグラフェン層１１２ｘ上に形成される。
バッファ層１１３ｘは、有機金属化学気相成長（ＭＯＣＶＤ）法、パルスレーザー堆積法、スパッタリング法等により形成される。バッファ層１１３ｘが形成される際には、ある程度の結晶の乱れも考慮してバッファ層１１３ｘの結晶性が厳密に制御される。形成されるバッファ層１１３ｘは、例えば５０ｎｍの厚さを有する。
バッファ層１１３ｘによれば、バッファ層１１３ｘ上に形成されるｎ型ＧａＮ層１１４ｘとの良好な結晶格子整合を実現することができる。
１．７．４ ｎ型ＧａＮ層の形成
続いて、図５（ａ）に図示されるｎ型ＧａＮ層１１４ｘがバッファ層１１３ｘ上に形成される。
続いて、図５（ａ）に図示されるｎ型ＧａＮ層１１４ｘがバッファ層１１３ｘ上に形成される。
ｎ型ＧａＮ層１１４ｘは、大きな面積を有する層を形成することができる方法で形成される。例えば、ｎ型ＧａＮ層１１４ｘは、スパッタリング法、パルスレーザー堆積法等により形成される。形成されるｎ型ＧａＮ層１１４ｘは、例えば、１０００ｎｍの厚さを有する。ｎ型ＧａＮ層１１４ｘは、望ましくは、ガラス基板１１１が許容する温度の範囲内で高い温度で形成され、さらに望ましくは、５００℃以上で形成される。
１．７．５ 発光層の形成
続いて、図５（ａ）に図示される発光層１１５ｘがｎ型ＧａＮ層１１４ｘ上に形成される。
続いて、図５（ａ）に図示される発光層１１５ｘがｎ型ＧａＮ層１１４ｘ上に形成される。
発光層１１５ｘが形成される際には、発光層１１５ｘを構成するｎ型ＧａＮ層、ＩｎＧａＮ層及びｐ型ＡｌＧａＮ層が大きな面積を有する層を形成することができる方法で形成される。例えば、発光層１１５ｘを構成するｎ型ＧａＮ層、ＩｎＧａＮ層及びｐ型ＡｌＧａＮ層がスパッタリング法、パルスレーザー堆積法等により形成される。形成されるｎ型ＧａＮ層は、例えば、１３．５ｎｍの厚さを有する。形成されるＩｎＧａＮ層は、例えば、２．５ｎｍの厚さを有する。形成されるｐ型ＡｌＧａＮ層は、例えば、２０ｎｍの厚さを有する。
１．７．６ ｐ型ＧａＮ層の形成
続いて、図４（ａ）及び図５（ａ）に図示されるｐ型ＧａＮ層１１６ｘが発光層１１５ｘ上に形成される。
続いて、図４（ａ）及び図５（ａ）に図示されるｐ型ＧａＮ層１１６ｘが発光層１１５ｘ上に形成される。
ｐ型ＧａＮ層１１６ｘは、大きな面積を有する層を形成することができる方法で形成される。例えば、ｐ型ＧａＮ層１１６ｘは、スパッタリング法、パルスレーザー堆積法等により形成される。形成されるｐ型ＧａＮ層１１６ｘは、例えば、６００ｎｍの厚さを有する。
ｐ型ＧａＮ層１１６ｘが形成された直後においては、図４（ａ）及び図５（ａ）に図示されるように、グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ及びｐ型ＧａＮ層１１６ｘが各画素１０１の全面に渡って配置されており、ＴＦＴ１５１を形成することができる場所が存在しない。
１．７．７ グラフェン層、バッファ層、ｎ型ＧａＮ層、発光層及びｐ型ＧａＮ層のパターニング
続いて、図４（ｂ）及び図５（ｂ）に図示されるように、グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがパターニングされる。これにより、パターニングされたグラフェン層１１２、バッファ層１１３、ｎ型ＧａＮ層１１４ｙ、発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙが形成される。また、ＴＦＴ１５１を形成することができる場所が確保される。
続いて、図４（ｂ）及び図５（ｂ）に図示されるように、グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがパターニングされる。これにより、パターニングされたグラフェン層１１２、バッファ層１１３、ｎ型ＧａＮ層１１４ｙ、発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙが形成される。また、ＴＦＴ１５１を形成することができる場所が確保される。
グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、形成されたレジストマスクを用いてグラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがエッチングされる。グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘは、リアクティブイオンエッチング等によりエッチングされる。グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがリアクティブイオンエッチングによりエッチングされる際には、塩素系ガス等がエッチングガスとして用いられる。また、ガラス基板１１１へのダメージを最小限に抑制するために、エッチング時間が精密に制御される。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
グラフェン層１１２ｘ、バッファ層１１３ｘ、ｎ型ＧａＮ層１１４ｘ、発光層１１５ｘ及びｐ型ＧａＮ層１１６ｘがパターニングされた直後においては、図４（ｂ）及び図５（ｂ）に図示されるように、ｎ型ＧａＮ層１１４ｙの上面の全面が発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙに覆われている。このため、第１のパッド電極１１８を形成することができる場所が存在しない。
１．７．８ 発光層及びｐ型ＧａＮ層のパターニング、並びにｎ型ＧａＮ層の上部の除去
続いて、図４（ｃ）及び図５（ｃ）に図示されるように、発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙがさらにパターニングされる。また、ｎ型ＧａＮ層１１４ｙの上部が除去される。これにより、発光層１１５、ｐ型ＧａＮ層１１６及びｎ型ＧａＮ層１１４が形成される。また、ｎ型ＧａＮ層１１４の上面の一部が露出させられ、第１のパッド電極１１８を形成することができる場所が確保される。
続いて、図４（ｃ）及び図５（ｃ）に図示されるように、発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙがさらにパターニングされる。また、ｎ型ＧａＮ層１１４ｙの上部が除去される。これにより、発光層１１５、ｐ型ＧａＮ層１１６及びｎ型ＧａＮ層１１４が形成される。また、ｎ型ＧａＮ層１１４の上面の一部が露出させられ、第１のパッド電極１１８を形成することができる場所が確保される。
発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙがパターニングされる際には、発光層１１５ｙ及びｐ型ＧａＮ層１１６ｙが完全にエッチングされる。また、ｎ型ＧａＮ層１１４ｙの上部が除去される際には、ｎ型ＧａＮ層１１４ｙがハーフエッチングされる。ｎ型ＧａＮ層１１４ｙがハーフエッチングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いてｎ型ＧａＮ層１１４ｙの上部がエッチングされる。ｎ型ＧａＮ層１１４ｙの上部は、リアクティブイオンエッチング等によりエッチングされる。ｎ型ＧａＮ層１１４ｙの上部がリアクティブイオンエッチングによりエッチングされる際には、塩素系ガス等がエッチングガスとして用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。ｎ型ＧａＮ層１１４のハーフエッチングされた部分は、例えば、４００ｎｍの厚さを有する。
１．７．９ 透明導電膜の形成
続いて、図４（ｄ）及び図５（ｄ）に図示されるように、透明導電膜１１９がｐ型ＧａＮ層１１６上に形成される。
続いて、図４（ｄ）及び図５（ｄ）に図示されるように、透明導電膜１１９がｐ型ＧａＮ層１１６上に形成される。
透明導電膜１１９が形成される際には、各画素１０１の全面に渡る透明導電膜が形成され、形成された透明導電膜がパターニングされる。
透明導電膜は、スパッタリング法等により形成される。透明導電膜がスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、中間品が、例えば、１５０℃に加熱される。形成される透明導電膜は、例えば、３ｎｍの厚さを有する。
透明導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて透明導電膜がエッチングされる。透明導電膜は、ウエットエッチング等によりエッチングされる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。
１．７．１０ 第１のパッド電極及び第２のパッド電極の形成
続いて、図６（ａ）及び図７（ａ）に図示されるように、第１のパッド電極１１８がｎ型ＧａＮ層１１４上に形成される。また、第２のパッド電極１２０が透明導電膜１１９上に形成される。第１のパッド電極１１８及び第２のパッド電極１２０が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
続いて、図６（ａ）及び図７（ａ）に図示されるように、第１のパッド電極１１８がｎ型ＧａＮ層１１４上に形成される。また、第２のパッド電極１２０が透明導電膜１１９上に形成される。第１のパッド電極１１８及び第２のパッド電極１２０が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
導電膜は、スパッタリング法等により形成される。導電膜がスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、中間品が、例えば、１５０℃に加熱される。形成される導電膜は、例えば、１５ｎｍの厚さを有する。
導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。
１．７．１１ 保護膜及び下地膜の形成
続いて、図６（ｂ）及び図７（ｂ）に図示されるように、保護膜１２１がＬＥＤ層１４０に重ねて形成される。また、下地膜１２２がガラス基板１１１上に形成される。保護膜１２１及び下地膜１２２が形成される際には、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。絶縁膜がパターニングされることにより、第１のパッド電極１１８及び第２のパッド電極１２０を露出させる開口が絶縁膜に形成される。
続いて、図６（ｂ）及び図７（ｂ）に図示されるように、保護膜１２１がＬＥＤ層１４０に重ねて形成される。また、下地膜１２２がガラス基板１１１上に形成される。保護膜１２１及び下地膜１２２が形成される際には、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。絶縁膜がパターニングされることにより、第１のパッド電極１１８及び第２のパッド電極１２０を露出させる開口が絶縁膜に形成される。
絶縁膜は、プラズマＣＶＤ法等により形成される。絶縁膜が酸化珪素（ＳｉＯ２）からなり絶縁膜がプラズマＣＶＤ法により形成される際には、シラン（ＳｉＨ４）ガス及び一酸化二窒素（Ｎ２О）ガスからなる混合ガス等が原料ガスとして用いられる。また、中間品が、例えば、３００℃に加熱される。形成される絶縁膜は、例えば、４００ｎｍの厚さを有する。
絶縁膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて絶縁膜がエッチングされる。絶縁膜は、リアクティブイオンエッチング等によりエッチングされる。絶縁膜がリアクティブイオンエッチングによりエッチングされる際には、三弗化メタン（ＣＨＦ３）ガス及び酸素（Ｏ２）ガスからなる混合ガス等がエッチングガスとして用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
１．７．１２ ゲート電極及び遮光膜の形成
続いて、図６（ｃ）及び図７（ｃ）に図示されるように、ゲート電極１２３が下地膜１２２上に形成され、遮光膜１２４がＬＥＤ層１４０の側面１４０ｓ上に形成される。
続いて、図６（ｃ）及び図７（ｃ）に図示されるように、ゲート電極１２３が下地膜１２２上に形成され、遮光膜１２４がＬＥＤ層１４０の側面１４０ｓ上に形成される。
ゲート電極１２３及び遮光膜１２４が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
導電膜は、スパッタリング法等により形成される。導電膜がスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、中間品が、例えば、１５０℃に加熱される。形成される導電膜は、例えば、２００ｎｍの厚さを有する。
導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。導電膜がウエットエッチングによりエッチングされる際には、リン酸（Phosphoric acid）、硝酸（Acetic acid）及び酢酸（Nitric acid）を含む溶液がエッチング溶液として用いられる。当該溶液は、ＰＡＮ溶液とも呼ばれる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
遮光膜１２４は、図６（ｃ）に図示されるように、ＬＥＤ層１４０の側面１４０ｓを構成する４個の側面の全部の上に配置される。
１．７．１３ ゲート絶縁膜の形成
続いて、図６（ｄ）及び図７（ｄ）に図示されるように、ゲート絶縁膜１２５がゲート電極１２３に重ねて形成される。
続いて、図６（ｄ）及び図７（ｄ）に図示されるように、ゲート絶縁膜１２５がゲート電極１２３に重ねて形成される。
ゲート絶縁膜１２５が形成される際には、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。絶縁膜がパターニングされることにより、第１のパッド電極１１８及び第２のパッド電極１２０を露出させる開口が絶縁膜に形成される。
絶縁膜は、プラズマＣＶＤ法等により形成される。絶縁膜が酸化珪素（ＳｉＯ２）からなり絶縁膜がプラズマＣＶＤ法により形成される際には、シラン（ＳｉＨ４）ガス及び一酸化二窒素（Ｎ２О）ガスからなる混合ガス等が原料ガスとして用いられる。また、中間品が、例えば、３００℃に加熱される。形成される絶縁膜は、例えば、２００ｎｍの厚さを有する。
絶縁膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて絶縁膜がエッチングされる。絶縁膜は、リアクティブイオンエッチング等によりエッチングされる。絶縁膜がリアクティブイオンエッチングによりエッチングされる際には、三弗化メタン（ＣＨＦ３）ガス及び酸素（Ｏ２）ガスからなる混合ガス等がエッチングガスとして用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
１．７．１４ 半導体チャネル層の形成
続いて、図８（ａ）及び図９（ａ）に図示されるように、半導体チャネル層１２６がゲート絶縁膜１２５上に形成される。
続いて、図８（ａ）及び図９（ａ）に図示されるように、半導体チャネル層１２６がゲート絶縁膜１２５上に形成される。
半導体チャネル層１２６が形成される際には、各画素１０１の全面に渡る半導体膜が形成され、形成された半導体膜がパターニングされる。
半導体膜は、スパッタリング法等により形成される。半導体膜がスパッタリング法により形成され半導体チャネル層１２６がインジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の複合酸化物からなる場合は、ＩｎＧａＺｎＯターゲット等がスパッタリングターゲットとして用いられる。ＩｎＧａＺｎＯターゲットは、例えば、組成式Ｉｎ２Ｏ３・Ｇａ２Ｏ３・（ＺｎＯ）２により表される組成を有するスパッタリングターゲットである。ＩｎＧａＺｎＯターゲットにおけるインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素（Ｏ）の原子組成比Ｉｎ：Ｇａ：Ｚｎ：Ｏは、例えば、１：１：１：４である。また、半導体膜がスパッタリング法により形成される場合は、アルゴン（Ａｒ）ガス及び酸素（Ｏ２）ガスからなる混合ガス等がスパッタリングガスとして用いられる。アルゴンガス及び酸素ガスからなる混合ガスにおけるアルゴンガスの分圧と酸素ガスの分圧との分圧比は、例えば、１００：１０である。また、半導体膜がスパッタリング法により形成される場合は、中間品が、例えば、２５０℃に加熱される。形成される半導体層は、例えば、４０ｎｍの厚さを有する。
半導体膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて半導体膜がエッチングされる。半導体膜がエッチングされる際には、半導体膜がウエットエッチングされる。半導体膜がウエットエッチングされる際には、水及び５重量％のシュウ酸を含むシュウ酸系溶液等がエッチング溶液として用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
図８（ａ）及び図９（ａ）に図示されるように、ゲート電極１２３は、ガラス基板１１１の厚さ方向から平面視された場合に、半導体チャネル層１２６の全体に重なり、半導体チャネル層１２６より大きい。これにより、ＬＥＤ層１４０により発せられガラス基板１１１に反射されゲート電極１２３上に配置される半導体チャネル層１２６に向かう迷光がゲート電極１２３により遮光される。
１．７．１５ エッチングストッパ層の形成
続いて、図８（ｂ）及び図９（ｂ）に図示されるように、エッチングストッパ層１２７が半導体チャネル層１２６に重ねて形成される。
続いて、図８（ｂ）及び図９（ｂ）に図示されるように、エッチングストッパ層１２７が半導体チャネル層１２６に重ねて形成される。
エッチングストッパ層１２７が形成される際には、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。絶縁膜がパターニングされることにより、第１のパッド電極１１８の、ソース配線１３０が接続される部分、第２のパッド電極１２０の、コモン配線１３２が接続される部分、並びに半導体チャネル層１２６の、ドレイン電極１２９及びソース電極１２８が接続される部分を露出させる開口が絶縁膜に形成される。
絶縁膜は、プラズマＣＶＤ法等により形成される。絶縁膜が酸化珪素（ＳｉＯ２）からなり絶縁膜がプラズマＣＶＤ法により形成される際には、シラン（ＳｉＨ４）ガス及び一酸化二窒素（Ｎ２О）ガスからなる混合ガス等が原料ガスとして用いられる。また、中間品が、例えば、３００℃に加熱される。形成される絶縁膜は、例えば、２００ｎｍの厚さを有する。
絶縁膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて絶縁膜がエッチングされる。絶縁膜は、リアクティブイオンエッチング等によりエッチングされる。絶縁膜がリアクティブイオンエッチングによりエッチングされる際には、三弗化メタン（ＣＨＦ３）ガス及び酸素（Ｏ２）ガスからなる混合ガス等がエッチングガスとして用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
エッチングストッパ層１２７は、ソース電極１２８、ドレイン電極１２９、ソース配線１３０及びドレイン配線１３１が形成される際に用いられるエッチング溶液が半導体チャネル層１２６に接触することを抑制するエッチングストッパとなり、当該エッチング溶液により半導体チャネル層１２６が腐食することを抑制することに寄与する。
１．７．１６ ソース電極、ドレイン電極、ソース配線及びドレイン配線の形成
続いて、図８（ｃ）及び図９（ｃ）に図示されるように、ソース電極１２８、ドレイン電極１２９、ソース配線１３０及びドレイン配線１３１が形成される。
続いて、図８（ｃ）及び図９（ｃ）に図示されるように、ソース電極１２８、ドレイン電極１２９、ソース配線１３０及びドレイン配線１３１が形成される。
ソース電極１２８、ドレイン電極１２９、ソース配線１３０及びドレイン配線１３１が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
導電膜は、スパッタリング法等により形成される。形成される導電膜は、例えば、２００ｎｍの厚さを有する。
導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。導電膜がウエットエッチングによりエッチングされる際には、ＰＡＮ溶液がエッチング溶液として用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。この間、半導体チャネル層１２６は、エッチングストッパ層１２７によりＰＡＮ溶液及びレジスト剥離液から保護される。
１．７．１７ コモン配線の形成
続いて、図８（ｄ）及び図９（ｄ）に図示されるように、コモン配線１３２が形成される。
続いて、図８（ｄ）及び図９（ｄ）に図示されるように、コモン配線１３２が形成される。
コモン配線１３２が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
導電膜は、スパッタリング法等により形成される。導電膜がスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、中間品が、例えば、１５０℃に加熱される。形成される導電膜は、例えば、２００ｎｍの厚さを有し、５０μΩｃｍ以下の比抵抗値を有し、２×１０４Ｓ／ｃｍ以上の導電率を有する。
導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。導電膜がウエットエッチングによりエッチングされる際には、ＰＡＮ溶液がエッチング溶液として用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
コモン配線１３２が形成されるのと同時に、コモン配線１３２以外の回路配線が形成されてもよい。ドレイン電極１２９の上に、低い電気抵抗を有する材料からなる回路配線及びＴＦＴ１５１以外のＴＦＴにより回路が形成されてもよい。コモン配線１３２が形成されるのと同時に、複数のＴＦＴにそれぞれ備えられる複数のソースを互いに電気的に接続する配線、複数のＴＦＴにそれぞれ備えられる複数のドレインを互いに電気的に接続する配線等が形成されてもよい。
１．７．１８ アレイ基板の完成
上述した工程の後に、色変換層、上部保護膜、平坦化膜等の要素が必要に応じて形成され、アレイ基板１１が完成させられる。
上述した工程の後に、色変換層、上部保護膜、平坦化膜等の要素が必要に応じて形成され、アレイ基板１１が完成させられる。
２ 実施の形態２
図１は、実施の形態２のＬＥＤディスプレイを模式的に図示する斜視図でもある。図２は、実施の形態２のＬＥＤディスプレイに備えられるアレイ基板、周辺回路搭載タブ及び周辺回路集積チップを模式的に図示する平面図でもある。
図１は、実施の形態２のＬＥＤディスプレイを模式的に図示する斜視図でもある。図２は、実施の形態２のＬＥＤディスプレイに備えられるアレイ基板、周辺回路搭載タブ及び周辺回路集積チップを模式的に図示する平面図でもある。
図１０は、実施の形態２のＬＥＤディスプレイに備えられる各画素を模式的に図示する図である。図１０（ａ）は、平面図である。図１０（ｂ）は、断面図である。図１０（ｂ）は、図１０（ａ）に描かれた切断線Ｂ−Ｂの位置における断面を図示する。
実施の形態２のＬＥＤディスプレイ２は、実施の形態１のＬＥＤディスプレイ１と主に下記の相違点で相違する。
実施の形態１のＬＥＤディスプレイ１においては、ゲート電極１２３及び遮光膜１２４が、同じ材料により構成され、同じ層に配置される。これに対して、実施の形態２のＬＥＤディスプレイ２においては、ソース電極１２８、ソース配線１３０、ドレイン電極１２９、ドレイン配線１３１及び遮光膜１２４が、同じ材料により構成され、同じ層に配置される。
以下では、上記の相違点に関連して実施の形態２のＬＥＤディスプレイ２において採用される構成が説明される。説明されない点については、実施の形態１のＬＥＤディスプレイ１において採用される構成と同様の構成が実施の形態２のＬＥＤディスプレイ２においても採用される。
遮光膜１２４は、ＬＥＤ層１４０の側面１４０ｓ上に配置される。遮光膜１２４は、導電体からなり、望ましくは、金属又は合金からなり、さらに望ましくは、アルミニウム（Ａｌ）合金からなる。アルミニウム合金は、アルミニウム及びそれに添加される極微量のアルミニウム以外の元素からなる。遮光膜１２４によれば、ＬＥＤ層１４０により発せられＬＥＤ層１４０の側面１４０ｓから漏洩する光が遮光膜１２４により遮光される。
ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及び遮光膜１２４は、同じ材料により構成される。また、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及び遮光膜１２４は、同じ層に配置される。これにより、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及び遮光膜１２４を同時に形成することができ、ＬＥＤディスプレイ２の生産性を向上することができる。
ＬＥＤ層１４０は、ガラス基板１１１の厚さ方向から平面視された場合に４個の辺を有する四角形状の平面形状を有し、４個の辺をそれぞれ構成する４個の側面を有する。また、ＬＥＤディスプレイ１においては、４個の側面に含まれる、１個の側面を除く残余の側面の全部の上に遮光膜１２４が形成される。これにより、ＬＥＤ層１４０の側面１４０ｓの大部分が遮光膜１２４に覆われ、ＬＥＤ層１４０の側面１４０ｓから漏洩する光が効果的に遮光される。このこと、及びゲート電極１２３が半導体チャネル層１２６の全体に重なり半導体チャネル層１２６より大きいことにより、ＬＥＤディスプレイ２においては、ＬＥＤ層１４０により発せられた光が半導体チャネル層１２６に照射されることをほぼ完全に防ぐことができる。
４個の側面に含まれる１個の側面の上には、遮光膜１２４が完全には形成されず、当該１個の側面は、遮光膜１２４が配置されない領域を有する。当該領域は、コモン配線１３２の引き出しに用いられる。このようにされるのは、ＬＥＤディスプレイ２においては、ＬＥＤディスプレイ１と異なり、ゲート絶縁膜１２５及びエッチングストッパ層１２７により遮光膜１２４がコモン配線１３２から隔てられないためである。
半導体チャネル層１２６が酸化物半導体からなる場合は、酸化物半導体に接触するソース電極１２８及びドレイン電極１２９は、酸化物半導体との導通を安定して確保するために、望ましくは、高い耐酸化性を有する安定した合金からなる。ソース電極１２８及びドレイン電極１２９が高い耐酸化性を有する安定した合金からなる場合は、遮光膜１２４、ソース配線１３０及びドレイン配線１３１も高い耐酸化性を有する安定した合金からなる。このため、遮光膜１２４が、使用時に発生しやすい腐食現象等に対して強くなり、遮光膜１２４の長期信頼性が向上し、遮光膜１２４の遮光特性を長期間にわたって安定して維持することができる。
図４、図６（ａ）及び図６（ｂ）は、実施の形態２のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する平面図でもある。図５、図７（ａ）及び図７（ｂ）は、実施の形態２のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する断面図でもある。
図１１、図１３及び図１５は、実施の形態２のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する平面図である。図１２、図１４及び図１６は、実施の形態２のＬＥＤディスプレイの製造の途上で作製されるアレイ基板の中間品を模式的に図示する断面図である。図１２、図１４及び図１６は、図１１、図１３及び図１５に描かれた切断線Ｂ−Ｂの位置における断面を図示する。
アレイ基板１１が製造される際には、保護膜１２１及び下地膜１２２が形成されるのに続いて、図１１及び図１２に図示されるように、各画素１０１の全面に渡る導電膜１２３ｘが形成される。
導電膜１２３ｘは、スパッタリング法等により形成される。導電膜１２３ｘがスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、中間品が、例えば、１５０℃に加熱される。形成される導電膜は、例えば、２００ｎｍの厚さを有する。
続いて、図１３（ａ）及び図１４（ａ）に図示されるように、形成された導電膜１２３ｘがパターニングされる。これにより、ゲート電極１２３が形成される。ただし、実施の形態１と異なり、ゲート電極１２３が形成されるのと同時に遮光膜１２４は形成されない。
導電膜１２３ｘがパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。導電膜がウエットエッチングによりエッチングされる際には、ＰＡＮ溶液がエッチング溶液として用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。
続いて、図１３（ｂ）及び図１４（ｂ）に図示されるように、ゲート絶縁膜１２５がゲート電極１２３に重ねて形成される。
ゲート絶縁膜１２５が形成される際には、実施の形態１と同様に、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。絶縁膜がパターニングされることにより、第１のパッド電極１１８及び第２のパッド電極１２０を露出させる開口が絶縁膜に形成される。
続いて、図１３（ｃ）及び図１４（ｃ）に図示されるように、半導体チャネル層１２６がゲート絶縁膜１２５上に形成される。
半導体チャネル層１２６が形成される際には、実施の形態１と同様に、各画素１０１の全面に渡る半導体膜が形成され、形成された半導体膜がパターニングされる。
続いて、図１５（ａ）及び図１６（ａ）に図示されるように、エッチングストッパ層１２７が半導体チャネル層１２６に重ねて形成される。
エッチングストッパ層１２７が形成される際には、実施の形態１と同様に、各画素１０１の全面に渡る絶縁膜が形成され、形成された絶縁膜がパターニングされる。
続いて、図１５（ｂ）及び図１６（ｂ）に図示されるように、ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及び遮光膜１２４が形成される。
ソース電極１２８、ドレイン電極１２９、ソース配線１３０、ドレイン配線１３１及び遮光膜１２４が形成される際には、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
導電膜は、スパッタリング法等により形成される。導電膜がスパッタリング法により形成される際には、アルゴン（Ａｒ）ガス等がスパッタリングガスとして用いられる。また、導電膜が、例えば、１５０℃に加熱される。形成される導電膜は、例えば、２００ｎｍの厚さを有する単層膜である。
導電膜がパターニングされる際には、レジストが塗布されてレジスト膜が形成され、形成されたレジスト膜に対して写真製版プロセスが実行されてレジストマスクが形成される。続いて、レジストマスクを用いて導電膜がエッチングされる。導電膜は、ウエットエッチング等によりエッチングされる。導電膜がウエットエッチングによりエッチングされる際には、ＰＡＮ溶液がエッチング溶液として用いられる。続いて、レジストマスクが除去される。レジストマスクが除去される際には、中間品を酸素プラズマに暴露させるアッシング処理、中間品をレジスト剥離液に浸漬するレジスト剥離等が行われる。続いて、中間品が必要に応じて洗浄される。この間、半導体チャネル層１２６は、エッチングストッパ層１２７によりＰＡＮ溶液及びレジスト剥離液から保護される。
遮光膜１２４は、図６（ｃ）に図示されるように、ＬＥＤ層１４０の側面１４０ｓを構成する４個の側面に含まれる、１個の側面を除く残余の側面の全部の上に遮光膜１２４が形成される。また、４個の側面に含まれる１個の側面の上には、遮光膜１２４が完全には形成されず、当該１個の側面は、遮光膜１２４が配置されない領域を有する。
続いて、図１５（ｃ）及び図１６（ｃ）に図示されるように、コモン配線１３２が形成される。
コモン配線１３２が形成される際には、実施の形態１と同様に、各画素１０１の全面に渡る導電膜が形成され、形成された導電膜がパターニングされる。
上述した工程の後に、色変換層、上部保護膜、平坦化膜等の要素が必要に応じて形成され、アレイ基板１１が完成させられる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１，２ ＬＥＤディスプレイ、１１ アレイ基板、１０１ 画素、１１１ ガラス基板、１１２ グラフェン層、１１４ ｎ型ＧａＮ層、１１５ 発光層、１１６ ｐ型ＧａＮ層、１２１ 保護膜、１２２ 下地膜、１２３ ゲート電極、１２４ 遮光膜、１２５ ゲート絶縁膜、１２６ 半導体チャネル層、１２８ ソース電極、１２９ ドレイン電極、１３０ ソース配線、１３１ ドレイン配線、１３２ コモン配線、１４０ ＬＥＤ層、１５０ ＬＥＤ、１５１ ＴＦＴ。
Claims (23)
- 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記側面上に配置され、前記側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極上に配置される半導体チャネル層と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きく、
前記遮光膜は、前記ゲート電極を構成する材料と同じ材料により構成され、前記ゲート電極が配置される層と同じ層に配置される
ＬＥＤディスプレイ。 - 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し前記複数の辺を構成する複数の側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記複数の側面の全部の上に配置され、前記複数の側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極上に配置される半導体チャネル層と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きい
ＬＥＤディスプレイ。 - 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記側面上に配置され、前記側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極上に配置される半導体チャネル層と、
ソース電極と、
ドレイン電極と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きく、
前記遮光膜は、前記ソース電極及び前記ドレイン電極を構成する材料と同じ材料により構成され、前記ソース電極及び前記ドレイン電極が配置される層と同じ層に配置される
ＬＥＤディスプレイ。 - 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し前記複数の辺を構成する複数の側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記複数の側面に含まれる、ひとつの側面を除く残余の側面の全部の上に配置され、前記残余の側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極上に配置される半導体チャネル層と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きく、
前記ひとつの側面は、前記遮光膜が配置されない領域を有する
ＬＥＤディスプレイ。 - 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記側面上に配置され、前記側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極及び前記ＬＥＤ層を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に配置される半導体チャネル層と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きい
ＬＥＤディスプレイ。 - 基板と、
前記基板上に配置される薄膜トランジスタと、
前記基板上に配置され側面を有するＬＥＤ層を備え、前記薄膜トランジスタにより駆動されるＬＥＤと、
前記側面上に配置され、前記側面から漏洩する光を遮る遮光膜と、
を備え、
前記薄膜トランジスタは、
下地膜と、
前記下地膜上に配置されるゲート電極と、
前記ゲート電極上に配置される半導体チャネル層と、
を備え、
前記ゲート電極は、前記基板の厚さ方向から平面視された場合に、前記半導体チャネル層の全体に重なり、前記半導体チャネル層より大きく、
前記ＬＥＤ層を覆い、前記下地膜を構成する材料と同じ材料により構成され、前記下地膜が配置される層と同じ層に配置される保護膜をさらに備える
ＬＥＤディスプレイ。 - 前記遮光膜は、前記ゲート電極を構成する材料と同じ材料により構成され、前記ゲート電極が配置される層と同じ層に配置される
請求項２、５又は６のＬＥＤディスプレイ。 - 前記薄膜トランジスタは、ソース電極と、ドレイン電極と、をさらに備え、
前記遮光膜は、前記ソース電極及び前記ドレイン電極を構成する材料と同じ材料により構成され、前記ソース電極及び前記ドレイン電極が配置される層と同じ層に配置される
請求項４、５又は６のＬＥＤディスプレイ。 - 前記ＬＥＤ層は、前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し、前記複数の辺を構成する複数の側面を有し、
前記遮光膜は、前記複数の側面の全部の上に配置される
請求項１、５又は６のＬＥＤディスプレイ。 - 前記ＬＥＤ層は、前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し、前記複数の辺をそれぞれ構成する複数の側面を有し、
前記遮光膜は、前記複数の側面に含まれる、ひとつの側面を除く残余の側面の全部の上に配置され、
前記ひとつの側面は、前記遮光膜が配置されない領域を有する
請求項３、５又は６のＬＥＤディスプレイ。 - 前記薄膜トランジスタは、下地膜をさらに備え、
前記ゲート電極は、前記下地膜上に配置され、
前記ＬＥＤ層を覆い、前記下地膜を構成する材料と同じ材料により構成され、前記下地膜が配置される層と同じ層に配置される保護膜をさらに備える
請求項１から１０までのいずれかのＬＥＤディスプレイ。 - 前記半導体チャネル層及び前記ＬＥＤ層を覆うエッチングストッパ層をさらに備える
請求項１から１１までのいずれかのＬＥＤディスプレイ。 - 前記薄膜トランジスタは、逆スタガ型の構造を有する
請求項１から１２までのいずれかのＬＥＤディスプレイ。 - 前記薄膜トランジスタは、前記ＬＥＤ層から見て、前記基板の厚さ方向と垂直をなす方向に配置される
請求項１から１３までのいずれかのＬＥＤディスプレイ。 - 前記ＬＥＤ層は、窒化ガリウム系材料又は窒化インジウム系材料からなる堆積層を備える
請求項１から１４までのいずれかのＬＥＤディスプレイ。 - グラフェン層をさらに備え、
前記ＬＥＤ層は、前記グラフェン層上に配置され窒化ガリウム系材料からなる最下部層を備える
請求項１から１５までのいずれかのＬＥＤディスプレイ。 - 前記半導体チャネル層は、金属酸化物からなる
請求項１から１６までのいずれかのＬＥＤディスプレイ。 - a) 側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記側面から漏洩する光を遮る遮光膜を前記側面上に形成する工程と、
を備え、
工程b)は、
b-1) 工程c)と同時に、ゲート電極を前記基板上に形成する工程と、
b-2) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
を備える
ＬＥＤディスプレイの製造方法。 - a) 前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し前記複数の辺を構成する複数の側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記複数の側面の全部の上に前記複数の側面から漏洩する光を遮る遮光膜を形成する工程と、
を備え、
工程b)は、
b-1) ゲート電極を前記基板上に形成する工程と、
b-2) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
を備える
ＬＥＤディスプレイの製造方法。 - a) 側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記側面から漏洩する光を遮る遮光膜を前記側面上に形成する工程と、
を備え、
工程b)は、
b-1) ゲート電極を前記基板上に形成する工程と、
b-2) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
b-3) 工程c)と同時に、ソース電極及びドレイン電極を前記半導体チャネル層上に形成する工程と、
を備える
ＬＥＤディスプレイの製造方法。 - a) 前記基板の厚さ方向から平面視された場合に複数の辺を有する多角形状の平面形状を有し前記複数の辺を構成する複数の側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記複数の側面に含まれる、ひとつの側面を除く残余の側面の全部の上に、残余の側面から漏洩する光を遮る遮光膜を、前記ひとつの側面が前記遮光膜が配置されない領域を有するように形成する工程と、
を備え、
工程b)は、
b-1) ゲート電極を前記基板上に形成する工程と、
b-2) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
ＬＥＤディスプレイの製造方法。 - a) 側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記側面から漏洩する光を遮る遮光膜を前記側面上に形成する工程と、
を備え、
工程b)は、
b-1) ゲート電極を前記基板上に形成する工程と、
b-2) 前記ゲート電極及び前記ＬＥＤ層に重ねてゲート絶縁膜を形成する工程と、
b-3) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなり前記半導体チャネル層が前記ゲート絶縁膜を介して前記ゲート電極上に配置されるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
を備える
ＬＥＤディスプレイの製造方法。 - a) 側面を有するＬＥＤ層を備えるＬＥＤを基板上に形成する工程と、
b) 工程a)の後に、前記ＬＥＤを駆動する薄膜トランジスタを前記基板上に形成する工程と、
c) 前記側面から漏洩する光を遮る遮光膜を前記側面上に形成する工程と、
を備え、
工程b)は、
b-1) 前記ＬＥＤ層に重ねて保護膜を形成し、前記保護膜を形成するのと同時に、下地膜を基板上に形成する工程と、
b-2) 前記下地膜上にゲート電極を前記基板上に形成する工程と、
b-3) 前記基板の厚さ方向から平面視された場合に前記ゲート電極が半導体チャネル層の全体に重なり前記半導体チャネル層より大きくなるように前記半導体チャネル層を前記ゲート電極上に形成する工程と、
を備える
ＬＥＤディスプレイの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019048396 | 2019-03-15 | ||
| JP2019048396 | 2019-03-15 | ||
| PCT/JP2019/033459 WO2020188851A1 (ja) | 2019-03-15 | 2019-08-27 | Ｌｅｄディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6723484B1 true JP6723484B1 (ja) | 2020-07-15 |
| JPWO2020188851A1 JPWO2020188851A1 (ja) | 2021-04-01 |
Family
ID=71523916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019569976A Active JP6723484B1 (ja) | 2019-03-15 | 2019-08-27 | Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6723484B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024053198A1 (ja) * | 2022-09-06 | 2024-03-14 | 株式会社ジャパンディスプレイ | 発光素子の検査方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037268A (ja) * | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
| JP2009141221A (ja) * | 2007-12-07 | 2009-06-25 | Sony Corp | ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置 |
| JP2015015321A (ja) * | 2013-07-03 | 2015-01-22 | 高槻電器工業株式会社 | 半導体発光素子及びその製造方法 |
| US20170170373A1 (en) * | 2015-12-15 | 2017-06-15 | Innolux Corporation | Light-emitting diode and display device manufactured from the light-emitting diode |
| CN108011012A (zh) * | 2017-11-08 | 2018-05-08 | 友达光电股份有限公司 | 元件基板及其制造方法 |
-
2019
- 2019-08-27 JP JP2019569976A patent/JP6723484B1/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037268A (ja) * | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
| JP2009141221A (ja) * | 2007-12-07 | 2009-06-25 | Sony Corp | ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置 |
| JP2015015321A (ja) * | 2013-07-03 | 2015-01-22 | 高槻電器工業株式会社 | 半導体発光素子及びその製造方法 |
| US20170170373A1 (en) * | 2015-12-15 | 2017-06-15 | Innolux Corporation | Light-emitting diode and display device manufactured from the light-emitting diode |
| CN108011012A (zh) * | 2017-11-08 | 2018-05-08 | 友达光电股份有限公司 | 元件基板及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024053198A1 (ja) * | 2022-09-06 | 2024-03-14 | 株式会社ジャパンディスプレイ | 発光素子の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020188851A1 (ja) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020188851A1 (ja) | Ｌｅｄディスプレイ | |
| KR102284344B1 (ko) | Tft기판과 그의 제조방법, 및 oled패널의 제조방법 | |
| US8981359B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| USRE48032E1 (en) | Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate | |
| KR101223487B1 (ko) | 투명 전극, 상기 투명 전극을 포함하는 유기 발광 장치 및 그 제조 방법 | |
| US8415659B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US10714658B2 (en) | Micro LED display panel and method of manufacturing same | |
| KR101968115B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US9659967B2 (en) | Thin-film transistor and display device having the same | |
| US20080197342A1 (en) | Display device and method of manufacturing the same | |
| US8766285B2 (en) | Self-luminous display and method of manufacturing the same | |
| JP2003037268A (ja) | 半導体素子及びその製造方法 | |
| US11316069B2 (en) | Micro-LED chip and manufacturing method thereof, and display panel | |
| JP2008225509A (ja) | 有機エレクトロルミネセンス素子とその製造方法 | |
| KR20180078941A (ko) | 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법 | |
| US20150171153A1 (en) | Organic light emitting display device | |
| CN110164918B (zh) | 有机发光显示设备 | |
| KR102172972B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR102047745B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| JP6806956B1 (ja) | 薄膜トランジスタ基板および表示装置 | |
| JP6723484B1 (ja) | Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法 | |
| JP7152448B2 (ja) | ディスプレイ装置 | |
| KR102022886B1 (ko) | 유기발광장치 | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR100685423B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191217 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191217 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6723484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |