KR102284344B1 - Tft기판과 그의 제조방법, 및 oled패널의 제조방법 - Google Patents

Tft기판과 그의 제조방법, 및 oled패널의 제조방법 Download PDF

Info

Publication number
KR102284344B1
KR102284344B1 KR1020207013117A KR20207013117A KR102284344B1 KR 102284344 B1 KR102284344 B1 KR 102284344B1 KR 1020207013117 A KR1020207013117 A KR 1020207013117A KR 20207013117 A KR20207013117 A KR 20207013117A KR 102284344 B1 KR102284344 B1 KR 102284344B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
interlayer insulating
gate
contact region
Prior art date
Application number
KR1020207013117A
Other languages
English (en)
Other versions
KR20200060761A (ko
Inventor
자오송 리우
위엔쥔 쉬
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200060761A publication Critical patent/KR20200060761A/ko
Application granted granted Critical
Publication of KR102284344B1 publication Critical patent/KR102284344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, TFT기판과 그의 제조방법 및 OLED패널의 제조방법을 제공하는 것이다. 상기 TFT기판의 제조방법에 있어서, 우선, 게이트전극(60) 및 활성층(40)을 덮는 제1 층간절연층(71)을 버퍼층(30) 상에 형성하고, 또한 제1 층간절연층의 재료를 산질화규소로 하고 있으므로, 게이트전극의 표면의 금속구리가 산화되지 않도록 보호되고, 게이트전극의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층 중에 도입되는 것을 방지할 수 있다. 나아가, 제1 층간절연층의 상방에 제2 층간절연층(72)을 형성하고, 또한 제2 층간절연층의 재료를 산화규소로 하고 있으므로, 과잉의 수소가 활성층에 도입되는 것을 회피하고, 활성층의 성능의 안정성이 확보되어, TFT소자의 동작안정성을 향상시킬 수 있다. 본 발명의 TFT기판은 전술한 TFT 기판의 제조방법에 의해 제조되어, 게이트 및 활성층의 성능은 안정적이며, TFT 장치는 강한 작업 안정성을 갖는다.

Description

TFT기판과 그의 제조방법, 및 OLED패널의 제조방법
본 발명은 디스플레이기술의 분야에 관한 것으로, 특히 TFT기판과 그의 제조방법, 및 OLED패널의 제조방법에 관한 것이다.
액정디스플레이장치(Liquid Crystal Display, LCD)는, 박형, 전력절감, 무복사 등의 많은 이점을 가지며, 휴대전화, 휴대정보단말(PDA), 디지털카메라, 컴퓨터디스플레이 또는 노트PC의 디스플레이 등에 폭넓게 이용되고 있다.
유기EL디스플레이로서도 알려진 유기발광다이오드(Organic Light-Emitting Diode, OLED)디스플레이는 신흥의 플랫패널디스플레이장치이며, 간이한 제조공정, 저비용, 저소비전력, 고휘도, 넓은 동작온도범위, 박형, 고속응답, 컬러디스플레이 및 대화면디스플레이의 실현용이성, 집적회로드라이버와의 정합의 실현용이성, 및 플렉시블디스플레이의 실현용이성 등의 이점을 갖기 때문에, 폭넓은 범위에서의 응용이 기대되고 있다.
OLED는 구동방식에 따라, 패시브매트릭스형 OLED(Passive Matrix OLED, PMOLED)와, 액티브매트릭스형 OLED(Active Matrix OLED, AMOLED)의 2가지 타입으로 크게 분류되고, 즉, 직접어드레싱과, 박막트랜지스터를 이용한 매트릭스어드레싱의 2가지 타입이다. 여기서 AMOLED는, 어레이상으로 배열된 픽셀을 갖고 있어, 액티브표시의 타입에 속하고, 발광효율이 높아, 통상은 고해상도의 대형 디스플레이장치에 이용된다.
박막트랜지스터(Thin Film Transistor, 약칭 TFT)는 목하, 액정디스플레이장치와 액티브매트릭스형 OLED디스플레이장치에 있어서의 주요한 구동소자이며, 고성능 플랫패널디스플레이장치의 발전방향에 직접 관계하는 것이다. 박막트랜지스터는 다양한 구조를 가지며, 대응하는 구조를 갖는 박막트랜지스터의 제조에도 다양한 재료가 이용되고, 아몰퍼스실리콘(a-Si)재료는 비교적 일반적으로 이용되는 재료 중 하나이다. 그러나, 액정디스플레이장치 및 OLED디스플레이장치는, 대형화 및 고해상도화를 향해 개발이 진행되고 있으며, 이동도가 겨우 1cm2/(VS) 정도인 종래의 a-Si에서는, 이미 이러한 수요를 만족시키지 못한다. 인듐·갈륨·아연산화물(IGZO)로 대표되는 금속산화물재료는, 10cm2/(VS) 이상의 이동도를 가지며, 나아가 대응하는 박막트랜지스터의 제조에 대해서는, 현존하는 a-Si반도체구동형의 박막트랜지스터의 생산라인과 호환성이 있어, 최근 급속하게 디스플레이분야에 있어서의 연구개발의 초점이 되고 있다.
자기정합형 탑·게이트구조의 산화물반도체TFT는, OLED패널에 있어서의 일반적인 TFT의 타입이다. 자기정합형 탑·게이트구조를 갖는 산화물반도체TFT의 제조과정에 있어서, 통상, 산화물반도체층과 게이트전극을 층간절연층(Inter Layer Dielectric, ILD)으로 덮을 필요가 있고, 층간절연층의 재료는 일반적으로 질화규소(SiNx) 및 산화규소(SiOx)로부터 선택된다. 질화규소의 화학기상퇴적공정에서는, 암모니아(NH3)가스를 도입할 필요가 있는데, 암모니아가스는 과잉의 수소를 산화물반도체층 중에 도입하기 쉬워, 산화물반도체층의 성능을 저하시키게 된다. 따라서, 본 분야에서는 통상, 층간절연층을 형성하는데 산화규소재료를 선택하여, 산화물반도체층 중에 과잉의 수소가 도입되는 것을 회피하고 있다. 그러나, 산화규소의 화학기상퇴적공정에서는, 아산화질소(N2O)를 도입할 필요가 있고, 아산화질소는 게이트전극표면의 금속구리를 산화시키기 쉬우므로, TFT소자의 성능에 이상(異常)을 일으킨다.
본 발명의 목적은, TFT기판의 제조방법을 제공하는 것이며, 해당 제조방법에 있어서, 게이트전극표면의 금속구리는 산화되지 않도록 보호되므로, 게이트전극의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층 중에 도입되는 것을 방지할 수 있으므로, 활성층의 성능의 안정성이 보증되고, 이에 따라 TFT소자의 동작안정성이 향상된다.
본 발명의 추가적인 목적으로서, 상기의 TFT기판의 제조방법에 의해 제조된 TFT기판을 제공하고, TFT소자는 보다 우수한 동작안정성을 갖는다.
본 발명의 추가적인 목적으로서, OLED패널의 제조방법을 제공하고, 해당 OLED패널의 제조방법에 있어서, 상기의 TFT기판의 제조방법을 이용하여 TFT기판을 제조하기 때문에, TFT소자가 보다 우수한 동작안정성을 갖는 것을 보증할 수 있고, 이에 따라 OLED패널이 보다 양호한 발광안정성을 갖는 것을 보증할 수 있다.
상기의 목적을 실현하기 위해, 본 발명은, TFT기판의 제조방법을 제공하고, 해당 TFT기판의 제조방법은, 하기 스텝S1 내지 스텝S4를 포함하고,
스텝S1에 있어서, 베이스기판을 제공하고, 상기 베이스기판 상에 차광층을 형성하고, 상기 차광층을 덮는 버퍼층을 상기 베이스기판 상에 형성하고, 상기 차광층의 상방에 대응한 활성층을 상기 버퍼층 상에 형성하고, 상기 활성층의 재료는 금속산화물반도체재료이고;
스텝S2에 있어서, 상기 활성층 상에 게이트절연층을 형성하고, 상기 게이트절연층 상에 게이트전극을 형성하고, 상기 게이트전극과 상기 게이트절연층은 상하방향에 있어서 정렬되며, 상기 게이트전극 및 상기 게이트절연층에 의해, 상기 활성층은, 상기 게이트절연층의 하방에 대응한 채널영역과, 상기 채널영역의 양측에 각각 위치하는 소스콘택트영역 및 드레인콘택트영역으로 획정되고,
상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 도체화처리를 실시함으로써, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 금속산화물반도체재료를 도체로 하고, 상기 채널영역의 금속산화물반도체재료는 반도체특성을 유지하고;
스텝S3에 있어서, 상기 게이트전극 및 상기 활성층을 덮는 제1 층간절연층을 상기 버퍼층 상에 형성하고, 상기 제1 층간절연층의 재료는 산질화규소를 포함하고,
상기 제1 층간절연층 상에 제2 층간절연층을 형성하고, 상기 제2 층간절연층의 재료는 산화규소를 포함하고; 및
스텝S4에 있어서, 상기 소스콘택트영역의 상방에 대응한 제1 관통구멍, 및 상기 드레인콘택트영역의 상방에 대응한 제2 관통구멍을 각각, 상기 제1 층간절연층 및 상기 제2 층간절연층 상으로부터 형성하고,
상기 제2 층간절연층 상에 소스전극 및 드레인전극을 형성하고, 상기 소스전극 및 상기 드레인전극은 각각, 상기 제1 관통구멍 및 상기 제2 관통구멍을 개재하여 상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 전기적으로 접속되어, TFT기판이 얻어진다.
상기 산질화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란, 암모니아 및 아산화질소가 포함되고,
상기 산화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란 및 아산화질소가 포함된다.
상기 제1 층간절연층의 두께는, 상기 제2 층간절연층의 두께보다 작다.
상기 제1 층간절연층의 두께는 100Å~500Å이고, 상기 제2 층간절연층의 두께는 3000Å~10000Å이다.
상기 스텝S2에 있어서,
상기 활성층을 덮는 상기 게이트절연층을 상기 버퍼층 상에 형성하고, 상기 게이트절연층 상에 게이트금속층을 퇴적시키고,
상기 게이트금속층 상에 포토레지스트층을 형성하고, 황색광공정의 이용에 따라, 상기 포토레지스트층에 패터닝처리를 실시하고, 잔존한 상기 포토레지스트층에 의해 상기 게이트금속층 상에 게이트전극패턴이 획정되고,
상기 포토레지스트층을 배리어층으로서 이용하고, 상기 게이트금속층을 에칭함으로써, 상기 활성층의 상방에 대응한 상기 게이트전극이 얻어지고,
상기 포토레지스트층 및 상기 게이트전극을 배리어층으로서 이용하고, 상기 게이트절연층을 에칭함으로써, 상기 게이트전극의 하부에 대응한 부분만을 남기고, 그 밖의 부분은 모두 에칭에 의해 제거되고, 잔존한 상기 게이트절연층은 상기 활성층 상에 위치하고, 또한 상기 게이트전극과 상하방향에 있어서 정렬되며, 상기 게이트전극 및 상기 게이트절연층에 의해, 상기 활성층은, 상기 게이트절연층의 하방에 대응한 상기 채널영역과, 상기 채널영역의 양측에 각각 위치하는 상기 소스콘택트영역 및 상기 드레인콘택트영역으로 획정되고,
상기 포토레지스트층, 상기 게이트전극 및 상기 게이트절연층을 배리어층으로서 이용하고, 상기 활성층에 플라즈마처리를 실시함으로써, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 금속산화물반도체재료를 도체로 하고, 상기 채널영역의 금속산화물반도체재료는 반도체특성을 유지하고, 플라즈마처리공정이 완료된 후, 상기 포토레지스트층을 박리시킨다.
본 발명은 추가로 TFT기판을 제공하고, 해당 TFT기판은,
베이스기판과,
상기 베이스기판 상에 마련된 차광층과,
상기 베이스기판 상에 마련되고, 또한 상기 차광층을 덮는 버퍼층과,
상기 버퍼층 상에 마련되고, 또한 상기 차광층의 상방에 대응한 활성층과,
상기 활성층 상에 마련된 게이트절연층과,
상기 게이트절연층 상에 마련되고, 또한 상기 게이트절연층과 상하방향에 있어서 정렬된 게이트전극과,
상기 버퍼층 상에 마련되고, 또한 상기 게이트전극 및 상기 활성층을 덮는 제1 층간절연층과,
상기 제1 층간절연층 상에 마련된 제2 층간절연층과,
상기 제2 층간절연층 상에 마련된 소스전극 및 드레인전극을 포함하고,
상기 제1 층간절연층의 재료는 산질화규소를 포함하고, 상기 제2 층간절연층의 재료는 산화규소를 포함하고,
상기 활성층은, 상기 게이트절연층의 하방에 대응한 채널영역과, 상기 채널영역의 양측에 각각 위치하는 소스콘택트영역 및 드레인콘택트영역을 포함하고, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 재료는 도체화된 금속산화물반도체재료이고, 상기 채널영역의 재료는 반도체특성을 유지한 금속산화물반도체재료이고,
상기 제1 층간절연층 및 상기 제2 층간절연층 상으로부터는, 상기 소스콘택트영역의 상방에 대응한 제1 관통구멍, 및 상기 드레인콘택트영역의 상방에 대응한 제2 관통구멍이 각각 형성되어 있으며, 상기 소스전극 및 상기 드레인전극은 각각, 상기 제1 관통구멍 및 상기 제2 관통구멍을 개재하여 상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 전기적으로 접속되어 있다.
상기 제1 층간절연층의 두께는, 상기 제2 층간절연층의 두께보다 작다.
상기 제1 층간절연층의 두께는 100Å~500Å이고, 상기 제2 층간절연층의 두께는 3000Å~10000Å이다.
본 발명은 추가로 OLED패널의 제조방법을 제공하고, 해당 OLED패널의 제조방법은, 하기 스텝S10 내지 스텝S60을 포함하고,
스텝S10에 있어서, 위와 같이 기재된 TFT기판의 제조방법에 의해 TFT기판을 제조하고;
스텝S20에 있어서, 상기 소스전극 및 상기 드레인전극을 덮는 패시베이션층을, 상기 TFT기판의 상기 제2 층간절연층 상에 형성하고, 또한 에칭에 의해 상기 소스전극의 상방에 대응한 제1 비아홀을, 상기 패시베이션층 상으로부터 형성하고,
상기 패시베이션층 상에 평탄화층을 형성하고, 또한 황색광공정의 채용에 따라, 상기 평탄화층 상에 제2 비아홀을 형성하고, 상기 제1 비아홀과 상기 제2 비아홀은 상하방향에 있어서 대응하고, 또한 상호 연통하고 있으며, 함께 제3 관통구멍을 구성하고;
스텝S30에 있어서, 상기 평탄화층 상에 OLED애노드를 형성하고, 상기 OLED애노드는 상기 제3 관통구멍을 개재하여 상기 소스전극과 접촉되고;
스텝S40에 있어서, 상기 평탄화층 및 상기 OLED애노드 상에 픽셀정의층을 형성하고, 또한 황색광공정의 채용에 따라, 상기 OLED애노드의 상방에 대응한 개구를, 상기 픽셀정의층 상으로부터 형성하고;
스텝S50에 있어서, 상기 개구 내의 상기 OLED애노드 상에, 유기발광층을 형성하고; 및
스텝S60에 있어서, 상기 픽셀정의층 및 상기 개구 내의 상기 유기발광층 상에, 캐소드를 형성한다.
본 발명의 TFT기판의 제조방법에 있어서, 우선, 게이트전극 및 활성층을 덮는 제1 층간절연층을 버퍼층 상에 형성하고, 또한 제1 층간절연층의 재료를 산질화규소로 하고 있으므로, 게이트전극의 표면의 금속구리가 산화되지 않도록 보호되고, 게이트전극의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층 중에 도입되는 것을 방지할 수 있다. 나아가, 제1 층간절연층의 상방에 제2 층간절연층을 형성하고, 또한 제2 층간절연층의 재료를 산화규소로 하고 있으므로, 과잉의 수소가 활성층에 도입되는 것을 회피하고, 활성층의 성능의 안정성이 확보되어, TFT소자의 동작안정성을 향상시킬 수 있다. 본 발명의 TFT기판은, 상기의 TFT기판의 제조방법을 이용하여 제조된 것으로, 그 게이트전극 및 활성층의 성능은 안정되어 있고, TFT소자는 보다 우수한 동작안정성을 갖는다. 본 발명의 OLED패널의 제조방법에 있어서, 상기 서술한 TFT기판의 제조방법을 이용하여 TFT기판을 제조하기 때문에, TFT소자는 보다 우수한 동작안정성을 갖는 것이 보증되고, 이에 따라 OLED패널은 보다 양호한 발광안정성을 갖는 것이 보증된다.
본 발명의 특징 및 기술내용을 보다 이해하기 위해, 이하의 본 발명의 상세한 설명 및 첨부의 도면을 참조하길 바란다. 여기서, 첨부의 도면은 단순히 참고 및 설명을 위한 것이며, 본 발명을 한정하는 것은 아니다.
이하에 있어서, 첨부의 도면을 참조하여, 본 발명에 따른 구체적인 실시형태에 대하여 상술함으로써, 본 발명의 기술안 및 그 밖의 유익한 효과를 명백하게 한다.
첨부의 도면에 있어서,
도 1은 본 발명에 있어서의 TFT기판의 제조방법의 플로우차트이다.
도 2는 본 발명에 있어서의 TFT기판의 제조방법의 스텝S1을 나타내는 도면이다.
도 3 내지 도 8은 본 발명에 있어서의 TFT기판의 제조방법의 스텝S2를 나타내는 도면이다.
도 9는 본 발명에 있어서의 TFT기판의 제조방법의 스텝S3을 나타내는 도면이다.
도 10은 종래의 자기정합형 탑·게이트구조를 갖는 산화물반도체TFT의 제조공정에 있어서, 산화규소재료에 의한 층간절연층이 형성된 후의 상태를 나타내는 현미경사진이다.
도 11은 본 발명에 있어서의 TFT기판의 제조방법에 있어서, 제2 층간절연층이 형성된 후의 상태를 나타내는 현미경사진이다.
도 12는 본 발명에 있어서의 TFT기판의 제조방법의 스텝S4를 나타내는 도면이고, 또한 본 발명의 TFT기판의 구조를 나타내는 도면이다.
도 13은 본 발명에 있어서의 OLED패널의 제조방법의 플로우차트이다.
도 14는 본 발명에 있어서의 OLED패널의 제조방법의 스텝S20 내지 스텝S60을 나타내는 참고도이고, 또한 본 발명의 OLED패널의 구조를 나타내는 도면이다.
본 발명에서 채용되고 있는 기술적 수단 및 그 효과에 대하여 추가로 설명하기 위해, 이하에 있어서, 본 발명의 바람직한 실시형태 및 첨부의 도면을 조합한 다음에 상술한다.
도 1을 참조하기 바란다. 본 발명은 TFT기판의 제조방법을 제공하고, 해당 방법은 이하의 스텝을 포함한다.
스텝S1: 도 2에 나타내는 바와 같이, 베이스기판(10)을 제공하고, 상기 베이스기판(10) 상에 차광층(20)을 형성하고, 상기 차광층(20)을 덮는 버퍼층(30)을 상기 베이스기판(10) 상에 형성하고, 상기 차광층(20)의 상방에 대응한 활성층(40)을 상기 버퍼층(30) 상에 형성하고, 상기 활성층(40)의 재료는 금속산화물반도체재료이다.
구체적으로는, 차광층(20)을 형성하기 전에, 상기 베이스기판(10)을 세정할 필요가 있다.
구체적으로는, 베이스기판(10) 상에 한 층의 금속을 퇴적시키고, 또한 황색광의 이용 및 에칭공정에 의해, 상기 차광층(20)이 얻어진다.
구체적으로는, 상기 차광층(20)의 면적은 상기 활성층(40)의 면적보다 크고, 또한 상기 차광층(20)의 베이스기판(10) 상에의 정투영은, 상기 활성층(40)의 베이스기판(10) 상에의 정투영을 가리므로, 상기 차광층(20)이 활성층(40)을 완전히 덮을 수 있게 되고, 활성층(40)이 광선의 조사를 받아 TFT의 임계값전압이 음으로 드리프트하는 것을 방지하여, TFT의 동작안정성을 향상시킬 수 있다.
구체적으로는, 상기 베이스기판(10)은 유리기판이다.
구체적으로는, 상기 차광층(20)의 두께는 500Å~2000Å이고, 상기 차광층(20)의 재료는 금속이다. 바람직하게는, 상기 차광층(20)의 재료는, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티탄(Ti) 중 1종 또는 2종 이상의 합금을 포함한다.
구체적으로는, 상기 버퍼층(30)의 두께는 1000Å~5000Å이고, 상기 버퍼층(30)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 활성층(40)의 두께는 100Å~1000Å이고, 상기 금속산화물반도체재료는, 인듐·갈륨·아연산화물(IGZO), 인듐·아연·주석산화물(IZTO), 및 인듐·갈륨·아연·주석산화물(IGZTO) 중 1종 또는 2종 이상을 포함한다.
스텝S2: 도 3 내지 도 8에 나타내는 바와 같이, 상기 활성층(40) 상에 게이트절연층(50)을 형성하고, 상기 게이트절연층(50) 상에 게이트전극(60)을 형성하고, 상기 게이트전극(60)과 게이트절연층(50)은 상하방향에 있어서 정렬된다. 상기 게이트전극(60) 및 게이트절연층(50)에 의해, 활성층(40)은, 게이트절연층(50)의 하방에 대응한 채널영역(41)과, 채널영역(41)의 양측에 각각 위치하는 소스콘택트영역(42) 및 드레인콘택트영역(43)으로 획정된다.
활성층(40)의 소스콘택트영역(42) 및 드레인콘택트영역(43)에 도체화처리를 실시함으로써, 소스콘택트영역(42) 및 드레인콘택트영역(43)의 금속산화물반도체재료를 도체로 하고, 채널영역(41)의 금속산화물반도체재료는 반도체특성을 유지한다.
구체적으로는, 상기 스텝S2는 이하의 공정을 포함한다.
도 3에 나타내는 바와 같이, 상기 활성층(40)을 덮는 게이트절연층(50)을 상기 버퍼층(30) 상에 형성하고, 상기 게이트절연층(50) 상에 게이트금속층(51)을 퇴적시킨다.
도 4에 나타내는 바와 같이, 상기 게이트금속층(51) 상에 포토레지스트층(52)을 형성하고, 황색광공정의 이용에 따라, 상기 포토레지스트층(52)에 패터닝처리를 실시하고, 잔존한 포토레지스트층(52)에 의해 상기 게이트금속층(51) 상에 게이트전극패턴이 획정된다.
도 5에 나타내는 바와 같이, 상기 포토레지스트층(52)을 배리어층으로서 이용하고, 상기 게이트금속층(51)을 에칭함으로써, 활성층(40)의 상방에 대응한 게이트전극(60)이 얻어진다.
도 6에 나타내는 바와 같이, 상기 포토레지스트층(52) 및 게이트전극(60)을 배리어층으로서 이용하고, 게이트절연층(50)을 에칭함으로써, 게이트전극(60)의 하부에 대응한 부분만을 남기고, 그 밖의 부분은 모두 에칭에 의해 제거된다. 잔존한 게이트절연층(50)은 활성층(40) 상에 위치하고, 또한 게이트전극(60)과 상하방향에 있어서 정렬된다. 상기 게이트전극(60) 및 게이트절연층(50)에 의해, 활성층(40)은, 게이트절연층(50)의 하방에 대응한 채널영역(41)과, 채널영역(41)의 양측에 각각 위치하는 소스콘택트영역(42) 및 드레인콘택트영역(43)으로 획정된다.
도 7에 나타내는 바와 같이, 포토레지스트층(52), 게이트전극(60) 및 게이트절연층(50)을 배리어층으로서 이용하고, 활성층(40)에 플라즈마처리를 실시함으로써, 소스콘택트영역(42) 및 드레인콘택트영역(43)의 금속산화물반도체재료를 도체로 하고, 채널영역(41)의 금속산화물반도체재료는 반도체특성을 유지한다. 도 8에 나타내는 바와 같이, 플라즈마처리공정이 완료된 후, 포토레지스트층(52)을 박리시킨다.
활성층(40)에 대해 플라즈마처리를 실시함으로써, 소스콘택트영역(42) 및 드레인콘택트영역(43)에 있어서의 금속산화물반도체재료 중의 산소의 함유량을 감소시키고, 금속산화물반도체재료의 저항률을 낮춰, 해당 금속산화물반도체재료를 도체로 변화시킬 수 있다.
구체적으로는, 상기 게이트절연층(50)의 두께는 1000Å~3000Å이고, 상기 게이트절연층(50)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 게이트전극(60)의 두께는 2000Å~8000Å이고, 상기 게이트전극(60)은, 상기 게이트절연층(50) 상에 마련된 제1 게이트층과, 상기 제1 게이트층 상에 마련된 제2 게이트층을 포함한다. 상기 제1 게이트층의 재료는, 몰리브덴(Mo), 티탄(Ti), 또는 몰리브덴-티탄합금이고, 상기 제2 게이트층의 재료는 구리(Cu)이다.
구체적으로는, 상기 플라즈마는, 헬륨플라즈마, 아르곤플라즈마 및 암모니아플라즈마 중 1종 또는 2종 이상을 포함한다.
구체적으로는, 상기 금속산화물반도체재료가 인듐·갈륨·아연산화물(IGZO)인 경우, 플라즈마처리 전에 있어서, 상기 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X1이고, X1는 1 내지 10의 사이이다. 플라즈마처리 후에 있어서, 상기 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X2이고, X2는 1 미만이다. 따라서, 활성층(40)에 대해 플라즈마 처리를 실시한 후에 있어서, 상기 활성층(40)의 소스콘택트영역(42) 및 드레인콘택트영역(43)에 있어서의 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X2가 되고, X2는 1 미만이 된다; 상기 활성층(40)의 채널영역(41)의 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X1이 되고, X1은 1 내지 10의 사이가 된다.
본 발명은 자기정합형 탑·게이트구조를 채용하고 있으며, 게이트전극(60) 및 게이트절연층(50)에 의해, 활성층(40)이, 게이트절연층(50)의 하방에 대응한 채널영역(41)과, 채널영역(41)의 양측에 각각 위치하는 소스콘택트영역(42) 및 드레인콘택트영역(43)으로 획정되는 것을 이용하여, 활성층(40)에 대해 플라즈마처리를 실시하는 과정에 있어서, 활성층(40)의 채널영역(41)이 도체화되지 않도록, 상기 게이트전극(60) 및 게이트절연층(50)은 해당 채널영역(41)을 보호할 수 있다.
스텝S3: 도 9에 나타내는 바와 같이, 상기 게이트전극(60) 및 활성층(40)을 덮는 제1 층간절연층(71)을 상기 버퍼층(30) 상에 형성하고, 상기 제1 층간절연층(71)의 재료는 산질화규소(SiOxNy)를 포함한다.
상기 제1 층간절연층(71) 상에 제2 층간절연층(72)을 형성하고, 상기 제2 층간절연층(72)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 산질화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란, 암모니아(NH3) 및 아산화질소(N2O)가 포함된다. 상기 실란은, 바람직하게는 모노실란(SiH4)이다.
구체적으로는, 상기 산화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란 및 아산화질소(N2O)가 포함된다. 상기 실란은, 바람직하게는 모노실란(SiH4)이다.
구체적으로는, 상기 제1 층간절연층(71)의 두께는, 상기 제2 층간절연층(72)의 두께보다 작다.
바람직하게는, 상기 제1 층간절연층(71)의 두께는 100Å~500Å이고, 상기 제2 층간절연층(72)의 두께는 3000Å~10000Å이다.
이미 알고 있는 바와 같이, 질화규소(SiNx)의 화학기상퇴적공정에서 이용되는 반응가스에는, 실란 및 암모니아(NH3)가 포함되며, 암모니아는 활성층(40) 중에 수소를 도입하기 쉬워, 금속산화물반도체재료의 성능을 저하시킨다. 한편, 산화규소(SiOx)의 화학기상퇴적공정에서는, 아산화질소(N2O)를 도입할 필요가 있으므로, 게이트전극(60)의 표면의 금속구리를 산화시키기 쉽다. 본 발명에 있어서, 산질화규소를 제1 층간절연층(71)의 재료로 하고 있어, 산화규소와 비교하여, 아산화질소의 도입을 감소시켜, 게이트전극(60)의 표면의 금속구리가 산화되지 않도록 보호할 수 있다. 또한, 질화규소와 비교하여, 암모니아의 도입을 감소시켜, 과잉의 수소가 활성층(40) 중에 도입되는 것을 방지할 수 있다. 본 발명에 있어서, 산화규소를 제2 층간절연층(72)의 재료로 하고 있어, 질화규소와 비교하여, 암모니아가 도입되는 것을 회피하고, 과잉의 수소가 활성층(40)에 도입되는 것을 방지함으로써, 활성층(40)의 성능의 안정성을 확보하여, TFT소자의 동작안정성을 향상시킬 수 있다.
도 10은, 종래의 자기정합형 탑·게이트구조를 갖는 산화물반도체TFT의 제조공정에 있어서, 산화규소재료에 의한 층간절연층이 형성된 후의 상태를 나타내는 현미경사진이다. 도 10으로부터 알 수 있는 바와 같이, 게이트금속층(회색의 영역)의 표면의 구리는 현저하게 산화되어 있으며, 게이트금속층의 표면은 거칠고, 불균일하므로, TFT소자의 성능이 저하되기 쉬워, 동작이 불안정한 것이 된다. 도 11은, 본 발명에 있어서의 TFT기판의 제조방법에 있어서, 제2 층간절연층이 형성된 후의 상태를 나타내는 현미경사진이다. 도 11로부터 알 수 있는 바와 같이, 게이트금속층(백색의 영역)의 표면의 구리는 실질적으로 산화되어 있으며, 게이트금속층의 표면은 매끄러우므로, TFT소자의 동작안정성을 확보할 수 있다.
스텝S4: 도 12에 나타내는 바와 같이, 소스콘택트영역(42)의 상방에 대응한 제1 관통구멍(721), 및 드레인콘택트영역(43)의 상방에 대응한 제2 관통구멍(722)을 각각, 상기 제1 층간절연층(71) 및 제2 층간절연층(72) 상으로부터 형성한다.
상기 제2 층간절연층(72) 상에 소스전극(81) 및 드레인전극(82)을 형성하고, 상기 소스전극(81) 및 드레인전극(82)은 각각, 제1 관통구멍(721) 및 제2 관통구멍(722)을 개재하여 활성층(40)의 소스콘택트영역(42) 및 드레인콘택트영역(43)에 전기적으로 접속되어, TFT기판(100)이 얻어진다.
구체적으로는, 상기 제2 층간절연층(72) 상에 금속층을 퇴적시키고, 또한 패터닝을 실시함으로써, 상기 소스전극(81) 및 드레인전극(82)이 얻어진다.
구체적으로는, 상기 소스전극(81) 및 드레인전극(82)의 두께는 모두, 2000Å~8000Å이다. 상기 소스전극(81) 및 드레인전극(82)은 모두, 상기 제2 층간절연층(72) 상에 마련된 제1 금속층과, 상기 제1 금속층 상에 마련된 제2 금속층을 포함한다. 상기 제1 금속층의 재료는, 몰리브덴(Mo), 티탄(Ti), 또는 몰리브덴-티탄합금이고, 상기 제2 금속층의 재료는 구리(Cu)이다.
상기 TFT기판의 제조방법에 의해 제조된 TFT는, 자기정합형 탑·게이트구조의 산화물반도체TFT이다. 즉 이론적으로는, 상기 게이트전극(60) 및 게이트절연층(50)은 상하방향에 있어서 정렬되어 있으며, 치수가 일치하나, 실제의 생산에서 얻어지는 게이트전극(60)의 치수는 때때로, 게이트절연층(50)의 치수보다 약간 작다. 따라서, 본 출원에 기재된 「상기 게이트전극(60)과 게이트절연층(50)은 상하방향에 있어서 정렬된다」라고 하는 기술적 특징은, 단순히 본 출원의 TFT가 자기정합형 탑·게이트구조를 갖는 것을 나타내는 것이며, 「상기 게이트전극(60)과 게이트절연층(50)은」 어떠한 치수 상의 차이도 갖지 않는 것을 나타내는 것은 아니다. 본 발명의 사상과 동일하고, 또한 탑·게이트 자기정합프로세스를 이용하여 제조된 TFT구조 및 제조방법은 모두, 본 발명의 보호범위에 속한다.
상기의 TFT기판의 제조방법에서는, 우선, 게이트전극(60) 및 활성층(40)을 덮는 제1 층간절연층(71)을 버퍼층(30) 상에 형성하고, 또한 제1 층간절연층(71)의 재료를 산질화규소로 하고 있으므로, 게이트전극(60)의 표면의 금속구리가 산화되지 않도록 보호되고, 게이트전극(60)의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층(40) 중에 도입되는 것을 방지할 수 있다. 나아가, 제1 층간절연층(71)의 상방에 제2 층간절연층(72)을 형성하고, 또한 제2 층간절연층(72)의 재료를 산화규소로 하고 있으므로, 과잉의 수소가 활성층(40)에 도입되는 것을 회피하고, 활성층(40)의 성능의 안정성이 확보되어, TFT소자의 동작안정성을 향상시킬 수 있다.
도 12을 참조하기 바란다. 상기의 TFT기판의 제조방법에 기초하여, 본 발명은 추가로 TFT기판(100)을 제공한다. 해당 TFT기판(100)은, 베이스기판(10)과, 상기 베이스기판(10) 상에 마련된 차광층(20)과, 상기 베이스기판(10) 상에 마련되고, 또한 상기 차광층(20)을 덮는 버퍼층(30)과, 상기 버퍼층(30) 상에 마련되고, 또한 상기 차광층(20)의 상방에 대응한 활성층(40)과, 상기 활성층(40) 상에 마련된 게이트절연층(50)과, 상기 게이트절연층(50) 상에 마련되고, 또한 상기 게이트절연층(50)과 상하방향에 있어서 정렬된 게이트전극(60)과, 상기 버퍼층(30) 상에 마련되고, 또한 상기 게이트전극(60) 및 활성층(40)을 덮는 제1 층간절연층(71)과, 상기 제1 층간절연층(71) 상에 마련된 제2 층간절연층(72)과, 상기 제2 층간절연층(72) 상에 마련된 소스전극(81) 및 드레인전극(82)을 포함한다.
상기 제1 층간절연층(71)의 재료는 산질화규소를 포함하고, 상기 제2 층간절연층(72)의 재료는 산화규소를 포함한다.
상기 활성층(40)은, 게이트절연층(50)의 하방에 대응한 채널영역(41)과, 채널영역(41)의 양측에 각각 위치하는 소스콘택트영역(42) 및 드레인콘택트영역(43)을 포함한다. 상기 소스콘택트영역(42) 및 드레인콘택트영역(43)의 재료는 도체화된 금속산화물반도체재료이고, 상기 채널영역(41)의 재료는 반도체특성을 유지한 금속산화물반도체재료이다.
상기 제1 층간절연층(71) 및 제2 층간절연층(72) 상으로부터는, 소스콘택트영역(42)의 상방에 대응한 제1 관통구멍(721), 및 드레인콘택트영역(43)의 상방에 대응한 제2 관통구멍(722)이 각각 형성되어 있다. 상기 소스전극(81) 및 드레인전극(82)는 각각, 제1 관통구멍(721) 및 제2 관통구멍(722)을 개재하여 활성층(40)의 소스콘택트영역(42) 및 드레인콘택트영역(43)에 전기적으로 접속되어 있다.
구체적으로는, 상기 차광층(20)의 면적은 상기 활성층(40)의 면적보다 크고, 또한 상기 차광층(20)의 베이스기판(10) 상에의 정투영은, 상기 활성층(40)의 베이스기판(10) 상에의 정투영을 가리므로, 상기 차광층(20)이 활성층(40)을 완전히 덮을 수 있게 되고, 활성층(40)이 광선의 조사를 받아 TFT의 임계값전압이 음으로 드리프트하는 것을 방지하여, TFT의 동작안정성을 향상시킬 수 있다.
구체적으로는, 상기 베이스기판(10)은 유리기판이다.
구체적으로는, 상기 차광층(20)의 두께는 500Å~2000Å이고, 상기 차광층(20)의 재료는 금속이다. 바람직하게는, 상기 차광층(20)의 재료는, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티탄(Ti) 중 1종 또는 2종 이상의 합금을 포함한다.
구체적으로는, 상기 버퍼층(30)의 두께는 1000Å~5000Å이고, 상기 버퍼층(30)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 활성층(40)의 두께는 100Å~1000Å이고, 상기 금속산화물반도체재료는, 인듐·갈륨·아연산화물(IGZO), 인듐·아연·주석산화물(IZTO), 및 인듐·갈륨·아연·주석산화물(IGZTO) 중 1종 또는 2종 이상을 포함한다.
구체적으로는, 상기 게이트절연층(50)의 두께는 1000Å~3000Å이고, 상기 게이트절연층(50)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 게이트전극(60)의 두께는 2000Å~8000Å이고, 상기 게이트전극(60)은, 상기 게이트절연층(50) 상에 마련된 제1 게이트층과, 상기 제1 게이트층 상에 마련된 제2 게이트층을 포함한다. 상기 제1 게이트층의 재료는, 몰리브덴(Mo), 티탄(Ti), 또는 몰리브덴-티탄합금이고, 상기 제2 게이트층의 재료는 구리(Cu)이다.
구체적으로는, 상기 소스전극(81) 및 드레인전극(82)의 두께는 모두, 2000Å~8000Å이다. 상기 소스전극(81) 및 드레인전극(82)은 모두, 상기 제2 층간절연층(72) 상에 마련된 제1 금속층과, 상기 제1 금속층 상에 마련된 제2 금속층을 포함한다. 상기 제1 금속층의 재료는, 몰리브덴(Mo), 티탄(Ti), 또는 몰리브덴-티탄합금이고, 상기 제2 금속층의 재료는 구리(Cu)이다.
구체적으로는, 상기 금속산화물반도체재료가 인듐·갈륨·아연산화물(IGZO)인 경우, 상기 활성층(40)의 소스콘택트영역(42) 및 드레인콘택트영역(43)에 있어서의 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X2가 되고, X2는 1 미만이 된다. 한편, 상기 활성층(40)의 채널영역(41)의 인듐·갈륨·아연산화물 중의 인듐, 갈륨, 아연 및 산소의 몰비는, In:Ga:Zn:O=1:1:1:X1이 되고, X1은 1 내지 10의 사이가 된다.
구체적으로는, 상기 제1 층간절연층(71)의 두께는, 상기 제2 층간절연층(72)의 두께보다 작다.
바람직하게는, 상기 제1 층간절연층(71)의 두께는 100Å~500Å이고, 상기 제2 층간절연층(72)의 두께는 3000Å~10000Å이다.
상기의 TFT기판에서는, 버퍼층(30) 상에 형성되고, 또한 게이트전극(60) 및 활성층(40)을 덮는 제1 층간절연층(71)의 재료를 산질화규소로 하고 있으므로, 게이트전극(60)의 표면의 금속구리가 산화되지 않도록 보호되고, 게이트전극(60)의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층(40) 중에 도입되는 것을 방지할 수 있다. 나아가, 제1 층간절연층(71)의 상방에 형성된 제2 층간절연층(72)의 재료를 산화규소로 하고 있으므로, 과잉의 수소가 활성층(40)에 도입되는 것을 회피하고, 활성층(40)의 성능의 안정성이 확보되어, TFT소자의 동작안정성을 향상시킬 수 있다.
도 13을 참조하기 바란다. 상기의 TFT기판의 제조방법에 기초하여, 본 발명은 추가로 OLED패널의 제조방법을 제공한다. 해당 OLED패널의 제조방법은, 이하의 스텝을 포함한다.
스텝S10: 도 1 내지 도 12를 참조하기 바란다. 상기의 TFT기판의 제조방법에 의해, TFT기판(100)을 제조한다.
스텝S20: 도 14를 참조하기 바란다. 소스전극(81) 및 드레인전극(82)을 덮는 패시베이션층(90)을, 상기 TFT기판(100)의 제2 층간절연층(72) 상에 형성하고, 또한 에칭에 의해 소스전극(81)의 상방에 대응한 제1 비아홀(901)을, 상기 패시베이션층(90) 상으로부터 형성한다.
상기 패시베이션층(90) 상에 평탄화층(91)을 형성하고, 또한 황색광공정의 채용에 따라, 상기 평탄화층(91) 상에 제2 비아홀(912)을 형성한다. 상기 제1 비아홀(901)과 제2 비아홀(912)은 상하방향에 있어서 대응하고, 또한 상호 연통하고 있으며, 함께 제3 관통구멍(913)을 구성한다.
구체적으로는, 상기 패시베이션층(90)의 두께는 1000Å~5000Å이고, 상기 패시베이션층(90)의 재료는 산화규소(SiOx)를 포함한다.
구체적으로는, 상기 평탄화층(91)의 두께는 10000Å~20000Å이고, 상기 평탄화층(91)의 재료는 유기포토레지스트재료이고, 상기 유기포토레지스트재료의 조성 및 종류는 한정되지 않는다.
스텝S30: 도 14를 참조하기 바란다. 상기 평탄화층(91) 상에 OLED애노드(92)를 형성하고, 상기 OLED애노드(92)는 상기 제3 관통구멍(913)을 개재하여 소스전극(81)과 접촉된다.
구체적으로는, 상기 OLED애노드(92)의 두께는 500Å~1000Å이고, 상기 OLED애노드(92)의 재료는 투명한 도전성 금속산화물을 포함하고, 상기 투명한 도전성 금속산화물은 바람직하게는 산화인듐주석(ITO)이다.
스텝S40: 도 14를 참조하기 바란다. 상기 평탄화층(91) 및 OLED애노드(92) 상에 픽셀정의층(93)을 형성하고, 또한 황색광공정의 채용에 따라, 상기 OLED애노드(92)의 상방에 대응한 개구(935)를, 상기 픽셀정의층(93) 상으로부터 형성한다.
구체적으로는, 상기 픽셀정의층(93)의 두께는 10000Å~20000Å이고, 상기 픽셀정의층(93)의 재료는 유기포토레지스트재료이고, 상기 유기포토레지스트재료의 조성 및 종류는 한정되지 않는다.
구체적으로는, 상기 개구(935)의 면적은 상기 OLED애노드(92)의 면적보다 작고, 상기 개구(935)의 바닥부가 전부 애노드재료로 깔리는 것을 보증할 수 있다.
스텝S50: 도 14를 참조하기 바란다. 상기 개구(935) 내의 OLED애노드(92) 상에, 유기발광층(94)을 형성한다.
구체적으로는, 상기 유기발광층(94)은, 상기 OLED애노드(92) 상에 하방으로부터 상방을 향해 순차적층된, 정공주입층, 정공수송층, 발광층 및 전자수송층을 포함한다.
구체적으로는, 상기 유기발광층(94)은, 층착 또는 잉크젯프린터(IJP)기술에 의해 형성된다.
스텝S60: 도 14를 참조하기 바란다. 상기 픽셀정의층(93) 및 상기 개구(935) 내의 유기발광층(94) 상에, 캐소드(95)를 형성한다. 이상으로, OLED패널의 제조가 완료된다.
구체적으로는, 상기 캐소드(95)의 재료는 금속이고, 바람직하게는 은이다.
구체적으로는, 상기 캐소드(95)는 충분히 얇은 두께와 양호한 광투과성을 가지며, 유기발광층(94)으로부터 발한 광은, 상기 캐소드(95)를 개재하여 방출될 수 있다.
상기의 OLED패널의 제조방법에 있어서, 상기 서술한 TFT기판의 제조방법에 의해 TFT기판을 제조하기 때문에, 게이트전극(60) 및 활성층(40)의 성능의 안정성이 보증되며, TFT소자의 동작안정성이 향상되고, 이에 따라 OLED패널은 보다 양호한 발광안정성을 갖는 것이 보증된다.
도 14를 참조하기 바란다. 상기의 OLED패널의 제조방법에 기초하여, 본 발명은 추가로 OLED패널을 제공한다. 해당 OLED패널은, 상기 서술한 바와 같은 TFT기판(100)과, 상기 TFT기판(100)의 제2 층간절연층(72) 상에 마련되고, 또한 소스전극(81) 및 드레인전극(82)을 덮는 패시베이션층(90)과, 상기 패시베이션층(90) 상에 마련된 평탄화층(91)과, 상기 평탄화층(91) 상에 마련된 OLED애노드(92)와, 상기 평탄화층(91) 및 OLED애노드(92) 상에 마련된 픽셀정의층(93)과, 상기 픽셀정의층(93) 상으로부터 마련되고, 또한 상기 OLED애노드(92)의 상방에 대응한 개구(935)와, 상기 개구(935) 내에 마련되고, 또한 상기 OLED애노드(92) 상에 위치하는 유기발광층(94)과, 상기 픽셀정의층(93) 및 유기발광층(94) 상에 마련된 캐소드(95)를 포함한다.
상기 패시베이션층(90) 및 평탄화층(91) 상에는, 소스전극(81)의 상방에 대응한 제3 관통구멍(913)이 마련되어 있고, 상기 OLED애노드(92)는 제3 관통구멍(913)을 개재하여 소스전극(81)과 접촉되어 있다.
구체적으로는, 상기 제3 관통구멍(913)은, 상기 패시베이션층(90) 상에 마련된 제1 비아홀(901)과, 상기 평탄화층(91) 상에 마련된 제2 비아홀(912)을 포함한다. 상기 제1 비아홀(901)과 제2 비아홀(912)은 상하방향에 있어서 대응하고, 또한 상호 연통하고 있다.
구체적으로는, 상기 개구(935)의 면적은 상기 OLED애노드(92)의 면적보다 작고, 상기 개구(935)의 바닥부가 전부 애노드재료로 깔리는 것을 보증할 수 있다.
구체적으로는, 상기 유기발광층(94)은, 상기 OLED애노드(92) 상에 하방으로부터 상방을 향해 순차적층된, 정공주입층, 정공수송층, 발광층 및 전자수송층을 포함한다.
구체적으로는, 상기 캐소드(95)의 재료는 금속이고, 바람직하게는 은이다.
상기의 OLED패널은 상기 서술한 TFT기판을 포함하고 있으며, 그 게이트전극(60) 및 활성층(40)의 성능은 안정되어 있고, TFT소자는 보다 우수한 동작안정성을 가지며, 이에 따라 OLED패널은 보다 양호한 발광안정성을 갖는다.
이상과 같이, 본 발명은, TFT기판과 그의 제조방법, 및 OLED패널의 제조방법을 제공한다. 본 발명의 TFT기판의 제조방법에 있어서, 우선, 게이트전극 및 활성층을 덮는 제1 층간절연층을 버퍼층 상에 형성하고, 또한 제1 층간절연층의 재료를 산질화규소로 하고 있으므로, 게이트전극의 표면의 금속구리가 산화되지 않도록 보호되고, 게이트전극의 성능의 안정성이 확보됨과 함께, 과잉의 수소가 활성층 중에 도입되는 것을 방지할 수 있다. 나아가, 제1 층간절연층의 상방에 제2 층간절연층을 형성하고, 또한 제2 층간절연층의 재료를 산화규소로 하고 있으므로, 과잉의 수소가 활성층에 도입되는 것을 회피하고, 활성층의 성능의 안정성이 확보되어, TFT소자의 동작안정성을 향상시킬 수 있다. 본 발명의 TFT기판은, 상기의 TFT기판의 제조방법을 이용하여 제조된 것으로, 그 게이트전극 및 활성층의 성능은 안정되어 있으며, TFT소자는 보다 우수한 동작안정성을 갖는다. 본 발명의 OLED패널의 제조방법에 있어서, 상기 서술한 TFT기판의 제조방법을 이용하여 TFT기판을 제조하기 때문에, TFT소자는 보다 우수한 동작안정성을 갖는 것이 보증되고, 이에 따라 OLED패널은 보다 양호한 발광안정성을 갖는 것이 보증된다. 본 발명의 OLED패널은 상기의 TFT기판을 포함하고 있고, 그 TFT소자는 보다 우수한 동작안정성을 가지며, 이에 따라 OLED패널은 보다 양호한 발광안정성을 갖는다.
이상에 의해, 본 분야에 있어서의 통상의 기술자는, 본 발명의 기술안 및 기술적 사상에 의거하여 기타 각종 대응하는 개변 및 변형을 행할 수 있고, 이들 개변 및 변형은 모두 본 발명의 특허청구의 범위에 속하는 것이다.

Claims (9)

  1. 하기 스텝S1 내지 스텝S4를 포함하는 TFT기판의 제조방법으로서,
    스텝S1에 있어서, 베이스기판을 제공하고, 상기 베이스기판 상에 차광층을 형성하고, 상기 차광층을 덮는 버퍼층을 상기 베이스기판 상에 형성하고, 상기 차광층의 상방에 대응한 활성층을 상기 버퍼층 상에 형성하고, 상기 활성층의 재료는 금속산화물반도체재료이고;
    스텝S2에 있어서, 상기 활성층 상에 게이트절연층을 형성하고, 상기 게이트절연층 상에 게이트전극을 형성하고, 상기 게이트전극과 상기 게이트절연층은 상하방향에 있어서 정렬되며, 상기 게이트전극 및 상기 게이트절연층에 의해, 상기 활성층은, 상기 게이트절연층의 하방에 대응한 채널영역과, 상기 채널영역의 양측에 각각 위치하는 소스콘택트영역 및 드레인콘택트영역으로 획정되고,
    상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 도체화처리를 실시함으로써, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 금속산화물반도체재료를 도체로 하고, 상기 채널영역의 금속산화물반도체재료는 반도체특성을 유지하고;
    스텝S3에 있어서, 상기 게이트전극 및 상기 활성층을 덮는 제1 층간절연층을 상기 버퍼층 상에 형성하고, 상기 제1 층간절연층의 재료는 산질화규소를 포함하고,
    상기 제1 층간절연층 상에 제2 층간절연층을 형성하고, 상기 제2 층간절연층의 재료는 산화규소를 포함하고; 및
    스텝S4에 있어서, 상기 소스콘택트영역의 상방에 대응한 제1 관통구멍, 및 상기 드레인콘택트영역의 상방에 대응한 제2 관통구멍을 각각, 상기 제1 층간절연층 및 상기 제2 층간절연층 상으로부터 형성하고,
    상기 제2 층간절연층 상에 소스전극 및 드레인전극을 형성하고, 상기 소스전극 및 상기 드레인전극은 각각, 상기 제1 관통구멍 및 상기 제2 관통구멍을 개재하여 상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 전기적으로 접속되어, TFT기판이 얻어지고,
    상기 제1 층간절연층의 두께는, 상기 제2 층간절연층의 두께보다 작고,
    상기 제1 층간절연층의 두께는 100Å~500Å이고, 상기 제2 층간절연층의 두께는 3000Å~10000Å인 것을 특징으로 하는 TFT기판의 제조방법.
  2. 제1항에 있어서,
    상기 산질화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란, 암모니아 및 아산화질소가 포함되고,
    상기 산화규소는 화학기상퇴적법에 의해 조제되며, 반응가스로는, 실란 및 아산화질소가 포함되는 것을 특징으로 하는 TFT기판의 제조방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 스텝S2에 있어서,
    상기 활성층을 덮는 상기 게이트절연층을 상기 버퍼층 상에 형성하고, 상기 게이트절연층 상에 게이트금속층을 퇴적시키고,
    상기 게이트금속층 상에 포토레지스트층을 형성하고, 포토 리소그래피 공정으로서의 황색광공정의 이용에 따라, 상기 포토레지스트층에 패터닝처리를 실시하고, 잔존한 상기 포토레지스트층에 의해 상기 게이트금속층 상에 게이트전극패턴이 획정되고,
    상기 포토레지스트층을 배리어층으로서 이용하고, 상기 게이트금속층을 에칭함으로써, 상기 활성층의 상방에 대응한 상기 게이트전극이 얻어지고,
    상기 포토레지스트층 및 상기 게이트전극을 배리어층으로서 이용하고, 상기 게이트절연층을 에칭함으로써, 상기 게이트전극의 하부에 대응한 부분만을 남기고, 그 밖의 부분은 모두 에칭에 의해 제거되고, 잔존한 상기 게이트절연층은 상기 활성층 상에 위치하고, 또한 상기 게이트전극과 상하방향에 있어서 정렬되며, 상기 게이트전극 및 상기 게이트절연층에 의해, 상기 활성층은, 상기 게이트절연층의 하방에 대응한 상기 채널영역과, 상기 채널영역의 양측에 각각 위치하는 상기 소스콘택트영역 및 상기 드레인콘택트영역으로 획정되고,
    상기 포토레지스트층, 상기 게이트전극 및 상기 게이트절연층을 배리어층으로서 이용하고, 상기 활성층에 플라즈마처리를 실시함으로써, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 금속산화물반도체재료를 도체로 하고, 상기 채널영역의 금속산화물반도체재료는 반도체특성을 유지하고, 플라즈마처리공정이 완료된 후, 상기 포토레지스트층을 박리시키는 것을 특징으로 하는 TFT기판의 제조방법.
  6. 베이스기판과,
    상기 베이스기판 상에 마련된 차광층과,
    상기 베이스기판 상에 마련되고, 또한 상기 차광층을 덮는 버퍼층과,
    상기 버퍼층 상에 마련되고, 또한 상기 차광층의 상방에 대응한 활성층과,
    상기 활성층 상에 마련된 게이트절연층과,
    상기 게이트절연층 상에 마련되고, 또한 상기 게이트절연층과 상하방향에 있어서 정렬된 게이트전극과,
    상기 버퍼층 상에 마련되고, 또한 상기 게이트전극 및 상기 활성층을 덮는 제1 층간절연층과,
    상기 제1 층간절연층 상에 마련된 제2 층간절연층과,
    상기 제2 층간절연층 상에 마련된 소스전극 및 드레인전극을 포함하는 TFT기판으로서,
    상기 제1 층간절연층의 재료는 산질화규소를 포함하고, 상기 제2 층간절연층의 재료는 산화규소를 포함하고,
    상기 활성층은, 상기 게이트절연층의 하방에 대응한 채널영역과, 상기 채널영역의 양측에 각각 위치하는 소스콘택트영역 및 드레인콘택트영역을 포함하고, 상기 소스콘택트영역 및 상기 드레인콘택트영역의 재료는 도체화된 금속산화물반도체재료이고, 상기 채널영역의 재료는 반도체특성을 유지한 금속산화물반도체재료이고,
    상기 제1 층간절연층 및 상기 제2 층간절연층 상으로부터는, 상기 소스콘택트영역의 상방에 대응한 제1 관통구멍, 및 상기 드레인콘택트영역의 상방에 대응한 제2 관통구멍이 각각 형성되어 있으며, 상기 소스전극 및 상기 드레인전극은 각각, 상기 제1 관통구멍 및 상기 제2 관통구멍을 개재하여 상기 활성층의 상기 소스콘택트영역 및 상기 드레인콘택트영역에 전기적으로 접속되어 있고,
    상기 제1 층간절연층의 두께는, 상기 제2 층간절연층의 두께보다 작고,
    상기 제1 층간절연층의 두께는 100Å~500Å이고, 상기 제2 층간절연층의 두께는 3000Å~10000Å인 것을 특징으로 하는 TFT기판.
  7. 삭제
  8. 삭제
  9. 하기 스텝S10 내지 스텝S60을 포함하는 OLED패널의 제조방법으로서,
    스텝S10에 있어서, 제1항에 기재된 TFT기판의 제조방법에 의해 TFT기판을 제조하고;
    스텝S20에 있어서, 상기 소스전극 및 상기 드레인전극을 덮는 패시베이션층을, 상기 TFT기판의 상기 제2 층간절연층 상에 형성하고, 또한 에칭에 의해 상기 소스전극의 상방에 대응한 제1 비아홀을, 상기 패시베이션층 상으로부터 형성하고,
    상기 패시베이션층 상에 평탄화층을 형성하고, 또한 포토 리소그래피 공정으로서의 황색광공정의 채용에 따라, 상기 평탄화층 상에 제2 비아홀을 형성하고, 상기 제1 비아홀과 상기 제2 비아홀은 상하방향에 있어서 대응하고, 또한 상호 연통하고 있으며, 함께 제3 관통구멍을 구성하고;
    스텝S30에 있어서, 상기 평탄화층 상에 OLED애노드를 형성하고, 상기 OLED애노드는 상기 제3 관통구멍을 개재하여 상기 소스전극과 접촉되고;
    스텝S40에 있어서, 상기 평탄화층 및 상기 OLED애노드 상에 픽셀정의층을 형성하고, 또한 포토 리소그래피 공정으로서의 황색광공정의 채용에 따라, 상기 OLED애노드의 상방에 대응한 개구를, 상기 픽셀정의층 상으로부터 형성하고;
    스텝S50에 있어서, 상기 개구 내의 상기 OLED애노드 상에, 유기발광층을 형성하고; 및
    스텝S60에 있어서, 상기 픽셀정의층 및 상기 개구 내의 상기 유기발광층 상에, 캐소드를 형성하는 것을 특징으로 하는 OLED패널의 제조방법.
KR1020207013117A 2017-10-09 2017-11-25 Tft기판과 그의 제조방법, 및 oled패널의 제조방법 KR102284344B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710931305.8A CN107689345B (zh) 2017-10-09 2017-10-09 Tft基板及其制作方法与oled面板及其制作方法
CN201710931305.8 2017-10-09
PCT/CN2017/112971 WO2019071751A1 (zh) 2017-10-09 2017-11-25 Tft基板及其制作方法与oled面板的制作方法

Publications (2)

Publication Number Publication Date
KR20200060761A KR20200060761A (ko) 2020-06-01
KR102284344B1 true KR102284344B1 (ko) 2021-08-04

Family

ID=61154162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013117A KR102284344B1 (ko) 2017-10-09 2017-11-25 Tft기판과 그의 제조방법, 및 oled패널의 제조방법

Country Status (6)

Country Link
US (1) US10497620B2 (ko)
EP (1) EP3703111A4 (ko)
JP (1) JP7058724B2 (ko)
KR (1) KR102284344B1 (ko)
CN (1) CN107689345B (ko)
WO (1) WO2019071751A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169947B (zh) * 2018-01-31 2023-04-21 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
CN108493195B (zh) * 2018-03-29 2020-05-29 深圳市华星光电半导体显示技术有限公司 柔性tft背板的制作方法及柔性tft背板
CN108711548B (zh) * 2018-05-21 2020-04-10 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示器
CN109585566B (zh) * 2018-11-14 2021-05-18 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN109686793A (zh) * 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
CN109696759A (zh) 2018-12-29 2019-04-30 武汉华星光电技术有限公司 高穿透性液晶显示面板制造方法及其显示面板
US20220102534A1 (en) * 2019-02-15 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN110416313A (zh) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN110610967A (zh) * 2019-08-28 2019-12-24 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
CN111326082B (zh) * 2020-04-14 2021-08-03 Tcl华星光电技术有限公司 背板单元及其制造方法、显示装置
US11526079B2 (en) 2020-04-14 2022-12-13 Tcl China Star Optoelectronics Technology Co., Ltd. Backplane unit and its manufacturing method and display device
CN111681960A (zh) * 2020-05-12 2020-09-18 福建华佳彩有限公司 一种tft结构的制作方法
CN111668268A (zh) * 2020-06-02 2020-09-15 福建华佳彩有限公司 一种oled显示装置及制作方法
CN111668280A (zh) * 2020-06-30 2020-09-15 福建华佳彩有限公司 一种具有夹层结构的显示面板及制作方法
CN111883542A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN111900195B (zh) * 2020-09-08 2023-12-19 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN112599533A (zh) * 2020-12-04 2021-04-02 福建华佳彩有限公司 一种透明显示面板结构及其制备方法
CN112670301A (zh) * 2020-12-24 2021-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113745246B (zh) * 2021-08-16 2023-10-03 深圳市华星光电半导体显示技术有限公司 基板及显示面板
JP2023045215A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN116096118A (zh) * 2021-11-03 2023-05-09 京东方科技集团股份有限公司 发光器件及其控制方法、发光基板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174743B1 (en) 1998-12-08 2001-01-16 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
KR20050113045A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2008103253A (ja) * 2006-10-20 2008-05-01 Mitsubishi Electric Corp 表示装置及びその製造方法
WO2009016858A1 (ja) 2007-07-27 2009-02-05 Sharp Kabushiki Kaisha 回路基板、表示装置及び液晶表示装置
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6142151B2 (ja) * 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR20240025719A (ko) * 2012-12-28 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
CN104716193A (zh) 2013-12-11 2015-06-17 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
US10325937B2 (en) * 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
CN104393017B (zh) * 2014-10-31 2017-12-15 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
KR102281848B1 (ko) * 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
CN104882485A (zh) 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN105097838B (zh) * 2015-07-16 2018-03-02 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
KR102367215B1 (ko) * 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
JP2017108065A (ja) * 2015-12-11 2017-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
KR102402599B1 (ko) * 2015-12-16 2022-05-26 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
KR102483229B1 (ko) * 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
CN106129122B (zh) * 2016-08-31 2018-12-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106571306A (zh) 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法
KR102315502B1 (ko) * 2017-04-14 2021-10-22 삼성디스플레이 주식회사 표시 기판
JP2018195632A (ja) * 2017-05-15 2018-12-06 株式会社ジャパンディスプレイ 半導体装置および表示装置
CN107134461A (zh) 2017-06-28 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
US10331253B2 (en) * 2017-06-30 2019-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. In-cell touch screen

Also Published As

Publication number Publication date
US10497620B2 (en) 2019-12-03
EP3703111A4 (en) 2021-09-22
CN107689345A (zh) 2018-02-13
JP7058724B2 (ja) 2022-04-22
JP2020532876A (ja) 2020-11-12
KR20200060761A (ko) 2020-06-01
WO2019071751A1 (zh) 2019-04-18
US20190229017A1 (en) 2019-07-25
CN107689345B (zh) 2020-04-28
EP3703111A1 (en) 2020-09-02

Similar Documents

Publication Publication Date Title
KR102284344B1 (ko) Tft기판과 그의 제조방법, 및 oled패널의 제조방법
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US9178072B2 (en) Thin film transistor and display device
US8937311B2 (en) Thin film transistor, thin film transistor array substrate and method of fabricating the same
CN107611085B (zh) Oled背板的制作方法
EP2270866B1 (en) Organic light emitting diode display device and method of fabricating the same
JP2001109404A (ja) Ｅｌ表示装置
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US20170092704A1 (en) Thin film transistor, method of manufacturing the thin film transistor and thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US20220102458A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US6850000B1 (en) Thin film transistor organic light emitting diode structure
JP2001100655A (ja) Ｅｌ表示装置
KR20150101487A (ko) 박막 트랜지스터 및 그의 제조방법
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
CN111463248A (zh) 一种阵列基板及其制作方法、显示面板
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
WO2019136818A1 (zh) 一种喷墨打印的oled显示面板及其制备方法
US20210175360A1 (en) Thin film transistor and method for manufacturing the same
CN109817816B (zh) 显示面板及制造方法
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20240164158A1 (en) Display panel and manufacturing method thereof
CN111312826B (zh) 一种显示面板及其制作方法、显示模组及电子装置
KR20050115493A (ko) 양방향 유기 ｅｌ 디스플레이 소자 및 그 제조 방법
US20230246108A1 (en) Transistor, display device, and method of manufacturing transistor
KR100617115B1 (ko) 열분산형 유기 ｅｌ 디스플레이 패널

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant