KR102315502B1 - 표시 기판 - Google Patents

표시 기판 Download PDF

Info

Publication number
KR102315502B1
KR102315502B1 KR1020170048684A KR20170048684A KR102315502B1 KR 102315502 B1 KR102315502 B1 KR 102315502B1 KR 1020170048684 A KR1020170048684 A KR 1020170048684A KR 20170048684 A KR20170048684 A KR 20170048684A KR 102315502 B1 KR102315502 B1 KR 102315502B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
region
light emitting
injection layer
Prior art date
Application number
KR1020170048684A
Other languages
English (en)
Other versions
KR20180116512A (ko
Inventor
정진구
김성민
박혜향
박진현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170048684A priority Critical patent/KR102315502B1/ko
Priority to US15/951,588 priority patent/US10403847B2/en
Publication of KR20180116512A publication Critical patent/KR20180116512A/ko
Priority to US16/515,329 priority patent/US10651417B2/en
Priority to US16/843,198 priority patent/US11024826B2/en
Application granted granted Critical
Publication of KR102315502B1 publication Critical patent/KR102315502B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/828Transparent cathodes, e.g. comprising thin metal layers
    • H01L51/5088
    • H01L27/3244
    • H01L51/5072
    • H01L51/5275
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판, 상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층, 상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극, 상기 발광 영역 및 상기 투과 영역 중 상기 발광 영역의 상기 화소 전극 상에 선택적으로 배치된 정공 주입층, 상기 발광 영역의 상기 정공 주입층 상에 배치된 발광층, 상기 발광층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 전자 주입층 및 상기 전자 주입층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 공통 전극을 포함한다.

Description

표시 기판{DISPLAY SUBSTRATE}
본 발명은 표시 기판에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 기판에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다. 이 중, 유기 발광 표시 장치는 액정 표시 장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트를 필요로 하지 않아 초박형으로 구현할 수 있다는 장점이 있다. 이러한 유기 발광 표시 장치는 유기 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한다.
최근 서브 화소 영역 및 투과 영역을 구비하여, 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지를 투과시킬 수 있는 투명 유기 발광 표시 장치가 개발되고 있다.
본 발명의 목적은 투과율을 증가시키기 위한 표시 기판을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 기판은 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판, 상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층, 상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극, 상기 발광 영역 및 상기 투과 영역 중 상기 발광 영역의 상기 화소 전극 상에 선택적으로 배치된 정공 주입층, 상기 발광 영역의 상기 정공 주입층 상에 배치된 발광층, 상기 발광층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 전자 주입층 및 상기 전자 주입층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 공통 전극을 포함한다.
일 실시예에서, 상기 표시 기판은 상기 발광 영역의 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층, 상기 발광 영역의 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층 및 상기 발광 영역의 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함할 수 있다.
일 실시예에서, 상기 투과 영역의 상기 전자 수송층은 상기 전자 주입층 아래에 배치될 수 있다.
일 실시예에서, 상기 투과 영역의 상기 버퍼층은 상기 베이스 기판과 상기 정공 주입층 사이에 배치될 수 있다.
일 실시예에서, 상기 투과 영역의 상기 정공 수송층은 상기 전자 수송층과 상기 정공 주입층 사이에 배치될 수 있다.
일 실시예에서, 상기 표시 기판은 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 기판은 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판, 상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층, 상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극, 상기 발광 영역의 화소 전극 상에 배치된 제1 두께의 제1 정공 주입층, 상기 투과 영역에 배치된 상기 제1 두께와 다른 제2 두께의 제2 정공 주입층, 상기 발광 영역의 상기 제1 정공 주입층 상에 배치된 발광층, 상기 발광 영역의 발광층 및 상기 투과 영역의 상기 제2 정공 주입층 상에 공통적으로 배치된 전자 주입층 및 상기 전자 주입층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 공통 전극을 포함한다.
일 실시예에서, 상기 표시 기판은 상기 발광 영역의 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층, 상기 발광 영역의 제1 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층 및 상기 발광 영역의 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함할 수 있다.
일 실시예에서, 상기 투과 영역의 상기 전자 수송층은 전자 주입층 아래에 배치될 수 있다.
일 실시예에서, 상기 투과 영역의 상기 버퍼층은 상기 베이스 기판과 상기 전자 수송층 사이에 배치될 수 있다.
일 실시예에서, 상기 투과 영역의 상기 제2 정공 수송층은 상기 전자 수송층과 상기 버퍼층 사이에 배치될 수 있다.
일 실시예에서, 상기 제2 정공 주입층은 상기 제1 정공 주입층의 제1 두께보다 투과 영역의 투과율이 높은 제2 두께를 가질 수 있다.
일 실시예에서, 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 기판은 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판, 상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층, 상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극, 상기 발광 영역의 화소 전극 및 상기 투과 영역의 베이스 기판 위에 배치되고, 상기 투과 영역에서 인접한 상부 층 및 하부 층의 굴절률들에 대해 점진적으로 변하는 굴절률을 갖는 정공 주입층, 상기 발광 영역의 상기 정공 주입층 상에 배치된 발광층, 상기 발광층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 전자 주입층 및 상기 전자 주입층이 배치된 상기 베이스 기판 상에 공통적으로 배치된 공통 전극을 포함한다.
일 실시예에서, 상기 투과 영역에서 상기 하부 층의 굴절률, 상기 정공 주입층의 굴절률 및 상기 상부 층의 굴절률은 점진적으로 증가할 수 있다.
일 실시예에서, 상기 표시 기판은 상기 발광 영역의 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층, 상기 발광 영역의 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층 및 상기 발광 영역의 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함할 수 있다.
일 실시예에서, 상기 투과 영역에서 상기 정공 주입층의 상기 하부 층은 상기 버퍼층이고 상기 상부 층은 전자 수송층일 수 있다.
일 실시예에서, 상기 투과 영역에서 상기 정공 주입층의 상기 하부 층은 상기 버퍼층이고 상기 상부 층은 정공 수송층일 수 있다.
일 실시예에서, 상기 화소 회로층은 복수의 금속 패턴들과 상기 복수의 금속 패턴들 사이에 배치된 복수의 절연층들을 포함하고, 상기 투과 영역에서 상기 정공 주입층의 하부 층은 상기 복수의 절연층들 중 하나일 수 있다.
일 실시예에서, 상기 표시 기판은 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 표시 패널의 투과 영역에 배치되는 정공 주입층의 선택적으로 제거하여 투과 영역의 투과율을 향상시킬 수 있다. 또한, 상기 투과 영역의 정공 주입층이 인접한 층간의 굴절률 역전 계면 없는 굴절률을 가짐으로써 투과 영역의 투과율을 향상시킬 수 있다. 또한, 상기 투과 영역의 정공 주입층이 투과율이 가장 높은 두께를 가짐으로써 투과 영역의 투과율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 서브 화소 영역의 개념도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 11 및 도 12는 본 실시예들에 따른 투과 영역에 배열된 층들의 굴절률을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 서브 화소 영역의 개념도이다.
도 1 및 2를 참조하면, 표시 장치는 복수의 화소 영역들(PA)을 포함할 수 있다. 각 화소 영역(PA)은 투과 영역(TA) 및 발광 영역(EA)을 포함한다. 상기 발광 영역(EA)은 복수의 서브 화소 영역들을 포함할 수 있다.
상기 투과 영역(TA)은 외부 광을 투과하고, 적어도 하나의 절연층이 제거된 투과창을 포함한다.
도시된 바와 같이, 상기 투과 영역(TA)은 상기 제1, 제2 및 제3 서브 화소 영역들(SPA1, SPA2, SPA3)에 대응하여 하나로 형성될 수 있다. 또는, 도시되지 않았으나, 상기 투과 영역(TA)은 제1, 제2 및 제3 서브화소 영역들(SPA1, SPA2, SPA3)은 각각 대응하는 복수의 투과 영역들로 분리될 수 있다.
상기 투과 영역(TA)이 사각형의 평면 형상을 갖는 것으로 도시되어있지만 그것에 한정되는 것은 아니다. 예를 들면, 상기 투과 영역(TA)은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상 또는 타원형의 평면 형상을 가질 수도 있다.
상기 발광 영역(EA)은 제1, 제2 및 제3 서브 화소 영역들(SPA1, SPA2, SPA3)을 포함한다. 상기 제1, 제2 및 제3 서브 화소 영역들(SPA1, SPA2, SPA3)에 각각에는 화소 회로가 배치될 수 있고, 컬러 광을 방출할 수 있다. 예를 들면, 상기 제1 서브 화소 영역(SPA1)은 적색광을 방출할 수 있고, 상기 제2 서브 화소 영역(SPA2)는 녹색 광을 방출할 수 있으며, 상기 제3 서브 화소 영역(SPA3)은 청색 광을 방출할 수 있다.
도 2를 참조하면, 각 서브 화소 영역(예컨대, SPA2)에는 화소 회로(PC)및 상기 화소 회로(PC)와 연결된 유기 발광 다이오드(OLED)가 배치될 수 있다. 상기 화소 회로(PC)는 스캔 배선(SL), 데이터 배선(DL), 전압 배선(VL), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 유기 발광 다이오드(OLED)는 상기화소 회로(PC)와 연결된 화소 전극(PE), 유기 발광층(OEL) 및 공통전극(CE)을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3을 참조하면, 상기 표시 장치(1000)는 표시 기판(100) 및 대향 기판(200)을 포함한다.
상기 표시 장치(1000)는 광을 발생하는 유기 발광 다이오드(OLED)가 배치된 발광 영역(EA)과 외부 광을 투과하는 투과 영역(TA)을 포함한다.
상기 표시 기판(100)은 베이스 기판(101), 버퍼층(110), 화소 회로층(PCL), 평탄화막(160), 화소 전극(PE), 화소 정의막(170), 유기 발광층(OEL), 공통 전극(CE) 및 봉지층(190)을 포함한다.
상기 베이스 기판(101)은 투명한 재료로 구성될 수 있다. 예를 들면, 베이스 기판(101)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 기판, 무알칼리(non-alkali) 기판 등을 포함할 수 있다. 선택적으로는, 베이스 기판(101)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 베이스 기판(101)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(101) 위의 발광 영역(EA) 및 투과 영역(TA)에 배치된다. 상기 버퍼층(110)은 상기 베이스 기판(101)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층(110)은 상기 베이스 기판(101)의 표면을 평탄하게 할 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(101)에 따라서 다중막 구조로 형성할 수 있다. 예를 들면, 상기 버퍼층(110)은 실리콘 질화물(SiNx)를 포함하는 제1 층(111)과 실리콘 산화물(SiOx)를 포함하는 제2 층(112)을 포함할 수 있다.
상기 화소 회로층(PCL)은 상기 베이스 기판(101) 위 발광 영역(EA)에 배치될 수 있다.
상기 화소 회로층(PCL)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 제1 트랜지스터(TR1)는 제1 액티브 패턴(121), 제1 게이트 전극(GE1), 제1 전극(E11) 및 제2 전극(E12)를 포함한다. 상기 제2 트랜지스터(TR2)는 제2 액티브 패턴(122), 제2 게이트 전극(GE2), 제1 전극(E21) 및 제2 전극(E22)을 포함한다. 상기 스토리지 커패시터(CST)는 제1 스토리지 전극(STE1) 및 제2 스토리지 전극(STE2)을 포함한다.
도시된 바와 같이, 상기 제1 및 제2 액티브 패턴(121, 122)은 상기 발광 영역(EA)의 상기 버퍼층(110) 상에 배치된다. 예를 들면, 제1 및 제2 액티브 패턴(121, 122)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
게이트 절연층(130)은 상기 제1 및 제2 액티브 패턴(121, 122)이 형성된 상기 발광 영역(EA)의 상기 버퍼층(110) 상에 배치된다. 상기 게이트 절연층(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
상기 제1 스토리지 전극(STE1) 및 제2 게이트 전극(GE2)은 게이트 금속층으로부터 형성되고, 상기 발광 영역(EA)의 상기 게이트 절연층(130) 상에 배치된다. 상기 게이트 금속층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 층간 절연층(140)은 상기 제1 스토리지 전극(STE1), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)이 형성된 상기 베이스 기판(101)의 상기 발광 영역(EA) 상에 배치된다. 상기 제1 층간 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 스토리지 전극(STE2)은 게이트 금속층으로부터 형성되고, 상기 발광 영역(EA)의 상기 제1 층간 절연층(140) 상에 배치된다.
예를 들면, 상기 게이트 금속층은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 층간 절연층(150)은 상기 제2 스토리지 전극(STE2) 이 형성된 상기 베이스 기판(101)의 상기 발광 영역(EA) 상에 배치된다. 상기 제2 층간 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 상기 제2 층간 절연층(150)은 실리콘 산화물(SiOx)를 포함하는 제1 층(151)과 실리콘 질화물(SiNx)를 포함하는 제2 층(152)을 포함할 수 있다.
상기 제1 트랜지스터(TR1)의 제1 및 제2 전극들(E11, E12) 및 상기 제2 트랜지스터(TR2)의 제1 및 제2 전극들(E21, E22)은 소스 금속층으로부터 형성되고, 상기 발광 영역(EA)의 상기 제2 층간 절연층(150) 상에 배치된다. 상기 소스 금속층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 평탄화막(160)은 상기 화소 회로층(PCL)이 배치된 상기 베이스 기판(101)의 발광 영역(EA)에 배치되어, 상기 발광 영역(EA)을 평탄화할 수 있다. 상기 평탄화막(160)은 상기 제1 트랜지스터의 제1 전극(E11)을 노출하는 비아 홀(VH)을 포함한다.
상기 화소 전극(PE)은 상기 비아 홀(H)을 통해 상기 제1 트랜지스터(TR1)과 연결되고 상기 발광 영역(EA)의 상기 평탄화막(160) 위에 배치된다.
상기 화소 전극(PE)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 화소 정의막(170)은 상기 화소 전극(PE)이 형성된 상기 베이스 기판(101)의 상기 발광 영역(EA) 위에 배치된다. 상기 화소 정의막(170)은 상기 화소 전극(PE)을 노출하는 개구(OP)를 포함한다.
상기 유기 발광층(OEL)은 정공층(181), 컬러 발광층(182) 및 전자층(183)이 단일 혹은 다중막 구조로 적층되어 형성될 수 있다. 상기 유기 발광층(OEL)은 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N, N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등으로 형성될 수 있다.
상기 유기 발광층(OEL)은 진공증착의 방법으로 형성될 수 있다. 상기 정공층(181)은 상기 화소 전극(PE)과 인접한 정공 주입층(HIL: Hole Injection Layer) 및 상기 컬러 발광층(182)과 인접한 정공 수송층(HTL: Hole Transport Layer)을 포함할 수 있다.
상기 컬러 발광층(182)은 컬러 광을 방출시킬 수 있는 발광 물질을 포함한다. 예를 들면, 제1 서브 화소 영역은 적색 광을 방출하는 적색 발광층을 포함하고, 제2 서브 영역은 녹색 광을 방출하는 녹색 발광층을 포함하고, 제3 서브 영역은 청색 광을 방출하는 청색 발광층을 포함할 수 있다.
상기 전자층(183)은 상기 공통 전극(CE)과 인접한 전자 주입층(EIL: Electron Injection Layer) 및 상기 컬러 발광층(182)과 인접한 전자 수송층(ETL: Electron Transport Layer)을 포함할 수 있다.
상기 발광 영역(EA)에는 상기 정공층(181), 컬러 발광층(182) 및 전자층(183)이 순차적으로 배치된다. 예를 들면, 상기 개구(OP)에 의해 노출된 상기 화소 전극(PE) 위에 상기 정공층(181), 컬러 발광층(182) 및 전자층(183)이 순차적으로 배치된다.
상기 투과 영역(TA)에는 상기 유기 발광층(OEL) 중 상기 컬러 발광층(182)을 제외한 상기 정공층(181) 및 전자층(183) 중 적어도 하나가 배치될 수 있다.
본 실시예에 따르면, 상기 투과 영역(TA))에는 상기 정공층(181), 컬러 발광층(182) 및 전자층(183) 중 상기 정공층(181)만을 포함할 수 있다.
상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중에서 상기 정공 주입층(HIL)의 두께가 상대적으로 두껍고, 상기 정공 주입층(HIL)의 굴절률이 상대적으로 클 수 있다. 이에 따라서, 상기 정공 주입층(HIL)의 계면에서 고굴절로 인해 투과율 저하가 발생할 수 있다.
이러한 투과율 저하를 막기 위해서 본 실시예에서는 상기 정공 주입층(HIL)을 상기 발광 영역(EA)에만 선택적으로 증착하고 상기 투과 영역(TA)에는 선택적으로 증착하지 않는다. 따라서 상기 투과 영역(TA)에서 고굴절로 인해 투과율 저하를 막아 투과율을 향상시킬 수 있다.
상기 공통 전극(CE)은 상기 유기 발광층(OEL)이 형성된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TA)에 전체적으로 배치된다. 따라서, 상기 발광 영역(EA)에 배치된 상기 화소 전극(PE), 상기 유기 발광층(OEL) 및 공통 전극(CE)에 의해 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 봉지층(190)은 상기 공통 전극(CE)가 형성된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TRA)을 전체적으로 커버하도록 배치된다. 상기 봉지층(190)은 유기 발광 다이오드(OLED)를 외부로부터 보호할 수 있다. 상기 봉지층(190)은 무기물 또는 유기물로 이루어진 단일막 구조 또는 이들의 다중막 구조로 이루어질 수 있다.
상기 대향 기판(200)은 상기 표시 기판(100)과 마주하여 결합된다. 상기 대향 기판(200)은 투명한 재료로 구성될 수 있다. 예를 들면, 대향 기판(200)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 기판, 무알칼리(non-alkali) 기판 등을 포함할 수 있다. 선택적으로는, 대향 기판(200)은 연성을 갖는 투명 수지 기판, 예를 들면, 폴리이미드 기판을 들 수 있다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 베이스 기판(101)은 유리, 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다라임 기판, 무알칼리 기판 등을 사용하여 형성될 수 있다.
상기 베이스 기판(101) 상에 버퍼층(110)을 형성할 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(101) 상에 전체적으로 형성될 수 있고, 베이스 기판(101)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 상기 버퍼층(110)은 단일막 또는 다중막 구조로 형성할 수 있다. 예를 들면, 상기 버퍼층(110)은 실리콘 질화물(SiNx)를 포함하는 제1 층(111)과 실리콘 산화물(SiOx)을 포함하는 제2 층(112)을 포함할 수 있다.
상기 버퍼층(110) 상에 액티브층을 형성한다. 상기 액티브층은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 상기 액티브층을 패터닝하여 상기 제1 트랜지스터(TR1)의 제1 액티브 패턴(121) 및 상기 제2 트랜지스터(TR2)의 제2 액티브 패턴(122)을 형성한다.
상기 제1 및 제2 액티브 패턴들(121, 122)이 형성된 상기 베이스 기판(101) 상에 게이트 절연층(130)을 형성한다. 상기 게이트 절연층(130)은 예를 들면, 게이트 절연층(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
상기 게이트 절연층(130) 상에 게이트 금속층을 형성한다. 상기 게이트 금속층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 게이트 금속층을 패터닝하여 제1 게이트 금속패턴을 형성한다. 상기 제1 게이트 금속패턴은 상기 제1 스토리지 전극(STE1), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)를 포함할 수 있다.
상기 제1 스토리지 전극(STE1), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)이 형성된 베이스 기판(101) 상에 제1 층간 절연층(140)을 형성한다. 상기 제1 층간 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 층간 절연층(140) 상에 상기 게이트 금속층을 형성한다. 상기 게이트 금속층을 패터닝하여 제2 게이트 금속패턴을 형성한다. 상기 제2 게이트 금속패턴은 상기 제2 스토리지 전극(STE2)을 포함한다.
상기 제2 스토리지 전극(STE2)이 형성된 상기 베이스 기판(101) 상에 제2 층간 절연층(150)을 형성한다. 상기 제2 층간 절연층(150)은 실리콘 산화물(SiOx)을 포함하는 제1 층(151)과 실리콘 질화물(SiNx)을 포함하는 제2 층(152)을 포함할 수 있다.
일 실시예에 따르면, 식각 공정을 통해 상기 베이스 기판(101)의 상기 발광 영역(EA)에는 회로 연결을 위한 복수의 콘택홀들을 형성하고, 상기 투과 영역(TA)에는 광 투과를 위해 상기 버퍼층(110)을 노출하는 투과창(TW)를 형성한다. 이에 한정하지 않고, 상기 투과창(TW)은 후술되는 평탄화막(160) 및 화소 정의막(170)의 식각 공정에서 제2 층간 절연층(150)을 노출하여 형성될 수 있다.
상기 제2 층간 절연층(150) 상에 소스 금속층을 형성한다. 상기 소스 금속층을 패터닝하여 소스 금속패턴을 형성한다. 상기 소스 금속패턴은 상기 제1 트랜지스터(TR1)의 제1 및 제2 전극들(E11, E12) 및 상기 제2 트랜지스터(TR2)의 제1 및 제2 전극들(E21, E22)을 포함할 수 있다. 상기 복수의 콘택홀들을 통해 소스 금속패턴, 제1 게이트 금속패턴 및 제2 게이트 금속패턴은 서로 연결될 수 있다.
상기 제1 트랜지스터(TR1)의 제1 및 제2 전극들(E11, E12) 및 상기 제2 트랜지스터(TR2)의 제1 및 제2 전극들(E21, E22)이 형성된 상기 베이스 기판(101) 상에 평탄화막(160)을 형성한다. 상기 평탄화막(160)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 상기 평탄화막(160)을 패터닝하여 상기 발광 영역(EA)에는 상기 제1 트랜지스터(TR1)의 제1 전극(E11)을 노출하는 비아 홀(VH)을 형성하고, 상기 투과 영역(TA)에는 상기 투과창(TW)을 노출한다.
상기 평탄화막(160)을 패터닝한 후, 상기 베이스 기판(101) 상에 화소 전극층을 형성한다. 상기 화소 전극층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 화소 전극층을 패터닝하여 상기 발광 영역(EA)에 화소 전극(PE)을 형성한다.
상기 화소 전극(PE)이 형성된 상기 베이스 기판(101) 상에 화소 정의막(170)을 형성한다. 상기 화소 정의막(170)을 패터닝하여 상기 투과 영역(TA)에는 상기 투과창(TW)을 노출시키고, 상기 발광 영역(EA)에는 상기 화소 전극(PE)을 노출하는 개구(OP)를 형성한다.
도 5를 참조하면, 상기 투과창(TW) 및 상기 개구(OP)가 형성된 상기 베이스 기판(101) 위에 정공층(181)을 형성한다.
본 실시예에 따르면, 상기 정공층(181)은 마스크를 이용하여 상기 발광 영역(EA)에만 선택적으로 증착할 수 있다.
상기 정공층(181)은 정공 주입층(HIL) 및 정공 수송층(HTL)을 포함하고, 상기 정공 주입층(HIL)은 상기 화소 전극(PE) 상에 증착되고, 상기 정공 수송층(HTL)은 상기 정공 주입층(HIL) 상에 증착된다.
도 6을 참조하면, 상기 정공층(181)이 형성된 상기 베이스 기판(101) 위에 컬러 발광층(182)을 형성한다.
상기 컬러 발광층(182)은 마스크를 이용하여 상기 발광 영역(EA)의 상기 정공층(181) 위에 형성될 수 있다. 상기 컬러 발광층(182)은 제1 내지 제3 서브 화소 영역들에 따라서 상이한 컬러 발광층을 형성할 수 있다.
상기 컬러 발광층(182)이 형성된 상기 베이스 기판(101) 위에 전자층(183)을 형성한다. 상기 전자층(183)은 상기 투과 영역(TA) 및 상기 발광 영역(EA)에 공통적으로 형성될 수 있다.
상기 전자층(183)은 전자 주입층(EIL) 및 전자 수송층(ETL)을 포함하고, 상기 전자 수송층(ETL)은 상기 컬러 발광층(182) 위에 배치되고, 상기 전자 주입층(EIL)은 상기 전자 수송층(ETL) 위에 배치될 수 있다.
상기 전자층(183)이 형성된 상기 베이스 기판(101) 위에 공통 전극(CE)을 상기 투과 영역(TA) 및 상기 발광 영역(EA)에 공통적으로 형성된다. 따라서, 상기 공통 전극(CE)은 상기 전자 주입층(EIL) 상에 형성될 수 있다.
상기 발광 영역(EA)에 배치된 상기 화소 전극(PE), 상기 유기 발광층(OEL) 및 공통 전극(CE)에 의해 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 공통 전극(CE)이 형성된 상기 베이스 기판(101)위에 봉지층(190)을 형성한다. 상기 봉지층(190)은 상기 발광 영역(EA)에 형성된 복수의 유기 발광 다이오드들(OLED)을 외부로부터 보호할 수 있다. 상기 봉지층(190)은 무기물 또는 유기물로 이루어진 단일막 구조 또는 이들의 조합으로 형성된 다중막 구조로 이루어질 수 있다.
본 실시예에 따르면, 상기 투과 영역(TA))에 배치된 상기 유기 발광층(OEL)은 상기 정공층(181), 컬러 발광층(182) 및 전자층(183) 중 상기 전자층(183)만을 포함할 수 있다.
일반적으로 상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중에서 상기 정공 주입층이 상대적으로 두꺼운 두께 및 고 굴절율을 가지며, 이에 의해 상기 정공 주입층의 계면에서 고굴절에 의한 투과율 저하가 발생할 수 있다.
이러한 투과율 저하를 막기 위해서 본 실시예에서는 상기 정공 주입층(HIL)을 상기 투과 영역(TA)에 형성하지 않음으로써 상기 투과 영역의 투과율을 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7을 참조하면, 상기 표시 장치(2000)는 표시 기판(100A) 및 상기 표시 기판(100A)과 마주하는 대향 기판(200)을 포함할 수 있다.
상기 표시 기판(100A)은 베이스 기판(101), 버퍼층(110), 화소 회로층(PCL), 평탄화막(160), 화소 전극(PE), 화소 정의막(170), 유기 발광층(OEL), 공통 전극(CE) 및 봉지층(190)을 포함한다.
본 실시예에 따른 표시 기판(100A)은 이전 실시예에 따른 표시 기판(100)과 비교하면, 투과 영역(TA)에 배치된 정공층(181b)은 발광 영역(EA)에 배치된 정공층(181a)의 두께와 다를 수 있다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 간략하게 하거나, 생략한다.
상기 베이스 기판(101)은 투명한 재료로 구성될 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(101) 위의 발광 영역(EA) 및 투과 영역(TA)에 배치된다. 예를 들면, 상기 버퍼층(110)은 실리콘 질화물(SiNx)를 포함하는 제1 층(111)과 실리콘 산화물(SiOx)를 포함하는 제2 층(112)을 포함할 수 있다.
상기 화소 회로층(PCL)은 상기 베이스 기판(101) 위 발광 영역(EA)에 배치될 수 있다. 상기 화소 회로층(PCL)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 스토리지 커패시터(CST)를 포함할 수 있다.
상기 평탄화막(160)은 상기 화소 회로층(PCL)이 배치된 상기 베이스 기판(101)의 발광 영역(EA)에 배치되어, 상기 발광 영역(EA)을 평탄화할 수 있다. 상기 평탄화막(160)은 상기 제1 트랜지스터의 제1 전극(E11)을 노출하는 비아 홀(VH)을 포함한다.
상기 화소 전극(PE)은 상기 비아 홀(H)을 통해 상기 제1 트랜지스터(TR1)과 연결되고 상기 발광 영역(EA)의 상기 평탄화막(160) 위에 배치된다.
상기 화소 전극(PE)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 화소 정의막(170)은 상기 화소 전극(PE)이 형성된 상기 베이스 기판(101)의 상기 발광 영역(EA) 위에 배치된다. 상기 화소 정의막(170)은 상기 화소 전극(PE)을 노출하는 개구(OP)를 포함한다.
상기 유기 발광층(OEL)은 정공층(181), 컬러 발광층(182) 및 전자층(183)을 포함한다.
상기 정공층(181a, 181b)은 상기 화소 전극(PE)과 인접한 정공 주입층(HIL: Hole Injection Layer) 및 상기 컬러 발광층(182)과 인접한 정공 수송층(HTL: Hole Transport Layer)을 포함할 수 있다.
상기 컬러 발광층(182)은 컬러 광을 방출시킬 수 있는 발광 물질을 포함한다. 예를 들면, 제1 서브 화소 영역은 적색 광을 방출하는 적색 발광층을 포함하고, 제2 서브 영역은 녹색 광을 방출하는 녹색 발광층을 포함하고, 제3 서브 영역은 청색 광을 방출하는 청색 발광층을 포함할 수 있다.
상기 전자층(183)은 상기 공통 전극(CE)과 인접한 전자 주입층(EIL: Electron Injection Layer) 및 상기 컬러 발광층(182)과 인접한 전자 수송층(ETL: Electron Transport Layer)을 포함할 수 있다.
상기 발광 영역(EA)에는 상기 제1 정공층(181a), 컬러 발광층(182) 및 전자층(183)이 순차적으로 배치된다. 상기 제1 정공층(181a)은 제1 두께(t1)의 정공 주입층(HIL) 및 정공 수송층(HTL)을 포함한다.
상기 투과 영역(TA)에는 상기 제2 정공층(181b) 및 전자층(183)이 순차적으로 배치된다. 상기 제2 정공층(181b)는 제1 두께(t1)와 다른 제2 두께의 정공 주입층(HIL) 및 정공 수송층(HTL)을 포함할 수 있다.
상기 정공 주입층(HIL)의 제2 두께(t2)는 투과율이 가장 높은 경우의 두께로 설정될 수 있다. 예를 들면, 상기 발광 영역(EA)의 제1 정공 주입층(HIL)의 제1 두께(t1)가 약 107.5 nm 인 경우, 상기 제2 정공 주입층(HIL)의 제2 두께(t2)는 투과율이 가장 높은 실험치에 따라서, 예컨대, 약 20 nm 또는 약 160 nm 로설정될 수 있다.
한편, 도시되지 않았으나, 다른 실시예로서, 투과 영역(TA)의 투과율을 더욱 향상시키기 위해서, 상기 투과 영역(TA)에는 정공 수송층(HTL)을 생략할 수 있다. 즉, 상기 투과 영역(TA)의 버퍼층(110) 위에 상기 제2 두께(t2)의 제2 정공 주입층(HIL) 및 전자층(183)이 순차적으로 적층될 수 있다.
상기 공통 전극(CE)은 상기 전자층(183)이 배치된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TRA)에 공통적으로 배치된다. 따라서, 상기 발광 영역(EA)에 배치된 상기 화소 전극(PE), 상기 유기 발광층(OEL) 및 공통 전극(CE)에 의해 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 봉지층(190)은 상기 공통 전극(CE)가 형성된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TRA)을 전체적으로 커버하도록 배치된다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 이전 실시예의 제조 방법과 실질적으로 동일한 제조 방법으로 베이스 기판(101)의 발광 영역(EA)에는 위에 버퍼층(110), 화소 회로층(PCL), 화소 전극(PE), 평탄화막(160) 및 화소 정의막(170)을 형성되고, 베이스 기판(101)의 투과 영역(TA)에는 버퍼층(110)을 노출하는 투과창(TW)이 형성될 수 있다.
도 4 및 도 8을 참조하면, 상기 베이스 기판(101)의 발광 영역(EA)에는 화소 전극(PE)을 노출하는 개구(OP)가 형성되고, 상기 베이스 기판(101)의 투과 영역(TA)에는 버퍼층(110)을 노출하는 투과창(TW)이 형성된다.
상기 개구(OP)와 상기 투과창(TW)이 형성된 베이스 기판(101) 위에 마스크를 이용하여 서로 다른 두께의 정공 주입층(HIL)을 증착한다.
본 실시예에 따르면, 상기 발광 영역(EA)에는 제1 두께(t1)의 제1 정공 주입층(HIL1)을 형성하고, 상기 투과 영역(TA)에는 상기 제1 두께(t1)와 다른 제2 두께(t2)의 제2 정공 주입층(HIL2)을 형성한다. 상기 제2 정공 주입층(HIL2)의 제2 두께(t2)는 투과율이 가장 높은 두께로 설정될 수 있다. 상기 제2 두께(t2)는 상기 제1 두께(t1) 보다 작거나 또는 클 수 있다.
상기 제1 및 제2 두께들(t1, t2)의 제1 및 제2 정공 주입층들(HIL1, HIL2)이 형성된 상기 베이스 기판(101) 위에 정공 수송층(HTL)을 증착한다.
상기 정공 수송층(HTL)은 상기 발광 영역(EA) 및 상기 투과 영역(TA)에 공통적으로 형성될 수 있다. 또는 상기 정공 수송층(HTL)은 마스크를 이용하여 상기 발광 영역(EA)의 상기 제1 정공 주입층(HIL1) 상에만 선택적으로 형성될 수 있다.
따라서, 상기 발광 영역(EA)에는 상기 제1 정공 주입층(HIL1) 및 상기 정공 수송층(HTL)을 포함하는 제1 정공층(181a)이 형성될 수 있다.
상기 투과 영역(TA)에는 상기 제2 정공 주입층(HIL2) 및 상기 정공 수송층(HTL)을 포함하는 제2 정공층(181b)이 형성될 수 있다. 또는 및 상기 정공 수송층(HTL)이 생략된 상기 제2 정공 주입층(HIL2)만이 형성될 수 있다.
도 9를 참조하면, 상기 제1 및 제2 정공층들(181a, 181b)이 형성된 베이스 기판(101) 위에 컬러 발광층(182)을 형성한다.
상기 컬러 발광층(182)은 마스크를 이용하여 상기 발광 영역(EA)의 상기 제1 정공층(181a) 위에 형성될 수 있다. 상기 컬러 발광층(182)은 제1 내지 제3 서브 화소 영역들에 따라서 다른 컬러 발광층을 형성할 수 있다.
상기 컬러 발광층(182)이 형성된 상기 베이스 기판(101) 위에 전자층(183)을 형성한다. 상기 전자층(183)은 상기 투과 영역(TA) 및 상기 발광 영역(EA)에 전체적으로 형성될 수 있다.
상기 전자층(183)은 전자 주입층(EIL) 및 전자 수송층(ETL)을 포함하고, 상기 전자 수송층(ETL)은 상기 컬러 발광층(182) 위에 배치되고, 상기 전자 주입층(EIL)은 상기 전자 수송층(ETL) 위에 배치될 수 있다.
상기 전자층(183)이 형성된 상기 베이스 기판(101) 위에 공통 전극(CE)을 상기 투과 영역(TA) 및 상기 발광 영역(EA)에 전체적으로 형성한다. 따라서, 상기 공통 전극(CE)은 상기 전자 주입층(EIL) 상에 배치될 수 있다.
상기 발광 영역(EA)에 배치된 상기 화소 전극(PE), 상기 유기 발광층(OEL) 및 공통 전극(CE)에 의해 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 공통 전극(CE)이 형성된 상기 베이스 기판(101)위에 봉지층(190)을 형성한다.
본 실시예에 따르면, 상기 투과 영역에는 투과율이 가장 높은 두께를 갖는 정공 주입층을 형성함으로써 투과 영역의 투과율을 향상시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 10을 참조하면, 상기 표시 장치(3000)는 표시 기판(100C) 및 상기 표시 기판(100C)과 마주하는 대향 기판(200)을 포함할 수 있다.
상기 표시 기판(100C)은 베이스 기판(101), 버퍼층(110), 화소 회로층(PCL), 평탄화막(160), 화소 전극(PE), 화소 정의막(170), 유기 발광층(OEL), 공통 전극(CE) 및 봉지층(190)을 포함한다.
본 실시예에 따른 표시 기판(100A)은 이전 실시예에 따른 표시 기판(100)과 비교하면, 상기 유기 발광층(OEL)을 포함하는 복수의 층들의 굴절률이 다를 수 있다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 간략하게 하거나, 생략한다.
상기 베이스 기판(101)은 투명한 재료로 구성될 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(101) 위의 발광 영역(EA) 및 투과 영역(TA)에 배치된다. 예를 들면, 상기 버퍼층(110)은 실리콘 질화물(SiNx)를 포함하는 제1 층(111)과 실리콘 산화물(SiOx)를 포함하는 제2 층(112)을 포함할 수 있다.
상기 화소 회로층(PCL)은 상기 베이스 기판(101) 위 발광 영역(EA)에 배치될 수 있다. 상기 화소 회로층(PCL)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 스토리지 커패시터(CST)를 포함할 수 있다.
상기 평탄화막(160)은 상기 화소 회로층(PCL)이 배치된 상기 베이스 기판(101)의 발광 영역(EA)에 배치되어, 상기 발광 영역(EA)을 평탄화할 수 있다. 상기 평탄화막(160)은 상기 제1 트랜지스터의 제1 전극(E11)을 노출하는 비아 홀(VH)을 포함한다.
상기 화소 전극(PE)은 상기 비아 홀(H)을 통해 상기 제1 트랜지스터(TR1)과 연결되고 상기 발광 영역(EA)의 상기 평탄화막(160) 위에 배치된다.
상기 화소 전극(PE)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 화소 정의막(170)은 상기 화소 전극(PE)이 형성된 상기 베이스 기판(101)의 상기 발광 영역(EA) 위에 배치된다. 상기 화소 정의막(170)은 상기 화소 전극(PE)을 노출하는 개구(OP)를 포함한다.
상기 유기 발광층(OEL)은 정공층(181c), 컬러 발광층(182) 및 전자층(183)을 포함한다.
상기 정공층(181c)은 상기 화소 전극(PE)과 인접한 정공 주입층(HIL: Hole Injection Layer) 및 상기 컬러 발광층(182)과 인접한 정공 수송층(HTL: Hole Transport Layer)을 포함할 수 있다.
상기 컬러 발광층(182)은 제1 내지 제3 서브 화소 영역들에 따라서 상이한 적색 광, 녹색 광, 청색 광 등을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다.
상기 전자층(183)은 상기 공통 전극(CE)과 인접한 전자 주입층(EIL: Electron Injection Layer) 및 상기 컬러 발광층(182)과 인접한 전자 수송층(ETL: Electron Transport Layer)을 포함할 수 있다.
상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중에서 상기 정공 주입층(HIL)의 두께가 상대적으로 두꺼울 수 있다.
상기 발광 영역(EA)에는 상기 정공층(181c), 컬러 발광층(182) 및 전자층(183)이 순차적으로 배치된다. 예를 들면, 상기 개구(OP)에 의해 노출된 상기 화소 전극(PE) 위에 상기 정공층(181c), 컬러 발광층(182) 및 전자층(183)이 순차적으로 배치된다.
상기 투과 영역(TA)에는 상기 정공층(181c) 및 전자층(183)이 순차적으로 배치된다.
본 실시예에 따르면, 상기 정공 주입층(HIL)은 투과 영역(TA)에 적층되는 층 구조에 따라서 인접한 상부 및 하부 층들 사이의 굴절률을 가질 수 있다. 따라서, 상기 투과 영역(TA)에 적층된 유기층들은 적층 순서에 따라서 순차적을 증가하는 굴절률들을 가짐으로써 공진을 일으키는 굴절률 역전 계면을 제거하여 투과 영역(TA)의 투과율을 향상시킬 수 있다.
상기 공통 전극(CE)은 상기 전자층(183)이 배치된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TRA)에 공통적으로 배치될 수 있다. 따라서, 상기 발광 영역(EA)에 배치된 상기 화소 전극(PE), 상기 유기 발광층(OEL) 및 공통 전극(CE)에 의해 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 봉지층(190)은 상기 공통 전극(CE)가 형성된 상기 베이스 기판(101)의 발광 영역(EA) 및 투과 영역(TRA)을 전체적으로 커버하도록 배치된다.
도 11 및 도 12는 본 실시예들에 따른 투과 영역에 배열된 층들의 굴절률을 설명하기 위한 단면도들이다.
도 11을 참조하면, 상기 베이스 기판(101)의 투과 영역(TA)에는 버퍼층(110), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL), 공통 전극(CE) 및 봉지층(190)이 순차적으로 적층 될 수 있다.
상기 정공 주입층(HIL)과 인접한 하부 층인 버퍼층(110)의 제1 굴절률(n1)을 가지고, 상기 정공 주입층(HIL)과 인접한 상부 층인 정공 수송층(HTL)은 제3 굴절률(n3)을 가진다. 상기 정공 주입층(HIL)은 상기 제1 굴절률(n1) 보다 크고 상기 제3 굴절률(n3) 보다 작은 제2 굴절률(n2)을 가진다.
예를 들면, 상기 버퍼층(110)이 제1 굴절률(n1)이 약 1.4 정도인 실리콘 산화물(SiOx)로 이루어지고, 상기 정공 수송층(HTL)이 약 1.8 정도의 제3 굴절률(n3)을 가지는 경우, 상기 정공 주입층(HIL)은 약 1.4 < n2 < 약 1.9 인 범위의 제2 굴절률(n2)을 가질 수 있다.
도시되지 않았으나, 도 10을 참조하면, 상기 투과 영역(TA)의 투과창(TW)이 상기 화소 회로층(PCL)의 복수의 절연층들(130, 140, 150) 중 하나를 노출하는 경우, 상기 투과창(TW)에 의해 노출된 절연층 위에 상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL), 공통 전극(CE) 및 봉지층(190)이 순차적으로 적층 될 수 있다. 이 경우, 상기 정공 주입층(HIL)은 하부 층인 상기 화소 회로(PCL)의 절연층의 제1 굴절률과 상부 층인 정공 수송층(HTL)의 제3 굴절률 사이의 굴절률을 가질 수 있다.
도 12를 참조하면, 상기 베이스 기판(101)이 투과 영역(TA)에는 버퍼층(110), 정공 주입층(HIL), 전자 수송층(ETL), 전자 주입층(EIL), 공통 전극(CE) 및 봉지층(190)이 순차적으로 적층 될 수 있다.
상기 정공 주입층(HIL)과 인접한 하부 층인 버퍼층(110)의 제1 굴절률(n1)을 가지고, 상기 정공 주입층(HIL)과 인접한 상부 층인 전자 수송층(ETL)은 제3 굴절률(n3)을 가진다. 상기 정공 주입층(HIL)은 상기 제1 굴절률(n1) 보다 크고 상기 제3 굴절률(n3) 보다 작은 제2 굴절률(n2)을 가진다.
예를 들면, 상기 버퍼층(110)이 제1 굴절률(n1)이 약 1.4 정도인 실리콘 산화물(SiOx)로 이루어지고, 상기 정공 수송층(HTL)이 약 1.8 정도의 제3 굴절률(n3)을 가지는 경우, 상기 정공 주입층(HIL)은 약 1.4 < n2 < 약 1.9 인 범위의 제2 굴절률(n2)을 가질 수 있다.
도시되지 않았으나, 도 10을 참조하면, 상기 투과 영역(TA)의 투과창(TW)이 상기 화소 회로층(PCL)의 복수의 절연층들(130, 140, 150) 중 하나를 노출하는 경우, 상기 투과창(TW)에 의해 노출된 절연층 위에 상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL), 공통 전극(CE) 및 봉지층(190)이 순차적으로 적층 될 수 있다. 이 경우, 상기 정공 주입층(HIL)은 하부 층인 상기 화소 회로(PCL)의 절연층의 제1 굴절률과 상부 층인 정공 수송층(HTL)의 제3 굴절률 사이의 굴절률을 가질 수 있다.
예를 들면, 상기 투과 영역(TA)의 투과창(TW)이 제2 층간 절연층(150)을 노출하는 경우, 상기 투과 영역(TA)의 제2 층간 절연층(150) 위에 상기 정공 주입층(HIL), 정공 수송층(HTL), 전자 주입층(EIL), 공통 전극(CE) 및 봉지층(190)이 순차적으로 적층 될 수 있다. 이 경우, 상기 정공 주입층(HIL)은 하부 층인 상기 제2 층간 절연층(150)의 제1 굴절률과 상부 층인 전자 수송층(ETL)의 제3 굴절률 사이의 굴절률을 가질 수 있다.
따라서, 상기 투과 영역(TA)에서, 상기 정공 주입층(HIL)의 굴절률은 인접한 상부 층의 굴절률과 하부 층의 굴절률 사이의 값을 가짐으로써 공진을 일으키는 굴절률 역전 계면을 제거하여 투과 영역의 투과율을 향상시킬 수 있다.
이상의 본 실시예들에 따르면, 표시 패널의 투과 영역에 배치되는 정공 주입층의 선택적으로 제거하여 투과 영역의 투과율을 향상시킬 수 있다. 또한, 상기 투과 영역의 정공 주입층이 인접한 층간의 굴절률 역전 계면 없는 굴절률을 가짐으로써 투과 영역의 투과율을 향상시킬 수 있다. 또한, 상기 투과 영역의 정공 주입층이 투과율이 가장 높은 두께를 가짐으로써 투과 영역의 투과율을 향상시킬 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 손목시계, 차량용 룸미러 디스플레이, 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
1000, 2000, 3000: 표시 장치
100, 100A, 100C: 표시 패널
101 : 베이스 기판
OEL : 유기 발광층
181, 181a, 181b, 181c : 정공층
182 : 컬러 발광층
183 : 전자층
PA : 화소 영역
SPA1, SPA2, SPA3 : 제1, 제2, 제3 서브 화소 영역
TA : 투과 영역
EA : 발광 영역

Claims (20)

  1. 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판;
    상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층;
    상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극;
    상기 발광 영역 및 상기 투과 영역 중 상기 발광 영역의 상기 화소 전극 상에 선택적으로 배치된 정공 주입층;
    상기 발광 영역에서 상기 정공 주입층 상에 배치된 발광층;
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 발광층 상에 배치된 전자 주입층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 전자 주입층 상에 배치된 공통 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층;
    상기 발광 영역에서 상기 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함하는 표시 기판.
  3. 제2항에 있어서, 상기 투과 영역에서 상기 전자 수송층은 상기 전자 주입층 아래에 배치되는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 투과 영역에서 상기 버퍼층은 상기 베이스 기판과 상기 전자 수송층 사이에 배치되는 것을 특징으로 하는 표시 기판.
  5. 삭제
  6. 제1항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함하는 표시 기판.
  7. 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판;
    상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층;
    상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극;
    상기 발광 영역의 화소 전극 상에 배치된 제1 두께의 제1 정공 주입층;
    상기 투과 영역에 배치되고, 상기 제1 두께와 다른 제2 두께의 제2 정공 주입층;
    상기 발광 영역에서 상기 제1 정공 주입층 상에 배치된 발광층;
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 발광층 상에 배치되고, 상기 투과 영역에서 상기 제2 정공 주입층 상에 배치된 전자 주입층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 전자 주입층 상에 배치된 공통 전극을 포함하는 표시 기판.
  8. 제7항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층;
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 제1 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함하는 표시 기판.
  9. 제8항에 있어서, 상기 투과 영역에서 상기 전자 수송층은 상기 전자 주입층 아래에 배치되는 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서, 상기 투과 영역에서 상기 버퍼층은 상기 베이스 기판과 상기 제2 정공 주입층 사이에 배치되는 것을 특징으로 하는 표시 기판.
  11. 제10항에 있어서, 상기 투과 영역에서 상기 제2 정공 주입층은 상기 정공 수송층과 상기 버퍼층 사이에 배치되는 것을 특징으로 하는 표시 기판.
  12. 제7항에 있어서, 상기 제2 정공 주입층은 상기 제1 정공 주입층의 제1 두께보다 투과 영역의 투과율이 높은 제2 두께를 갖는 것을 특징으로 하는 표시 기판.
  13. 제7항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함하는 표시 기판.
  14. 복수의 화소 영역들을 포함하고, 각 화소 영역은 발광 영역 및 투과 영역을 포함하는 베이스 기판;
    상기 발광 영역에 배치된 적어도 하나의 트랜지스터를 포함하는 화소 회로층;
    상기 화소 회로층 상에 배치되고, 상기 화소 회로층과 연결된 화소 전극;
    상기 발광 영역의 화소 전극 및 상기 투과 영역의 베이스 기판 위에 배치되고, 상기 투과 영역에서 인접한 상부 층 및 하부 층의 굴절률들에 대해 점진적으로 변하는 굴절률을 갖는 정공 주입층;
    상기 발광 영역에서 상기 정공 주입층 상에 배치된 발광층;
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 발광층 상에 배치된 전자 주입층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 전자 주입층 상에 배치된 공통 전극을 포함하는 표시 기판.
  15. 제14항에 있어서, 상기 투과 영역에서 상기 하부 층의 굴절률, 상기 정공 주입층의 굴절률 및 상기 상부 층의 굴절률은 점진적으로 증가하는 것을 특징으로 하는 표시 기판.
  16. 제14항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 베이스 기판과 상기 화소 회로층 사이에 배치된 버퍼층;
    상기 발광 영역에서 상기 정공 주입층과 상기 발광층 사이에 배치된 정공 수송층; 및
    상기 발광 영역 및 상기 투과 영역에 배치되고, 상기 발광 영역에서 상기 전자 주입층과 상기 발광층 사이에 배치된 전자 수송층을 더 포함하는 표시 기판.
  17. 제16항에 있어서, 상기 투과 영역에서 상기 정공 주입층의 상기 하부 층은 상기 버퍼층이고 상기 상부 층은 상기 전자 수송층인 것을 특징으로 하는 표시 기판.
  18. 제16항에 있어서, 상기 정공 수송층은 상기 투과 영역까지 연장되며,
    상기 투과 영역에서 상기 정공 주입층의 상기 하부 층은 상기 버퍼층이고 상기 상부 층은 상기 정공 수송층인 것을 특징으로 하는 표시 기판.
  19. 제16항에 있어서, 상기 화소 회로층은 복수의 금속 패턴들과 상기 복수의 금속 패턴들 사이에 배치된 복수의 절연층들을 포함하고,
    상기 복수의 절연층들 중 적어도 하나의 절연층은 상기 투과 영역까지 연장되어 상기 정공 주입층의 하부에 배치되는 것을 특징으로 하는 표시 기판.
  20. 제16항에 있어서, 상기 발광 영역 및 상기 투과 영역에 배치된 상기 공통 전극을 공통적으로 커버하는 봉지층을 더 포함하는 표시 기판.
KR1020170048684A 2017-04-14 2017-04-14 표시 기판 KR102315502B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170048684A KR102315502B1 (ko) 2017-04-14 2017-04-14 표시 기판
US15/951,588 US10403847B2 (en) 2017-04-14 2018-04-12 Display substrate
US16/515,329 US10651417B2 (en) 2017-04-14 2019-07-18 Display substrate
US16/843,198 US11024826B2 (en) 2017-04-14 2020-04-08 Display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170048684A KR102315502B1 (ko) 2017-04-14 2017-04-14 표시 기판

Publications (2)

Publication Number Publication Date
KR20180116512A KR20180116512A (ko) 2018-10-25
KR102315502B1 true KR102315502B1 (ko) 2021-10-22

Family

ID=63790271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170048684A KR102315502B1 (ko) 2017-04-14 2017-04-14 표시 기판

Country Status (2)

Country Link
US (3) US10403847B2 (ko)
KR (1) KR102315502B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628101A (zh) 2015-10-26 2020-09-04 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
WO2018198052A1 (en) 2017-04-26 2018-11-01 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11043636B2 (en) 2017-05-17 2021-06-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
US11489136B2 (en) 2018-05-07 2022-11-01 Oti Lumionics Inc. Method for providing an auxiliary electrode and device including an auxiliary electrode
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
US11228005B2 (en) * 2019-01-11 2022-01-18 Joled Inc. Organic el display panel having dummy light emitting layers and method for manufacturing organic el display panel having dummy light emitting layers
JP7390739B2 (ja) 2019-03-07 2023-12-04 オーティーアイ ルミオニクス インコーポレーテッド 核生成抑制コーティングを形成するための材料およびそれを組み込んだデバイス
JP2020181190A (ja) * 2019-04-24 2020-11-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置及びその製造方法
CN114072705A (zh) 2019-05-08 2022-02-18 Oti照明公司 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
JP7386556B2 (ja) 2019-06-26 2023-11-27 オーティーアイ ルミオニクス インコーポレーテッド 光回折特性に関連する用途を備えた光透過領域を含む光電子デバイス
CN114342068A (zh) 2019-08-09 2022-04-12 Oti照明公司 包含辅助电极和分区的光电子装置
KR20210083043A (ko) 2019-12-26 2021-07-06 엘지디스플레이 주식회사 투명 표시 장치
KR20210085495A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 투명 표시 장치
WO2021184930A1 (zh) * 2020-03-20 2021-09-23 昆山国显光电有限公司 显示面板
KR20210142030A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR20220021082A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CA3240373A1 (en) 2020-12-07 2022-06-16 Michael HELANDER Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20240045434A (ko) * 2022-09-29 2024-04-08 덕산네오룩스 주식회사 발광영역과 투과영역을 포함하는 유기 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084181B1 (ko) 2010-01-05 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
KR20050113045A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
KR101084195B1 (ko) 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097335B1 (ko) 2010-02-25 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조 방법
KR101275810B1 (ko) * 2012-01-20 2013-06-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102295537B1 (ko) 2014-09-30 2021-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160039745A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102483952B1 (ko) * 2015-09-11 2023-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084181B1 (ko) 2010-01-05 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US10403847B2 (en) 2019-09-03
US20200243792A1 (en) 2020-07-30
US20180301658A1 (en) 2018-10-18
US10651417B2 (en) 2020-05-12
US20190341575A1 (en) 2019-11-07
KR20180116512A (ko) 2018-10-25
US11024826B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
KR102315502B1 (ko) 표시 기판
US12052902B2 (en) Organic light emitting display device
US10170525B2 (en) Organic light emitting display device
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
US9761651B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
US9287503B2 (en) Display substrate and method of manufacturing the same
KR102485689B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11482695B2 (en) Organic light emitting display device including a transparent region
US9755009B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102261610B1 (ko) 유기 발광 표시 장치
KR102560317B1 (ko) 유기 발광 표시 장치
KR20160059501A (ko) 유기 발광 표시 장치
KR20140143916A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20170061212A (ko) 유기 발광 표시 장치
KR102449804B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
US20130193456A1 (en) Organic light emitting diode display
US10224511B2 (en) Organic light emitting display device
KR20130031155A (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
KR100544122B1 (ko) 유기 전계 발광 표시 장치 및 그 제조방법
US20220190053A1 (en) Organic light emitting display apparatus
CN113937239A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right