CN114072705A - 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置 - Google Patents

用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置 Download PDF

Info

Publication number
CN114072705A
CN114072705A CN202080049617.6A CN202080049617A CN114072705A CN 114072705 A CN114072705 A CN 114072705A CN 202080049617 A CN202080049617 A CN 202080049617A CN 114072705 A CN114072705 A CN 114072705A
Authority
CN
China
Prior art keywords
limiting examples
electrode
conductive coating
nic
optoelectronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080049617.6A
Other languages
English (en)
Inventor
M·海兰德
S·N·格宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oti Lighting Co
Original Assignee
Oti Lighting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oti Lighting Co filed Critical Oti Lighting Co
Publication of CN114072705A publication Critical patent/CN114072705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

一种光电子装置包含:成核抑制涂层(NIC),所述NIC安置在所述装置的在其横向方面的第一部中的第一层表面上;以及导电涂层,所述导电涂层安置在所述装置的在其所述横向方面的第二部中的第二层表面上;其中用于在所述第一部中的所述NIC的表面上形成所述导电涂层的初始粘附概率显著小于用于在所述第二部中的所述表面上形成所述导电涂层的初始粘附概率,使得所述第一部中的所述NIC的所述表面基本上缺乏所述导电涂层。

Description

用于形成成核抑制涂层的材料和结合所述成核抑制涂层的 装置
相关申请
本申请要求于2019年5月8日提交的美国临时专利申请第62/845,273号和于2019年8月14日提交的美国临时专利申请第62/886,896号的优先权权益,所述美国临时专利申请的内容通过引用整体并入本文。
技术领域
本公开涉及光电子装置,并且具体地说,涉及一种具有由半导体层分隔的第一电极和第二电极并且具有沉积在其上的导电涂层的光电子装置,所述导电涂层使用成核抑制涂层(NIC)进行图案化。
背景技术
在如有机发光二极管(OLED)的光电子装置中,至少一个半导电层安置在如阳极和阴极等一对电极之间。阳极和阴极电耦接到电源并分别产生空穴和电子,所述空穴和电子通过至少一个半导电层朝向彼此迁移。当一对空穴和电子组合时,可以发射光子。
OLED显示面板可以包括多个(子)像素,每个像素具有相关联的电极对。此类面板的各种层和涂层通常通过基于真空的沉积技术形成。
在一些应用中,可能令人期望的是,在OLED制造工艺期间,通过选择性沉积导电涂层以形成装置特征,如但不限于电极和/或与电极电耦接的导电元件,为面板的每个(子)像素跨其横向方面和截面方面中的一个或两个按图案提供导电涂层。
在一些非限制性应用中,这样做的一种方法涉及在电极材料和/或与电极材料电耦接的导电元件的沉积期间插入精细金属掩模(FMM)。然而,通常用作电极的材料具有相对较高的蒸发温度,这会影响重新使用FMM的能力和/或可以实现的图案精度,同时伴随着成本、工作量和复杂性的增加。
在一些非限制性实例中,这样做的一种方法涉及沉积电极材料,以及由此包含通过激光钻孔工艺去除其不需要的区域以形成图案。然而,去除过程通常涉及碎片的产生和/或存在,这可能影响制造工艺的产率。
进一步地,此类方法可能不适用于一些应用和/或一些具有某些地形特征的装置。
提供用于提供导电涂层的选择性沉积的改进机制将是有益的。
附图说明
现在将参考以下附图描述本公开的实例,其中不同附图中的相同附图标记指示相同元件和/或在一些非限制性实例中指示类似和/或对应的元件,并且在附图中:
图1是根据本公开中的实例的示例电致发光装置的截面方面的框图;
图2是图1的装置的衬底的示例背板层的截面视图,所述截面视图示出了其中体现的薄膜晶体管(TFT);
图3是例如可以由图2的背板层中所示出的TFT中的一个或多个TFT提供的示例电路的电路图;
图4是图1的装置的截面视图;
图5是图1的装置的示例版本的截面视图,所述截面视图示出了支持所述装置的至少一个第二电极的沉积的至少一个示例像素限定层(PDL);
图6是展示了根据本公开中的实例的吸附到表面上的吸附原子的相对能量状态的示例能量分布图;
图7是示出了根据本公开中的实例的用于在图1的装置的示例版本中在底层材料的暴露层表面上按图案沉积选择性涂层的示例工艺的示意图;
图8是示出了用于在暴露层表面上按第一图案沉积导电涂层的示例工艺的示意图,所述暴露层表面包括图7的选择性涂层的沉积图案,其中所述选择性涂层是成核抑制涂层(NIC);
图9A-D是示出了根据本公开中的实例的适用于图7的工艺的示例开放式掩模的示意图,所述开放式掩模在其中具有孔;9
图10是根据本公开中的实例的具有另外的示例沉积步骤的图1的装置的示例版本;
图11A是示出了用于在暴露层表面上按图案沉积作为成核促进涂层(NPC)的选择性涂层的示例工艺的示意图,所述暴露层表面包括图9的选择性涂层的沉积图案;
图11B是示出了用于在暴露层表面上按图案沉积导电涂层的示例工艺的示意图,所述暴露层表面包括图11A的NPC的沉积图案;
图12A是示出了根据本公开中的实例的用于在图1的装置的示例版本中在底层材料的暴露层表面上按图案沉积NPC的示例工艺的示意图;
图12B是示出了在暴露层表面上按图案沉积NIC的示例工艺的示意图,所述暴露层表面包括图12A的NPC的沉积图案;
图12C是示出了用于在暴露层表面上按图案沉积导电涂层的示例工艺的示意图,所述暴露层表面包括图12B的NIC的沉积图案;
图13A-13C是示出了根据本公开中的实例的用于在图1的装置的示例版本中在暴露层表面上按图案沉积选择性涂层的示例打印工艺的示例阶段的示意图;
图14是以平面视图展示了根据本公开中的实例的适用于图1的装置的版本的示例图案化电极的示意图;
图15是展示了图14的装置的沿线15-15截取的示例截面视图的示意图;
图16A是以平面视图展示了根据本公开中的实例的适用于图1的装置的示例版本的电极的多个示例图案的示意图;
图16B是展示了图16A的装置的沿线16B-16B截取的在中间阶段的示例截面视图的示意图;
图16C是展示了图16A的装置的沿线16C-16C截取的示例截面视图的示意图;
图17是展示了根据本公开中的实例的具有示例图案化辅助电极的图1的装置的示例版本的截面视图的示意图;
图18A是以平面视图展示了根据本公开中的实例的图1的装置的示例版本中发射区域和/或非发射区域的示例布置的示意图;
图18B-18D是各自展示了图18A的一部分的区段的示意图,其示出了根据本公开中的实例的覆盖非发射区域的示例辅助电极;
图19是以平面视图展示了根据本公开中的实例的覆盖至少一个发射区域和至少一个非发射区域的辅助电极的示例图案的示意图;
图20A是以平面视图展示了根据本公开中的实例的具有多组以菱形配置的发射区域的图1的装置的示例版本的示例图案的示意图;
图20B是展示了图20A的装置的沿线20B-20B截取的示例截面视图的示意图;
图20C是展示了图20A的装置的沿线20C-20C截取的示例截面视图的示意图;
图21是展示了根据本公开中的实例的具有另外的示例沉积步骤的图4的装置的示例版本的示例截面视图的示意图;
图22是展示了根据本公开中的实例的具有另外的示例沉积步骤的图4的装置的示例版本的示例截面视图的示意图;
图23是展示了根据本公开中的实例的具有另外的示例沉积步骤的图4的装置的示例版本的示例截面视图的示意图;
图24是展示了根据本公开中的实例的具有另外的示例沉积步骤的图4的装置的示例版本的示例截面视图的示意图;
图25A-25C是示出了根据本公开中的实例的用于通过选择性沉积和后续去除工艺在图1的装置的示例版本的暴露层表面上按图案沉积导电涂层的示例工艺的示例阶段的示意图;
图26A是以平面视图展示了根据本公开中的实例的图1的装置的透明版本的实例的示意图,所述透明版本包括至少一个示例像素区域和至少一个示例透光区域,以及至少一个辅助电极;
图26B是展示了图26A的装置的沿线26B-26B截取的示例截面视图的示意图;
图27A是以平面视图展示了根据本公开中的实例的图1的装置的透明版本的实例的示意图,所述透明版本包括至少一个示例像素区域和至少一个示例透光区域;
图27B和27C是展示了图27A的装置的沿线27B-27B截取的示例截面视图的示意图;
图28A-28D是示出了根据本公开中的实例的用于制造图1的装置的示例版本以提供具有不同厚度的第二电极的发射区域的示例工艺的示例阶段的示意图;
图29A-29D是示出了根据本公开中的实例的用于制造具有子像素区域的图1的装置的示例版本的示例工艺的示例阶段的示意图,所述子像素区域具有不同厚度的第二电极;
图30是展示了根据本公开中的实例的图1的装置的示例版本的示例截面视图的示意图,其中第二电极耦接到辅助电极;
图31A-31I是示出了根据本公开中的各个实例的在图1的装置的示例版本中在具有导电涂层的沉积界面处NIC的各种潜在行为的示意图;
图32是展示了根据本公开中的实例的在其非发射区域中具有隔板和屏障区域(如凹槽)的图1的装置的示例版本的示例截面视图的示意图;
图33A是示出了根据本公开中的实例的在其上沉积半导电层之前在非发射区域中具有隔板和屏障区域(如凹槽)的图1的装置的示例版本的示例截面视图的示意图;
图33B-33P是示出了根据本公开中的各个实例的沉积半导电层后图33A的隔板、第二电极和其上沉积有导电涂层的NIC之间的相互作用的各种实例的示意图;
图34A-34G是示出了根据本公开中的各个实例的图33A的装置内的辅助电极的各种实例的示意图;
图35A-35B是示出了根据本公开中的各个实例的在非发射区域中具有隔板和屏障区域(如孔)的图1的装置的示例版本的示例截面视图的示意图;并且
图36是展示了根据本公开中的实例的膜核形成的示意图。
在本公开中,出于解释而非限制的目的,阐述了具体细节以提供对本公开的透彻理解,包含但不限于特定架构、接口和/或技术。在一些情况下,省略对众所周知的系统、技术、组件、装置、电路、方法和应用的详细描述,以免用不必要的细节混淆本公开的描述。
进一步地,应当理解,本文再现的框图可以表示体现本发明技术原理的说明性组件的概念视图。
因此,在适当的情况下,系统和方法组件已经由附图中的常规符号表示,仅示出了与理解本公开的实例相关的那些具体细节,以免因对受益于本文的描述的本领域普通技术人员显而易见的细节而模糊本公开。
本文提供的任何附图可能未按比例绘制并且不可以被认为以任何方式限制本公开。
在一些实例中,以虚线轮廓示出的任何特征或动作可以被视为任选的。
发明内容
本公开的目的是消除或减轻现有技术的至少一个缺点。
本公开公开了一种具有多个层的光电子装置,所述光电子装置在横向方面包括第一部和第二部。在所述第一部中,所述装置包括安置在第一层表面上的成核抑制涂层(NIC)。
在所述第二部中,导电涂层安置在第二层表面上。
用于在所述第一部中的所述NIC的表面上形成所述导电涂层的初始粘附概率显著小于用于在所述第二部中的所述第二层表面上形成所述导电涂层的初始粘附概率。因此,在一些实施例中,所述第一部基本上缺乏所述导电涂层。
根据本公开的广泛方面,公开了一种具有多个层的光电子装置,所述光电子装置包括:成核抑制涂层(NIC),所述NIC安置在所述光电子装置的横向方面的第一部中的第一层表面上;以及导电涂层,所述导电涂层安置在所述光电子装置的所述横向方面的第二部中的第二层表面上;其中所述第一部中的所述NIC的所述表面基本上缺乏所述导电涂层;并且其中所述NIC包括式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)的化合物:
Figure BDA0003458132910000051
Figure BDA0003458132910000061
Figure BDA0003458132910000071
其中:
L1独立地表示C、CR2、CR2R3、N、NR3、S、O、经取代的或未经取代的具有3-6个碳原子的亚环烷基、经取代的或未经取代的具有5-60个碳原子的亚芳基或经取代的或未经取代的具有4-60个碳原子的亚杂芳基;
Ar1独立地表示经取代的或未经取代的具有5个到60个碳原子的芳基、经取代的或未经取代的具有5个到60个碳原子的卤代芳基或经取代的或未经取代的具有4个到60个碳原子的杂芳基;
R1、R2和R3独立地表示H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)aSF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3或三氟甲基硫基;
Z独立地表示F或Cl;
s表示0到4的整数,其中r和s的总和为5;
r表示1到3的整数;
p表示0到6的整数;
q表示1到8的整数;
v表示2到4的整数;
j表示1到3的整数;
k表示1到4的整数;
t表示2到6的整数;
u表示0到2的整数,其中r和u的总和为3;
h表示0到4的整数,其中r和h的总和为4;
i表示1到4的整数;
a表示2到6的整数;
b表示1到4的整数;
d表示1到3的整数;并且
e表示1到4的整数。
上文已经结合本公开的可以实施它们的方面描述了实例。本领域技术人员将理解,实例可以结合通过其描述实例的方面来实施,但也可以通过所述方面或另一方面的其它实例来实施。当实例相互排斥或以其它方式彼此不兼容时,对于相关领域的普通技术人员来说将是显而易见的。一些实例可以关于一个方面来描述,但是也可以适用于其它方面,这对于相关领域的普通技术人员来说将是显而易见的。
本公开的一些方面或实例可以提供一种光电子装置,所述光电子装置具有其横向方面的第一部,包括位于其第一层表面上的成核抑制涂层(NIC),以及第二部,所述第二部具有位于其第二层表面上的导电涂层,其中用于在所述第一部中的所述NIC的表面上形成所述导电涂层的初始粘附概率显著小于用于在所述第二部中的所述第二层表面上形成所述导电涂层的初始粘附概率,使得所述第一部基本上缺乏所述导电涂层。
具体实施方式
光电子装置
本公开总体上涉及电子装置,并且更具体地说,涉及光电子装置。光电子装置通常涵盖将电信号转换为光子并且反之亦然的任何装置。
在本公开中,术语“光子”和“光”可以互换使用以指类似的概念。在本公开中,光子可以具有位于可见光谱中、其红外(IR)和/或紫外(UV)区域中的波长。
有机光电子装置可以涵盖任何光电子装置,其中其一个或多个有源层和/或薄层(strata)主要由有机(含碳)材料形成,并且更具体地说,由有机半导体材料形成。
在本公开中,相关领域的普通技术人员应当理解,有机材料可以包括但不限于多种有机分子和/或有机聚合物。进一步地,相关领域的普通技术人员应当理解,掺杂有各种无机物质(包含但不限于元素和/或无机化合物)的有机材料仍可以被认为是有机材料。仍进一步地,相关领域的普通技术人员应当理解,可以使用各种有机材料,并且本文所描述的工艺通常适用于整个范围的此类有机材料。
在本公开中,无机物质可以指主要包含无机材料的物质。在本公开中,无机材料可以包括不被认为是有机材料的任何材料,包含但不限于金属、玻璃和/或矿物。
在光电子装置通过发光过程发射光子的情况下,所述装置可以被认为是电致发光装置。
在一些非限制性实例中,电致发光装置可以是有机发光二极管(OLED)装置。在一些非限制性实例中,电致发光装置可以是电子装置的一部分。作为非限制性实例,电致发光装置可以是OLED照明面板或模块,和/或计算装置的OLED显示器或模块,如智能手机、平板计算机、膝上型计算机、电子阅读器等和/或如监视器和/或电视机等一些其它电子装置。
在一些非限制性实例中,光电子装置可以是将光子转化为电的有机光伏(OPV)装置。
在一些非限制性实例中,光电子装置可以是电致发光量子点装置。在本公开中,除非特别指出相反的情况,否则将参考OLED装置,应理解,在一些实例中,此类公开可以以对相关领域的普通技术人员显而易见的方式同样适用于其它光电子装置,包含但不限于OPV和/或量子点装置。
将从两个方面中的每一个方面来描述此类装置的结构,即从截面方面和/或从横向(平面视图)方面。
在本公开中,术语“层(layer)”和“薄层(strata)”可以互换使用以指类似的概念。
在下文介绍截面方面的上下文中,此类装置的组件以基本上平坦的横向薄层示出。相关领域的普通技术人员应当理解,此类基本上平坦的表示仅用于说明的目的,并且跨此类装置的横向范围,可以存在不同厚度和尺寸的局部基本上平坦的薄层,在一些非限制性实例中包含基本上完全不存在的层,和/或由非平坦过渡区域(包含横向间隙和平坦的间断)分隔的层。因此,虽然为了说明性目的,下文将装置在其截面方面示出为基本上分层的结构,但在下文讨论的平面视图方面,此类装置可以说明不同的形貌来限定特征,所述特征中的每个特征可以基本上展现出在截面方面讨论的分层轮廓。
截面方面
图1是根据本公开的示例电致发光装置的截面方面的简化框图。总体上以100示出的电致发光装置包括衬底110,在其上安置有包括多个层(分别为第一电极120、至少一个半导电层130和第二电极140)的前板10。在一些非限制性实例中,前板10可以提供用于光子发射和/或操纵发射的光子的机制。在一些非限制性实例中,可以提供阻隔涂层1650(图16C)以围绕和/或封装层120、130、140和/或安置在其上的衬底110。
出于说明的目的,底层材料的暴露层表面被称为111。在图1中,暴露层表面111被示出为属于第二电极140。相关领域的普通技术人员将理解,作为非限制性实例,在沉积第一电极120时,暴露层表面111将被示出为衬底110的111a。
相关领域的普通技术人员将理解,当组件、层、区域和/或其部分被称为“形成”、“安置”和/或“沉积”在另一底层材料、组件、层、区域和/或部分上时,这种形成、安置和/或沉积可以直接和/或间接地位于这种底层材料、组件、层、区域和/或部分的暴露层表面111上(在发生这种形成、安置和/或沉积时),具有中间材料、组件、层、区域和/或部分之间的潜力。
在本公开中,遵循方向惯例,相对于上文所描述的横向方面基本上垂直地延伸,其中衬底110被认为是装置100的“底部”,并且层120、130、140安置在衬底11的“顶部”。遵循这样的惯例,第二电极140在所示出的装置100的顶部处,即使(在一些实例中可能是这种情况,包含但不限于在制造工艺期间,其中可以通过气相沉积工艺引入一个或多个层120、130、140)衬底110在物理上被倒置使得其上将安置层120、130、140之一(如但不限于第一电极120)的顶表面物理地位于衬底110下方,从而使沉积材料(未示出)向上移动并且作为薄膜沉积在其顶表面上。
在一些非限制性实例中,装置100可以电耦接到电源15。当如此耦接时,装置100可以如本文所描述发射光子。
在一些非限制性实例中,装置100可以根据从其产生的光子的发射方向进行分类。在一些非限制性实例中,如果产生的光子以朝着并穿过在装置100底部处的衬底100并且远离安置在衬底110的顶部上的层120、130、140的方向上发射,则装置100可以被认为是底部发射装置。在一些非限制性实例中,如果光子在远离装置100底部处的衬底110并且朝向和/或穿过顶层140的方向上发射,则装置100可以被认为是顶部发射装置,所述顶层与中间层120、130一起安置在衬底110顶部上。在一些非限制性实例中,如果装置100被配置成在底部(朝向并穿过衬底110)和顶部(朝向并穿过顶层140)发射光子,则所述装置可以被认为是双面发射装置。
薄膜形成
前板10的层120、130、140可以依次安置在底层材料的目标暴露层表面111上(和/或在一些非限制性实例中,包含但不限于,在本文所公开的选择性沉积的情况下,安置在此类表面的至少一个目标区域和/或部分中),在一些非限制性实例中,底层材料有时可以是作为薄膜的衬底110和中间下层120、130、140。在一些非限制性实例中,电极120、140、1750、4150可以由导电涂层830(图8)的至少一个薄导电膜层形成。
如图1示出的并且在整个附图中,每个层(包含但不限于120、130、140)和衬底110的厚度仅是说明性的并且不一定表示相对于另一层120、130、140(和/或衬底110的)的厚度。
在底层材料的暴露层表面111上的气相沉积期间薄膜的形成涉及成核和生长工艺。在膜形成的初始阶段期间,足够数量的蒸气单体(在一些非限制性实例中可以是分子和/或原子)通常从气相中凝结以在所呈现的表面111上形成初始核,无论是否是衬底110(或中间下层120、130、140)的表面。随着蒸气单体继续撞击此类表面,这些初始核的大小和密度增加以形成小簇或岛。在达到饱和岛密度之后,相邻岛通常将开始合并,从而增加平均岛大小,同时降低岛密度。相邻岛的合并可以持续直到形成基本上封闭的膜为止。
薄膜的形成可以有至少三种基本的生长模式:1)岛式(沃尔默-韦伯(Volmer-Weber)),2)逐层式(弗兰克-范德尔莫维(Frank-van der Merwe)),和3)斯特兰斯基-克拉斯坦诺夫(Stranski-Krastanov)。当过时的单体簇在表面上成核并生长形成离散的岛时,通常会发生岛生长。当单体之间的相互作用强于单体与表面之间的相互作用时,就会发生这种生长模式。
成核率描述了每单位时间在表面上形成多少给定大小的核(其中自由能不会推动此类核簇生长或收缩)(“临界核”)。在膜形成的初始阶段期间,由于核的密度低,因此核覆盖了相对较小的一部分表面(例如,相邻核之间存在较大的间隙/空间),因而核不太可能将从单体直接撞击表面而生长。因此,临界核的生长速率通常取决于表面上的吸附原子(例如吸附的单体)迁移并附着至附近核的速率。
吸附原子吸附在表面上之后,吸附原子可能会从表面解吸,或者可能会在表面迁移一段距离,然后再解吸,与其它吸附原子相互作用形成小簇或附着到正在生长的核上。在初始吸附后,吸附原子保留在表面上的平均时间由下式得出:
Figure BDA0003458132910000121
在上文的等式中,v是表面上的吸附原子的振动频率,k是玻耳兹曼常数(Botzmannconstant),T是温度,并且Edes 631(图6)是涉及使吸附原子从表面解吸的能量。从这个等式要注意的是,Edes 631的值越低,吸附原子越容易从表面解吸,因此吸附原子将保留在表面上的时间越短。吸附原子可以扩散的平均距离由下式得出:
Figure BDA0003458132910000122
其中a0是晶格常数,并且Es 621(图6)是表面扩散的活化能。对于Edes 631的低值和/或Es 621的高值,吸附原子将在解吸前扩散较短的距离,因此不太可能附着在生长的核上或与另一个吸附原子或吸附原子簇相互作用。
在膜形成的初始阶段,吸附的吸附原子可能相互作用形成簇,其中每单位面积的簇的临界浓度由下式得出:
Figure BDA0003458132910000123
其中Ei是将含有i个吸附原子的临界簇解离成单独的吸附原子所涉及的能量,n0是吸附位点的总密度,并且N1是由下式得出的单体密度:
Figure BDA0003458132910000124
其中
Figure BDA0003458132910000125
是蒸气撞击速率。通常i将取决于所沉积材料的晶体结构,并且将确定形成稳定核的临界簇大小。
生长簇的临界单体供应速率由蒸气撞击速率和吸附原子在解吸前可以扩散的平均面积得出:
Figure BDA0003458132910000131
因此,临界成核速率由上述等式的组合得出:
Figure BDA0003458132910000132
从上述等式要注意的是,对于吸附的吸附原子的解吸能低,吸附原子扩散活化能高,处于高温和/或经受蒸气撞击速率的表面,将抑制临界成核速率。
如缺陷、壁架或阶跃边缘等衬底异质性的位点可能会增加Edes 631,从而导致在这些位点观察到更高的核密度。同样,表面上的杂质或污染也可能增加Edes 631,导致更高的核密度。对于在高真空条件下进行的气相沉积工艺,表面上污染物的类型和密度受真空压力和构成所述压力的残余气体组分的影响。
在高真空条件下,撞击在表面上的分子通量(每平方厘米-秒)由下式得出:
Figure BDA0003458132910000133
其中P是压力,并且M是分子量。因此,在气相沉积期间,较高的如H2O等反应性气体分压可以导致表面上较高的污染密度,导致Edes 631的增加,从而导致较高的核密度。
虽然本公开讨论薄膜形成,参考至少一层或涂层,就气相沉积而言,相关领域的普通技术人员将理解,在一些非限制性实例中,电致发光装置100的各种组件可以使用多种技术选择性地沉积,包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、物理气相沉积(PVD)(包含但不限于溅射)、物理气相沉积(CVD)(包含但不限于等离子增强CVD(PECVD)和/或有机气相沉积(OVPD))、激光退火、激光诱导热成像(LITI)图案化、原子层沉积(ALD)、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。在各种层和/或涂层中的任何一种的沉积期间,一些工艺可以与阴影掩模组合使用,以通过掩盖和/或防止所沉积材料在暴露于其的底层材料表面的某些部分上的沉积来实现各种图案,在一些非限制性实例中,所述阴影掩模可以是开放式掩模和/或精细金属掩模(FMM)。
在本公开中,术语“蒸发”和/或“升华”可以互换使用以通常指将源材料转化为蒸气(包含但不限于通过加热)以沉积到目标表面(处于但不限于固态)上的沉积工艺。将会理解,蒸发工艺是一种PVD工艺,其中一种或多种源材料在低压(包含但不限于真空)环境下蒸发和/或升华,并通过一种或多种蒸发的源材料的去升华作用而沉积在目标表面上。可以使用各种不同的蒸发源来加热源材料,并且因此相关领域的普通技术人员应当理解,可以以各种方式加热源材料。作为非限制性实例,可以通过电灯丝、电子束、感应加热和/或电阻加热来加热源材料。在一些非限制性实例中,可以将源材料装载在加热的坩埚、加热的舟皿、克努森池(Knudsen cell)(其可以是渗出蒸发器源)和/或任何其它类型的蒸发源中。
在一些非限制性实例中,沉积源材料可以是混合物。在一些非限制性实例中,沉积源材料的混合物的至少一种组分在沉积工艺期间可以不被沉积(或者,在一些非限制性实例中,与此类混合物的其它组分相比,以相对较少的量沉积)。
在本公开中,无论其沉积机制如何,提及材料的层厚度是指沉积在目标暴露层表面111上的材料的量,所述量对应于用具有参考层厚度的均匀厚的材料层覆盖目标表面的材料量。
作为非限制性实例,沉积10纳米(nm)的层厚度的材料指示沉积在表面上的材料的量对应于形成10nm厚的均匀厚度的材料层的材料的量。应当理解,考虑到上文讨论的薄膜形成机制,作为非限制性实例,由于单体可能的堆叠或聚集,实际的所沉积材料的厚度可能不均匀。作为非限制性实例,沉积10nm的层厚度可以产生实际厚度大于10nm的所沉积材料的一些部分,或者实际厚度小于10nm的所沉积材料的其它部分。因此,在一些非限制性实例中,沉积在表面上的材料的某些层厚度可以对应于跨目标表面的所沉积材料的平均厚度。
在本公开中,提及参考层厚度是指在展现出高初始粘附概率S0的参考表面(即,初始粘附概率S0约为和/或接近1的表面)上沉积的镁(Mg)的层厚度。参考层厚度并不表示沉积在目标表面(如但不限于成核抑制涂层(NIC)810(图8)的表面)上的Mg的实际厚度。相反,参考层厚度是指沉积在参考表面(在一些非限制性实例中,定位在沉积室内的石英晶体的表面)上的Mg的层厚度,所述沉积室用于在相同的沉积周期内使目标表面和参考表面经受相同的Mg蒸气通量时监测沉积速率和参考层厚度。如相关领域的普通技术人员将理解的那样,在目标表面和参考表面在沉积期间没有同时经受相同的蒸气通量的情况下,可以使用适当的工具系数来确定和/或监测参考层厚度。
在本公开中,提及沉积X个材料单层是指沉积一定量的材料以用材料的组成单体的X个单层来覆盖暴露层表面111的期望区域。在本公开中,提及沉积分数0.X材料单层是指沉积一定量的材料以用材料的组成单体的单层来覆盖分数0.X的表面的期望区域。相关领域的普通技术人员应当理解,作为非限制性实例,由于单体的可能堆叠和/或聚集,所沉积材料在表面的期望区域上的实际局部厚度可能不均匀。作为非限制性实例,沉积1个单层材料可能导致表面的期望区域的一些局部区域被材料覆盖,而表面的期望区域的其它局部区域可能具有多个原子和/或沉积在其上的分子层。
在本公开中,如果如通过任何合适的确定机制确定在目标表面(和/或其目标区域)上基本上不存在材料,则所述目标表面可以被认为是“基本上缺乏所述材料”、“基本上没有所述材料”和/或“基本上没有被所述材料覆盖”。
在一些非限制性实例中,表面上材料的量的一种量度是这种材料对表面的覆盖百分比。在一些非限制性实例中,可以使用多种成像技术评估表面覆盖率,包含但不限于透射电子显微镜(TEM)、原子力显微镜(AFM)和/或扫描电子显微镜(SEM)。
在一些非限制性实例中,表面上导电材料的量的一种量度是(光)透射率,因为在一些非限制性实例中,包含但不限于金属(包含但不限于Mg)的导电材料衰减和/或吸收光子。
因此,在一些非限制性实例中,如果与参考材料的透射率相比,穿过材料的透射率大于90%、大于92%、大于95%和/或大于98%,则可以认为该材料的表面基本上缺乏导电材料,所述参考材料在一些非限制性实例中在电磁光谱的可见部分中具有类似此类材料的组成和尺寸。
在本公开中,出于说明的简单性目的,省略了沉积材料的细节,包含但不限于层的厚度分布和/或边缘轮廓。本文讨论了在NIC 810与导电涂层830之间的界面处的各种可能的边缘轮廓。
衬底
在一些实例中,衬底110可以包括基础衬底112。在一些实例中,基础衬底112可以由适合其使用的材料形成,包含但不限于无机材料,包含但不限于硅(Si)、玻璃、金属(包含但不限于金属箔)、蓝宝石和/或其它无机材料,和/或有机材料,包含但不限于聚合物,包含但不限于聚酰亚胺和/或硅基聚合物。在一些实例中,基础衬底112可以是刚性的或柔性的。在一些实例中,衬底112可以由至少一个平坦表面限定。衬底110具有至少一个表面,所述表面支撑装置100的其余前平面10组件,包含但不限于第一电极120、至少一个半导电层130和/或第二电极140。
在一些非限制性实例中,此类表面可以是有机表面和/或无机表面。
在一些实例中,除了基础衬底112之外,衬底110还可以包括支撑在基础衬底112的暴露层表面111上的一个或多个另外的有机和/或无机层(本文未示出也未具体描述)。
在一些非限制性实例中,此类另外的层可以包括和/或形成一个或多个有机层,所述有机层可以包括、替换和/或补充所述至少一个半导电层130中的一层或多层。
在一些非限制性实例中,此类另外的层可以包括一个或多个无机层,所述无机层可以包括和/或形成一个或多个电极,在一些非限制性实例中,所述电极可以包括、替换和/或补充第一电极120和/或第二电极140。
在一些非限制性实例中,此类另外的层可以包括和/或由半导体材料的背板层20(图2)形成和/或作为背板层。在一些非限制性实例中,背板层20含有用于驱动装置100的电源电路系统和/或开关元件,包含但不限于,可以通过光刻工艺形成的电子TFT结构和/或其组件200(图2),所述工艺可以不在低压(包含但不限于真空)环境下提供,和/或可以在引入低压环境之前提供。
在本公开中,半导体材料可以被描述为通常展现出带隙的材料。在一些非限制性实例中,带隙可以形成在半导体材料的最高占据分子轨道(HOMO)与最低未占据分子轨道(LUMO)之间。因此,半导体材料通常展现出小于导电材料(包含但不限于金属)的导电率,但大于绝缘材料(包含但不限于玻璃)的导电率。在一些非限制性实例中,半导体材料可以包括有机半导体材料。在一些非限制性实例中,半导体材料可以包括无机半导体材料。
背板和其中体现的TFT结构
图2是装置100的衬底110的实例的简化截面视图,所述衬底包含其背板层20。在一些非限制性实例中,衬底110的背板20可以包括一个或多个电子和/或光电子组件,所述组件包含但不限于晶体管、电阻器和/或电容器,如它们可以支持装置100作为有源矩阵和/或无源矩阵装置。在一些非限制性实例中,此类结构可以是薄膜晶体管(TFT)结构,如200处所示。在一些非限制性实例中,TFT结构200可以使用有机和/或无机材料制造以形成各种层210、220、230、240、250、270、270、280和/或衬底110的背板层20在基础衬底112上方的多个部分。在图2中,所示出的TFT结构200为顶栅TFT。在一些非限制性实例中,可以采用TFT技术和/或结构,包含但不限于层210、220、230、240、250、270、270、280中的一个或多个层,以实施包含但不限于电阻器和/或电容器的非晶体管组件。
在一些非限制性实例中,背板20可以包括沉积在基础衬底112的暴露层表面111上以支持TFT结构200的组件的缓冲层210。在一些非限制性实例中,TFT结构200可以包括半导体有源区域220、栅极绝缘层230、TFT栅极电极240、层间绝缘层250、TFT源电极260、TFT漏电极270和/或TFT绝缘层280。在一些非限制性实例中,半导体有源区域220形成在缓冲层210的一部分之上,并且栅极绝缘层230被沉积以基本上覆盖半导体有源区域220。在一些非限制性实例中,栅极电极240形成在栅极绝缘层230的顶部上并且层间绝缘层250沉积在其上。TFT源电极270和TFT漏电极270形成为使得它们延伸穿过通过层间绝缘层250和栅绝缘层230两者形成的开口,使得它们电耦接到半导体有源区域220。然后在TFT结构200之上形成TFT绝缘层280。
在一些非限制性实例中,背板20的层210、220、230、240、250、270、270、280中的一个或多个层可以使用光刻法来图案化,所述光刻法使用光掩模来将覆盖底层装置层的光刻胶的选择性部分暴露于UV光。根据所使用的光刻胶的类型,然后可以去除光掩模的暴露或未暴露部分以显露底层装置层的期望部分。在一些实例中,光刻胶是正性光刻胶,其中其暴露于UV光的选择性部分此后基本上不可去除,而未如此暴露的其余部分此后基本上可去除。在一些非限制性实例中,光刻胶是负性光刻胶,其中其暴露于UV光的选择性部分此后基本上可去除,而未如此暴露的其余部分此后基本上不可去除。因此可以将图案化表面蚀刻(包含但不限于化学和/或物理上)和/或洗掉和/或洗去以有效去除此类层210、220、230、240、250、260、270、280的暴露部分。
进一步地,虽然图2中示出了顶栅TFT结构200,但相关领域的普通技术人员应当理解,在不脱离本公开的范围的情况下,可以在背板20中形成包含但不限于底栅TFT结构的其它TFT结构。
在一些非限制性实例中,TFT结构200可以是n型TFT和/或p型TFT。在一些非限制性实例中,TFT结构200可以结合非晶Si(a-Si)、氧化铟镓锌(Zn)(IGZO)和/或低温多晶Si(LTPS)中的任何一种或多种。
第一电极
第一电极120沉积在衬底110之上。在一些非限制性实例中,第一电极120电耦接到电源15的端子和/或地面。在一些非限制性实例中,第一电极120通过至少一个驱动电路300(图3)如此耦接,在一些非限制性实例中,所述驱动电路可以在衬底110的背板20中结合至少一个TFT结构200。
在一些非限制性实例中,第一电极120可以包括阳极341(图3)和/或阴极342(图3)。在一些非限制性实例中,第一电极120是阳极341。
在一些非限制性实例中,第一电极120可以通过在衬底110(的一部分)之上沉积至少一个薄导电膜来形成。在一些非限制性实例中,可以有多个第一电极120,所述第一电极以空间布置方式安置在衬底110的横向方面之上。在一些非限制性实例中,此类至少一个第一电极120中的一个或多个第一电极可以沉积在以空间布置方式安置在横向方面中的TFT绝缘层280(的一部分)之上。如果是这样,在一些非限制性实例中,此类至少一个第一电极120中的至少一个电极可以延伸穿过对应的TFT绝缘层280的开口,如图4所示,以电耦接到背板20中的TFT结构200的电极240、260、270。在图4中,所述至少一个第一电极120的一部分被示出为耦接到TFT漏电极270。
在一些非限制性实例中,所述至少一个第一电极120和/或其至少一个薄膜可以包括各种材料,包含但不限于一种或多种金属材料,包含但不限于Mg、铝(Al)、钙(Ca)、Zn、银(Ag)、镉(Cd)、钡(Ba)和/或镱(Yb)和/或其中任何两个或更多个的组合,包含但不限于含有此类材料中的任何材料的合金、一种或多种金属氧化物,包含但不限于透明导电氧化物(TCO),包含但不限于三元组合物,如但不限于氧化氟锡(FTO)、氧化铟锌(IZO)和/或铟氧化锡(ITO),和/或其中任何两个或更多个的组合和/或不同比例的组合,和/或其中任何两个或更多个在至少一层中的组合,其中的任何一个或多个可以是但不限于薄膜。
在一些非限制性实例中,可以使用多种技术选择性地沉积、沉积和/或处理包括第一电极120的薄导电膜,所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。
第二电极
第二电极140沉积在至少一个半导电层130上。在一些非限制性实例中,第二电极140电耦接到电源15的端子和/或地面。在一些非限制性实例中,第二电极140通过至少一个驱动电路300如此耦接,在一些非限制性实例中,所述驱动电路可以在衬底110的背板20中结合至少一个TFT结构200。
在一些非限制性实例中,第二电极140可以包括阳极341和/或阴极342。在一些非限制性实例中,第二电极130是阴极342。
在一些非限制性实例中,第二电极140可以通过在至少一个半导电层130(的一部分)之上沉积导电涂层830(在一些非限制性实例中,作为至少一个薄膜)来形成。在一些非限制性实例中,可以有多个第二电极140,所述第二电极以空间布置方式安置在至少一个半导电层130的横向方面之上。
在一些非限制性实例中,所述至少一个第二电极140可以包括各种材料,包含但不限于一种或多种金属材料,包含但不限于Mg、Al、Ca、Zn、Ag、Cd、Ba和/或Yb和/或其中任何两个或更多个的组合,包含但不限于含有此类材料中的任何材料的合金、一种或多种金属氧化物,包含但不限于TCO,包含但不限于三元组合物,如但不限于FTO、IZO和/或ITO,和/或其中任何两个或更多个的组合和/或不同比例的组合,和/或氧化锌(ZnO)和/或其它含有铟(In)和/或Zn的氧化物,和/或其中任何两个或更多个在至少一层中的组合,和/或一种或多种非金属材料,其中的任何一个或多个可以是但不限于薄膜。在一些非限制性实例中,对于Mg:Ag合金,按体积计,这种合金组成的范围可以为约1:9到约9:1。
在一些非限制性实例中,可以使用多种技术选择性地施涂、沉积和/或处理包括第二电极140的薄导电膜,所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来执行第二电极140的沉积。
在一些非限制性实例中,第二电极140可以包括多个此类层和/或涂层。在一些非限制性实例中,此类层和/或涂层可以是彼此叠置的不同的层和/或涂层。
在一些非限制性实例中,第二电极140可以包括Yb/Ag双层涂层。在一些非限制性实例中,可以通过沉积Yb涂层,然后沉积Ag涂层来形成这种双层涂层。这种Ag涂层的厚度可以大于Yb涂层的厚度。
在一些非限制性实例中,第二电极140可以是包括至少一个金属层和/或至少一个氧化物层的多层电极140。
在一些非限制性实例中,第二电极140可以包括富勒烯和Mg。
在本公开中,术语“富勒烯”通常可以指包含碳分子的材料。富勒烯分子的非限制性实例包含碳笼分子,所述碳笼分子包含但不限于包含形成封闭壳的多个碳原子的三维骨架,并且其形状可以是但不限于球形和/或半球形。在一些非限制性实例中,富勒烯分子可以被称为Cn,其中n是与富勒烯分子的碳骨架中所包含的碳原子数相对应的整数。富勒烯分子的非限制性实例包含Cn,其中n在50到250的范围内,如但不限于C70、C70、C72、C74、C76、C78、C80、C82和C84。富勒烯分子的另外的非限制性实例包含管状和/或圆柱形的碳分子,包含但不限于单壁碳纳米管和/或多壁碳纳米管。
在一些非限制性实例中,可以通过沉积富勒烯涂层,然后沉积Mg涂层来形成这种涂层。在一些非限制性实例中,可以将富勒烯分散在Mg涂层内,以形成含富勒烯的Mg合金涂层。此类涂层的非限制性实例描述于2015年10月8日公开的美国专利申请公开号2015/0287846和/或2017年8月15日提交并作为WO2018/033860于2018年2月22日公开的PCT国际申请号PCT/IB2017/054970中。
驱动电路
在本公开中,仅为了描述的简单起见,可以在本文中引用子像素2641-2643(图26)的概念,作为子像素264x。同样地,在本公开中,像素340(图3)的概念可以结合其至少一个子像素264x的概念来进行讨论。仅为了描述的简单起见,这种复合概念在本文中被称为“(子)像素340/264x”,并且该术语被理解为暗示像素340和/或其至少一个子像素264x中的一个或两个,除非上下文另有说明。
图3是如可由背板20中所示出的TFT结构200中的一个或多个提供的示例驱动电路的电路图。在所示出的实例中,总体上以300示出的电路用于有源矩阵OLED(AMOLED)装置100(和/或其(子)像素340/264x)的示例驱动电路,以用于向第一电极120和第二电极140供应电流,并且控制来自装置100(和/或(子)像素340/264x)的光子发射。所示出的电路300结合多个p型顶栅薄膜TFT结构200,但电路300同样可以结合一个或多个p型底栅TFT结构200、一个或多个n型顶栅TFT结构200、一个或多个n型底栅TFT结构200、一个或多个其它TFT结构200和/或其任何组合,无论是否形成为一个或多个薄膜层。在一些非限制性实例中,电路300包括开关TFT 310、驱动TFT 320和存储电容器330。
OLED显示器100的(子)像素340/264x由二极管340表示。开关TFT 310的源极311耦接到数据(或者,在一些非限制性实例中,列选择)线30。开关TFT 310的栅极312耦接到栅极(或者,在一些非限制性实例中,行选择)线31。开关TFT 310的漏极313耦接到驱动TFT 320的栅极322。
驱动TFT 320的源极321耦接到电源15的正极(或负极)端子。电源15的(正极)端子由电源线(VDD)32表示。
驱动TFT 320的漏极323被耦接到二极管340(表示OLED显示器100的(子)像素340/264x)的阳极341(在一些非限制性实例中,其可以是第一电极120),使得驱动TFT 320和二极管340(和/或OLED显示器100的(子)像素340/264x)串联耦接在电源线(VDD)32与地面之间。
二极管340(表示OLED显示器100的(子)像素340/264x)的阴极342(在一些非限制性实例中,其可以是第二电极140)在电路300中表示为电阻器350。
存储电容器330在其相应的末端处耦接到驱动TFT 320的源极321和栅极322。驱动TFT320根据存储在存储电容器330中的电荷的电压调节流过二极管340(表示OLED显示器100的(子)像素340/264x)的电流,使得二极管340输出期望的亮度。存储电容器330的电压由开关TFT 310设置,将其耦接到数据线30。
在一些非限制性实例中,提供补偿电路370以补偿晶体管性质在制造工艺期间与差异的任何偏差和/或开关TFT 310和/或驱动TFT 320随时间的退化。
半导电层
在一些非限制性实例中,至少一个半导电层130可以包括多个层131、133、135、137、139,在一些非限制性实例中,这些层中的任何层可以安置在薄膜中、堆叠配置中,其可以包含但不限于空穴注入层(HIL)131、空穴传输层(HTL)133、发射层(EL)135、电子传输层(ETL)137和/或电子注入层(EIL)139中的任何一种或多种。在本公开中,术语“半导电层”可以与“有机层”互换使用,因为OLED装置100中的层131、133、135、137、139可以在一些非限制性实例中可以包括有机半导电材料。
在一些非限制性实例中,至少一个半导电层130可以形成包括多个EL 135的“串联”结构。在一些非限制性实例中,这种串联结构还可以包括至少一个电荷产生层(CGL)。
在一些非限制性实例中,可以使用多种技术选择性地施涂、沉积和/或处理在构成至少一个半导电层130的堆叠中包括层131、133、135、137、139的薄膜,所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。
相关领域的普通技术人员将容易理解,可以通过省略和/或组合半导体层131、133、135、137、139中的一个或多个半导体层来改变装置100的结构。
进一步地,至少一个半导电层130的层131、133、135、137、139中的任何一个层可以包括任何数量的子层。仍进一步地,此类层131、133、135、137、139和/或其子层中的任何一个可以包括各种混合物和/或组成梯度。另外,相关领域的普通技术人员应当理解,装置100可以包括含有无机和/或有机金属材料的一层或多层,并且不必限于仅由有机材料构成的装置。作为非限制性实例,装置100可以包括一个或多个量子点。
在一些非限制性实例中,HIL 131可以使用空穴注入材料形成,所述空穴注入材料可以促进通过阳极341注入空穴。
在一些非限制性实例中,HTL 133可以使用空穴传输材料形成,在一些非限制性实例中,所述空穴传输材料可以展现出高空穴迁移率。
在一些非限制性实例中,ETL 137可以使用电子传输材料形成,在一些非限制性实例中,所述空穴传输材料可以展现出高电子迁移率。
在一些非限制性实例中,EIL 139可以使用电子注入材料形成,所述电子注入材料可以促进通过阴极342注入电子。
在一些非限制性实例中,作为非限制性实例,可以通过用至少一种发射体材料掺杂主体材料来形成EL 135。在一些非限制性实例中,发射体材料可以是荧光发射体、磷光发射体、热活化延迟荧光(TADF)发射体和/或这些的多个任何组合。
在一些非限制性实例中,装置100可以是OLED,其中至少一个半导电层130包括至少插入在导电薄膜电极120、140之间的EL 135,由此,当跨所述电极施加电势差时,空穴通过阳极341注入至少一个半导电层130中,而电子通过阴极342注入至少一个半导电层130中。
注入的空穴和电子趋于迁移通过各种层131、133、135、137、139直到它们到达并彼此相遇。当空穴和电子非常接近时,由于库仑力(Coulomb force),它们趋于相互吸引,并且在一些实例中,它们可以组合形成称为激子的束缚态电子-空穴对。特别是如果激子在EL135中形成,则激子可以通过辐射复合工艺衰变,其中发射光子。辐射复合工艺的类型可以取决于激子的自旋态。在一些实例中,激子可以表征为具有单重态或三重态自旋态。在一些非限制性实例中,单重态激子的辐射衰减可以导致荧光。在一些非限制性实例中,三重态激子的辐射衰减可以导致磷光。
最近,已经提出并研究了用于OLED的其它光子发射机制,包含但不限于TADF。在一些非限制性实例中,TADF发射是通过三重态激子借助热能通过逆系统间交叉工艺转换为单一激子,然后单重态激子辐射衰减而发生的。
在一些非限制性实例中,激子可以通过非辐射工艺衰变,其中没有光子被释放,特别是如果激子没有在EL 135中形成。
在本公开中,术语OLED装置100的“内量子效率”(IQE)是指装置100中产生的通过辐射复合工艺衰减并且发射光子的所有电子-空穴对的比例。
在本公开中,OLED装置100的术语“外量子效率”(EQE)是指递送到装置100的电荷载流子相对于装置100发射的光子数量的比例。在一些非限制性实例中,EQE为100%指示对注入装置100的每个电子发射一个光子。
相关领域的普通技术人员应当理解,在一些非限制性实例中,装置100的EQE可以显著低于相同装置100的IQE。在一些非限制性实例中,给定装置100的EQE与IQE之间的差异可以归因于多种因素,包含但不限于由装置100的各种组件引起的光子的吸收和反射。
在一些非限制性实例中,装置100可以是电致发光量子点装置,其中至少一个半导电层130包括有源层,所述有源层包括至少一个量子点。当电源15向第一电极120和第二电极140提供电流时,光子从在它们之间包括至少一个半导电层130的有源层发射。
相关领域的普通技术人员应当容易理解,装置100的结构可以通过在至少一个半导电层130堆叠内的适当位置处引入一个或多个另外的层(未示出)而改变,包含但不限于空穴阻挡层(未示出)、电子阻挡层(未示出)、另外的电荷传输层(未示出)和/或另外的电荷注入层(未示出)。
阻隔涂层
在一些非限制性实例中,可以提供阻隔涂层1650以围绕和/或封装装置100的第一电极120、第二电极140和至少一个半导电层130和/或安置在其上的衬底110的各个层。
在一些非限制性实例中,可以提供阻隔涂层1650以抑制装置100的各个层120、130、140(包含至少一个半导电层130和/或阴极342)暴露于湿气和/或环境空气,因为这些层120、130、140可能易于氧化。
在一些非限制性实例中,将阻隔涂层1650施加到高度不均匀的表面可以增加阻隔涂层1650对这种表面的不良粘附的可能性。
在一些非限制性实例中,阻隔涂层1650的缺失和/或施涂不当的阻隔涂层1650可能导致和/或促成装置100的缺陷和/或部分和/或全部故障。在一些非限制性实例中,施涂不当的阻隔涂层1650可能会降低阻隔涂层1650对装置100的粘附。在一些非限制性实例中,阻隔涂层1650的不良粘附可能增加阻隔涂层1650整体或部分从装置100上剥落的可能性,尤其是如果装置100弯曲和/或挠曲。在一些非限制性实例中,施涂不当的阻隔涂层1650可能允许在阻隔涂层1650的施涂期间在阻隔涂层1650与施涂阻隔涂层1650的装置100的底表面之间捕获气穴。
在一些非限制性实例中,阻隔涂层1650可以是薄膜封装(TFE)层2050(图20B)并且可以使用多种技术选择性地施涂、沉积和/或处理,所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。
在一些非限制性实例中,可以通过将预先形成的屏障膜层压到装置100上来提供阻隔涂层1650。在一些非限制性实例中,阻隔涂层1650可以包括多层涂层,所述多层涂层包括有机材料、无机材料和/或其任何组合中的至少一种。在一些非限制性实例中,阻隔涂层1550可以进一步包括吸气材料和/或干燥剂。
横向方面
在一些非限制性实例中,包含在OLED装置100包括照明面板的情况下,装置100的整个横向方面可以对应于单个照明元件。因此,图1中所示出的基本上平坦的截面轮廓可以基本上沿着装置100的整个横向方面延伸,使得光子基本上沿着其整个横向范围从装置100发射。在一些非限制性实例中,此类单个照明元件可以由装置100的单个驱动电路300驱动。
在一些非限制性实例中,包含在OLED装置100包括显示模块的情况下,装置100的横向方面可以细分为装置100的多个发射区域1910,其中在不限于图1所示出的发射区域1910中的每个发射区域内装置结构100的截面方面当被激励时,导致从其发射光子。
发射区域
在一些非限制性实例中,装置100的各个发射区域1910可以按横向图案布置。在一些非限制性实例中,图案可以沿着第一横向方向延伸。在一些非限制性实例中,图案还可以沿着第二横向方向延伸,在一些非限制性实例中,所述第二横向方向可以基本上垂直于第一横向方向。在一些非限制性实例中,图案可以具有此类图案的多个元件,每个元件通过其一个或多个特征表征,包含但不限于,由其发射区域1910发射的光的波长、这种发射区域1910的形状、尺寸(沿着第一和/或第二横向方向中的一个或两个)、朝向(相对于第一和/或第二横向方向中的一个和/或两个)和/或与图案中的先前元件的间隔(相对于第一和/或第二横向方向中的一个或两个)。在一些非限制性实例中,图案可以在第一和/或第二横向方向中的一个或两个上重复。
在一些非限制性实例中,装置100的每个单独的发射区域1910与装置100的背板20内的对应驱动电路300相关联并由其驱动,其中二极管340对应于相关联的发射区域1910的OLED结构。在一些非限制性实例中,包含但不限于,其中发射区域1910按在第一(行)横向方向和第二(列)横向方向两者上延伸的规则图案布置,背板20中可以有信号线30、31,所述信号线可以是栅极线(或行选择)线31,其对应于在第一横向方向上延伸的发射区域1910的每行,以及信号线30、31,所述信号线在一些非限制性实例中可以是数据(或列选择)线30,其对应于在第二横向方向上延伸的发射区域1910的每列。在此类非限制性配置中,行选择线31上的信号可以激励与其电耦接的开关TFT 310的相应栅极312,并且数据线30上的信号可以激励与其电耦接的开关TFT 310的相应源极,使得行选择线31/数据线30对上的信号将通过电源15的正极端子(由电源线VDD 32表示)电耦接并激励与该对相关联的发射区域1910的OLED结构的阳极341,从而导致光子从其发射,其阴极342电耦接到电源15的负极端子。
在一些非限制性实例中,装置100的每个发射区域1910对应于单个显示像素340。在一些非限制性实例中,每个像素340发射给定波长光谱的光。在一些非限制性实例中,波长光谱对应于但不限于可见光谱中的颜色。
在一些非限制性实例中,装置100的每个发射区域1910对应于显示像素340的子像素264x。在一些非限制性实例中,多个子像素264x可以组合以形成或表示单个显示像素340。
在一些非限制性实例中,单个显示像素340可以由三个子像素2641-2643表示。在一些非限制性实例中,三个子像素2641-2643可以分别表示为R(红色)子像素2641、G(绿色)子像素2642和/或B(蓝色)子像素2643。在一些非限制性实例中,单个显示像素340可以由四个子像素264x表示,其中此类子像素264x中的三个子像素可以表示为R、G和B子像素2641-2643,并且第四子像素264x可以表示为W(白色)子像素264x。在一些非限制性实例中,由给定子像素264x发射的光的发射光谱对应于通过其表示子像素264x的颜色。在一些非限制性实例中,光的波长不对应于此类颜色,但是以相关领域的普通技术人员显而易见的方式执行进一步处理以将波长变换为这样对应的波长。
由于不同颜色的子像素264x的波长可能不同,因此此类子像素264x的光学特性可能不同,尤其是如果对不同颜色的子像素264x采用具有基本上均匀厚度分布的公共电极120、140。
当在装置100中提供具有基本均匀厚度的公共电极120、140作为第二电极140时,装置100的光学性能可能不容易根据与每个(子)像素340/264x相关联的发射光谱进行微调。在一些非限制性实例中,在此类OLED装置100中使用的第二电极140可以是涂覆多个(子)像素340/264x的公共电极120、140。作为非限制性实例,这种公共电极120、140可以是相对薄的导电膜,其在整个装置100上具有基本均匀的厚度。尽管在一些非限制性实例中已经努力通过改变安置在不同(子)像素340/264x内的有机层的厚度来调节与每个(子)像素340/264x颜色相关的光学微腔效应,但在一些非限制性实例中,这种方法在至少一些情况下可能提供显著程度的光学微腔效应的调节。另外,在一些非限制性实例中,这种方法可能难以在OLED显示器生产环境中实施。
因此,由许多具有不同折射率的薄膜层和涂层产生的光学界面的存在,如在一些非限制性实例中可以用于构建包含但不限于OLED装置100的光电子装置,可以产生不同的不同颜色的子像素264x的光学微腔效应。
可能影响在装置100中观察到的微腔效应的一些因素包含但不限于总路径长度(在一些非限制性实例中,其可以对应于装置100的总厚度,从其发射的光子在被耦出之前将穿过所述装置)以及各种层和涂层的折射率。
在一些非限制性实例中,在(子)像素340/264x的发射区域1910的横向方面410中和跨所述横向方面调制电极120、140的厚度可以影响可观察到的微腔效应。在一些非限制性实例中,这种影响可以归因于总光路长度的变化。
在一些非限制性实例中,除了总光路长度的变化之外(在一些非限制性实例中),电极120、140的厚度的变化也可以改变穿过其的光的折射率。在一些非限制性实例中,这可以具体是电极120、140由至少一个导电涂层830形成的情况。
在一些非限制性实例中,装置100的光学性质,和/或在一些非限制性实例中,跨可以通过调制至少一种光学微腔效应而改变的(子)像素340/264x的发射区域1910的横向方面410,包含但不限于发射光谱、强度(包含但不限于发光强度)和/或发射光的角度分布,包含但不限于发射光的亮度和/或色移的角度依赖性。
在一些非限制性实例中,子像素264x与第一组其它子像素264x相关联以表示第一显示像素340并且还与第二组其它子像素264x相关联以表示第二显示像素340,使得第一显示像素和第二显示像素340可以具有与其相关联的相同子像素264x。
子像素264x到显示像素340的图案和/或组织继续发展。所有当前和未来的图案和/或组织都被认为落入本公开的范围内。
非发射区域
在一些非限制性实例中,装置100的各个发射区域1910在至少一个横向方向上基本上被一个或多个非发射区域1920围绕和分隔,其中在不限于图1所示出的装置结构100的沿着截面方面的结构和/或配置是变化的,以基本上抑制从其发射的光子。在一些非限制性实例中,非发射区域1920包括在横向方面基本上缺乏发射区域1910的那些区域。
因此,如图4的截面视图所示出的,至少一个半导电层130的各个层的横向拓扑结构可以变化以限定被至少一个非发射区域1920围绕(至少在一个横向方向上)的至少一个发射区域1910。
在一些非限制性实例中,对应于单个显示(子)像素340/264x的发射区域1910可以被理解为具有横向方面410,在至少一个横向方向上被具有横向方面420的至少一个非发射区域1920围绕。
现在将描述如应用于对应于OLED显示器100的单个显示(子)像素340/264x的发射区域1910的装置100的截面方面的实施方案的非限制性实例。虽然此类实施方案的特征被示出为特定于发射区域1910,但是相关领域的普通技术人员应当理解,在一些非限制性实例中,多于一个发射区域1910可以涵盖共同特征。
在一些非限制性实例中,第一电极120可以安置在装置100的暴露层表面111之上,在一些非限制性实例中,在发射区域1910的横向方面410的至少一部分内。在一些非限制性实例中,至少在(子)像素340/264x的发射区域1910的横向方面410内,在沉积第一电极120时,暴露层表面111可以包括构成对应于单个显示(子)像素340/264x的发射区域1910的驱动电路300的各个TFT结构200的TFT绝缘层280。
在一些非限制性实例中,TFT绝缘层280可以形成有穿过其延伸的开口430以允许第一电极120电耦接到TFT电极240、260、270之一,如图4所示,所述电极包含但不限于TFT漏电极270。
相关领域的普通技术人员应当理解,驱动电路300包括多个TFT结构200,包含但不限于开关TFT 310、驱动TFT 320和/或存储电容器330。在图4中,出于说明的简单性目的,仅示出了一个TFT结构200,但是相关领域的普通技术人员应当理解,此类TFT结构200表示包括驱动电路300的此类多个结构。
在截面方面,在一些非限制性实例中,每个发射区域1910的配置可以通过引入至少一个像素限定层(PDL)440来限定,所述像素限定层基本上贯穿周围非发射区域1920的横向方面420。在一些非限制性实例中,PDL 440可以包括绝缘有机和/或无机材料。
在一些非限制性实例中,PDL 440基本上沉积在TFT绝缘层280之上,但是如图所示,在一些非限制性实例中,PDL 440还可以在沉积的第一电极120的至少一部分和/或其外边缘之上延伸。
在一些非限制性实例中,如图4所示,PDL 440的截面厚度和/或轮廓可以通过沿着周围非发射区域1920的横向方面420与对应于(子)像素340/264x的周围发射区域1910的横向方面410的边界厚度增加的区域,将基本上谷形的配置赋予每个(子)像素340/264x的发射区域1910。
在一些非限制性实例中,PDL 440的轮廓可以具有超过此类谷形配置的减小的厚度,包含但不限于远离周围非发射区域1920的横向方面420与被围绕的发射区域1910的横向方面410之间的边界,在一些非限制性实例中,基本上很好地在此类非发射区域1920的横向方面420内。
虽然PDL 440已被大体示出为具有线性倾斜表面以形成谷形配置,所述谷形配置限定由其围绕的发射区域1910,但相关领域的普通技术人员将理解,在一些非限制性实例中,这种PDL 440的形状、纵横比、厚度、宽度和/或配置中的至少一个可以被改变。作为非限制性实例,PDL 440可以形成有更陡峭或更逐渐倾斜的部分。在一些非限制性实例中,这种PDL 440可以被配置成基本上垂直地远离其所沉积的表面延伸,所述表面覆盖第一电极120的一个或多个边缘。在一些非限制性实例中,这种PDL 440可以被配置成通过溶液处理技术(包含但不限于通过打印,包含但不限于喷墨打印)在其上沉积至少一个半导电层130。
在一些非限制性实例中,至少一个半导电层130可以沉积在装置100的暴露层表面111之上,包含(子)像素340/264x的这种发射区域1910的横向方面410的至少一部分。在一些非限制性实例中,至少在(子)像素340/264x的发射区域1910的横向方面410内,在沉积至少一个半导电层130(和/或其层131、133、135、137、139)时,此类暴露层表面111可以包括第一电极120。
在一些非限制性实例中,至少一个半导电层130也可以延伸超出(子)像素340/264x的发射区域1910的横向方面410并且至少部分地在周围非发射区域1920的横向方面420内。在一些非限制性实例中,在沉积至少一个半导电层130时,此类周围非发射区域1920的此类暴露层表面111可以包括PDL 440。
在一些非限制性实例中,第二电极140可以安置在装置100的暴露层表面111之上,包含(子)像素340/264x的发射区域1910的横向方面410的至少一部分。在一些非限制性实例中,至少在(子)像素340/264x的发射区域1910的横向方面410内,在沉积第二电极130时,此类暴露层表面111可以包括至少一个半导电层130。
在一些非限制性实例中,第二电极140也可以延伸超出(子)像素340/264x的发射区域1910的横向方面410并且至少部分地在周围非发射区域1920的横向方面420内。在一些非限制性实例中,在沉积第二电极140时,此类周围非发射区域1920的此类暴露层表面111可以包括PDL 440。
在一些非限制性实例中,第二电极140可以延伸通过周围非发射区域1920的横向方面420的基本上全部或大部分。
透射率
因为OLED装置100通过第一电极120(在底部发射和/或双面发射装置的情况下)以及衬底110和/或第二电极140(在顶部发射和/或双面发射装置的情况下)中的一个或两个发射光子,因此可能令人期望的是,使第一电极120和/或第二电极140中的一个或两个基本上是光子(或光)透射的(“透射的”),在一些非限制性实例中,至少跨装置100的发射区域1910的横向方面410的大部分。在本公开中,包含但不限于电极120、140的此类透射元件、形成此类元件的材料和/或其性质可以包括基本上透射的(“透明的”)和/或在一些非限制性实例中部分透射的(“半透明的”),在一些非限制性实例中在至少一个波长范围内的元件、材料和/或其性质。
已经采用多种机制来赋予装置100透射性质,至少跨其发射区域1910的横向方面410的大部分。
在一些非限制性实例中,包含但不限于在装置100是底部发射装置和/或双面发射装置的情况下,与(子)像素340/264x的发射区域1910相关联的驱动电路300的TFT结构200可以定位在周围非发射区域1920的横向方面420内以避免影响衬底110在发射区域1910的横向方面410内的透射性质,所述TFT结构可以至少部分地降低周围衬底110的透射率。
在一些非限制性实例中,在装置100是双面发射装置的情况下,关于(子)像素340/264x的发射区域1910的横向方面410,可以使电极120、140中的第一个是基本上透射的(包含但不限于,通过本文所公开的机制中的至少一个机制),关于相邻和/或邻近(子)像素340/264x的横向方面410,可以使电极120、140中的第二个是基本上透射的(包含但不限于,通过本文所公开的机制中的至少一个机制)。因此,(子)像素340/264x的第一发射区域1910的横向方面410可以被制成基本上是顶部发射的,而相邻(子)像素340/264x的第二发射区域1910的横向方面410可以被制成基本上是底部发射的,使得(子)像素340/264x的子集基本上是顶部发射的并且(子)像素340/264x的子集基本上是底部发射的(按交替的(子)像素340/264x序列),而每个(子)像素340/264x的仅单个电极120、140被制成基本上是透射的。
在一些非限制性实例中,使电极120、140(在底部发射装置和/或双面发射装置的情况下为第一电极120,和/或在顶部发射装置和/或双面发射装置的情况下为第二电极140)透射的机制是为了形成具有透射薄膜的此类电极120、140。
在一些非限制性实例中,薄膜中的导电涂层830可以展现出透射特性,所述薄膜包含但不限于通过沉积金属(包含但不限于Ag、Al)的薄导电膜层和/或通过沉积金属合金(包含但不限于Mg:Ag合金和/或Yb:Ag合金)的薄层形成的薄膜。在一些非限制性实例中,合金可以包括按体积计在约1:9到约9:1之间范围内的组合物。在一些非限制性实例中,电极120、140可以由导电涂层830的任何组合的多个薄导电膜层形成,所述导电涂层中的任何一层或多层可以由TCO、薄金属膜、薄金属合金膜和/或这些中的任何一个的任何组合组成。
在一些非限制性实例中,尤其是在此类薄导电膜的情况下,相对较薄的层厚度可以达到基本上数十nm,以有助于提高透射质量和用于OLED装置100的有利光学性质(包含但不限于减少的微腔效应)。
在一些非限制性实例中,为了提高透射质量而减小电极120、140的厚度可能伴随着电极120、140的薄层电阻的增加。
在一些非限制性实例中,具有高薄层电阻的至少一个电极120、140的装置100在操作中当耦接到电源15时产生大的电流-电阻(IR)降。在一些非限制性实例中,可以通过增加电源15的电平(VDD)在某种程度上补偿这种IR降。然而,在一些非限制性实例中,对于至少一个(子)像素340/264x,增加电源15的电平以补偿由于高薄层电阻引起的IR降可能需要增加供应给其它组件的电压电平以维持装置100的有效操作。
在一些非限制性实例中,为了在不显著影响使电极120、140基本上透射的能力的情况下降低装置100的电源需求(通过采用TCO、薄金属膜和/或薄金属合金膜的任何组合的至少一个薄膜层),辅助电极1750和/或汇流条结构4150可以形成在装置100上以允许电流更有效地传送到装置100的各个发射区域,而同时降低透射电极120、140的薄层电阻和其相关联的IR降。
在一些非限制性实例中,AMOLED显示装置100的公共电极120、140的薄层电阻规格可以根据许多参数而变化,所述参数包含但不限于装置100的(面板)大小和/或跨装置100的电压变化容差。在一些非限制性实例中,薄层电阻规格可以随着面板大小的增加而增加(即,规定较低的薄层电阻)。在一些非限制性实例中,薄层电阻规格可以随着电压变化容限的降低而增加。
在一些非限制性实例中,可以使用薄层电阻规格来导出辅助电极1750和/或汇流条4150的示例厚度以符合针对各种面板大小的此类规格。在一个非限制性实例中,假定所有显示面板大小的孔比率为0.64,并且计算了针对各种示例面板大小的辅助电极1750的厚度,例如下表1中0.1V和0.2V的电压容差。
表1针对各种面板大小和电压容差的示例辅助电极厚度
Figure BDA0003458132910000311
作为非限制性实例,对于顶部发射装置,可以使第二电极140是透射的。另一方面,在一些非限制性实例中,此类辅助电极1750和/或汇流条4150可以不是基本上透射的,但可以电耦接到第二电极140(包含但不限于,通过在其间沉积导电涂层830),以降低第二电极140的有效薄层电阻。
在一些非限制性实例中,此类辅助电极1750可以在横向方面和/或截面方面中的一个或两个中定位和/或成形,以便不干扰来自(子)像素340/264x的发射区域1910的横向方面410的光子的发射。
在一些非限制性实例中,制造第一电极120和/或第二电极140的机制是为了跨其发射区域1910的横向方面410的至少一部分(和/或在一些非限制性实例中,跨围绕所述电极的非发射区域1920的横向方面420的至少一部分)按图案形成此类电极120、140。在一些非限制性实例中,可以采用此类机制以在横向方面和/或截面方面中的一个或两个中的位置和/或形状中形成辅助电极1750和/或汇流条4150,以便不干扰来自(子)像素340/264x的发射区域1910的横向方面410的光子的发射,如上文所讨论的。
在一些非限制性实例中,装置100可以被配置成使得其在由装置100发射的光子的光路中基本上缺乏导电氧化物材料。作为非限制性实例,在对应于(子)像素340/264x的至少一个发射区域1910的横向方面410中,在至少一层半导电层130之后沉积的层和/或涂层中的至少一个(包含但不限于第二电极140、NIC 810和/或沉积在其上的任何其它层和/或涂层)可以基本上缺乏任何导电氧化物材料。在一些非限制性实例中,基本上缺乏任何导电氧化物材料可能会减少由装置100发射的光的吸收和/或反射。作为非限制性实例,导电氧化物材料(包含但不限于ITO和/或IZO)可以吸收至少可见光谱的B(蓝色)区域中的光,这通常会降低装置100的效率和/或性能。
在一些非限制性实例中,可以采用这些和/或其它机制的组合。
此外,在一些非限制性实例中,除了使第一电极120、第二电极140、辅助电极1750和/或汇流条4150中的一个或多个至少跨对应于装置100的(子)像素340/264x的发射区域1910的横向方面410的大部分基本上是透射的,以便允许光子基本上跨其横向方面410发射,可能令人期望的是,使装置100的周围非发射区域1920的横向方面420中的至少一个横向方面在底部和顶部方向上基本上是透射的,从而使装置100相对于入射在其外表面上的光基本上是透射的,使得除了在如本文所公开的装置100内部产生的光子的发射(顶部发射、底部发射和/或双面发射)之外,这种外部入射光的大部分可以透射通过装置100。
导电涂层
在一些非限制性实例中,用于将导电涂层830沉积到底层材料的暴露层表面111上的导电涂层材料831(图9)可以是混合物。
在一些非限制性实例中,此类混合物的至少一种组分未沉积在此类表面上、在沉积期间可以未沉积在此类暴露层表面111上和/或可以相对于沉积在此类暴露层表面111上的此类混合物的一定量的其余组分以少量沉积。
在一些非限制性实例中,此类混合物的此类至少一种组分可以具有相对于其余组分的性质以选择性地基本上仅沉积其余组分。在一些非限制性实例中,所述性质可以是蒸气压。
在一些非限制性实例中,此类混合物的此类至少一种组分可以具有相对于其余组分的较低蒸气压。
在一些非限制性实例中,导电涂层材料831可以是铜(Cu)-镁(Cu-Mg)混合物,其中Cu具有比Mg低的蒸气压。
在一些非限制性实例中,用于将导电涂层830沉积到暴露层表面111上的导电涂层材料831可以是基本上纯的。
在一些非限制性实例中,用于沉积Mg的导电涂层材料831是并且在一些非限制性实例中,包括基本上纯的Mg。在一些非限制性实例中,基本上纯的Mg可以展现出与纯Mg基本上类似的性质。在一些非限制性实例中,Mg的纯度可为约95%或更高、约98%或更高、约99%或更高、约99.9%或更高和/或约99.99%或更高。
在一些非限制性实例中,用于将导电涂层830沉积到暴露层表面111上的导电涂层材料831可以包括代替Mg和/或与Mg组合的其它金属。在一些非限制性实例中,包括此类其它金属的导电涂层材料831可以包含高蒸气压材料,包含但不限于Yb、Cd、Zn和/或这些中的任何一个的任何组合。
在一些非限制性实例中,根据各个实例的光电子装置中的导电涂层830包含Mg。在一些非限制性实例中,导电涂层830包括基本上纯的Mg。在一些非限制性实例中,导电涂层830包含代替Mg和/或与Mg组合的其它金属。在一些非限制性实例中,导电涂层830包含Mg与一种或多种其它金属的合金。在一些非限制性实例中,导电涂层830包含Mg与Yb、Cd、Zn和/或Ag的合金。在一些非限制性实例中,这种合金可以是二元合金,所述二元合金组成的范围在约5体积%的Mg和约95体积%的Mg之间,其余为其它金属。在一些非限制性实例中,导电涂层830包含Mg:Ag合金,按体积计,所述合金组成的范围可以为约1:10到约10:1。
图案化
作为前述的结果,可能令人期望的是,跨(子)像素340/264x的发射区域1910的横向方面410和/或围绕发射区域1910的非发射区域1920的横向方面420选择性地在装置100的前板10层的暴露层表面111上按图案沉积装置特征,所述装置特征包含但不限于以下各项中的至少一个:第一电极120、第二电极140、辅助电极1750和/或汇流条4150和/或与其电耦接的导电元件。在一些非限制性实例中,第一电极120、第二电极140、辅助电极1750和/或汇流条4150可以沉积在多个导电涂层830中的至少一个导电涂层中。
然而,采用如精细金属掩模(FMM)等阴影掩模可能是不可行的,在一些非限制性实例中,所述精细金属掩模可用于形成相对较小的特征,特征大小约为几十微米或更小,以实现导电涂层830的这种图案化,因为在一些非限制性实例中:
·FMM可能会在沉积工艺期间变形,尤其是在高温下,如可能用于薄导电膜的沉积;
·对FMM的机械(包含但不限于拉伸)强度和/或阴影效应的限制,尤其是在高温沉积工艺中,可能会对使用此类FMM可实现的特征的纵横比施加约束;
·使用此类FMM可实现的图案的类型和数量可能因此受到约束,作为非限制性实例,FMM的每个部分都将得到物理支持,使得在一些非限制性实例中,一些图案可能不会可在单个处理阶段实现,包含作为非限制性实例,其中图案指定孤立特征;
·此类FMM在高温沉积工艺期间可能展现出翘曲的趋势,在一些非限制性实例中,这可能会扭曲其中孔的形状和位置,这可能会导致选择性沉积图案发生变化,性能和/或产率下降;
·可用于产生分布在装置100的整个表面上的重复结构的FMM可能需要在FMM中形成大量孔,这可能会损害FMM的结构完整性;
·在连续沉积中重复使用FMM,尤其是在金属沉积工艺中,可能会导致所沉积材料粘附到其上,这可能会混淆FMM的特征并且可能导致选择性沉积图案发生变化,性能和/或产率下降;
·虽然可以定期清洁FMM以去除粘附的非金属材料,但此类清洁程序可能不适用于粘附的金属,即使如此,在一些非限制性实例中,其也可能是耗时和/或昂贵的;并且
·无论任何此类清洁工艺如何,此类FMM的持续使用,尤其是在高温沉积工艺中,可能会使它们无法有效地产生期望的图案化,此时在复杂且昂贵的工艺中它们可能会被丢弃和/或替换。
图5示出了与装置100基本上类似的,但进一步包括跨非发射区域1920的横向方面420的多个凸起PDL 440的装置500的示例截面视图,所述非发射区域围绕对应于(子)像素340/264x的发射区域1910的横向方面410。
当导电涂层830被沉积时,在一些非限制性实例中,使用开放式掩模和/或无掩模沉积工艺,将导电涂层830跨对应于(子)像素340/264x的发射区域1910的横向方面410沉积以在其上形成(图中的)第二电极140,并且还跨围绕它们的非发射区域1920的横向方面420沉积以在PDL 440的顶部上形成导电涂层830的区域。为了确保第二电极140的每个(区段)不电耦接到至少一个导电区域830中的任何导电区域,PDL 440的厚度大于第二电极140的厚度。在一些非限制性实例中,如图所示,PDL 440可以设置有底切轮廓以进一步降低第二电极140的任何(区段)将电耦接到至少一个导电区域830中的任何导电区域的可能性。
在一些非限制性实例中,考虑到装置500的高度不均匀的表面形貌,在装置500之上施涂阻隔涂层1650可能导致阻隔涂层1650对装置500的不良粘附。
在一些非限制性实例中,可能令人期望的是,通过相对于对应于一种颜色的子像素264x的发射区域1910的横向方面410改变跨对应于另一种颜色的子像素264x的发射区域1910的横向方面410的至少一个半导电层130(和/或其层)的厚度来调整与不同颜色(和/或波长)的子像素264x相关的光学微腔效应。在一些非限制性实例中,使用FMM进行图案化可能不提供在至少某些情况下和/或在一些非限制性实例中,在OLED显示器100的生产环境中要求提供此类光学微腔调谐效应的精度。
成核抑制和/或促进性材料性质
在一些非限制性实例中,可用作或作为多个薄导电膜层中的至少一层以形成装置特征(包含但不限于以下各项中的至少一个:第一电极120、第一电极140、辅助电极1750和/或汇流条4150和/或与其电耦接的导电元件)的导电涂层830可对沉积在底层材料的暴露层表面111上表现出相对较低的亲和力,因此导电涂层830的沉积被抑制。
材料和/或其上沉积导电涂层830的其性质的相对亲和力或其缺乏可以分别称为“成核促进”和/或“成核抑制”。
在本公开中,“成核抑制”是指这样的涂层、材料和/或其层:其表面对其上的导电涂层830(的沉积)展现出相对较低的亲和力,使得导电涂层830在此类表面上的沉积得到抑制。
在本公开中,“成核促进”是指这样的涂层、材料和/或其层:其表面对其上的导电涂层830(的沉积)展现出相对较高的亲和力,使得导电涂层830在此类表面上的沉积得到促进。
这些术语中的术语“成核”是指薄膜形成工艺的成核阶段,其中气相中的单体冷凝到表面上以形成核。
不希望受特定理论的束缚,假设此类核的形状和大小以及此类核随后生长成岛并随后生长成薄膜可能取决于许多因素,包含但不限于蒸气、表面和/或凝聚膜核之间的界面张力。
在本公开中,可以以多种方式测量这种亲和力。
表面的成核抑制和/或成核促进性质的一种量度是表面对于给定的导电材料(包含但不限于Mg)的初始粘附概率S0。在本公开中,术语“粘附概率”和“粘附系数”可以互换使用。
在一些非限制性实例中,粘附概率S可以通过以下给出:
Figure BDA0003458132910000351
其中Nads是保留在暴露层表面111上(即,并入膜中)的吸附单体(“吸附原子”)的数量,并且N总计是表面上撞击单体的总数。粘附概率S等于1指示所有撞击表面的单体都被吸附,并且随后并入生长的膜中。粘附概率S等于0指示所有撞击表面的单体都被解吸,并且随后在表面上不形成膜。金属在各种表面上的粘附概率S可以使用各种测量粘附概率S的技术进行评价,包含但不限于如由以下描述的双石英晶体微天平(QCM)技术:Walker等人,《物理化学杂志C(J.Phys.Chem.C)》2007,111,765(2006)。
随着岛的密度增加(例如,增加平均膜厚度),粘附概率S可能会改变。作为非限制性实例,低的初始粘附概率S0可能会随着平均膜厚度的增加而增加。这可以基于没有岛的表面的区域(作为非限制性实例,裸衬底110)与具有高密度岛的区域之间的粘附概率S的差异来理解。作为非限制性实例,撞击岛表面的单体可能具有接近1的粘附概率S。
因此,初始粘附概率S0可以被指定为在任何相当大数量的临界核形成之前表面的粘附概率S。初始粘附概率S0的一种量度可以涉及在材料沉积的初始阶段材料表面的粘附概率S,其中跨整个表面的所沉积材料的平均厚度等于或低于阈值。在一些非限制性实例的描述中,初始粘附概率S0的阈值可以通过非限制性实例指定为1nm。平均粘附概率
Figure BDA0003458132910000361
然后可以通过以下给出:
Figure BDA0003458132910000362
其中Snuc是岛覆盖区域的粘附概率S,并且Anuc是岛覆盖的衬底表面区域的百分比。
图6展示了吸附到底层材料(在图中,衬底110)的暴露层表面111上的吸附原子的能量分布的实例。具体地说,图6展示了对应于以下的示例定性能量分布:从局部低能位点逃离的吸附原子(610);吸附原子在暴露层表面111上的扩散(620);和吸附原子的解吸(630)。
在610中,局部低能位点可以是底层材料的暴露层表面111上的任何位点,在所述暴露表面上吸附原子将出于较低能量。通常,成核位点可以包括暴露层表面111上的缺陷和/或异常,包含但不限于阶跃边缘、化学杂质、结合位点和/或扭结。一旦吸附原子被捕获在局部低能位点处,在一些非限制性实例中,通常在表面扩散发生之前可能存在能垒。在图6中此类能垒表示为ΔE611。在一些非限制性实例中,如果逃离局部低能位点的能垒ΔE611足够大,则所述位点可以作为成核位点。
在620中,吸附原子可以在暴露层表面111上扩散。作为非限制性实例,在局部吸收物的情况下,吸附原子趋于在表面势能的最小值附近振荡并迁移到各个相邻位点直到吸附原子被解吸和/或并入到由吸附原子簇形成的生长的膜和/或生长的岛中为止。在图6中,与吸附原子表面扩散相关的活化能表示为Es 621。
在630中,与吸附原子从表面解吸相关的活化能表示为Edes 631。相关领域的普通技术人员应当理解,任何未被解吸的吸附原子可以保留在暴露层表面111上。作为非限制性实例,此类吸附原子可以在暴露层表面111上扩散,作为生长的膜和/或涂层的一部分并入,和/或成为在暴露层表面111上形成岛的吸附原子簇的一部分。
基于图6所示的能量分布610、620、630,可以假设NIC 810材料展现出相对较低的解吸活化能(Edes 631)和/或相对较高的表面扩散活化能(Es 631)可能特别有利于在各种应用中使用。
表面的成核抑制和/或成核促进性质的另一种量度是给定导电材料(包含但不限于Mg)在表面上的初始沉积速率相对于同一导电材料在参考表面上的初始沉积速率,其中两个表面都经受和/或暴露于导电材料的蒸发通量。
用于影响成核抑制和/或促进性材料性质的选择性涂层
在一些非限制性实例中,一个或多个选择性涂层710(图7)可以选择性地沉积在待呈现以用于在其上沉积薄膜导电涂层830的底层材料的暴露层表面111的至少第一部701(图7)上。相对于导电涂层830,这种选择性涂层710具有与底层材料的暴露层表面111的性质不同的成核抑制性质(和/或相反的成核促进性质)。在一些非限制性实例中,可能存在底层材料的暴露层表面111的第二部702(图7),其上未沉积此类选择性涂层710。
此类选择性涂层710可以是NIC 810和/或成核促进涂层(NPC 1120(图11))。
相关领域的普通技术人员应当理解,在一些非限制性实例中,此类选择性涂层710的使用可以促进和/或允许导电涂层830的选择性沉积,而无需在沉积导电涂层830的阶段期间采用FMM。
在一些非限制性实例中,导电涂层830的这种选择性沉积可以是按图案的。在一些非限制性实例中,此类图案可以促进在(子)像素340/264x的一个或多个发射区域1910的横向方面410内和/或在可以(在一些非限制性实例中)围绕此类发射区域1910的一个或多个非发射区域1920的横向方面420内提供和/或增加装置100的顶部和/或底部中的至少一个的透射率。
在一些非限制性实例中,导电涂层830可以沉积在导电结构上和/或在一些非限制性实例中,形成其层,用于装置100,所述导电结构在一些非限制性实例中可以是以第一电极120和/或第二电极140以充当阳极341和/或阴极342,和/或辅助电极1750和/或汇流条4150,以支持其电导率和/或在一些非限制性实例中,电耦接到其上。
在一些非限制性实例中,给定导电涂层830(包含但不限于Mg)的NIC 810可以指具有表面的涂层,所述表面对于蒸气形式的导电涂层830(在实例中为Mg)展现出相对较低的初始粘附概率S0,使得导电涂层830(在实例中为Mg)在暴露层表面111上的沉积得到抑制。因此,在一些非限制性实例中,NIC 810的选择性沉积可以降低呈现用于在其上沉积导电涂层830的(NIC 810的)暴露层表面111的初始粘附概率S0
在一些非限制性实例中,给定导电涂层830(包含但不限于Mg)的NPC 1120可以指具有暴露层表面111的涂层,所述暴露层表面对于蒸气形式的导电涂层830展现出相对较高的初始粘附概率S0,使得导电涂层830在暴露层表面111上的沉积得到促进。因此,在一些非限制性实例中,NPC 1120的选择性沉积可以增加呈现用于在其上沉积导电涂层830的(NPC1120的)暴露层表面111的初始粘附概率S0
当选择性涂层710为NIC 810时,其上沉积了NIC 810的底层材料的暴露层表面111的第一部701之后将呈现(NIC 810的)处理表面,所述处理表面的成核抑制性质已增加或可替代地,所述处理表面的成核促进性质已降低(在任一情况下,沉积在第一部701上的NIC810的表面),使得相对于已沉积NIC 810的底层材料的暴露层表面111的亲和力,所述处理表面对于在其上沉积导电涂层830的亲和力降低。相比之下,其上未沉积此类NIC 810的第二部702将继续呈现(底层衬底110的)暴露层表面111,所述暴露层表面的成核抑制性质或可替代地,所述暴露层表面的成核促进性质(在任一情况下,基本上缺乏选择性涂层710的底层衬底110的暴露表面111),对于在其上沉积导电涂层830的亲和力基本上没有改变。
当选择性涂层710为NPC 1120时,其上沉积了NPC 1120的底层材料的暴露层表面111的第一部701之后将呈现(NPC 1120的)处理表面,所述处理表面的成核抑制性质已降低或可替代地,所述处理表面的成核促进性质已增加(在任一情况下,沉积在第一部701上的NPC1120的表面),使得相对于已沉积NPC 1120的底层材料的暴露层表面111的亲和力,所述处理表面对于在其上沉积导电涂层830的亲和力增加。相比之下,其上未沉积此类NPC 1120的第二部702将继续呈现(底层衬底110的)暴露层表面111,所述暴露层表面的成核抑制性质或可替代地,所述暴露层表面的成核促进性质(在任一情况下,基本上缺乏NPC 1120的底层衬底110的暴露表面111),对于在其上沉积导电涂层830的亲和力基本上没有改变。
在一些非限制性实例中,NIC 810和NPC 1120两者都可以选择性地沉积在底层材料的暴露层表面111的相应第一部701和NPC部1103(图11A)上,以分别改变待呈现以用于在其上沉积导电涂层830的暴露层表面111的成核抑制性质(和/或相反地,成核促进性质)。在一些非限制性实例中,可能存在底层材料的暴露层表面111的第二部702,其上未沉积选择性涂层710,使得待呈现以用于在其上沉积导电涂层830的成核抑制性质(和/或相反地,其成核促进性质)基本上没有改变。
在一些非限制性实例中,第一部701和NPC部1103可以重叠,使得NIC 810和/或NPC1120的第一涂层可以选择性地沉积在此类重叠区域中底层材料的暴露层表面111上,并且NIC 810和/或NPC 1120的第二涂层可以选择性地沉积在第一涂层的经过处理的暴露层表面111上。在一些非限制性实例中,第一涂层是NIC 810。在一些非限制性实例中,第一涂层是NPC 1120。
在一些非限制性实例中,已被沉积选择性涂层710的第一部701(和/或NPC部1103)可以包括去除区域,其中所沉积的选择性涂层710已被去除,以呈现底层材料的未覆盖表面用于在其上沉积导电涂层830,使得待呈现以用于在其上沉积导电涂层830的成核抑制性质(和/或相反地,其成核促进性质)基本上没有改变。
在一些非限制性实例中,底层材料可以是选自衬底110的至少一层和/或前板10层中的至少一层,包含但不限于第一电极120、第二电极140、至少一个半导电层130(和/或其层中的至少一个层)和/或这些中的任何一个的任何组合。
在一些非限制性实例中,导电涂层830可以具有特定的材料性质。在一些非限制性实例中,导电涂层830可以包括Mg,无论是单独的还是以化合物和/或合金的形式。
作为非限制性实例,由于Mg在一些有机表面上的低粘附概率S,纯和/或基本上纯的Mg可能不容易沉积到一些有机表面上。
选择性涂层的沉积
在一些非限制性实例中,可以使用多种技术选择性地沉积和/或处理包括选择性涂层710的薄膜,所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。
图7是展示了蒸发工艺的非限制性实例的示例示意图,所述蒸发工艺总体上以700示出,在腔室70中用于将选择性涂层710选择性地沉积到底层材料(在图中,仅出于说明的简单性目的,衬底110)的暴露层表面111的第一部701上。
在工艺700中,一定量的选择性涂层材料711在真空下被加热以蒸发和/或升华712选择性涂层材料711。在一些非限制性实例中,选择性涂层材料711完全和/或基本上包括用于形成选择性涂层710的材料。蒸发的选择性涂层材料712被引导通过腔室70,包含在通过箭头71指示的方向上,朝向暴露层表面111。当蒸发的选择性涂层材料712入射到暴露层表面111上时,即在第一部701中,选择性涂层710形成在其上。
在一些非限制性实例中,如工艺700的图中所示,选择性涂层710可以通过在选择性涂层材料711与暴露层表面111之间插入阴影掩模715而选择性地仅沉积到暴露层表面111的一部分上(在所展示的实例中,第一部701),在一些非限制性实例中,所述阴影掩模可以是FMM。阴影掩模715具有至少一个穿过其延伸的孔716,使得蒸发的选择性涂层材料712的一部分穿过孔716并且入射到暴露层表面111上以形成选择性涂层710。在蒸发的选择性涂层材料712不穿过孔716而是入射到阴影掩模715的表面717上的情况下,其被阻止安置在暴露层表面111上以在第二部703内形成选择性涂层710。暴露层表面111的第二部702因此基本上缺乏选择性涂层710。在一些非限制性实例(未示出)中,入射到阴影掩模715上的选择性涂层材料711可以沉积在其表面717上。
因此,在完成选择性涂层710的沉积时产生图案化表面。
在一些非限制性实例中,出于说明的简单性目的,图7中采用的选择性涂层710可以是NIC 810。在一些非限制性实例中,出于说明的简单性目的,图7中采用的选择性涂层710可以是NPC 1120。
图8是展示了蒸发工艺的结果的非限制性实例的示例示意图,所述蒸发工艺总体上以800示出,在腔室70中用于将导电涂层830选择性地沉积到底层材料(在图中,仅出于说明的简单性目的,衬底110)的暴露层表面111的第二部702上,所述第二部基本上缺乏被选择性地沉积到第一部701上的NIC 810,包含但不限于通过图7的蒸发工艺700。在一些非限制性实例中,第二部702包括暴露层表面111的位于第一部701之外的所述部分。
一旦已经将NIC 810沉积在底层材料(在图中,衬底110)的暴露层表面111的第一部701上,导电涂层830可以沉积在暴露层表面111的第二部702上,所述第二部基本上缺乏NIC 810。
在工艺800中,一定量的导电涂层材料831在真空下被加热以蒸发和/或升华832导电涂层材料831。在一些非限制性实例中,导电涂层材料831完全和/或基本上包括用于形成导电涂层830的材料。蒸发的导电涂层材料832被引导到腔室70中,包含在通过箭头81指示的方向上,朝向第一部701和第二部702的暴露层表面111。当蒸发的导电涂层材料832入射到暴露层表面111的第二部702上时,导电涂层830形成在其上。
在一些非限制性实例中,导电涂层材料831的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得导电涂层830基本上跨底层材料(在图中,衬底110)的整个暴露层表面111形成以产生(导电涂层830的)经过处理的表面。
相关领域的普通技术人员应当理解,与FMM的特征大小相反,开放式掩模的特征大小通常与正在制造的装置100的大小相当。在一些非限制性实例中,此类开放式掩模可以具有通常对应于装置100的大小的孔,在一些非限制性实例中,对于微型显示器,所述大小可以对应但不限于约1英寸,对于移动显示器约4-6英寸和/或对于膝上型和/或平板显示器约8-17英寸,以便在制造期间掩蔽此类装置100的边缘。在一些非限制性实例中,开放式掩模的特征大小可以为约1cm和/或更大的量级。在一些非限制性实例中,形成在开放式掩模中的孔的大小在一些非限制性实例中可以被设定为涵盖多个发射区域1910的横向方面410,每个发射区域对应于(子)像素340/264x和/或周围和/或周围和/或中间非发射区域1920的横向方面420。
相关领域的普通技术人员应当理解,在一些非限制性实例中,如果需要,可以省略开放式掩模的使用。在一些非限制性实例中,可以可替代地在不使用开放式掩模的情况下进行本文所描述的开放式掩模沉积工艺,使得整个暴露层表面111可以被暴露。
在一些非限制性实例中,如工艺800的图中所示,导电涂层830的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得导电涂层830基本上跨底层材料(在图中,衬底110的)的整个暴露层表面111形成以产生(导电涂层830的)经过处理的表面。
实际上,如图8所示,蒸发的导电涂层材料832入射到跨第一部701的NIC 810的暴露层表面111上以及基本上缺乏NIC 810的跨第二部702的衬底110的暴露层表面111上。
由于与第二部702中衬底110的暴露层表面111相比第一部701中NIC 810的暴露层表面111对导电涂层830展现出相对较低的初始粘附概率S0,导电涂层830基本上仅选择性地沉积在基本上缺乏NIC 810的第二部702中衬底110的暴露层表面111上。相比之下,入射到跨第一部701的NIC 810的暴露层表面111上的蒸发的导电涂层材料832趋于不沉积,如图所示(833)并且跨第一部701的NIC 810的暴露层表面111基本上缺乏导电涂层830。
在一些非限制性实例中,蒸发的导电涂层材料832在第二部702中衬底110的暴露层表面111上的初始沉积速率可以是在第一部701中NIC 810的暴露层表面111上的蒸发的导电涂层材料832的初始沉积速率的至少和/或大于约200倍、至少和/或大于约550倍、至少和/或大于约900倍、至少和/或大于约1,000倍、至少和/或大于约1,500倍、至少和/或大于约1,900倍和/或至少和/或大于约2,000倍。
在不采用导电涂层830沉积工艺内的FMM的情况下,可以组合前述内容以实现至少一个导电涂层830的选择性沉积以形成装置特征,所述装置特征包含但不限于图案化电极120、140、1750、4150和/或与其电耦接的导电元件。在一些非限制性实例中,此类图案化可以允许和/或增强装置100的透射率。
在一些非限制性实例中,可以在装置100的制造工艺期间多次施涂选择性涂层710(其可以是NIC 810和/或NPC 1120),以便使多个电极120、140、1750、4150和/或其各个层和/或包括与其电耦接的导电涂层830的装置图案化。
图9A-9D展示了开放式掩模的非限制性实例。
图9A展示了具有和/或限定在其中形成的孔910的开放式掩模900的非限制性实例。在一些非限制性实例中,如图所示,开放式掩模900的孔910小于装置100的大小,使得当掩模900覆盖在装置100上时,掩模900覆盖装置100的边缘。在一些非限制性实例中,如图所示,对应于装置100的所有和/或基本上所有(子)像素340/264x的发射区域1910的横向方面410通过孔910暴露,而未暴露区域920形成在装置100的外边缘91与孔910之间。相关领域的普通技术人员应当理解,在一些非限制性实例中,装置100的电触点和/或其它组件(未示出)可以定位于此类未暴露区域920中,使得这些组件在整个开放式掩模沉积工艺中基本上不受影响。
图9B展示了具有和/或限定在其中形成的小于图9A的孔910的孔911的开放式掩模901的非限制性实例,使得当掩模901覆盖在装置100上时,掩模901至少覆盖对应于至少一些(子)像素340/264x的发射区域1910的横向方面410a。如图所示,在一些非限制性实例中,对应于最外面(子)像素340/264x的发射区域1910的横向方面410a定位于形成在装置100的外边缘91与孔911之间的装置100的未暴露区域913内,在开放式掩模沉积工艺期间被掩蔽以抑制蒸发的导电涂层材料832入射到未暴露区域913上。
图9C展示了具有和/或限定在其中形成的孔912的开放式掩模902的非限制性实例,其限定覆盖对应于至少一些(子)像素340/264x的发射区域1910的横向方面410a的图案,同时暴露对应于至少一些(子)像素340/264x的发射区域1910的横向方面410b。如图所示,在一些非限制性实例中,定位于装置100的未暴露区域914内的对应于至少一些(子)像素340/264x的发射区域1910的横向方面410a在开放式掩模沉积工艺期间被掩蔽以抑制蒸发的导电涂层材料830入射到未暴露区域914上。
尽管在图9B-9C,对应于最外面(子)像素340/264x中的至少一些像素的发射区域1910的横向方面410a已被掩蔽,如所展示的,相关领域的普通技术人员应当理解,在一些非限制性实例中,开放式掩模900-902的孔可以成形为掩蔽装置100的其它发射区域1910的横向方面410和/或非发射区域1920的横向方面420。
此外,尽管图9A-9C示出了具有单个孔910-912的开放式掩模900-902,相关领域的普通技术人员应当理解,在一些非限制性实例(未示出)中,此类开放式掩模900-902可以具有用于暴露装置100的底层材料的暴露层表面111的多个区域的另外的孔(未示出)。
图9D展示了具有和/或限定多个孔917a-917d的开放式掩模903的非限制性实例。在一些非限制性实例中,孔917a-917d被定位成使得所述孔可以选择性地暴露装置100的某些区域921,同时掩蔽其它区域922。在一些非限制性实例中,对应于至少一些(子)像素340/264x的某些发射区域1910的横向方面410b通过区域921中的孔917a-917d暴露,而对应于至少一个一些(子)像素340/264x的其它发射区域1910的横向方面410a位于区域922内并且因此被掩蔽。
现在转到图10,示出了图1所示的装置100的示例版本1000,但其具有本文所描述的多个另外的沉积步骤。
装置1000示出了底层材料的暴露层表面111的横向方面。横向方面包括第一部1001和第二部1002。在第一部1001中,NIC 810安置在暴露层表面111上。然而,在第二部1002中,暴露层表面111基本上缺乏NIC 810。
在跨第一部1001选择性沉积NIC 810之后,在一些非限制性实例中,使用开放式掩模和/或无掩模沉积工艺将导电涂层830沉积在装置1000上,但仍然基本上仅在第二部1002内,所述第二部基本上缺乏NIC 810。
NIC 810在第一部1001内提供具有相对较低的初始粘附概率S0的表面,用于导电涂层830,并且对于导电涂层830,所述初始粘附概率基本上小于第二部1002内的装置1000的底层材料的暴露层表面111的初始粘附概率S0
因此,第一部1001基本上缺乏导电涂层830。
以这种方式,可以选择性地沉积NIC 810,包含使用阴影掩模,以允许沉积导电涂层830,包含但不限于使用开放式掩模和/或无掩模沉积工艺,以便形成装置特征,所述装置特征包含但不限于以下各项中的至少一个:第一电极120、第二电极140、辅助电极1750、汇流条4150和/或其至少一个层,和/或与其电耦接的导电元件。
图11A-11B展示了蒸发工艺的非限制性实例,所述蒸发工艺总体上以1100示出,在腔室70中用于将导电涂层830选择性地沉积到底层材料(在图中,仅出于说明的简单性目的,衬底110)的暴露层表面111的第二部702上,所述第二部基本上缺乏被选择性地沉积到第一部701上并且被选择性地沉积到NIC 810所沉积的第一部701的NPC部1103上的NIC810,包含但不限于通过图7的蒸发工艺700。
图11A描述了工艺1100的阶段1101,其中一旦NIC 810已经沉积在底层材料(在图中,衬底110)的暴露层表面111的第一部701上,NPC 1120可以沉积在安置在第一部701中的衬底110上的NIC 810的暴露层表面111的NPC部1103上。在图中,作为非限制性实例,NPC部1103完全在第一部701内延伸。
在阶段1101中,一定量的NPC材料1121在真空下被加热以蒸发和/或升华1122NPC材料1121。在一些非限制性实例中,NPC材料1121完全和/或基本上包括用于形成NPC 1120的材料。蒸发的NPC材料1122被引导通过腔室70,包含在通过箭头1110指示的方向上,朝向第一部701和NPC部1103的暴露层表面111。当蒸发的NPC材料1122入射到暴露层表面111的NPC部1103上时,NPC 1120形成在其上。
在一些非限制性实例中,NPC材料1121的沉积可以使用开放式掩模和/或无掩模沉积技术来执行,使得NPC 1120基本上跨底层材料(在图中,其可以是贯穿第一部701的NIC810和/或穿过第二部702的衬底110)的整个暴露层表面111形成以产生(NPC 1120的)经过处理的表面。
在一些非限制性实例中,如阶段1101的图中所示,NPC 1120可以通过在NPC材料1121与暴露层表面111之间插入阴影掩模1125而选择性地仅沉积到(在图中,NIC 810的)暴露层表面111一部分上(在所展示的实例中,NPC部1103),在一些非限制性实例中,所述阴影掩模可以是FMM。阴影掩模1125具有至少一个穿过其延伸的孔1126,使得蒸发的NPC材料1122的一部分穿过孔1126并且入射到(在图中,作为非限制性实例,仅NPC部1103内的NIC810的)暴露层表面111上以形成NPC 1120。在蒸发的NPC材料1122不穿过孔1126而是入射到阴影掩模1125的表面1127上的情况下,其被阻止安置在暴露层表面111上以形成NPC 1120。暴露层表面111的位于NPC部1103之外的部1102因此基本上缺乏NPC 1120。在一些非限制性实例(未示出)中,入射到阴影掩模1125上的蒸发的NPC材料1122可以沉积在其表面1127上。
尽管第一部701中NIC 810的暴露层表面111对导电涂层830展现出相对较低的初始粘附概率S0,但在一些非限制性实例中,对于NPC涂层1120来说这可能不一定是这种情况,使得NPC涂层1120仍然选择性地沉积在NPC部1103中的(在图中,NIC 810的)暴露层表面上。
因此,在完成NPC 1120的沉积时产生图案化表面。
图11B描述了工艺1100的阶段1104,其中,一旦NIC 810已经被沉积在底层材料(在图中,衬底110)的暴露层表面111的第一部701上并且NPC 1120已经被沉积在(在图中,NIC810的)暴露层表面111的NPC部1103上,则导电涂层830就可以沉积在暴露层表面111(在图中,衬底110)的NPC部1103和第二部702上。
在阶段1104中,一定量的导电涂层材料831在真空下被加热以蒸发和/或升华832导电涂层材料831。在一些非限制性实例中,导电涂层材料831完全和/或基本上包括用于形成导电涂层830的材料。蒸发的导电涂层材料832被引导通过腔室70,包含在通过箭头1120指示的方向上,朝向第一部701、NPC部1103和第二部702的暴露层表面111。当蒸发的导电涂层材料832入射到(NPC 1120的)暴露层表面111的NPC部1103和(衬底110的)暴露层表面111的第二部702上(即,除了在NIC 810的暴露层表面111上)时,在其上形成导电涂层830。
在一些非限制性实例中,如阶段1104的图中所示,导电涂层830的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得导电涂层830基本上跨底层材料(除了底层材料是NIC 810的情况)的整个暴露层表面111形成以产生(导电涂层830的)经过处理的表面。
实际上,如图11B所示,蒸发的导电涂层材料832入射到跨位于NPC部1103之外的第一部701的NIC 810的暴露层表面111上以及跨NPC部1103的NPC 1120的暴露层表面111和基本上缺乏NIC 810的跨第二部702的衬底110的暴露层表面111上。
由于与第二部702中衬底110的暴露层表面111相比,位于NPC部1103之外的第一部701中NIC 810的暴露层表面111对导电涂层830展现出相对较低的初始粘附概率S0和/或由于与位于NPC部1103之外的第一部701中NIC 810的暴露层表面111和第二部702中衬底110的暴露层表面111两者相比,NPC部1103中NPC 1120的暴露层表面111对导电涂层830展现出相对较高的初始粘附概率S0,导电涂层830基本上仅选择性地沉积在NPC部1103和第二部702中的衬底110的暴露层表面111上,这两个部基本上缺乏NIC 810。相比之下,入射到跨位于NPC部1103之外的第一部701的NIC 810的暴露层表面111上的蒸发的导电涂层材料832趋于不沉积,如图所示(1123)并且跨位于NPC部1103之外的第一部701的NIC 810的暴露层表面111基本上缺乏导电涂层830。
因此,在完成导电涂层830的沉积时产生图案化表面。
图12A-12C展示了蒸发工艺的非限制性实例,所述蒸发工艺总体上以1200示出,在腔室70中用于将地将导电涂层830选择性沉积到底层材料的暴露层表面111的第二部1202(图12C)上。
图12A描述了工艺1200的阶段1201,其中一定量的NPC材料1121在真空下被加热以蒸发和/或升华1122NPC材料1121。在一些非限制性实例中,NPC材料1121完全和/或基本上包括用于形成NPC 1120的材料。蒸发的NPC材料1122被引导通过腔室70,包含在通过箭头1210指示的方向上,朝向暴露层表面111(在图中,衬底110)。
在一些非限制性实例中,NPC材料1121的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得NPC 1120基本上跨底层材料(在图中,衬底110)的整个暴露层表面111形成以产生(NPC 1120的)经过处理的表面。
在一些非限制性实例中,如阶段1201的图中所示,NPC 1120可以通过在NPC材料1121与暴露层表面111之间插入阴影掩模1125而选择性地仅沉积到暴露层表面111的一部分上(在所展示的实例中,NPC部1103),在一些非限制性实例中,所述阴影掩模可以是FMM。阴影掩模1125具有至少一个穿过其延伸的孔1126,使得蒸发的NPC材料1122的一部分穿过孔1126并且入射到暴露层表面111上以在NPC部1103中形成NPC 1120。在蒸发的NPC材料1122不穿过孔1126而是入射到阴影掩模1125的表面1127上的情况下,其被阻止安置在暴露层表面111上以在位于NPC部1103之外的暴露层表面111的部1102内形成NPC 1120。因此部1102基本上缺乏NPC 1120。在一些非限制性实例(未示出)中,入射到阴影掩模1125上的NPC材料1121可以沉积在其表面1127上。
当蒸发的NPC材料1122入射到暴露层表面111上时,即在NPC部1103中,NPC 1120形成在其上。
因此,在完成NPC 1120的沉积时产生图案化表面。
图12B描述了工艺1200的阶段1202,其中一旦NPC 1120已经沉积在底层材料(在图中,衬底110)的暴露层表面111的NPC部1103上,NIC 810可以沉积在暴露层表面111的第一部701上。在图中,作为非限制性实例,第一部701完全在NPC部1103内延伸。因此,在图中,作为非限制性实例,部1102包括暴露层表面111的位于第一部701之外的所述部分。
在阶段1202中,一定量的NIC材料1211在真空下被加热以蒸发和/或升华1212NIC材料1211。在一些非限制性实例中,NIC材料1121完全和/或基本上包括用于形成NIC 810的材料。蒸发的NIC材料1212被引导通过腔室70,包含在通过箭头1220指示的方向上,朝向第一部701、延伸到第一部701之外的NPC部1103和部1102的暴露层表面111。当蒸发的NIC材料1212入射到暴露层表面111的第一部701上时,NIC 810形成在其上。
在一些非限制性实例中,NIC材料1211的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得NIC 810基本上跨底层材料的整个暴露层表面111形成以产生(NIC 810的)经过处理的表面。
在一些非限制性实例中,如阶段1202的图中所示,NIC 810可以通过在NIC材料1211与暴露层表面111之间插入阴影掩模1215而选择性地仅沉积到(在图中,NPC 1120的)暴露层表面111一部分上(在所展示的实例中,第一部701),在一些非限制性实例中,所述阴影掩模可以是FMM。阴影掩模1215具有至少一个穿过其延伸的孔1216,使得蒸发的NIC材料1212的一部分穿过孔1216并且入射到(在图中,作为非限制性实例,NPC 1120的)暴露层表面111上以形成NIC 810。在蒸发的NIC材料1212不穿过孔1216而是入射到阴影掩模1215的表面1217上的情况下,其被阻止安置在暴露层表面111上以在第一部701之外的第二部702内形成NIC 810。暴露层表面111的位于第一部701之外的第二部702因此基本上缺乏NIC810。在一些非限制性实例(未示出)中,入射到阴影掩模1215上的蒸发的NIC材料1212可以沉积在其表面1217上。
尽管NPC部1103中NPC 1120的暴露层表面111对导电涂层830展现出相对较高的初始粘附概率S0,但在一些非限制性实例中,对于NIC涂层810来说这可能不一定是这种情况。即便如此,在一些非限制性实例中,对NIC涂层810的这种亲和力可以使得NIC涂层810仍然选择性地沉积在第一部701中(在图中,NPC 1120的)暴露层表面111上。
因此,在完成NIC 810的沉积时产生图案化表面。
图12C描述了工艺1200的阶段1204,其中一旦NIC 810已经沉积在底层材料的暴露层表面111(在图中,NPC 1120)的第一部701上,导电涂层830可以沉积在(在图中,跨NPC部1103之外的部1102的衬底110的和跨第一部701的NPC部1103的NPC 1120的)暴露层表面111的第二部702上。
在阶段1204中,一定量的导电涂层材料831在真空下被加热以蒸发和/或升华832导电涂层材料831。在一些非限制性实例中,导电涂层材料831完全和/或基本上包括用于形成导电涂层830的材料。蒸发的导电涂层材料832被引导通过腔室70,包含在通过箭头1230指示的方向上,朝向第一部701、NPC部1103和NPC部1103之外的部1102的暴露层表面111。当蒸发的导电涂层材料832入射到第一部701之外的(NPC 1120的)暴露层表面111的NPC部1103和(衬底110的)暴露层表面111的NPC部1103之外的部1102上时,即在第二部702上除了在NIC 810的暴露层表面111上,在其上形成导电涂层830。
在一些非限制性实例中,如阶段1204的图中所示,导电涂层830的沉积可以使用开放式掩模和/或无掩模沉积工艺来执行,使得导电涂层830基本上跨底层材料(除了底层材料是NIC 810的情况)的整个暴露层表面111形成以产生(导电涂层830的)经过处理的表面。
实际上,如图12C所示,蒸发的导电涂层材料832入射到跨位于NPC部1103内的第一部701的NIC 810的暴露层表面111上以及跨位于第一部701之外的NPC部1103的NPC 1120的暴露层表面111和跨位于NPC部1103之外的部1102的衬底110的暴露层表面111上。
由于与位于NPC部1103之外的第二部702中衬底110的暴露层表面111相比,第一部701中NIC 810的暴露层表面111对导电涂层830展现出相对较低的初始粘附概率S0和/或由于与第一部701中NIC 810的暴露层表面111和位于NPC部1103之外的部1102中衬底110的暴露层表面111两者相比,位于第一部701之外的NPC部1103中NPC 1120的暴露层表面111对导电涂层830展现出相对较高的初始粘附概率S0,导电涂层830基本上仅选择性地沉积在位于第一部701之外的NPC部1103和位于NPC部1103之外的部1102中的衬底110的暴露层表面111上,这两个部基本上缺乏NIC 810。相比之下,入射到跨第一部701的NIC 810的暴露层表面111上的蒸发的导电涂层材料832趋于不沉积,如图所示(1233)并且跨第一部701的NIC 810的暴露层表面111基本上缺乏导电涂层830。
因此,在完成导电涂层830的沉积时产生图案化表面。
在一些非限制性实例中,蒸发的导电涂层材料832在第二部702中的暴露层表面111上的初始沉积速率可以是在第一部701中NIC 810的暴露层表面111上的蒸发的导电涂层材料832的初始沉积速率的至少和/或大于约200倍、至少和/或大于约550倍、至少和/或大于约900倍、至少和/或大于约1,000倍、至少和/或大于约1,500倍、至少和/或大于约1,900倍和/或至少和/或大于约2,000倍。
图13A-13C展示了打印工艺的非限制性实例,所述打印工艺总体上以1300示出,用于将选择性涂层710(在一些非限制性实例中,可以是NIC 810和/或NPC 1120)选择性地沉积在底层材料(在图中,仅出于说明的简单性目的,衬底110)的暴露层表面111上。
图13A描述了工艺1300的阶段,其中在其上具有突起1311的印模1310在突起1311的暴露层表面1312上设置有选择性涂层710。相关领域的普通技术人员应当理解,选择性涂层710可以使用多种合适的机制沉积和/或沉积在突起表面1312上。
图13B描述了工艺1300的阶段,其中使印模1310与暴露层表面111接近1301,使得选择性涂层710与暴露层表面111接触并粘附到其上。
图13C描述了工艺1300的阶段,其中印模1310从暴露层表面111移开1303,留下沉积在暴露层表面111上的选择性涂层710。
图案化电极的选择性沉积
在不采用高温导电涂层830沉积工艺内的FMM的情况下,可以组合前述内容以实现至少一个导电涂层830的选择性沉积以形成图案化电极120、140、1750、4150,在一些非限制性实例中,其可以是第二电极140和/或辅助电极1750。在一些非限制性实例中,此类图案化可以允许和/或增强装置100的透射率。
图14以平面视图示出了示例图案化电极1400,在图中,第二电极140适用于装置100的示例版本1500(图15)。电极1400按包括单个连续结构的图案1410形成,其具有或限定图案化的多个孔1420,其中孔1420对应于装置100的没有阴极342的区域。
在图中,作为非限制性实例,在对应于(子)像素340/264x的发射区域1910的横向方面410与围绕此类发射区域1910的非发射区域1920的横向方面420之间没有区别的情况下,图案1410跨装置1500的整个横向范围安置。因此,所展示的实例可以对应于相对于入射在其外表面上的光基本上透射的装置1500,使得除了如本文所公开的在装置1500内部产生的光子的发射(顶部发射、底部发射和/或双面发射)之外,此类外部入射光的大部分可以透射通过装置1500。
装置1500的透射率可以通过改变所采用的图案1410来调整和/或修改,包含但不限于孔1420的平均大小和/或孔1420的间距和/或密度。
现在转到图15,示出了沿图14中的线15-15截取的装置1500的截面视图。在图中,装置1500被示出为包括衬底110、第一电极120和至少一个半导电层130。在一些非限制性实例中,NPC 1120安置在至少一个半导电层130的基本上所有的暴露层表面111上。在一些非限制性实例中,可以省略NPC 1120。
按基本上对应于底层材料的暴露层表面111上的图案1410的图案选择性地安置NIC 810,如图所示,所述底层材料是NPC 1120(但在一些非限制性实例中,如果已省略了NPC 1120,则所述底层材料可以是至少一个半导电层130)。
使用开放式掩模和/或无掩模沉积工艺将适用于形成图案化电极1400(在图中为第二电极140)的导电涂层830安置在底层材料的基本上所有暴露层表面111上,所述工艺中的任何一种在高温导电涂层沉积工艺期间都不采用任何FMM。底层材料包括安置在图案1410中的NIC810的区域和图案1410中的NPC 1120的区域,其中尚未沉积NIC 810。在一些非限制性实例中,NIC 810的区域可以基本上对应于包括在图案1410中示出的孔1420的第一部。
由于安置了NIC 810的图案1410(对应于孔1420)的那些区域的成核抑制性质,安置在此类区域上的导电涂层830趋于不保留,导致导电涂层830的选择性沉积图案,其基本上对应于图案1410的其余部分,从而使图案1410的第一部中对应于孔1420的那些区域基本上缺乏导电涂层830。
换句话说,将形成阴极342的导电涂层830基本上仅选择性地沉积在第二部上,所述第二部包括围绕但不占据图案1410中的孔1420的NPC 1120的那些区域。
图16A以平面视图示出了示出电极120、140、1750的多个图案1620、1640的示意图。
在一些非限制性实例中,第一图案1620包括在第一横向方向上延伸的多个细长的、间隔开的区域。在一些非限制性实例中,第一图案1620可以包括多个第一电极120。在一些非限制性实例中,包括第一图案1620的多个区域可以电耦接。
在一些非限制性实例中,第二图案1640包括在第二横向方向上延伸的多个细长的、间隔开的区域。在一些非限制性实例中,第二横向方向可以基本上垂直于第一横向方向。在一些非限制性实例中,第二图案1640可以包括多个第二电极140。在一些非限制性实例中,包括第二图案1640的多个区域可以电耦接。
在一些非限制性实例中,第一图案1620和第二图案1640可以形成示例版本的一部分,总体上以装置100的1600(图16C)示出,其可以包括多个PMOLED元件。
在一些非限制性实例中,形成对应于(子)像素340/264x的发射区域1910的横向方面410,其中第一图案1620与第二图案1640重叠。在一些非限制性实例中,非发射区域1920的横向方面420对应于除了横向方面410外的任何横向方面。
在一些非限制性实例中,第一端子(在一些非限制性实例中可以是电源15的正极端子)电耦接到第一图案1620的至少一个电极120、140、1750。在一些非限制性实例中,第一端子通过至少一个驱动电路300耦接到第一图案1620的至少一个电极120、140、1750。在一些非限制性实例中,第二端子(在一些非限制性实例中可以是电源15的负极端子)电耦接到第二图案1640的至少一个电极120、140、1750。在一些非限制性实例中,第二端子通过至少一个驱动电路300耦接到第二图案1740的至少一个电极120、140、1750。
现在转到图16B,示出了沿图16A中的线16B-16B截取的沉积阶段1600b处的装置1600的截面视图。在图中,阶段1600b处的装置1600被示出为包括衬底110。在一些非限制性实例中,NPC 1120安置在衬底110的暴露层表面111上。在一些非限制性实例中,可以省略NPC 1120。
按对应于第一图案1620的反相的图案将NIC 810选择性地安置在底层材料的暴露层表面111上,如图所示,所述底层材料是NPC 1120。
使用开放式掩模和/或无掩模沉积工艺将适用于形成电极120、140、1750(在图中为第一电极120)的第一图案1620的导电涂层830安置在底层材料的基本上所有暴露层表面111上,所述工艺中的任何一种在高温导电涂层沉积工艺期间都不采用任何FMM。底层材料包括按第一图案1620的反相安置的NIC 810的区域和按第一图案1620安置的NPC 1120的区域,其中尚未沉积NIC 810。在一些非限制性实例中,NPC 1120的区域可以基本上对应于第一图案1620的细长的、间隔开的区域,而NIC 810的区域可以基本上对应于包括其间的间隙的第一部。
由于安置了NIC 810的第一图案1620(对应于其间的间隙)的那些区域的成核抑制性质,安置在此类区域上的导电涂层830趋于不保留,导致导电涂层830的选择性沉积图案,其基本上对应于第一图案1620的细长的、间隔开的区域,从而使包括其间的间隙的第一部基本上缺乏导电涂层830。
换句话说,将形成电极120、140、1750的第一图案1620的导电涂层830基本上仅选择性地沉积在包括NPC 1120(或者在一些非限制性实例中,如果已省略了NPC 1120,则是衬底110)的那些区域的第二部上,所述区域限定第一图案1620的细长的、间隔开的区域。
现在转到图16C,示出了沿图16A中的线16C-16C截取的装置1600的截面视图。在图中,装置1600被示出为包括衬底110;如图16B所示沉积的电极120的第一图案1620,和至少一个半导电层130。
在一些非限制性实例中,至少一个半导电层130可以被提供为跨装置1600的基本上所有横向方面的公共层。
在一些非限制性实例中,NPC 1120安置在至少一个半导电层130的基本上所有的暴露层表面111上。在一些非限制性实例中,可以省略NPC 1120。
按基本上对应于底层材料的暴露层表面111上的第二图案1640的图案选择性地安置NIC810,如图所示,所述底层材料是NPC 1120(但在一些非限制性实例中,如果已省略了NPC1120,则所述底层材料可以是至少一个半导电层130)。
使用开放式掩模和/或无掩模沉积工艺将适用于形成电极120、140、1750(在图中为第二电极140)的第二图案1640的导电涂层830安置在底层材料的基本上所有暴露层表面111上,所述工艺中的任何一种在高温导电涂层沉积工艺期间都不采用任何FMM。底层材料包括按第二图案1640的反相安置的NIC 810的区域和第二图案1640中的NPC 1120的区域,其中尚未沉积NIC 810。在一些非限制性实例中,NPC 1120的区域可以基本上对应于包括第二图案1640的细长的、间隔开的区域的第一部,而NIC 810的区域可以基本上对应于其间的间隙。
由于安置了NIC 810的第二图案1640(对应于其间的间隙)的那些区域的成核抑制性质,安置在此类区域上的导电涂层830趋于不保留,导致导电涂层830的选择性沉积图案,其基本上对应于第二图案1640的细长的、间隔开的区域,从而使包括其间的间隙的第一部基本上缺乏导电涂层830。
换句话说,将形成电极120、140、1750的第二图案1640的导电涂层830基本上仅选择性地沉积在包括NPC 1120的那些区域的第二部上,所述区域限定第二图案1640的细长的、间隔开的区域。
在一些非限制性实例中,NIC 810和其后沉积的用于形成电极120、140、1750的第一图案1620和/或第二图案1640中的一个或两个的导电涂层830的厚度可以根据多种参数而变化,包含但不限于期望的施涂和期望的性能特性。在一些非限制性实例中,NIC 810的厚度可以与此后沉积的导电涂层830的厚度相当和/或显著小于其厚度。使用相对较薄的NIC 810来实现其后沉积的导电涂层的选择性图案化可能适合于提供柔性装置1600,包含但不限于PMOLED装置。在一些非限制性实例中,相对较薄的NIC 810可以提供相对较平坦的表面,在所述表面上可以沉积阻隔涂层1650。在一些非限制性实例中,提供用于施涂阻隔涂层1650的此类相对较平坦的表面可以增加阻隔涂层1650对此类表面的粘附。
电极120、140、1750的第一图案1620中的至少一个图案和电极120、140、1750的第二图案1640中的至少一个图案可以直接和/或在一些非限制性实例中通过它们相应的驱动电路300电耦接到电源15以控制来自对应于(子)像素340/264x的发射区域1910的横向方面410的光子发射。
相关领域的普通技术人员应当理解,在一些非限制性实例中,图16A-16C中示出的按第二图案1640形成第二电极140的工艺可以以类似的方式用于形成用于装置1600的辅助电极1750。在一些非限制性实例中,其第二电极140可以包括公共电极,并且辅助电极1750可以沉积在第二图案1640中(在一些非限制性实例中,在第二电极140上方,或在一些非限制性实例中,在第二电极下方),并且与其电耦接。在一些非限制性实例中,用于此类辅助电极1750的第二图案1640可以使得第二图案1640的细长的、间隔开的区域基本上位于围绕对应于(子)像素340/264x的发射区域1910的横向方面410的非发射区域1920的横向方面420内。在一些非限制性实例中,用于此类辅助电极1750的第二图案1640可以使得第二图案1640的细长的、间隔开的区域基本上位于对应于(子)像素340/264x的发射区域1910的横向方面410和/或围绕它们的非发射区域1920的横向方面420内。
图17示出了装置100的示例版本1700的示例截面视图,所述示例版本基本上类似于所述装置,但进一步包括至少一个辅助电极1750,所述辅助电极按上述图案安置并与第二电极140电耦接(未示出)。
辅助电极1750是导电的。在一些非限制性实例中,辅助电极1750可以由至少一种金属和/或金属氧化物形成。这种金属的非限制性实例包含Cu、Al、钼(Mo)和/或Ag。作为非限制性实例,辅助电极1750可以包括多层金属结构,包含但不限于由Mo/Al/Mo形成的多层金属结构。这种金属氧化物的非限制性实例包含ITO、ZnO、IZO和/或其它含有In和/或Zn的氧化物。在一些非限制性实例中,辅助电极1750可以包括由至少一种金属和至少一种金属氧化物的组合形成的多层结构,所述组合包含但不限于Ag/ITO、Mo/ITO、ITO/Ag/ITO和/或ITO/Mo/ITO。在一些非限制性实例中,辅助电极1750包括多种这样的导电材料。
装置1700被示出为包括衬底110、第一电极120和至少一个半导电层130。
在一些非限制性实例中,NPC 1120安置在至少一个半导电层130的基本上所有的暴露层表面111上。在一些非限制性实例中,可以省略NPC 1120。
第二电极140安置在NPC 1120(或至少一个半导电层130,如果NPC 1120已被省略的话)的基本上所有暴露层表面111上。
在一些非限制性实例中,特别是在顶部发射装置1700中,第二电极140可以通过沉积相对较薄的导电膜层(未示出)来形成,以便通过非限制性实例减少与第二电极140的存在相关的光学干涉(包含但不限于衰减、反射和/或扩散)。在一些非限制性实例中,如别处所讨论的,第二电极140的减小的厚度通常可以增加第二电极140的薄层电阻,在一些非限制性实例中这可以降低装置1700的性能和/或效率。通过提供电耦接到第二电极140的辅助电极1750,在一些非限制性实例中,可以减小薄层电阻并因此减小与第二电极140相关联的IR降。
在一些非限制性实例中,装置1700可以是底部发射和/或双面发射装置1700。在此类实例中,第二电极140可以形成为相对较厚的导电层而基本上不影响此类装置1700的光学特性。然而,即使在此类情况下,作为非限制性实例,第二电极140仍然可以形成为相对较薄的导电膜层(未示出),使得装置1700相对于入射在其外表面上的光可以是基本上透射的,使得除了如本文所公开的在装置1700内部产生的光子的发射之外,此类外部入射光的大部分可以透射通过装置1700。
按图案将NIC 810选择性地安置在底层材料的暴露层表面111上,如图所示,所述底层材料是NPC 1120。在一些非限制性实例中,如图所示,NIC 810可以在图案的第一部中安置为一系列平行的行1720。
适用于形成图案化辅助电极1750的导电涂层830使用开放式掩模和/或无掩模沉积工艺安置在底层材料的基本上所有暴露层表面111上,所述工艺中的任何一种在高温导电涂层沉积工艺期间都不采用任何FMM。底层材料包括安置在行1720的图案中的NIC 810的区域和NPC 1120的区域,其中尚未沉积NIC 810。
由于安置了NIC 810的那些行1720的成核抑制性质,安置在此类行1720上的导电涂层830趋于不保留,导致导电涂层830的选择性沉积图案,其基本上对应于图案的至少一个第二部,从而使包括行1720的第一部基本上缺乏导电涂层830。
换句话说,将形成辅助电极1750的导电涂层830基本上仅选择性地沉积在第二部上,所述第二部包括NPC 1120的围绕但不占据行1720的那些区域。
在一些非限制性实例中,选择性地沉积辅助电极1750以仅覆盖装置1700的横向方面的某些行1720,而其它区域保持未覆盖,可以控制和/或减少与辅助电极1750的存在相关的光学干扰。
在一些非限制性实例中,辅助电极1750可以按从典型的观看距离不能被肉眼容易地检测到的图案选择性地沉积。
在一些非限制性实例中,辅助电极1750可以形成在除OLED装置外的装置中,包含用于降低此类装置的电极的有效电阻。
辅助电极
在高温导电涂层830沉积工艺(包含但不限于图17中所描绘的工艺)期间通过采用选择性涂层710在不采用FMM的情况下图案化电极120、140、1750、4150(包含但不限于第二电极140和/或辅助电极1750)的能力允许部署辅助电极1750的多种配置。
图18A以平面视图示出了具有多个发射区域1910a-1910j和围绕它们的至少一个非发射区域1820的装置100的示例版本1800的一部分。在一些非限制性实例中,装置1800可以是AMOLED装置,其中所述发射区域1910a-1910j中的每个发射区域对应于其(子)像素340/264x。
图18B-18D结合覆盖在其上的辅助电极1750的不同配置1750b-1750d示出了对应于其相邻发射区域1910a和1910b的装置1800的一部分,以及其间的至少一个非发射区域1820的一部分的实例。在一些非限制性实例中,尽管没有在图18B-18D中明确说明,但装置1800的第二电极140被理解为基本上覆盖至少其发射区域1910a和1910b两者以及其间的至少一个非发射区域1820的一部分。
在图18B中,辅助电极配置1750b安置在两个相邻发射区域1910a与1910b之间并且电耦接到第二电极140。在此实例中,辅助电极配置1750b的宽度α小于相邻发射区域1910a与1910b之间的间隔距离δ。因此,在辅助电极配置1830b的每一侧上的至少一个非发射区域1820内存在间隙。在一些非限制性实例中,此类布置可以降低辅助电极配置1750b干扰来自发射区域1910a和1910b(在一些非限制性实例中)中的至少一个发射区域的装置1800的光输出的可能性。在一些非限制性实例中,此类布置在辅助电极配置1750b相对较厚(在一些非限制性实例中,大于几百nm和/或几微米量级的厚度)的情况下可能是合适的。在一些非限制性实例中,辅助电极配置1750b的高度(厚度)与其宽度的比率(即纵横比)可以大于约0.05,如约0.1或更大、约0.2或更大、约0.5或更大、约0.8或更大、约1或更大和/或约2或更大。作为非限制性实例,辅助电极配置1750b的高度(厚度)可以大于约50nm,如约80nm或更大、约100nm或更大、约200nm或更大、约500nm或更大、约700nm或更大、约1000nm或更大、约1500nm或更大、约1700nm或更大或约2000nm或更大。
在图18C中,辅助电极配置1750c安置在两个相邻发射区域1910a与1910b之间并且电耦接到第二电极140。在此实例中,辅助电极配置1750c的宽度α与相邻发射区域1910a与1910b之间的间隔距离δ基本上相同。因此,在辅助电极配置1750c的任一侧上的至少一个非发射区域1820内没有间隙。在一些非限制性实例中,在高像素密度装置1800中作为非限制性实例,在相邻发射区域1910a与1910b之间的间隔距离δ相对较小的情况下,此类布置可能是合适的。
在图18D中,辅助电极1750d安置在两个相邻发射区域1910a与1910b之间并且电耦接到第二电极140。在此实例中,辅助电极配置1750d的宽度α大于相邻发射区域1910a与1910b之间的间隔距离δ。因此,辅助电极配置1750d的一部分与相邻发射区域1910a和/或1910b中的至少一个相邻发射区域的一部分重叠。尽管所述图示出了辅助电极配置1750d与相邻发射区域1910a和1910b中的每个相邻发射区域的重叠程度,但在一些非限制性实例中,重叠程度和/或在一些非限制性实例中,辅助电极配置1750d与相邻发射区域1910a和1910b中的至少一个相邻发射区域之间的重叠的轮廓可以被改变和/或调制。
图19以平面视图示出了示出形成为网格的辅助电极1750的图案1950的实例的示意图,所述网格覆盖在可以对应于装置100的示例版本1900的(子)像素340/264x的发射区域1910的横向方面410和围绕发射区域1910的非发射区域1920的横向方面420之上。
在一些非限制性实例中,辅助电极图案1950基本上仅在非发射区域1920的一些而非全部横向方面420之上延伸,以便基本上不覆盖发射区域1910的横向方面410中的任何一个横向方面。
相关领域的普通技术人员应当理解,尽管在图中,辅助电极图案1950被示出为形成为连续结构,使得其所有元件彼此物理连接和电耦接并且电耦接到至少一个电极120、140、1750、4150,在一些非限制性实例中所述至少一个电极可以是第一电极120和/或第二电极140,在一些非限制性实例中,辅助电极图案1950可以被提供为辅助电极图案1950的多个分立元件,尽管所述分立元件保持彼此电耦接,但彼此不物理连接。即便如此,辅助电极图案1950的此类分立元件仍可以显著降低与它们电耦接的至少一个电极120、140、1750、4150的薄层电阻,并且因此降低装置1900的薄层电阻,从而增加装置1900的效率,而基本上无需干扰其光学特性。
在一些非限制性实例中,辅助电极1750可以用于具有(子)像素340/264x的各种布置的装置100中。在一些非限制性实例中,(子)像素340/264x布置可以是基本上菱形的。
作为非限制性实例,图20A以平面视图示出了装置100的示例版本2000中的多个发射区域1910的组2041-2043,每个发射区域对应于子像素264x,被包括菱形配置的PDL 440的多个非发射区域1920的横向方面围绕。在一些非限制性实例中,所述配置由第一行和第二行的交替图案中的发射区域1910和PDL 440的图案2041-2043限定。
在一些非限制性实例中,包括PDL 440的非发射区域1920的横向方面420可以是基本上椭圆形的。在一些非限制性实例中,第一行中非发射区域1920的横向方面420的主轴与第二行中非发射区域1920的横向方面420的主轴对齐并且基本上垂直。在一些非限制性实例中,第一行中非发射区域1920的横向方面420的主轴基本上平行于第一行的轴。
在一些非限制性实例中,发射区域1910的第一组2041对应于以第一波长发射光的子像素264x,在一些非限制性实例中,第一组2041的子像素264x可以对应于红色(R)子像素2641。在一些非限制性实例中,第一组2041的发射区域1910的横向方面410可以具有基本上菱形的配置。在一些非限制性实例中,第一组2041的发射区域1910位于第一行的图案中,在PDL 440之前和之后。在一些非限制性实例中,第一组2041的发射区域1910的横向方面410与包括同一行中的PDL 440的之前和之后的非发射区域1920的横向方面420以及包括在第二行的之前和之后图案中包括PDL 440的邻近非发射区域1920的横向方面420略微重叠。
在一些非限制性实例中,发射区域1910的第二组2042对应于以第二波长发射光的子像素264x,在一些非限制性实例中,第二组2042的子像素264x可以对应于绿色(G)子像素2642。在一些非限制性实例中,第二组2041的发射区域1910的横向方面410可以具有基本上椭圆形的配置。在一些非限制性实例中,第二组2041的发射区域1910位于第二行的图案中,在PDL 440之前和之后。在一些非限制性实例中,第二组2041的发射区域1910的横向方面410中的一些横向方面的主轴可以处于第一角度,在一些非限制性实例中,所述第一角度可以相对于第二行的轴成45°。在一些非限制性实例中,第二组2041的发射区域1910的横向方面410中的其它横向方面的主轴可以处于第二角度,在一些非限制性实例中,所述第二角度可以基本上垂直于第一角度。在一些非限制性实例中,第一组2041的发射区域1910(其横向方面410具有处于第一角度的主轴)与第一组2041的发射区域1910(其横向方面410具有处于第二角度的主轴)交替。
在一些非限制性实例中,发射区域1910的第三组2043对应于以第三波长发射光的子像素264x,在一些非限制性实例中,第三组2043的子像素264x可以对应于蓝色(B)子像素2643。在一些非限制性实例中,第三组2043的发射区域1910的横向方面410可以具有基本上菱形的配置。在一些非限制性实例中,第三组2043的发射区域1910位于第一行的图案中,在PDL 440之前和之后。在一些非限制性实例中,第三组2043的发射区域1910的横向方面410与包括同一行中的PDL 440的之前和之后的非发射区域1920的横向方面410以及包括在第二行的之前和之后图案中包括PDL 440的邻近非发射区域1920的横向方面420略微重叠。在一些非限制性实例中,第二行的图案包括与第三组2043的发射区域1910交替的第一组2041的发射区域1910,每个区域在PDL 440之前和之后。
现在转到图20B,示出了沿图20A中的线20B-20B截取的装置2000的示例截面视图。在图中,装置2000被示出为包括衬底110和形成在其暴露层表面111上的第一电极120的多个元件。衬底110可以包括基础衬底112(出于说明的简单性目的而未示出)和/或至少一个TFT结构200,其对应于并且用于驱动每个子像素264x。PDL 440形成在第一电极120的元件之间的衬底110之上,以在第一电极120的每个元件之上限定发射区域1910,所述发射区域由包括PDL 440的非发射区域1920分隔。在图中,发射区域1910全都对应于第二组2042。
在一些非限制性实例中,至少一个半导电层130沉积在第一电极120的每个元件上,在周围PDL 440之间。
在一些非限制性实例中,第二电极140(在一些非限制性实例中可以是公共阴极)可以沉积在第二组2042的发射区域1910之上以形成其G(绿色)子像素2642和沉积在周围PDL440之上。
在一些非限制性实例中,NIC 810跨G(绿色)子像素2642的第二组2042的发射区域1910的横向方面410选择性地沉积在第二电极140之上,以允许将导电涂层830选择性沉积在基本上缺乏NIC 810的第二电极140的多个部分之上,即跨包括PDL 440的非发射区域1920的横向方面420。在一些非限制性实例中,导电涂层830可能趋于沿着PDL 440的基本上平坦部分积聚,因为导电涂层830可能不趋于保留在PDL 440的倾斜部分上,而是趋于下降到涂覆有NIC 810的此类倾斜部分的底部。在一些非限制性实例中,PDL 440的基本上平坦部分上的导电涂层830可以形成可以电耦接到第二电极140的至少一个辅助电极1750。
在一些非限制性实例中,装置2000可以包括覆盖层和/或外耦接层。作为非限制性实例,这种覆盖层和/或外耦接层可以直接安置在第二电极140的表面和/或NIC 810的表面上。在一些非限制性实例中,可以跨对应于(子)像素340/264x的至少一个发射区域1910的横向方面410提供这种覆盖层和/或外耦接层。
在一些非限制性实例中,NIC 810还可以充当折射率匹配涂层。在一些非限制性实例中,NIC 810还可以充当外耦接层。
在一些非限制性实例中,装置2000包括封装层。这种封装层的非限制性实例包含玻璃盖、阻隔膜、阻隔粘合剂和/或TFE层2050,如图中虚线所示,用于封装装置2000。在一些非限制性实例中,TFE层2050可以被认为是一种类型的阻隔涂层1650。
在一些非限制性实例中,封装层可以布置在第二电极140和/或NIC 810中的至少一个上方。在一些非限制性实例中,装置2000包括另外的光学和/或结构层、涂层和组件,包含但不限于偏振器、滤色器、抗反射涂层、防眩光涂层、覆盖等级和/或光学透明粘合剂(OCA)。
现在转到图20C,示出了沿图20A中的线20C-20C截取的装置2000的示例截面视图。在图中,装置2000被示出为包括衬底110和形成在其暴露层表面111上的第一电极120的多个元件。PDL 440形成在第一电极120的元件之间的衬底110之上,以在第一电极120的每个元件之上限定发射区域1910,所述发射区域由包括PDL 440的非发射区域1920分隔。在图中,发射区域1910以交替方式对应于第一组2041和第三组2043。
在一些非限制性实例中,至少一个半导电层130沉积在第一电极120的每个元件上,在周围PDL 440之间。
在一些非限制性实例中,第二电极140(在一些非限制性实例中可以是公共阴极)可以沉积在第一组2041的发射区域1910之上以形成其R(红色)子像素2641,沉积在第三组2043的发射区域1910之上以形成其B(蓝色)子像素2643和沉积在周围PDL 440之上。
在一些非限制性实例中,NIC 810跨R(红色)子像素2641的第一组2041和B(蓝色)子像素2643的第三组的发射区域1910的横向方面410选择性地沉积在第二电极140之上,以允许将导电涂层830选择性沉积在基本上缺乏NIC 810的第二电极140的多个部分之上,即跨包括PDL 440的非发射区域1920的横向方面420。在一些非限制性实例中,导电涂层830可能趋于沿着PDL 440的基本上平坦部分积聚,因为导电涂层830可能不趋于保留在PDL 440的倾斜部分上,而是趋于下降到涂覆有NIC 810的此类倾斜部分的底部。在一些非限制性实例中,PDL 440的基本上平坦部分上的导电涂层830可以形成可以电耦接到第二电极140的至少一个辅助电极1750。
现在转到图21,示出了装置100的示例版本2100,其涵盖图4中以截面视图示出的装置100,但具有本文所描述的多个另外的沉积步骤。
在装置2100的第一部内(其基本上与对应于(子)像素340/264x的发射区域1910的横向方面410相对应)并且不在装置2100的第二部内(其基本上对应于围绕第一部的非发射区域1920的横向方面420),装置2100示出了选择性地沉积在底层材料(在图中,为第二电极140)的暴露层表面111之上的NIC 810。
在一些非限制性实例中,可以使用阴影掩模选择性地沉积NIC 810。
NIC 810在第一部内提供具有相对较低的初始粘附概率S0的表面,用于此后沉积的导电涂层830以形成辅助电极1750。
在选择性沉积NIC 810之后,导电涂层830沉积在装置2100之上,但基本上仅保留在基本上缺乏NIC 810的第二部内,以形成辅助电极1750。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。
辅助电极1750电耦接到第二电极140以降低第二电极140的薄层电阻,包含如图所示通过跨基本上缺乏NIC 810的第二部位于第二电极140上方并与其物理接触。
在一些非限制性实例中,导电涂层830可以包括与第二电极140基本上相同的材料,以确保高初始粘附概率S0用于第二部中的导电涂层830。
在一些非限制性实例中,第二电极140可以包括基本上纯的Mg和/或Mg与另一种金属的合金,包含但不限于Ag。在一些非限制性实例中,按体积计,Mg:Ag合金组成的范围可以从约1:9到约9:1。在一些非限制性实例中,第二电极140可以包括金属氧化物,包含但不限于三元金属氧化物,如但不限于ITO和/或IZO,和/或金属和/或金属氧化物的组合。
在一些非限制性实例中,用于形成辅助电极1750的导电涂层830可以包括基本上纯的Mg。
现在转到图22,示出了装置100的示例版本2200,其涵盖图4中以截面视图示出的装置100,但具有本文所描述的多个另外的沉积步骤。
在装置2200的第一部内(其基本上与对应于(子)像素340/264x的发射区域1910的横向方面410的一部分相对应)并且不在第二部内,装置2200示出了选择性地沉积在底层材料(在图中,为第二电极140)的暴露层表面111之上的NIC 810。在图中,第一部部分地沿着限定发射区域1910的PDL 440的倾斜部分的范围延伸。
在一些非限制性实例中,可以使用阴影掩模选择性地沉积NIC 810。
NIC 810在第一部内提供具有相对较低的初始粘附概率S0的表面,用于此后沉积的导电涂层830以形成辅助电极1750。
在选择性沉积NIC 810之后,导电涂层830沉积在装置2200之上,但基本上仅保留在基本上缺乏NIC 810的第二部内,以形成辅助电极1750。如此,在装置2200中,辅助电极1750部分地跨限定发射区域1910的PDL 440的倾斜部分延伸。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。
辅助电极1750电耦接到第二电极140以降低第二电极140的薄层电阻,包含如图所示通过跨基本上缺乏NIC 810的第二部位于第二电极140上方并与其物理接触。
在一些非限制性实例中,可以包括第二电极140的材料对于导电涂层830可以不具有高的初始粘附概率S0
图23展示了此类场景:其中示出了装置100的示例版本2300,其涵盖图4中以截面视图示出的装置100,但具有本文所描述的多个另外的沉积步骤。
装置2300示出了沉积在底层材料(在图中,为第二电极140)的暴露层表面111之上的NPC 1120。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积NPC1120。
此后,在装置2300的第一部内(其基本上与对应于(子)像素340/264x的发射区域1910的横向方面410的一部分相对应)并且不在装置2300的第二部内(其基本上对应于围绕第一部的非发射区域1920的横向方面420),NIC 810选择性地沉积在底层材料(在图中,为NPC1120)的暴露层表面111之上。
在一些非限制性实例中,可以使用阴影掩模选择性地沉积NIC 810。
NIC 810在第一部内提供具有相对较低的初始粘附概率S0的表面,用于此后沉积的导电涂层830以形成辅助电极1750。
在选择性沉积NIC 810之后,导电涂层830沉积在装置2300之上,但基本上仅保留在基本上缺乏NIC 810的第二部内,以形成辅助电极1750。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。
辅助电极1750电耦接到第二电极140以降低其薄层电阻。尽管如图所示,辅助电极1750并不位于第二电极140的上方并与第二电极物理接触,但相关领域的普通技术人员应当理解,辅助电极1750可以通过许多众所周知的机制电耦接到第二电极140。作为非限制性实例,NIC810和/或NPC 1120的相对较薄膜(在一些非限制性实例中,至多约50nm)的存在仍可以允许电流穿过,因此允许减小第二电极140的薄层电阻。
现在转到图24,示出了装置100的示例版本2400,其涵盖图4中以截面视图示出的装置100,但具有本文所描述的多个另外的沉积步骤。
装置2400示出了沉积在底层材料(在图中,为第二电极140)的暴露层表面111之上的NIC 810。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积NIC810。
NIC 810提供具有相对较低的初始粘附概率S0的表面,用于此后沉积的导电涂层830以形成辅助电极1750。
在沉积NIC 810之后,在装置2400的NPC部内(其基本上对应于围绕装置2400的第二部的非发射区域1920的横向方面420的一部分,基本上与对应于(子)像素340/264x的发射区域1910的横向方面410相对应),NPC 1120选择性地沉积在底层材料(在图中,为NIC810)的暴露层表面111之上。
在一些非限制性实例中,可以使用阴影掩模选择性地沉积NPC 1120。
NPC 1120在第一部内提供具有相对较高的初始粘附概率S0的表面,用于此后沉积的导电涂层830以形成辅助电极1750。
在选择性沉积NPC 1120之后,导电涂层830沉积在装置2400之上,但基本上仅保留在NPC部内,其中NIC 810已经与NPC 1120重叠,以形成辅助电极1750。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。
辅助电极1750电耦接到第二电极140以降低第二电极140的薄层电阻。
去除选择性涂层
在一些非限制性实例中,可以在沉积导电涂层830之后去除NIC 810,使得由NIC810覆盖的底层材料的先前暴露层表面111的至少一部分可以再次暴露。在一些非限制性实例中,可以通过蚀刻和/或溶解NIC 810和/或通过采用基本上不影响或腐蚀导电涂层830的等离子体和/或溶剂处理技术来选择性地去除NIC 810。
现在转到图25A,示出了在沉积阶段2500a处的装置100的示例版本2500的示例截面视图,在所述阶段中,NIC 810已经被选择性地沉积在底层材料的暴露层表面111的第一部上。在图中,底层材料可以是衬底110。
在图25B中,装置2500被示出为处于沉积阶段2500b,在所述阶段中,导电涂层830被沉积在底层材料的暴露层表面111上,即,在阶段2500a期间已沉积NIC 810的NIC 810的暴露层表面111以及在阶段2500a期间未沉积NIC 810的衬底110的暴露层表面111上。由于安置有NIC 810的第一部的成核抑制性质,安置在其上的导电涂层830趋于不保留,从而导致导电涂层830的选择性沉积图案,所述图案对应于第二部,从而使第一部基本上缺乏导电涂层。
在图25C中,装置2500被示出为处于沉积阶段2500c处,其中NIC 810已从衬底110的暴露层表面111的第一部中去除,使得在阶段2500b期间沉积的导电涂层830保留在衬底110上并且在阶段2500a期间已经在其上沉积NIC 810的衬底110的区域现在被暴露或未被覆盖。
在一些非限制性实例中,阶段2500c中NIC 810的去除可以通过将装置2500暴露于与NIC 810反应和/或蚀刻掉其而不显著影响导电涂层830的溶剂和/或等离子体来实现。
透明OLED
现在转到图26A,示出了总体上以2600示出的装置100的透射(透明)版本的示例平面视图。在一些非限制性实例中,装置2600是具有多个像素区域2610和多个透射区域2620的AMOLED装置。在一些非限制性实例中,至少一个辅助电极1750可以沉积在像素区域2610和/或透射区域2620之间的底层材料的暴露层表面111上。
在一些非限制性实例中,每个像素区域2610可以包括多个发射区域1910,每个发射区域对应于子像素264x。在一些非限制性实例中,子像素264x可以分别对应于R(红色)子像素2641、G(绿色)子像素2642和/或B(蓝色)子像素2643。
在一些非限制性实例中,每个透射区域2620基本上是透明的并且允许光穿过其整个截面方面。
现在转到图26B,示出了沿图26A中的线26B-26B截取的装置2600的示例截面视图。在图中,装置2600被示出为包括衬底110、TFT绝缘层280和形成在TFT绝缘层280的表面上的第一电极120。衬底110可以包括基础衬底112(出于说明的简单性目的而未示出)和/或至少一个TFT结构200,其对应于并且用于驱动基本上定位在其下方且电耦接至其第一电极120的每个子像素264x。PDL 440在非发射区域1920中形成在衬底110之上,以在与其对应的第一电极120之上限定也对应于每个子像素264x的发射区域1910。PDL 440覆盖第一电极120的边缘。
在一些非限制性实例中,至少一个半导电层130沉积在第一电极120的暴露区域之上,并且在一些非限制性实例中,沉积在周围PDL 440的至少多个部分之上。
在一些非限制性实例中,第二电极140可以沉积在至少一个半导电层130之上,包含像素区域2610之上以形成其子像素264x,以及在一些非限制性实例中,至少部分地在透射区域2620中的周围PDL 440之上。
在一些非限制性实例中,NIC 810选择性地沉积在装置2600的第一部之上,包括像素区域2610和透射区域2620两者但不包括对应于辅助电极1750的第二电极140的区域。
在一些非限制性实例中,装置2600的整个表面然后暴露于一定蒸气通量的导电涂层830,在一些非限制性实例中所述导电涂层可以是Mg。导电涂层830选择性地沉积在第二电极140的基本上缺乏NIC 810的第二部之上以形成辅助电极1750,所述辅助电极电耦接到第二电极140的未涂覆部分并且在一些非限制性实例中与第二电极的未涂覆部分物理接触。
同时,装置2600的透射区域2620基本上保持缺乏可以基本上影响光穿过其透射的任何材料。具体地说,如图所示,TFT结构200和第一电极120定位于其对应的子像素264x下方的截面方面中,并且与辅助电极1750一起位于透射区域2620之外。因此,这些组件不会衰减或透射通过透射区域2620。在一些非限制性实例中,此类布置允许观看者从典型的观看距离观看装置2600以透视装置2600(在一些非限制性实例中,当所有(子)像素340/264x不发射时),从而形成透明的AMOLED装置2600。
尽管图中未示出,但在一些非限制性实例中,装置2600可以进一步包括安置在辅助电极1750与第二电极140之间的NPC 1120。在一些非限制性实例中,NPC 1120也可以安置在NIC810与第二电极140之间。
在一些非限制性实例中,NIC 810可以与至少一个半导电层130同时形成。作为非限制性实例,用于形成NIC 810的至少一种材料也可以用于形成至少一个半导电层130。在此类非限制性实例中,可以减少用于制造装置2600的阶段数。
相关领域的普通技术人员应当理解,在一些非限制性实例中,各种其它层和/或涂层,包含但不限于形成至少一个半导电层130和/或第二电极140的层和/或涂层,可以覆盖透射区域2620的一部分,特别是如果此类层和/或涂层基本上是透明的。在一些非限制性实例中,PDL440可以具有减小的厚度,包含但不限于,通过在其中形成孔,在一些非限制性实例中,所述孔与针对发射区域1910限定的孔并无不同,以进一步促进通过透射区域2620透射。
相关领域的普通技术人员应当理解,在一些非限制性实例中,可以采用不同于图26A和26B中所示出的布置的(子)像素340/264x布置。
相关领域的普通技术人员应当理解,在一些非限制性实例中,可以采用不同于图26A和26B中所示出的布置的辅助电极1750的布置。作为非限制性实例,辅助电极1750可以安置在像素区域2610与透射区域2620之间。作为非限制性实例,辅助电极1750可以安置在像素区域2610内的子像素264x之间。
现在转到图27A,示出了总体上以2700示出的装置100的透明版本的示例平面视图。在一些非限制性实例中,装置2700是具有多个像素区域2610和多个透射区域2620的AMOLED装置。装置2700与装置2600的不同之处在于在像素区域2610和/或透射区域2620之间没有辅助电极1750。
在一些非限制性实例中,每个像素区域2610可以包括多个发射区域1910,每个发射区域对应于子像素264x。在一些非限制性实例中,子像素264x可以分别对应于R(红色)子像素2641、G(绿色)子像素2642和/或B(蓝色)子像素2643。
在一些非限制性实例中,每个透射区域2620基本上是透明的并且允许光穿过其整个截面方面。
现在转到图27B,示出了沿图27A中的线27B-27B截取的装置2700的示例截面视图。在图中,装置2700被示出为包括衬底110、TFT绝缘层280和形成在TFT绝缘层280的表面上的第一电极120。衬底110可以包括基础衬底112(出于说明的简单性目的而未示出)和/或至少一个TFT结构200,其对应于并且用于驱动基本上定位在其下方且电耦接至其第一电极120的每个子像素264x。PDL 440在非发射区域1920中形成在衬底110之上,以在与其对应的第一电极120之上限定也对应于每个子像素264x的发射区域1910。PDL 440覆盖第一电极120的边缘。
在一些非限制性实例中,至少一个半导电层130沉积在第一电极120的暴露区域之上,并且在一些非限制性实例中,沉积在周围PDL 440的至少多个部分之上。
在一些非限制性实例中,第一导电涂层830a可以沉积在至少一个半导电层130之上,包含像素区域2610之上以形成其子像素264x以及透射区域2620中的周围PDL 440之上。在一些非限制性实例中,第一导电涂层830a的厚度可以是相对较薄的,使得跨透射区域2620的第一导电涂层830a的存在基本上不衰减光穿过其的透射。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第一导电涂层830a。
在一些非限制性实例中,NIC 810选择性地沉积在装置2700的第一部之上,包括透射区域2620。
在一些非限制性实例中,装置2700的整个表面然后暴露于一定蒸气通量的导电涂层830(在一些非限制性实例中所述导电涂层可以是Mg),以选择性地将第二导电涂层830b沉积在第一导电涂层830a的基本上缺乏NIC 810的第二部(在一些实例中,像素区域2610)之上,使得第二导电涂层830b电耦接到第一导电涂层830a的未涂覆部分并且在一些非限制性实例中与第一导电涂层的未涂覆部分物理接触,以形成第二电极140。
在一些非限制性实例中,第一导电涂层830a的厚度可以小于第二导电涂层830b的厚度。以此方式,在透射区域2620中可以保持相对较高的透射率,只有第一导电涂层830a在所述透射区域之上延伸。在一些非限制性实例中,第一导电涂层830a的厚度可以小于约30nm、小于约25nm、小于约20nm、小于约15nm、小于约10nm、小于约8nm和/或小于约5nm。在一些非限制性实例中,第二导电涂层830b的厚度可以小于约30nm、小于约25nm、小于约20nm、小于约15nm、小于约10nm和/或小于约8nm。
因此,在一些非限制性实例中,第二电极140的厚度可以小于约40nm和/或在一些非限制性实例中,介于约5nm与30nm之间、介于约10nm与约25nm之间和/或介于约15nm与约25nm之间。
在一些非限制性实例中,第一导电涂层830a的厚度可以大于第二导电涂层830b的厚度。在一些非限制性实例中,第一导电涂层830a的厚度和第二导电涂层830b的厚度可以基本上相同。
在一些非限制性实例中,用于形成第一导电涂层830a的至少一种材料可以与用于形成第二导电涂层830b的至少一种材料基本上相同。在一些非限制性实例中,此类至少一种材料可以基本上如本文关于第一电极120、第二电极140、辅助电极1750和/或其导电涂层830所描述的。
在一些非限制性实例中,装置2700的透射区域2620基本上保持缺乏可以基本上影响光穿过其透射的任何材料。具体地说,如图所示,TFT结构200和/或第一电极120定位于其对应的子像素264x下方的截面方面中,并且在透射区域2620之外。因此,这些组件不会衰减或透射通过透射区域2620。在一些非限制性实例中,此类布置允许观看者从典型的观看距离观看装置2700以透视装置2700(在一些非限制性实例中,当所有(子)像素340/264x不发射时),从而形成透明的AMOLED装置2700。
尽管图中未示出,但在一些非限制性实例中,装置2700可以进一步包括安置在第二导电涂层830b与第一导电涂层830a之间的NPC 1120。在一些非限制性实例中,NPC 1120也可以安置在NIC 810与第一导电涂层830a之间。
在一些非限制性实例中,NIC 810可以与至少一个半导电层130同时形成。作为非限制性实例,用于形成NIC 810的至少一种材料也可以用于形成至少一个半导电层130。在此类非限制性实例中,可以减少用于制造装置2700的阶段数。
相关领域的普通技术人员应当理解,在一些非限制性实例中,各种其它层和/或涂层,包含但不限于形成至少一个半导电层130和/或第一导电涂层830a的层和/或涂层,可以覆盖透射区域2620的一部分,特别是如果此类层和/或涂层基本上是透明的。在一些非限制性实例中,PDL 440可以具有减小的厚度,包含但不限于,通过在其中形成孔,在一些非限制性实例中,所述孔与针对发射区域1910限定的孔并无不同,以进一步促进通过透射区域2620透射。
相关领域的普通技术人员应当理解,在一些非限制性实例中,可以采用不同于图27A和27B中所示出的布置的(子)像素340/264x布置。
现在转到图27C,示出了沿图27A中的相同线27B-27B截取的装置100的不同版本(示出为装置1910)的示例截面视图。在图中,装置1910被示出为包括衬底110、TFT绝缘层280和形成在TFT绝缘层280的表面上的第一电极120。衬底110可以包括基础衬底112(出于说明的简单性目的而未示出)和/或至少一个TFT结构200,其对应于并且用于驱动基本上定位在其下方且电耦接至其第一电极120的每个子像素264x。PDL 440在非发射区域1920中形成在衬底110之上,以在与其对应的第一电极120之上限定也对应于每个子像素264x的发射区域1910。PDL 440覆盖第一电极120的边缘。
在一些非限制性实例中,至少一个半导电层130沉积在第一电极120的暴露区域之上,并且在一些非限制性实例中,沉积在周围PDL 440的至少多个部分之上。
在一些非限制性实例中,NIC 810选择性地沉积在装置2700的第一部之上,包括透射区域2620。
在一些非限制性实例中,导电涂层830可以沉积在至少一个半导电层130之上,包含像素区域2610之上以形成其子像素264x但不在透射区域2620中的周围PDL 440之上。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第一导电涂层830a。在一些非限制性实例中,此类沉积可以通过以下步骤来实现:将装置1910的整个表面暴露于一定蒸气通量的导电涂层830(在一些非限制性实例中,所述导电涂层可以是Mg),以选择性地将导电涂层830沉积在至少一个半导电层130的基本上缺乏NIC 810的第二部(在一些实例中,像素区域2610)之上,使得导电涂层830沉积在至少一个半导电层130上以形成第二电极140。
在一些非限制性实例中,装置1910的透射区域2620基本上保持缺乏可以基本上影响光穿过其透射的任何材料。具体地说,如图所示,TFT结构200和/或第一电极120定位于其对应的子像素264x下方的截面方面中,并且在透射区域2620之外。因此,这些组件不会衰减或透射通过透射区域2620。在一些非限制性实例中,此类布置允许观看者从典型的观看距离观看装置2700以透视装置2700(在一些非限制性实例中,当所有(子)像素340/264x不发射时),从而形成透明的AMOLED装置1910。
通过提供没有和/或基本上缺乏任何导电涂层830的透射区域2620,在一些非限制性实例中,通过与图27B的装置2700相比,在此类区域中的透射率可以通过非限制性实例有利地增强。
尽管图中未示出,但在一些非限制性实例中,装置1910可以进一步包括安置在导电涂层830与至少一个半导电层130之间的NPC 1120。在一些非限制性实例中,NPC 1120也可以安置在NIC 810与PDL 440之间。
在一些非限制性实例中,NIC 810可以与至少一个半导电层130同时形成。作为非限制性实例,用于形成NIC 810的至少一种材料也可以用于形成至少一个半导电层130。在此类非限制性实例中,可以减少用于制造装置1910的阶段数。
相关领域的普通技术人员应当理解,在一些非限制性实例中,各种其它层和/或涂层,包含但不限于形成至少一个半导电层130和/或导电涂层830的层和/或涂层,可以覆盖透射区域2620的一部分,特别是如果此类层和/或涂层基本上是透明的。在一些非限制性实例中,PDL440可以具有减小的厚度,包含但不限于,通过在其中形成孔,在一些非限制性实例中,所述孔与针对发射区域1910限定的孔并无不同,以进一步促进通过透射区域2620透射。
相关领域的普通技术人员应当理解,在一些非限制性实例中,可以采用不同于图27A和27C中所示出的布置的(子)像素340/264x布置。
在发射区域之上选择性地沉积导电涂层
如上文所讨论的,跨(子)像素340/264x的发射区域1910的横向方面410和在其中调制电极120、140、1750、4150的厚度可以影响可观察到的微腔效应。在一些非限制性实例中,通过在对应于像素区域2610中不同子像素264x的发射区域1910的横向方面410中沉积如NIC 810和/或NPC 1120等至少一个选择性涂层710而选择性沉积至少一个导电涂层830可以允许控制和/或调制每个发射区域1910中的光学微腔效应以优化基于子像素264x的期望光学微腔效应,包含但不限于发射光谱、发光强度和/或发射光的亮度和/或色移的角度依赖性。
可以通过彼此独立地调制安置在子像素264x的每个发射区域1910中的如NIC 810和/或NPC 1120等选择性涂层710的厚度来控制此类作用。作为非限制性实例,安置在蓝色子像素2643之上的NIC 810的厚度可以小于安置在绿色子像素2642之上的NIC 810的厚度,并且安置在绿色子像素2642之上的NIC的厚度可以小于安置在红色子像素2641之上的NIC810的厚度。
在一些非限制性实例中,可以通过独立地调制选择性涂层710的厚度以及沉积在子像素264x的每个发射区域1910的部分中的导电涂层830的厚度来更大程度地控制此类作用。
此类机制在图28A-28D中。这些图展示了制造总体上以2800示出的装置100的示例版本的各个阶段。
图28A示出了制造装置2800的阶段2810。在阶段2810中,提供了衬底110。衬底110包括第一发射区域1910a和第二发射区域1910b。在一些非限制性实例中,第一发射区域1910a和/或第二发射区域1910b可以被至少一个非发射区域1920a-1920c围绕和/或间隔开。在一些非限制性实例中,第一发射区域1910a和/或第二发射区域1910b可以各自对应于(子)像素340/264x。
图28B示出了制造装置2800的阶段2820。在阶段2820中,第一导电涂层830a沉积在底层材料(在此情况下,衬底110)的暴露层表面111上。第一导电涂层830a跨第一发射区域1910a和第二发射区域1910b沉积。在一些非限制性实例中,第一导电涂层830a跨非发射区域1920a-1920c中的至少一个非发射区域沉积。
在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第一导电涂层830a。
图28C示出了制造装置2800的阶段2830。在阶段2830中,NIC 810选择性地沉积在第一导电涂层830a的第一部之上。如图所示,在一些非限制性实例中,NIC 810跨第一发射区域1910a沉积,而在一些非限制性实例中,跨第二发射区域1910b沉积和/或在一些非限制性实例中,非发射区域1920a-1920c中的至少一个非发射区域基本上缺乏NIC 810。
图28D示出了制造装置2800的阶段2840。在阶段2840中,第二导电涂层830b可以跨装置2800的基本上缺乏NIC 810的那些第二部沉积。在一些非限制性实例中,第二导电涂层830b可以跨第二发射区域1910b和/或在一些非限制性实例中,跨非发射区域1920a-1920c中的至少一个非发射区域沉积。
相关领域的普通技术人员应当理解,图28D中所示出的并且结合图7-8、11A-11B和/或12A-12C中的任何一个或多个图详细描述的蒸发工艺(尽管出于说明的简单性目的而未示出)可以同样地在图28A-28C描述的任何一个或多个前述阶段中沉积。
相关领域的普通技术人员应当理解,在一些非限制性实例中,装置2800的制造可以涵盖出于说明的简单性而未示出的另外的阶段。此类另外的阶段可以包含但不限于沉积一个或多个NIC 810、沉积一个或多个NPC 1120、沉积一个或多个另外的导电涂层830、沉积外耦接涂层和/或封装装置2800。
相关领域的普通技术人员应当理解,尽管已经结合第一发射区域1910a和第二发射区域1910b描述和展示了装置2800的制造,但在一些非限制性实例中,由此推导出的原理可以同样沉积在具有两个以上发射区域1910的装置的制造上。
在一些非限制性实例中,此类原理可以沉积在沉积对应于子像素264x的发射区域1910的不同厚度的导电涂层,在一些非限制性实例中,所述子像素在OLED显示装置100具有不同的发射光谱。在一些非限制性实例中,第一发射区域1910a可以对应于被配置成发射具有第一波长和/或发射光谱的光的子像素264x和/或在一些非限制性实例中,第二发射区域1910b可以对应于被配置成发射具有第二波长和/或发射光谱的光的子像素264x。在一些非限制性实例中,装置2800可以包括第三发射区域1910c(图29A),所述第三发射区域可以对应于被配置成发射具有第三波长和/或发射光谱的光的子像素264x。
在一些非限制性实例中,第一波长可以小于、大于和/或等于第二波长和/或第三波长中的至少一个。在一些非限制性实例中,第二波长可以小于、大于和/或等于第一波长和/或第三波长中的至少一个。在一些非限制性实例中,第三波长可以小于、大于和/或等于第一波长和/或第二波长中的至少一个。
在一些非限制性实例中,装置2800还可以包括至少一个另外的发射区域1910(未示出),在一些非限制性实例中,所述发射区域可以被配置成发射具有与第一发射区域1910a、第二发射区域1910b和/或第三发射区域1910c中的至少一个基本上相同的波长和/或发射光谱的光。
在一些非限制性实例中,可以使用阴影掩模选择性地沉积NIC 810,所述阴影掩模还可以用于沉积第一发射区域1910a的至少一个半导电层130。在一些非限制性实例中,阴影掩模的此类共享使用可以允许以成本有效的方式针对每个子像素264x调整光学微腔效应。
使用此类机制来创建具有给定像素340的子像素264x的装置100的示例版本2900,其具有调制的微腔效应,描述于图29A-29D中。
在图29A中,装置2900的制造的阶段2810被示出为包括衬底110、TFT绝缘层280和形成在TFT绝缘层280的表面上的多个第一电极120a-120c。
衬底110可以包括基础衬底112(出于说明的简单性目的而未示出)和/或至少一个TFT结构200a-200c,其对应于并且用于驱动发射区域1910a-1910c,所述发射区域各自具有相应的子像素264x、基本上定位在其下方且电耦接至其相关联的第一电极120a-120c。PDL440a-440d形成在衬底110之上,以限定发射区域830a-1910c。PDL 440a-440d覆盖它们相应的第一电极120a-120c的边缘。
在一些非限制性实例中,至少一个半导电层130a-130c沉积在其相应的第一电极120a-120c的暴露区域之上,并且在一些非限制性实例中,沉积在周围PDL 440a-440d的至少多个部分之上。
在一些非限制性实例中,第一导电涂层830a可以沉积在至少一个半导电层130a-130c之上。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第一导电涂层830a。在一些非限制性实例中,此类沉积可以通过以下步骤来实现:将装置2900的整个暴露层表面111暴露于一定蒸气通量的第一导电涂层830a(在一些非限制性实例中,所述导电涂层可以是Mg),以在至少一个半导电层130a-130c之上沉积第一导电涂层830a以形成第二电极140a的第一层(未示出),所述第二电极在一些非限制性实例中可以是公共电极,至少对于第一发射区域1910a。此类公共电极在第一发射区域1910a中具有第一厚度tc1。第一厚度tc1可以对应于第一导电涂层830a的厚度。
在一些非限制性实例中,第一NIC 810a选择性地沉积在装置2810的第一部之上,包括第一发射区域1910a。
在一些非限制性实例中,第二导电涂层830b可以沉积在装置2900之上。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第二导电涂层830b。在一些非限制性实例中,此类沉积可以通过以下步骤来实现:将装置2810的整个暴露层表面111暴露于一定蒸气通量的第二导电涂层830b(在一些非限制性实例中,所述导电涂层可以是Mg),以在基本上缺乏第一NIC 810a的第一导电涂层830a(在一些实例中,第二和第三发射区域1910b、1910c和/或PDL 440a-440d所在的非发射区域1920的至少多个部分)之上沉积第二导电涂层830b,使得第二导电涂层830b沉积在第一导电涂层830a的基本上缺乏第一NIC 810a的第二部上以形成第二电极140b的第二层(未示出),所述第二电极在一些非限制性实例中可以是公共电极,至少对于第二发射区域1910b。此类公共电极在第二发射区域1910b中具有第二厚度tc2。第二厚度tc2可以对应于第一导电涂层830a和第二导电涂层830b的组合厚度并且在一些非限制性实例中可以大于第一厚度tc1
在图29B中,示出了装置2900的制造阶段2920。
在一些非限制性实例中,第二NIC 810b选择性地沉积在装置2900的另外的第一部之上,包括第二发射区域1910b。
在一些非限制性实例中,第三导电涂层830c可以沉积在装置2900之上。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第三导电涂层830c。在一些非限制性实例中,此类沉积可以通过以下步骤来实现:将装置2900的整个暴露层表面111暴露于一定蒸气通量的第三导电涂层830c(在一些非限制性实例中,所述导电涂层可以是Mg),以在基本上缺乏第一NIC 810a或第二NIC 810b的第二导电涂层830b(在一些实例中,第三发射区域1910c和/或PDL 440a-440d所在的非发射区域1920的至少多个部分)之上沉积第三导电涂层830c,使得第三导电涂层830c沉积在第二导电涂层830b的基本上缺乏第二NIC 810b的另外的第二部上以形成第二电极140c的第三层(未示出),所述第二电极在一些非限制性实例中可以是公共电极,至少对于第三发射区域1910c。此类公共电极在第三发射区域1910c中具有第三厚度tc3。第三厚度tc3可以对应于第一导电涂层830a、第二导电涂层830b和第三导电涂层830c的组合厚度并且在一些非限制性实例中可以大于第一厚度tc1和第二厚度tc2中的一个或两个。
在图28C中,示出了装置2900的制造阶段2830。
在一些非限制性实例中,第三NIC 810c选择性地沉积在装置2900的另外的第一部之上,包括第三发射区域1910b。
在图29D中,示出了装置2900的制造阶段2940。
在一些非限制性实例中,至少一个辅助电极1750安置在装置2900的其相邻发射区域1910a-1910c之间的非发射区域1920中,并且在一些非限制性实例中,安置在PDL 440a-440d之上。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积用于沉积至少一个辅助电极1750的导电涂层830。在一些非限制性实例中,此类沉积可以通过以下步骤来实现:将装置2900的整个暴露层表面111暴露于一定蒸气通量的导电涂层830(在一些非限制性实例中,所述导电涂层可以是Mg),以在基本上缺乏第一NIC 810a、第二NIC810b和/或第三NIC 810c的第一导电涂层830a、第二导电涂层830b和第三导电涂层830c的暴露部分之上沉积导电涂层830,使得导电涂层830沉积在另外的第二部上以形成至少一个辅助电极1750,所述另外的第二部包括第一导电涂层830a、第二导电涂层830b和/或第三导电涂层830c的基本上缺乏第一NIC 810a、第二NIC 810b和/或第三NIC 810c中的任何一个的暴露部分。至少一个辅助电极1750中的每个辅助电极电耦接到第二电极140a-140c中的相应一个第二电极。在一些非限制性实例中,至少一个辅助电极1750中的每个辅助电极与此类第二电极140a-140c物理接触。
在一些非限制性实例中,第一发射区域1910a、第二发射区域1910b和第三发射区域1910c可以基本上缺乏用于形成至少一个辅助电极1750的材料。
在一些非限制性实例中,第一导电涂层830a、第二导电涂层830b和/或第三导电涂层830c中的至少一个可以在电磁光谱的可见波长范围的至少一部分中是透射的和/或基本上透明的。因此,如果第二导电涂层830b和/或第三导电涂层830a(和/或任何另外的导电涂层830)安置在第一导电涂层830a的顶部上以形成多涂层电极120、140、1750,所述多涂层电极在电磁光谱的可见波长范围的至少一部分中也可以是透射的和/或基本上透明的。在一些非限制性实例中,第一导电涂层830a、第二导电涂层830b、第三导电涂层830c、任何另外的导电涂层830和/或多涂层电极120、140、1750中的任何一个或多个的透射率可以在电磁光谱的可见波长范围的至少一部分中大于约30%、大于约40%、大于约45%、大于约50%、大于约60%、大于约70%、大于约75%和/或大于约80%。
在一些非限制性实例中,可以将第一导电涂层830a、第二导电涂层830b和/或第三导电涂层830c的厚度做得相对较薄,以维持相对较高的透射率。在一些非限制性实例中,第一导电涂层830a的厚度可以是约5到30nm、约8到25nm和/或约10到20nm。在一些非限制性实例中,第二导电涂层830b的厚度可以是约1到25nm、约1到20nm、约1到15nm、约1到10nm和/或约3到6nm。在一些非限制性实例中,第三导电涂层830c的厚度可以是约1到25nm、约1到20nm、约1到15nm、约1到10nm和/或约3到6nm。在一些非限制性实例中,由第一导电涂层830a、第二导电涂层830b、第三导电涂层830c和/或任何另外的导电涂层830的组合形成的多层涂层电极的厚度可以是约6到35nm、约10到30nm、约10到25nm和/或约12到18nm。
在一些非限制性实例中,至少一个辅助电极1750的厚度可以大于第一导电涂层830a、第二导电涂层830b、第三导电涂层830c和/或公共电极的厚度。在一些非限制性实例中,至少一个辅助电极1750的厚度可大于约50nm、大于约80nm、大于约100nm、大于约150nm、大于约200nm、大于约300nm、大于约400nm、大于约500nm、大于约700nm、大于约800nm、大于约1μm、大于约1.2μm、大于约1.5μm、大于约2μm、大于约2.5μm和/或大于约3μm。
在一些非限制性实例中,至少一个辅助电极1750可以是基本上非透明和/或不透明的。然而,在一些非限制性实例中,由于至少一个辅助电极1750可以设置在装置2900的非发射区域1920中,所以至少一个辅助电极1750可能不会引起或促成显著的光学干涉。在一些非限制性实例中,至少一个辅助电极1750的透射率可以在电磁光谱的可见波长范围的至少一部分中可以小于约50%、小于约70%、小于约80%、小于约85%、小于约90%和/或小于约95%。
在一些非限制性实例中,至少一个辅助电极1750可以吸收电磁光谱的可见波长范围的至少一部分中的光。
在一些非限制性实例中,分别安置在第一发射区域1910a、第二发射区域1910b和/或第三发射区域1910c中的第一NIC 810a、第二NIC 810b和/或第三NIC 810c的厚度可以根据由美国发射区域1910a-1910c发射的光的颜色和/或发射光谱而变化。如图29C-29D所示出的,第一NIC 810a可以具有第一NIC厚度tn1,第二NIC 810b可以具有第二NIC厚度tn2和/或第三NIC 810c可以具有第三NIC厚度tn3。在一些非限制性实例中,第一NIC厚度tn1、第二NIC厚度tn2和/或第三NIC厚度tn3可以彼此基本上相同。在一些非限制性实例中,第一NIC厚度tn1、第二NIC厚度tn2和/或第三NIC厚度tn3可以彼此不同。
在一些非限制性实例中,装置2900还可以包括任何数量的发射区域1910a-1910c和/或其(子)像素340/264x。在一些非限制性实例中,装置可以包括多个像素340,其中每个像素340包括两个、三个或更多个(子)像素264x。
相关领域的普通技术人员应当理解,(子)像素340/264x的具体布置可以根据装置设计而变化。在一些非限制性实例中,子像素264x可以根据已知的布置方案来布置,包含但不限于RGB并排、菱形和/或
Figure BDA0003458132910000741
用于将电极电耦接到辅助电极的导电涂层
转到图30,示出了装置100的示例版本3000的截面视图。装置3000在横向方面包括发射区域1910和邻近的非发射区域1920。
在一些非限制性实例中,发射区域1910对应于装置3000的子像素264x。发射区域1910具有衬底110、第一电极120、第二电极140和布置在它们之间的至少一个半导电层130。
第一电极120安置于衬底110的暴露层表面111上。衬底110包括电耦接到第一电极120的TFT结构200。第一电极120的边缘和/或周界通常被至少一个PDL 440覆盖。
非发射区域1920具有辅助电极1750,并且非发射区域1920的第一部分具有突出结构3060,所述突出结构被布置成突出并重叠在辅助电极1750的横向方面之上。突出结构3060横向延伸以提供屏障区域3065。作为非限制性实例,突出结构3060可以在辅助电极1750处和/或附近至少一侧凹陷,以提供屏障区域3065。如图所示,在一些非限制性实例中,屏障区域3065可以对应于与突出结构3060的横向突出重叠的PDL 440的表面上的区域。非发射区域1920进一步包括安置在屏障区域3065中的导电涂层830。导电涂层830将辅助电极1750与第二电极140电耦接。
NIC 810a安置在第二电极140的暴露层表面111之上的发射区域1910中。在一些非限制性实例中,突出结构3060的暴露层表面111涂覆有来自薄导电膜的沉积的残余薄导电膜3040以形成第二电极140。在一些非限制性实例中,残余薄导电膜3040的表面涂覆有来自NIC 810的沉积的残余NIC 810b。
然而,由于突出结构3060在屏障区域3065之上的横向突出,因此屏障区域3065基本上缺乏NIC 810。因此,当在沉积NIC 810之后在装置3000上沉积导电涂层830时,导电涂层830沉积在和/或迁移到屏障区域3065以将辅助电极1750耦接到第二电极140。
相关领域的普通技术人员应当理解,图30中示出了非限制性实例并且各种修改可能是显而易见的。作为非限制性实例,突出结构3060可以沿着其侧边中的至少两个提供屏障区域3065。在一些非限制性实例中,可以省略突出结构3060并且辅助电极1750可以包含限定屏障区域3065的凹陷部分。在一些非限制性实例中,辅助电极1750和导电涂层830可以直接安置在衬底110的表面上,而不是PDL 440。
光学涂层的选择性沉积
在一些非限制性实例中,在一些非限制性实例中可以是光电子装置的装置100(未示出)包括衬底110、NIC 810和光学涂层。NIC 810覆盖衬底110的第一横向部分。光学涂层覆盖衬底的第二横向部分。NIC 810的至少一部分基本上缺乏光学涂层。
在一些非限制性实例中,光学涂层可以用于调制由装置100透射、发射和/或吸收的光的光学性质,包含但不限于离激元模式。作为非限制性实例,光学涂层可以用作滤光器、折射率匹配涂层、光学外耦接涂层、散射层、衍射光栅和/或其一部分。
在一些非限制性实例中,光学涂层可以用于通过但不限于调整总光路长度和/或其折射率来调制装置100中的至少一种光学微腔效应。通过调制至少一种光学微腔效应,包含但不限于输出光,包含但不限于亮度和/或其色移的角度依赖性,可以影响装置100的至少一种光学性质。在一些非限制性实例中,光学涂层可以是非电气组件,即,光学涂层可以不被配置成在正常装置操作期间传导和/或传输电流。
在一些非限制性实例中,光学涂层可以由用作导电涂层830的任何材料和/或采用如本文所描述的沉积导电涂层830的任何机制形成。
NIC和导电涂层的边缘效应
图31A-31I描述了NIC 810在具有导电涂层830的沉积界面处的各种潜在行为。
转到图31A,示出了在NIC沉积边界处的装置100的示例版本3100一部分的第一实例。装置3100包括具有层表面111的衬底110。NIC 810沉积在层表面111的第一部3110之上。导电涂层830沉积在层表面111的第二部3120之上。如图所示,作为非限制性实例,第一部3110和第二部3120是层表面111的不同且非重叠的部分。
导电涂层830包括第一部分830a和其余部分830b。如图所示,作为非限制性实例,导电涂层830的第一部分830a基本上覆盖第二部3120并且导电涂层830的第二部分830b部分地突出和/或重叠在NIC 810的第一部分之上。
在一些非限制性实例中,由于NIC 810形成为使得其表面3111对用于形成导电涂层830的材料展现出相对较低的亲和力或初始粘附概率S0,因此在导电涂层830的突出和/或重叠的第二部分830b与NIC 810的表面3111之间形成间隙3129。因此,第二部分830b不与NIC 810物理接触,而是在截面方面通过间隙3129与其间隔开。在一些非限制性实例中,导电涂层830的第一部分830a可以在第一部3110与第二部3120之间的界面和/或边界处与NIC810物理接触。
在一些非限制性实例中,导电涂层830的突出和/或重叠的第二部分830b可以以与导电涂层830的厚度t1相当的程度在NIC 810之上横向延伸。作为非限制性实例,如图所示,第二部分830b的宽度w2可以与厚度t1相当。在一些非限制性实例中,w2:t1的比率可以在约1:1到约1:3、约1:1到约1:1.5和/或约1:1到约1:2的范围内。尽管在一些非限制性实例中,跨导电涂层830的厚度t1可以相对较均匀,但在一些非限制性实例中,第二部分830b突出和/或与NIC 810重叠的程度(即w2)可以跨层表面111的不同部分改变到一定程度。
现在转到图31B,导电涂层830被示出为包含安置在第二部分830b与NIC 810之间的第三部分830c。如图所示,导电涂层830的第二部分830b在导电涂层830的第三部分830c之上横向延伸并与其间隔开,并且第三部分830c可以与NIC 810的表面3111物理接触。导电涂层830的第三部分830c的厚度t3可以小于并且在一些非限制性实例中,显著小于其第一部分830a的厚度t1。在一些非限制性实例中,第三部分830c的宽度w3可以大于第二部分830b的宽度w2。在一些非限制性实例中,第三部分830c可以横向延伸以与第二部分830b相比,与NIC 810的重叠程度更大。在一些非限制性实例中,w3:t1的比率可以在约1:2到约3:1和/或约1:1.2到约2.5:1的范围内。尽管在一些非限制性实例中,跨导电涂层830的厚度t1可以相对较均匀,但在一些非限制性实例中,第三部分830c突出和/或与NIC 810重叠的程度(即w3)可以跨层表面111的不同部分改变到一定程度。
第三部分830c的厚度t3可以不大于和/或小于第一部分830a的厚度t1的约5%。作为非限制性实例,t3可以不大于和/或小于t1的约4%、不大于和/或小于约3%、不大于和/或小于约2%不大于和/或小于约1%和/或不大于和/或小于约0.5%。代替和/或除了形成为薄膜的第三部分830c外,导电涂层830的材料可以在NIC 810的一部分上形成为岛和/或不连接的簇。作为非限制性实例,此类岛和/或不连接的簇可以包括彼此物理分离的特征,使得岛和/或簇不形成连续层。
现在转到图31C,NPC 1120安置在衬底110与导电涂层830之间。NPC 1120安置在导电涂层830的第一部分830a与衬底110的第二部3120之间。NPC 1120被示出为安置在第二部3120上而不是第一部3110上,其中已经沉积了NIC 810。NPC 1120可以形成为使得在NPC1120与导电涂层830之间的界面和/或边界处,NPC 1120的表面对导电涂层830的材料展现出相对较高的亲和力或初始概率S0。因此,NPC 1120的存在可以促进沉积期间导电涂层830的形成和/或生长。
现在转到图31D,NPC 1120安置在衬底110的第一部3110和第二部3120两者上,并且NIC 810覆盖安置在第一部3110上的NPC 1120的一部分。NPC 1120的另一部分基本上缺乏NIC 810并且导电涂层830覆盖NPC 1120的此部分。
现在转到图31E,导电涂层830被示出为在衬底110的第三部3130中部分地重叠NIC810的一部分。在一些非限制性实例中,除了第一部分830a和第二部分830b外,导电涂层830进一步包含第四部分830d。如图所示,导电涂层830的第四部分830d安置在导电涂层830的第一部分830a与第二部分830b之间,并且第四部分830d可以与NIC 810的层表面3111物理接触。在一些非限制性实例中,第三部3130中的重叠可以是由于导电涂层830在开放式掩模和/或无掩模沉积工艺期间的横向生长而形成的。在一些非限制性实例中,尽管NIC 810的层表面3111对导电涂层830的材料可以展现出相对较低的初始粘附概率S0,并且因此材料使层表面3111成核的概率低,但随着导电涂层830的厚度增加,导电涂层830也可以横向生长并且可以覆盖NIC 810的子集,如图所示。
现在转到图31F,衬底110的第一部3110涂覆有NIC 810,并且与其相邻的第二部3120涂覆有导电涂层830。在一些非限制性实例中,已经观察到,进行导电涂层830的开放式掩模和/或无掩模沉积可能产生在导电涂层830与NIC 810之间的界面处和/或附近展现锥形截面轮廓的导电涂层830。
在一些非限制性实例中,界面处和/或附近的导电涂层830的厚度可以小于导电涂层830的平均厚度。尽管在一些非限制性实例中此类锥形轮廓被示出为弯曲和/或拱形的,但所述轮廓在一些非限制性实例中可以是基本上线性和/或非线性的。通过非限制性实例和/或导电涂层830的厚度可以在接近界面的区域中以不限于基本上线性、指数和/或二次方的方式减小。
已经观察到,导电涂层830在导电涂层830与NIC 810之间的界面处和/或附近的接触角θc可以根据如相对亲和力和/或初始粘附概率S0等NIC 810的性质而变化。进一步假设,在一些非限制性实例中核的接触角θc可能决定通过沉积形成的导电涂层830的薄膜接触角。参照图31F,作为非限制性实例,接触角θc可以通过测量在导电涂层830与NIC 810之间的界面处或附近的导电涂层830的切线的斜率来确定。在导电涂层830的截面锥形轮廓基本上是线性的一些非限制性实例中,接触角θc可以通过在界面处和/或附近测量导电涂层830的斜率来确定。如相关领域的普通技术人员应当理解的,接触角θc通常可以相对于底层表面的角度来测量。在本公开中,出于说明的简单性目的,涂层810、830被示出为沉积在平坦表面上。然而,相关领域的普通技术人员应当理解,此类涂层810、830可以沉积在非平坦表面上。
在一些非限制性实例中,导电涂层830的接触角θc可以大于约90°。现在参考图31G,作为非限制性实例,导电涂层830被示出为包含延伸经过NIC 810与导电涂层830之间的界面的一部分,并且通过间隙3129与NIC间隔开。在此类非限制性情况下,接触角θc在一些非限制性实例中可以大于约90°。
在一些非限制性实例中,形成展现相对较高接触角θc的导电涂层830可能是有利的。作为非限制性实例,接触角θc可以大于约10°、大于约15°、大于约20°、大于约25°、大于约30°、大于约35°、大于约40°、大于约50°、大于约70°、大于约70°、大于约75°和/或大于约80°。作为非限制性实例,具有相对较高接触角θc的导电涂层830可以允许创建精细图案化的特征,同时保持相对较高的纵横比。作为非限制性实例,可能令人期望的是,形成展现出大于约90°的接触角θc的导电涂层830。作为非限制性实例,接触角θc可以大于约90°、大于约95°、大于约100°、大于约105°、大于约110°、大于约120°、大于约130°、大于约135°、大于约140°、大于约145°、大于约150°和/或大于约170°。
现在转到图31H-31I,导电涂层830部分地与衬底100的第三部3130中的NIC 810的一部分重叠,所述一部分安置在其第一部3110与第二部3120之间。如图所示,部分地与NIC810的子集重叠的导电涂层830的子集可以与其表面3111物理接触。在一些非限制性实例中,第三区域3130中的重叠可以是由于导电涂层830在开放式掩模和/或无掩模沉积工艺期间的横向生长而形成的。在一些非限制性实例中,尽管NIC 810的表面3111对于导电涂层830的材料可以展现出相对较低的亲和力或初始粘附概率S0,并且因此材料使层表面3111成核的概率低,但随着导电涂层830的厚度增加,导电涂层830也可以横向生长并且可以覆盖NIC 810的子集。
在图31H-31I的情况下,导电涂层830的接触角θc可以在导电涂层与NIC 810之间的界面附近的其边缘处测量,如图所示。在图31I中,接触角θc可以大于约90°,这在一些非限制性实例中可以导致导电涂层830的子集与NIC 810间隔开间隙3129。
隔板和凹槽
转到图32,示出了装置100的示例版本3200的截面视图。装置3200包括具有层表面111的衬底110。衬底110包括至少一个TFT结构200。作为非限制性实例,在一些非限制性实例中,如本文所述,至少一个TFT结构200可以通过在制造衬底110时沉积和图案化一系列薄膜来形成。
在横向方面,装置3200包括具有相关联的横向方面410的发射区域1910和至少一个相邻的非发射区域1920,每个非发射区域都具有相关联的横向方面420。发射区域1910中的衬底110的层表面111设置有第一电极120,其电耦接到至少一个TFT结构200。PDL 440设置在层表面111上,使得PDL 440覆盖层表面111以及第一电极120的至少一个边缘和/或周边。在一些非限制性实例中,PDL 440可以设置在非发射区域1920的横向方面420中。PDL440限定提供开口的谷形配置,所述开口通常对应于发射区域1910的横向方面410,通过所述开口可以暴露第一电极120的层表面。在一些非限制性实例中,装置3200可以包括由PDL400限定的多个这样的开口,每个开口可以对应于装置3200的(子)像素340/264x区域。
如图所示,在一些非限制性实例中,隔板3221设置在非发射区域1920的横向方面420中的层表面111上,并且如本文所述,限定屏障区域3065,如凹槽3222。在一些非限制性实例中,凹槽3222可以由隔板3221的下部3323(图33A)的边缘相对于隔板3221的上部3324(图33A)的边缘凹陷、交错和/或偏移而形成,所述隔板重叠和/或突出到凹槽3222之外。
在一些非限制性实例中,发射区域1910的横向方面410包括安置在第一电极120之上的至少一个半导电层130、安置在所述至少一个半导电层130之上的第二电极140,以及安置在第二电极140之上的NIC 810。在一些非限制性实例中,至少一个半导电层130、第二电极140和NIC 810可以横向延伸以至少覆盖至少一个相邻的非发射区域1920的一部分的横向方面420。在一些非限制性实例中,如图所示,至少一个半导电层130、第二电极140和NIC810可以安置在至少一个PDL 440的至少一部分上以及隔板3221的至少一部分上。因此,如图所示,发射区域1910的横向方面410、至少一个相邻非发射区域1920的一部分的横向方面420和至少一个PDL 440的一部分以及隔板3221的至少一部分在一起可以构成第一部,其中第二电极140位于NIC 810和至少一个半导电层130之间。
辅助电极1750安置在凹槽3221附近和/或安置在所述凹槽内,并且导电涂层830被布置成将辅助电极1750电耦接到第二电极140。因此,如图所示,凹槽3221可以包括第二部,其中导电涂层830安置在层表面111上。
现在描述用于制造装置3200的方法的非限制性实例。
在一个阶段中,所述方法提供衬底110和至少一个TFT结构200。在一些非限制性实例中,用于形成至少一个半导电层130的材料中的至少一些材料可以使用开放式掩模和/或无掩模沉积工艺进行沉积,使得材料沉积在发射区域1910的横向方面410和/或至少一个非发射区域1920的至少一部分的横向方面420中和/或跨所述横向方面沉积。相关领域的普通技术人员将理解,在一些非限制性实例中,以减少对图案化沉积的任何依赖的方式沉积至少一个半导电层130可能是合适的,这在一些非限制性实例中是使用FMM执行的。
在一个阶段中,所述方法在至少一个半导电层130之上沉积第二电极140。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积第二电极140。在一些非限制性实例中,第二电极140可以通过以下步骤来沉积:使安置在发射区域1910的横向方面410和/或至少一个非发射区域1920的至少一部分的横向方面420中的至少一个半导电层130的暴露层表面111经受用于形成第二电极130的材料的蒸发通量。
在一个阶段中,所述方法在第二电极140上沉积NIC 810。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积NIC 810。在一些非限制性实例中,NIC810可以通过以下步骤来沉积:使安置在发射区域1910的横向方面410和/或至少一个非发射区域1920的至少一部分的横向方面420中的第二电极140的暴露层表面111经受用于形成NIC810的材料的蒸发通量。
如图所示,凹槽3222基本上没有NIC 810或未被NIC 810覆盖。在一些非限制性实例中,这可以通过以下步骤来实现:通过隔板3221在其横向方面掩蔽凹槽3222,从而基本上防止用于形成NIC 810的材料的蒸发通量入射到层表面111的这种凹槽3222上。因此,在此类实例中,层表面111的凹槽3222基本上缺乏NIC 810。作为非限制性实例,隔板3221的横向突出部分可以在隔板3221的基部处限定凹槽3222。在此类实例中,限定凹槽3222的隔板3221的至少一个表面也可以基本上缺乏NIC 810。
在一个阶段中,在一些非限制性实例中,在提供NIC 810之后,所述方法在装置3200上沉积导电涂层830。在一些非限制性实例中,可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。在一些非限制性实例中,可以通过使装置3200经受用于形成导电涂层830的材料的蒸发通量来沉积导电涂层830。作为非限制性实例,导电涂层830材料的来源(未示出)可用于将用于形成导电涂层830的材料的蒸发通量导向装置3200,使得蒸发通量入射在该表面上。然而,在一些非限制性实例中,安置在发射区域1910的横向方面410和/或至少一个非发射区域1920的至少一部分的横向方面420中的NIC 810的表面对导电涂层830展现出相对较低的初始粘附概率S0,导电涂层830可以选择性地沉积到第二部上,包含但不限于装置3200的凹陷部分,其中不存在NIC 810。
在一些非限制性实例中,用于形成导电涂层830的材料的蒸发通量的至少一部分可以相对于层表面111的横向平面以非法线角度被引导。作为非限制性实例,蒸发通量的至少一部分可以以相对于层表面111的这种横向平面小于90°、小于约85°、小于约80°、小于约75°、小于约70°、小于约60°和/或小于约50°的入射角入射到装置3200上。通过引导用于形成导电涂层830的材料的蒸发通量,包含其以非法线角度入射的至少一部分,凹槽3222的和/或凹槽3222中的至少一个表面可以暴露于这种蒸发通量。
在一些非限制性实例中,由于隔板3221的存在,这种蒸发通量被阻止入射到凹槽3222的至少一个表面上和/或凹槽3222中的可能性可能会降低,因为这种蒸发通量的至少一部分可以以非法线入射角流动。
在一些非限制性实例中,这种蒸发通量的至少一部分可以是非准直的。在一些非限制性实例中,这种蒸发通量的至少一部分可以由蒸发源产生,所述蒸发源是点源、线性源和/或表面源。
在一些非限制性实例中,装置3200可在导电涂层830的沉积期间移位。作为非限制性实例,装置3200和/或其衬底110和/或沉积在其上的任何层可在横向方面和/或在基本平行于截面方面的方面经受有角度的位移。
在一些非限制性实例中,装置3200可以在经受蒸发通量的同时围绕基本上垂直于层表面111的横向方面的轴旋转。
在一些非限制性实例中,这种蒸发通量的至少一部分可以在基本上垂直于表面的横向方面的方向上被导向装置3200的层表面111。
不希望受特定理论的束缚,假设由于吸附到NIC 810表面上的吸附原子的横向迁移和/或解吸,用于形成导电涂层830的材料仍然可以沉积在凹槽3222内。在一些非限制性实例中,假设吸附到NIC 810表面上的任何吸附原子可能具有从该表面迁移和/或解吸的趋势,这是由于用于形成稳定核的表面的不利热力学性质。在一些非限制性实例中,假设从这种表面迁移和/或解吸的吸附原子中的至少一些吸附原子可以重新沉积到凹槽3222中的表面上以形成导电涂层830。
在一些非限制性实例中,导电涂层830可以形成为使得导电涂层830电耦接到辅助电极1750和第二电极140二者。在一些非限制性实例中,导电涂层830与辅助电极1750和/或第二电极140中的至少一个物理接触。在一些非限制性实例中,中间层可以存在于导电涂层830和辅助电极1750和/或第二电极140中的至少一个之间。然而,在此类实例中,这种中间层可以基本上不阻止导电涂层830电耦接到辅助电极1750和/或第二电极140中的至少一个。在一些非限制性实例中,这种中间层可以相对较薄并且允许通过其进行电耦接。在一些非限制性实例中,导电涂层830的薄层可以等于和/或小于第二电极140的薄层电阻。
如图32所示,凹槽3222基本上缺乏第二电极140。在一些非限制性实例中,在第二电极140的沉积期间,凹槽3222被隔板3221掩蔽,使得用于形成第二电极140的材料的蒸发通量基本上被阻止入射到凹槽3222的至少一个表面上和/或凹槽3222中。在一些非限制性实例中,用于形成第二电极140的材料的蒸发通量的至少一部分入射到凹槽3222的至少一个表面上和/或凹槽3222中,使得第二电极140延伸以覆盖凹槽3222的至少一部分。
在一些非限制性实例中,可以将辅助电极1750、导电涂层830和/或隔板3221选择性地设置在显示面板的某些区域中。在一些非限制性实例中,这些特征中的任一个可以设置在这种显示面板的一个或多个边缘处和/或靠近所述一个或多个边缘设置,用于将前板10的至少一个元件(包含但不限于第二电极140)电耦接至背板20的至少一个元件。在一些非限制性实例中,在此类边缘处和/或靠近此类边缘设置此类特征可以促进从位于此类边缘处和/或靠近此类边缘的辅助电极1750向第二电极140供应和分配电流。在一些非限制性实例中,这种配置可以有助于减小显示面板的边框大小。
在一些实施例中,可以从此类显示面板的某些区域中省略辅助辅助电极1750、导电涂层830和/或隔板3221。在一些非限制性实例中,此类特征可以从显示面板的部分中省略,包含但不限于,其中除了在其至少一个边缘处和/或靠近其至少一个边缘之外,将提供相对较高的像素密度。
图33A示出了在邻近隔板3221的区域中以及在沉积至少一个半导电层130之前的阶段处的装置3200的片段。在一些非限制性实例中,隔板3221包括下部3323和上部3324,上部3324突出在下部3323之上,以形成凹槽3222,其中下部3323相对于上部3324横向凹陷。作为非限制性实例,凹槽3222可以形成为使得其基本上横向延伸到隔板3221中。在一些非限制性实例中,凹槽3221可以对应于在由上部3324限定的顶板3325、下部3323的侧部3326和底板3327之间限定的空间,所述底板对应于衬底110的层表面111。在一些非限制性实例中,上部3324包括倾斜部3328。通过非限制性示例,倾斜部3328可以由基本上不平行于层表面111的横向平面的表面提供。作为非限制性实例,倾斜部可以从基本上垂直于层表面111的轴倾斜和/或偏移角度θp。唇缘3329也由上部3324提供。在一些非限制性实例中,唇缘3329可以设置在槽部3222的开口处或附近。作为非限制性实例,唇缘3329可以设置在成角度的部3328和顶板3325的接合处。在一些非限制性实例中,上部3324、侧部3326和底板3327中的至少一个可以是导电的,以形成辅助电极1750的至少一部分。
在一些非限制性实例中,角度θp,表示上部3324的成角度的部3328从轴倾斜和/或偏移的角度,可以小于或等于约60°。作为非限制性实例,所述角度可以小于或等于约50°、小于或等于约45°、小于或等于约40°、小于或等于约30°、小于或等于约25°、小于或等于约20°、小于或等于约15°和/或小于或等于约10°。在一些非限制性实例中,所述角度可以介于约60°和约25°之间、介于约60°和约30°之间和/或介于约50°和约30°之间。不希望受任何特定理论的束缚,可以假设提供成角度的部分3328可以抑制用于形成NIC 810的材料在唇缘3329处或附近的沉积,以便促进用于形成导电涂层830的材料在唇缘3229处或附近的沉积。
图33B-33P示出了在导电涂层830的阶段之后,图33A中示出的装置3200的片段的各个非限制性实例。在图33B-33P中,为了说明的简单性起见,并非总是示出图33A中描述的隔板3221和/或凹槽3222的所有特征并且省略了辅助电极1750,但是相关领域的普通技术人员将理解,此类特征和/或辅助电极1750在一些非限制性实例中仍然可以存在。相关领域的普通技术人员将理解,辅助电极1750可以存在于图33B-33P的任何实例中,以任何形式和/或处于任何位置,包含但不限于本文所述的图34A-34G的任何实例中所示出的形式和/或位置。
在这些图中,装置堆叠3310被示出为包括至少一个半导电层130、第二电极140和沉积在上部3324上的NIC 810。
在这些图中,残余装置堆叠3311被示出为包括至少一个半导电层130、第二电极140和NIC 810,所述NIC 810沉积在衬底100上,超出隔板3221和凹槽3222。根据与图32比较,可以看出,在一些非限制性实例中,残余装置堆叠3311可以对应于半导体层130、第二电极140和NIC 810,因为其在唇缘3329处和/或附近接近凹槽3221。在一些非限制性实例中,当使用开放式掩模和/或无掩模沉积工艺来沉积装置堆叠3310的各种材料时,可以形成残余装置堆叠3311。
在图33B所示的非限制性实例3300b中,导电涂层830基本上被限制到凹槽3222的全部和/或基本上填充所述凹槽的全部。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326和底板3327物理接触,并因此电耦接到辅助电极1750。
不希望受任何特定理论的束缚,可以假设基本上填充凹槽3222的全部可以降低在装置3200的制造期间任何不需要的物质(包含但不限于气体)被困在凹槽3222内的可能性。
在一些非限制性实例中,耦接和/或接触区域(CR)可以对应于装置3200的区域,其中导电涂层830与装置堆叠3310物理接触,以便将第二电极140与导电涂层830电耦接。在一些非限制性实例中,CR从靠近隔板3221的装置堆叠3310的边缘延伸约50nm和约1500nm之间。作为非限制性实例,CR可以在约50nm和约1000nm之间、约100nm和约500nm之间、约100nm和约350nm之间、约100nm和约300nm之间、约150nm和约300nm之间和/或约100nm和约200nm之间延伸。在一些非限制性实例中,CR可以以这样的距离基本上横向地远离装置堆叠3310的边缘侵入所述装置堆叠。
在一些非限制性实例中,残余装置堆叠3311的边缘可以由至少一个半导电层130、第二电极140和NIC 810形成,其中第二电极140的边缘可以被NIC 810涂覆和/或覆盖。在一些非限制性实例中,残余装置堆叠3311的边缘可以以其它配置和/或布置形成。在一些非限制性实例中,NIC 810的边缘可以相对于第二电极140的边缘凹陷,使得第二电极140的边缘可以被暴露,使得CR可以包含第二电极140的此类暴露边缘,以便第二电极140可以与导电涂层830物理接触从而将它们电耦接。在一些非限制性实例中,至少一个半导电层130、第二电极140和NIC 810的边缘可以彼此对齐,使得每一层的边缘被暴露。在一些非限制性实例中,第二电极140和NIC 810的边缘可以相对于至少一个半导电层130的边缘凹陷,使得残余装置堆叠3311的边缘基本上由半导体层130提供。
此外,如图所示,在一些非限制性实例中,在小CR内并布置在隔板3221的唇缘3329处和/或附近,导电涂层830延伸以至少覆盖在最靠近隔板3221布置的残余装置堆叠3311内的NIC 810的边缘。在一些非限制性实例中,NIC 810可以包括半导电材料和/或绝缘材料。
虽然在本文中已经描述了,用于在NIC 810的表面上形成导电涂层830的材料的直接沉积通常被抑制,但是在一些非限制性实例中,已经发现一部分导电涂层830仍然可以与NIC810的至少一部分重叠。作为非限制性实例,在导电涂层830的沉积期间,用于形成导电涂层830的材料可以初始沉积在凹槽3221内。此后继续沉积用于形成导电涂层830的材料,在一些非限制性实例中,导致导电涂层830横向延伸超出凹槽830a并与残余装置堆叠3311内的NIC 810的至少一部分重叠。
相关领域的普通技术人员将理解,虽然导电涂层830已被示出为与NIC 810的一部分重叠,但发射区域1910的横向范围410基本上保持缺乏用于形成导电涂层830的材料。在一些非限制性实例中,导电涂层830可以布置在装置3200的至少一个非发射区域1920的至少一部分的横向范围420内,在一些非限制性实例中,基本上不干扰从装置3200的发射区域1910发射光子。
在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140,以便降低第二电极140的有效薄层电阻。
在一些非限制性实例中,NIC 810可以使用导电材料形成和/或以其它方式展现出允许电流隧穿和/或通过的电荷迁移率水平。
在一些非限制性实例中,NIC 810可以具有允许电流通过的厚度。在一些非限制性实例中,NIC 810的厚度可以介于约3nm和约65nm之间、介于约3nm和约50nm之间、介于约5nm和约50nm之间、介于约5nm和约30nm之间和/或介于约5nm和约15nm之间、介于约5nm和约10nm之间。在一些非限制性实例中,NIC 810可以具有相对较低的厚度(在一些非限制性实例中,薄涂层厚度),以减少由于在这种电流的路径中存在NIC 810而可能产生的接触电阻。
不希望受任何特定理论的束缚,可以假设,在一些非限制性实例中,基本上填充凹槽3221的全部可以增强导电涂层830与第二电极140和辅助电极1750中的至少一个之间的电耦接的可靠性。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33C所示的非限制性实例3300c中,导电涂层830基本上被限制到凹槽3222和/或部分地填充所述凹槽。因此,在一些非限制性实例中,导电涂层830可以与侧部3326、底板3327(以及,在一些在非限制性实例中,顶板3325的至少一部分)物理接触,并因此电耦接到辅助电极1750。
如图所示,在一些非限制性实例中,顶板3325的至少一部分基本上缺乏导电涂层830。在一些非限制性实例中,这种部分靠近唇缘3329。
此外,如图所示,在一些非限制性实例中,在布置在隔板3221的唇缘3329处和/或附近的小CR内,导电涂层830延伸以至少覆盖在最靠近隔板3221布置的残余装置堆叠3311内的NIC 810的边缘。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33D所示的非限制性实例3300d中,导电涂层830基本上被限制到凹槽3222和/或部分地填充所述凹槽。因此,在一些非限制性实例中,导电涂层830可以与底板3327(以及在一些在非限制性实例中,侧部3326的至少一部分)物理接触,并因此电耦接到辅助电极1750。
如图所示,在一些非限制性实例中,顶板3325基本上缺乏导电涂层830。
此外,如图所示,在一些非限制性实例中,在布置在隔板3221的唇缘3329处和/或附近的小CR内,导电涂层830延伸以至少覆盖在最靠近隔板3221布置的残余装置堆叠3311内的NIC 810的边缘。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33E所示的非限制性实例3300e中,导电涂层830基本上填充凹槽3221的全部。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326和底板3327物理接触,并因此电耦接到辅助电极1750。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分,以便将第二电极140与导电涂层830电耦接。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33F所示的非限制性实例3300f中,导电涂层830基本上被限制到凹槽3222和/或部分地填充所述凹槽。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触,并因此电耦接到辅助电极1750。
如图所示,在一些非限制性实例中,可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320接合底板3327的一部分和残余装置堆叠3311的一部分并且具有相对薄的轮廓。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约1%和约30%之间、约5%和约25%之间、约5%和约20%之间和/或约5%和约10%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分,以便将第二电极140与导电涂层830电耦接。
在图33G所示的非限制性实例3300g中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触,并因此电耦接到辅助电极1750。
如图所示,在一些非限制性实例中,可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320接合底板3327的一部分和残余装置堆叠3311的一部分并且具有相对薄的轮廓。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约1%和约30%之间、约5%和约25%之间、约5%和约20%之间和/或约5%和约10%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分,以便将第二电极140与导电涂层830电耦接。
在图33H所示的非限制性实例3300h中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触。
如图所示,在一些非限制性实例中,可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320接合底板3327的一部分和残余装置堆叠3311的一部分并且具有相对薄的轮廓。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约1%和约30%之间、约5%和约25%之间、约5%和约20%之间和/或约5%和约10%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33I所示的非限制性实例3300i中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触。
如图所示,在一些非限制性实例中,可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320接合底板3327的一部分并且具有比实例3300f-3300h中所示的腔体3320相对更厚的轮廓。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约10%和约80%之间、约10%和约70%之间、约20%和约60%之间、约10%和约30%之间、约25%和约50%之间、约50%和约80%之间和/或约70%和约95%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33J所示的非限制性实例3300j中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触。
如图所示,在一些非限制性实例中,可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320接合底板3327的一部分和残余装置堆叠3311的一部分并且具有比实例3300f-3300h中所示的腔体3320相对更厚的轮廓。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约10%和约80%之间、约10%和约70%之间、约20%和约60%之间、约10%和约30%之间、约25%和约50%之间、约50%和约80%之间和/或约70%和约95%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33K所示的非限制性实例3300k中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与,在一些在非限制性实例中,顶板3325的至少一部分以及,在一些在非限制性实例中,底板3327的至少一部分,物理接触。
因此,在一些非限制性实例中,可以在导电涂层830和侧部3326(在一些在非限制性实例中,顶板3325的至少一部分以及,在一些在非限制性实例中,底板3327的至少一部分)之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与侧部3326(在一些在非限制性实例中,顶板3325的至少一部分以及在一些在非限制性实例中,底板3327的至少一部分)隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320基本上占据凹槽3222的全部。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约10%和约80%之间、约10%和约70%之间、约20%和约60%之间、约10%和约30%之间、约25%和约50%之间、约50%和约80%之间和/或约70%和约95%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33L所示的非限制性实例3300l中,导电涂层830部分地填充凹槽3222。
如图所示,在一些非限制性实例中,可以在导电涂层830和侧部3326、底板3327和顶板3325之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与侧部3326、底板3327和顶板3325隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320基本上占据凹槽3222的全部。
在一些非限制性实例中,腔体3320可以对应于大于凹槽3222体积的约80%的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33M所示的非限制性实例3300m中,导电涂层830基本上被限制到凹槽3222和/或部分地填充所述凹槽。因此,在一些非限制性实例中,导电涂层830可以与,在一些在非限制性实例中,顶板3325的至少一部分以及在一些在非限制性实例中,底板3327的至少一部分,物理接触。
因此,在一些非限制性实例中,可以在导电涂层830和侧部3326(在一些在非限制性实例中,顶板3325的至少一部分以及,在一些在非限制性实例中,底板3327的至少一部分)之间形成腔体3320。在一些非限制性实例中,腔体3320可以对应于将导电涂层830与侧部(在一些在非限制性实例中,顶板3325的至少一部分以及在一些在非限制性实例中,底板3327的至少一部分)隔开的间隙,使得导电涂层830不与其物理接触。
如图所示,在一些非限制性实例中,腔体3320基本上占据凹槽3222的全部。
在一些非限制性实例中,腔体3320可以对应于介于凹槽3222的体积的约10%和约80%之间、约10%和约70%之间、约20%和约60%之间、约10%和约30%之间、约25%和约50%之间、约50%和约80%之间和/或约70%和约95%之间的体积。
此外,如图所示,在一些非限制性实例中,在CR内,导电涂层830延伸以覆盖残余装置堆叠3311内的NIC 810的至少一部分。在一些非限制性实例中,尽管在其间插入了NIC810,但导电涂层830仍然可以电耦接到第二电极140。
进一步地,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33N所示的非限制性实例3300n中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触。
此外,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33O所示的非限制性实例3300o中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中,底板3327的至少一部分)物理接触。
此外,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
在图33P所示的非限制性实例3300p中,导电涂层830部分地填充凹槽3222。因此,在一些非限制性实例中,导电涂层830可以与顶板3325(在一些在非限制性实例中,侧部3326的至少一部分)物理接触。
此外,如图所示,在一些非限制性实例中,导电涂层830延伸以覆盖装置堆叠3310的NIC 810的安置在隔板3221的上部3324上的至少一部分。在一些非限制性实例中,NIC810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中,尽管在其间插入了NIC 810,但导电涂层830仍然可以电耦接到第二电极140。
图34A-34G示出了辅助电极1750在图33A中示出的装置3200的整个片段中的不同位置的各个非限制性实例,再次地,在沉积至少一个半导电层130之前的阶段。因此,在图34A-34G中,未示出至少一个半导电层130、第二电极140和NIC 810(无论是否作为残余装置堆叠3311的一部分)以及导电涂层830。然而,相关领域的普通技术人员将理解,在沉积之后,此类特征和/或层可以存在于图34A-34G的任何实例中,以任何形式和/或处于任何位置,包含但不限于本文所述的图33B-33P的任何实例中所示出的形式和/或位置。
在图34A所示的非限制性实例3400a中,辅助电极1750邻近衬底110布置和/或布置在所述衬底内,使得辅助电极1750的表面暴露在凹槽3222中。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与隔板3221相邻安置。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,隔板3221可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于隔板3221和/或辅助电极1750。
在图34B所示的非限制性实例3400b中,辅助电极1750与隔板3221一体形成和/或作为所述隔板的一部分,使得辅助电极1750的表面暴露在凹槽3222中。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在侧部3326的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成对应于下部3323。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,上部3324可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于上部3324和/或辅助电极1750。
在图34C所示的非限制性实例3400c中,辅助电极1750既邻近衬底110布置和/或布置在所述衬底内,又与隔板3221一体形成和/或作为所述隔板的一部分,使得辅助电极1750的表面暴露在凹槽3222中。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在侧部3326的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与隔板3221相邻安置和/或被布置成对应于下部3323。在一些非限制性实例中,辅助电极1750的邻近隔板3221安置的部分可以与其对应于下部3323的部分电耦接和/或物理接触。在一些非限制性实例中,这种部分可以彼此连续地和/或一体地形成。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,其部分可由不同材料形成。在一些非限制性实例中,隔板3221和/或其上部3324可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于隔板3221、上部3324和/或辅助电极1750。
在图34D所示的非限制性实例3400d中,辅助电极1750邻近下部3324布置和/或布置在所述下部内,使得辅助电极1750的表面暴露在凹槽3222内。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在顶板3325的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与下部3324相邻安置。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,隔板3221可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于隔板3221和/或辅助电极1750。
在图34E所示的非限制性实例3400e中,辅助电极1750既邻近上部3324布置和/或布置在所述上部内,又与隔板3221一体形成和/或作为所述隔板的一部分,使得辅助电极1750的表面暴露在凹槽3222中。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在顶板3325的至少一部分和/或侧部3326的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与上部3324相邻安置和/或被布置成对应于下部3323。在一些非限制性实例中,辅助电极1750的邻近上部3324安置的部分可以与其对应于下部3323的部分电耦接和/或物理接触。在一些非限制性实例中,这种部分可以彼此连续地和/或一体地形成。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,其部分可由不同材料形成。在一些非限制性实例中,上部3324可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于上部3324和/或辅助电极1750。
在图34F所示的非限制性实例3400f中,辅助电极1750既邻近衬底110布置和/或布置在所述衬底内,又邻近上部3324布置和/或布置在所述上部内,使得辅助电极1750的表面暴露在凹槽3222内。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在顶板3325的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与隔板3221相邻安置和/或被布置成与其上部3324相邻安置。在一些非限制性实例中,辅助电极1750的邻近隔板安置的部分可以与其对应于顶板3325的部分电耦接。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,其部分可由不同材料形成。在一些非限制性实例中,隔板3221和/或其上部3324可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于隔板3221、上部3324和/或辅助电极1750。
在图34G所示的非限制性实例3400g中,辅助电极1750邻近衬底110布置和/或布置在所述衬底内、与隔板3221一体形成和/或作为所述隔板的一部分和/或邻近上部3324布置和/或布置在所述上部内,使得辅助电极1750的表面暴露在凹槽3222内。如图所示,在一些非限制性实例中,辅助电极1750的这种表面设置在顶板3325的至少一部分、侧部3326的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例,辅助电极1750可以被布置成与隔板3221相邻安置、被布置成对应于下部3323和/或被布置成与其上部3324相邻安置。在一些非限制性实例中,辅助电极1750的邻近隔板3221安置的部分可以与其对应于下部3323和/或顶板3325的部分中的至少一个部分电耦接。在一些非限制性实例中,辅助电极1750的对应于下部3323的部分可以与其邻近隔板3221和/或顶板3325安置的部分中的至少一个部分电耦接。在一些非限制性实例中,辅助电极1750的对应于顶板3325的部分可以与其邻近隔板和/或下部3323安置的部分中的至少一个部分电耦接。在一些非限制性实例中,辅助电极1750的对应于下部3323的部分可以与其邻近隔板3221安置的和/或对应于上部3324的部分中的至少一个部分物理接触。在一些非限制性实例中,辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中,其部分可由不同材料形成。在一些非限制性实例中,隔板3221、下部3323和/或其上部3324可以由至少一种基本上绝缘的材料形成,包含但不限于光刻胶。在一些非限制性实例中,可以使用包含但不限于光刻的技术来形成装置3200的各个特征,包含但不限于隔板3221、下部3323和/或其上部3324和/或辅助电极1750。
在一些非限制性实例中,关于图33B-33P描述的各个特征可以与关于图34A-34GH描述的各个特征组合。在一些非限制性实例中,根据图33B、33C、33E、33F、33G、33H、33I和/或33J中的任一个所述的残余装置堆叠3311和导电涂层830可以与根据图34A-34G中任一个所述的隔板3221和辅助电极1750组合在一起。在一些非限制性实例中,图33K-33M中的任一个可以独立地与图34D-34G中的任一个组合。在一些非限制性实例中,图33C-33D中的任一个可以与图34A、34C、34F和/或34G中的任一个组合。
非发射区域中的孔
现在转到图35A,示出了装置100的示例版本3500的截面视图。装置3500与装置3200的不同之处在于,非发射区域1920中的一对隔板3221以面对布置的形式安置以限定屏障区域3065,如位于所述一对隔板之间的孔3522。如图所示,在一些非限制性实例中,隔板3221中的至少一个可以用作PDL 440,其覆盖第一电极120的至少一个边缘并且限定至少一个发射区域1910。在一些非限制性实例中,隔板3221中的至少一个可以与PDL 440分开设置。
屏障区域3065,如凹槽3222,由至少一个隔板3221限定。在一些非限制性实例中,凹槽3222可以设置在孔3522的靠近衬底110的部分中。在一些非限制性实例中,当在平面视图中观察时,孔3522可以是基本上椭圆形的。在一些非限制性实例中,当在平面视图中观察时,凹槽3222可以是基本上环形的,并围绕孔3522。
在一些非限制性实例中,凹槽3222可以基本上缺乏用于形成装置堆叠3310和/或残余装置堆叠3311的每一层的材料。
在一些非限制性实例中,残余装置堆叠3311可以安置在孔3522内。在一些非限制性实例中,用于形成装置堆叠3310的每一层的蒸发材料可以沉积在孔3522内以在其中形成残余装置堆叠3311。
在一些非限制性实例中,辅助电极1750被布置为使得其至少一部分安置在凹槽3222内。作为非限制性实例,辅助电极1750可以通过图34A-34G中所示的任何一个实例相对于凹槽3222安置。如图所示,在一些非限制性实例中,辅助电极1750布置在孔3522内,使得残余装置堆叠3311沉积到辅助电极1750的表面上。
导电涂层830安置在孔3522内,用于将电极140电耦接到辅助电极1750。作为非限制性实例,导电涂层830的至少一部分安置在凹槽3222内。作为非限制性实例,导电涂层830可以通过图33A-33P中所示的任何一个实例相对于凹槽3222安置。作为非限制性实例,图35A中所示的布置可以被看作是图33P中所示的实例与图34C中所示的实例的组合。
现在转到图35B,示出了装置3500的另外的实例的截面视图。如图所示,辅助电极1750被布置成形成侧部3326的至少一部分。因此,当在平面视图中观察时,辅助电极1750可以是基本上环形的,并围绕孔3522。如图所示,在一些非限制性实例中,残余装置堆叠3311沉积到衬底110的暴露层表面111上。
作为非限制性实例,图35B中所示的布置可以被看作是图33O中所示的实例与图34B中所示的实例的组合。
在本公开中,术语“重叠(overlap和/或overlapping)”通常可以指被布置成与截面轴相交的两个或更多个层和/或结构,所述截面轴基本上垂直地远离其上可以安置有这些层和/或结构的表面延伸。
NPC
不希望限于特定的理论,假设提供NPC 1120可以促进导电涂层830沉积到某些表面上。
用于形成NPC 1120的合适材料的非限制性实例包含但不限于以下中的至少一种:金属,包含但不限于碱金属、碱土金属、过渡金属和/或后过渡金属;金属氟化物;金属氧化物和/或富勒烯。
在本公开中,术语“富勒烯”通常可以指包含碳分子的材料。富勒烯分子的非限制性实例包含碳笼分子,所述碳笼分子包含但不限于包含形成封闭壳的多个碳原子的三维骨架,并且其形状可以是但不限于球形和/或半球形。在一些非限制性实例中,富勒烯分子可以被称为Cn,其中n是与富勒烯分子的碳骨架中所包含的碳原子数相对应的整数。富勒烯分子的非限制性实例包含Cn,其中n在50到250的范围内,如但不限于C70、C70、C72、C74、C76、C78、C80、C82和C84。富勒烯分子的另外的非限制性实例包含管状和/或圆柱形的碳分子,包含但不限于单壁碳纳米管和/或多壁碳纳米管。
这种材料的非限制性实例包含Ca、Ag、Mg、Yb、ITO、IZO、ZnO、氟化镱(YbF3)、氟化镁(MgF2)和/或氟化铯(CsF)。
基于发现和实验观察,假设包含但不限于富勒烯、金属(包含但不限于Ag和/或Yb)和/或金属氧化物(包含但不限于ITO和/或IZO)的成核促进材料,如本文进一步讨论的,可以充当沉积导电涂层830的成核位点,包含但不限于Mg。
在一些非限制性实例中,NPC 1120可以由至少一个半导电层130的一部分提供。作为非限制性实例,可以使用开放式掩模和/或无掩模沉积工艺来沉积用于形成EIL139的材料,以导致这种材料在装置100的发射区域1910和/或非发射区域1920中沉积。在一些非限制性实例中,至少一个半导电层130的一部分,包含但不限于EIL 139,可以被沉积以涂覆屏障区域3065中的一个或多个表面。用于形成EIL 139的此类材料的非限制性实例包含以下中的至少一种或多种:碱金属,包含但不限于Li;碱土金属;碱土金属的氟化物,包含但不限于MgF2、富勒烯、Yb、YbF3和/或CsF。
在一些非限制性实例中,NPC 1120可以由第二电极140和/或其一部分、层和/或材料提供。在一些非限制性实例中,第二电极140可以横向延伸以覆盖布置在屏障区域3065中的层表面3111。在一些非限制性实例中,第二电极140可以包括其下层和其第二层,其中其第二层沉积在其下层上。在一些非限制性实例中,第二电极140的下层可以包括氧化物,如但不限于ITO、IZo和/或ZnO。在一些非限制性实例中,第二电极140的上层可以包括金属,如但不限于中的至少一种:Ag、Mg、Mg:Ag、Yb/Ag、其它碱金属和/或其它碱土金属。
在一些非限制性实例中,第二电极140的下层可以横向延伸以覆盖屏障区域3065的表面,从而形成NPC 1120。在一些非限制性实例中,可以处理限定屏障区域3065的一个或多个表面以形成NPC 1020。在一些非限制性实例中,这种NPC 1120可以通过化学和/或物理处理形成,包含但不限于使屏障区域3065的表面经受等离子体、UV和/或UV-臭氧处理。
不希望受到任何特定理论的束缚,假设这样的处理可以在化学和/或物理上改变这种表面,从而改变其至少一种性质。作为非限制性实例,表面的此类处理可增加此类表面上的C-O和/或C-OH键的浓度、增加此类表面的粗糙度和/或增加某些种类和/或官能团(包含但不限于卤素、含氮官能团和/或含氧官能团)的浓度,然后充当NPC 1120。
在一些非限制性实例中,隔板830a包含NPC 1120和/或如果由NPC 1120形成。作为非限制性实例,辅助电极1750可以充当NPC 1120。
在一些非限制性实例中,用于形成NPC 1120的合适材料可以包含那些展现出或表征为具有以下的材料:对导电涂层830的材料的初始粘附概率S0为至少约0.4(或40%)、至少约0.5、至少约0.6、至少约0.7、至少约0.75、至少约0.8、至少约0.9、至少约0.93、至少约0.95、至少约0.98和/或至少约0.99。
作为非限制性实例,在其中使用但不限于富勒烯处理表面上的蒸发工艺沉积Mg的情况下,在一些非限制性实例中,富勒烯分子可以充当可以促进用于Mg沉积的稳定核的形成的成核位点。
在一些非限制性实例中,可以在经处理的表面上提供少于单层的NPC 1120(包含但不限于富勒烯)以充当用于Mg沉积的成核位点。
在一些非限制性实例中,通过在表面上沉积若干个单层的NPC 1120来处理表面可以导致更多数量的成核位点,因此,更高的初始粘附概率S0
相关领域的普通技术人员应当理解,沉积在表面上的材料(包含但不限于富勒烯)的量可以多于或少于一个单层。作为非限制性实例,可以通过沉积0.1个单层、1个单层、10个单层或更多的成核促进材料和/或成核抑制材料来处理此类表面。
在一些非限制性实例中,沉积在底层材料的暴露层表面111上的NPC 1120的厚度可以介于约1nm与和约5nm之间和/或介于约1nm与约3nm之间。
虽然本公开讨论薄膜形成,参考至少一层和/或涂层,就气相沉积而言,相关领域的普通技术人员将理解,在一些非限制性实例中,电致发光装置100的各种组件可以使用多种技术沉积,包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、PVD(包含但不限于溅射)、CVD(包含但不限于PECVD和/或OVPD)、激光退火、LITI图案化、ALD、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其中任何两个或更多个的组合。此类工艺可以与阴影掩模结合使用以获得各种图案。
NIC
不希望受特定理论的束缚,假设在衬底110的暴露层表面111与NIC 810之间的界面处和/或附近的薄膜成核和生长期间,由于NIC 810对薄膜的固体表面进行“去湿”,因此观察到薄膜边缘与衬底110之间相对较高的接触角θc。此类去润性质可以由衬底110、薄膜、蒸气7与NIC 810层之间的表面能的最小化来驱动。因此,可以假设NIC 810的存在和其性质在一些非限制性实例中可能对导电涂层830的边缘的核形成和生长模式的具有影响。
不希望受特定理论的束缚,假设在一些非限制性实例中,导电涂层830的接触角θc可以至少部分地基于与导电涂层830形成于其上的区域相邻安置的NIC 810的性质(包含但不限于初始粘附概率S0)来确定。因此,允许选择性沉积展现出相对较高的接触角θc的导电涂层830的NIC 810材料可以提供一些益处。
不希望受特定理论的束缚,假设在一些非限制性实例中,成核和生长期间存在的各种界面张力之间的关系可以根据毛细管理论中的杨氏等式(Young′s equation)决定:
γsv=γfsvf cosθ
其中γsv对应于衬底110与蒸气之间的界面张力,γfs对应于薄膜与衬底110之间的界面张力,γvf对应于蒸气与膜之间的界面张力,并且θ是膜核接触角。图36展示了在此等式中表示的各种参数之间的关系。
基于杨氏等式,可以得出,对于岛生长,膜核接触角θ大于0,因此θsv<θfsvf
对于层生长,其中沉积膜“润湿”衬底110,核接触角θ=0,因此θsv=θfsvf
对于斯特兰斯基-克拉斯坦诺夫(S-K)生长,其中相对于蒸气与膜之间的界面张力,单位面积的膜过度生长的应变能大,θsv>θfsvf
可以假设在NIC 810与衬底110的暴露层表面111之间的界面处的导电涂层830的成核和生长模式可以遵循岛生长模型,其中θ>0。特别是在NIC 810对用于形成导电涂层830的材料展现出相对较低的亲和力和/或较低的初始粘附概率S0(即去湿)的情况下,导致导电涂层830的薄膜接触角相对较高。相反,当在不使用NIC 810的情况下作为非限制性实例,通过采用阴影掩模选择性地将导电涂层830沉积在表面上时,导电涂层830的成核和生长模式可能不同。特别是,已经观察到,至少在一些非限制性实例中,使用阴影掩模图案化工艺形成的导电涂层830可以展现出小于约10°的相对较低的薄膜接触角。
相关领域的普通技术人员应当理解,尽管未明确展示,但用于形成NIC 810的材料还可以在某种程度上存在于导电涂层830与底层表面(包含但不限于NPC 1120层和/或衬底110的表面)之间的界面处。此类材料可以由于阴影效应而被沉积,其中沉积的图案与掩模的图案不相同,并且在一些非限制性实例中可能导致一些蒸发的材料沉积在目标表面111的被掩蔽部分上。作为非限制性实例,此类材料可以形成为岛和/或不连接的簇,和/或形成为厚度可以显著小于NIC 810的平均厚度的薄膜。
在一些非限制性实例中,可以期望解吸活化能(Edes 631)小于约2倍的热能(kBT)、小于约1.5倍的热能(kBT)、小于约1.3倍的热能(kBT)、小于约1.2倍的热能(kBT)、小于热能(kBT)、小于约0.8倍的热能(kBT)和/或小于约0.5倍的热能(kBT)。在一些非限制性实例中,可以期望表面扩散活化能(Es 621)大于热能(kBT)、大于约1.5倍的热能(kBT)、大于约1.8倍的热能(kBT)、大于约2倍的热能(kBT)、大于约3倍的热能(kBT)、大于约5倍的热能(kBT)、大于约7倍的热能(kBT)和/或大于约10倍的热能(kBT)。
在一些非限制性实例中,用于形成NIC 810的合适材料可以包含那些展现出和/或表征为具有以下的材料:对导电涂层830的材料的初始粘附概率S0不大于和/或小于约0.3(或30%)、不大于和/或小于约0.2、不大于和/或小于约0.1、不大于和/或小于约0.05、不大于和/或小于0.03、不大于和/或小于0.02、不大于和/或小于0.01、不大于和/或小于约0.08、不大于和/或小于约0.005、不大于和/或小于约0.003、不大于和/或小于约0.001、不大于和/或小于约0.0008、不大于和/或小于约0.0005和/或不大于和/或小于约0.0001。
在一些非限制性实例中,用于形成NIC 810的合适材料包含展现出和/或表征为对导电涂层830的材料具有介于约0.03和约0.0001之间、介于约0.03和约0.0003、介于约0.03和约0.0005、介于约0.03和约0.0008、介于约0.03和约0.001、介于约0.03和约0.005、介于约0.03和约0.008、介于约0.03和约0.01、介于约0.02和约0.0001、介于约0.02和约0.0003、介于约0.02和约0.0005、介于约0.02和约0.0008、介于约0.02和约0.0005、介于约0.02和约0.0008、介于约0.02和约0.001、介于约0.02和约0.005、介于约0.02和约0.008、介于约0.02和约0.01、介于约0.01和约0.0001、介于约0.01和约0.0003、介于约0.01和约0.0005、介于约0.01和约0.0008、介于约0.01和约0.001、介于约0.01和约0.005、介于约0.01和约0.008、介于约0.008和约0.0001、介于约0.008和约0.0003、介于约0.008和约0.0005、介于约0.008和约0.0008、介于约0.008和约0.001、介于约0.008和约0.005、介于约0.005和约0.0001、介于约0.005和约0.0003、介于约0.005和约0.0005、介于约0.005和约0.0008和/或介于约0.005和约0.001的初始粘附概率S0的材料。
在一些非限制性实例中,用于形成NIC 810的合适材料可以包含如小分子有机材料和/或有机聚合物等有机材料。
用于形成NIC 810的合适材料的非限制性实例包含描述于以下文献中的至少一个文献中的至少一种材料:美国专利第10,270,033号、PCT国际申请号PCT/IB2018/052881、PCT国际申请号PCT/IB2019/053706和/或PCT国际申请号PCT/IB2019/050839。
在一些实施例中,NIC包括式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)的化合物。
Figure BDA0003458132910001001
Figure BDA0003458132910001011
Figure BDA0003458132910001021
在式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)中:
L1表示C、CR2、CR2R3、N、NR3、S、O、经取代的或未经取代的具有3-6个碳原子的亚环烷基、经取代的或未经取代的具有5-60个碳原子的亚芳基或经取代的或未经取代的具有4-60个碳原子的亚杂芳基。亚环烷基的实例包含但不限于亚环丙基、亚环戊基和亚环己基。亚芳基的实例包含但不限于以下:亚苯基、亚茚基、亚萘基、亚芴基、亚蒽基、亚菲基、亚芘基和亚屈基。L1的其它实例可以包含亚环戊基。例如,L1可以是具有5-30个碳原子的亚芳基。亚杂芳基的实例包含但不限于通过用相应数目的杂原子替换亚芳基的一个、两个、三个、四个或更多个环碳原子而衍生的亚杂芳基。例如,一个或多个此类杂原子可以分别选自:氮、氧和硫。例如,L1可以是具有4-30个碳原子的亚杂芳基。在一些实施例中,L1任选地包含一个或多个取代基。此类取代基的实例包含但不限于以下:H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3、(CF2)a SF5、(Ob)(CF2)dCF3和三氟甲基硫基。
Ar1表示经取代的或未经取代的具有5个到60个碳原子的芳基、经取代的或未经取代的具有5个到60个碳原子的卤代芳基或经取代的或未经取代的具有4个到60个碳原子的杂芳基。Ar1的实例包含但不限于以下:环戊二烯基、苯基;1-萘基;2-萘基;1-菲基;2-菲基;9-菲基;10-菲基;1-蒽基;2-蒽基;3-蒽基;9-蒽基;苯并蒽基(包含5-、6-、7-、8-和9-苯并蒽基);芘基(包含1-、2-和4-芘基)、屈基(包含3-、4-、5-、6-、9-和10-屈基)、芴基(包含2-、4-、5-、6-和9-芴基)和并五苯基。Ar1可以被一个或多个取代基取代。此类取代基的实例包含但不限于以下:H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)aSF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3和三氟甲基硫基。
R1分别表示H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)aSF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3和三氟甲基硫基。
s表示0到4的整数。
r表示1到3的整数,或1到2的整数。
p表示0到6的整数、0到5的整数、0到4的整数、0到3的整数或0到2的整数。
q表示0到8的整数、0到6的整数、0到5的整数、0到4的整数、0到3的整数或0到2的整数。在一些实施例中,q表示1到8的整数、1到6的整数、1到5的整数、1到4的整数、1到3的整数或1到2的整数。
r和s的总和为5。r和u的总和为3。
在式(VI)和(XV)中,Z表示F或Cl。
在式(X)和(XI)中,h表示0到3的整数,或0到2的整数。R和h的总和为4。
在式(XIII)中,v表示2到4的整数,或2到3的整数。
在式(XIV)中,j表示1到3的整数,并且k表示1到4的整数。
在式(XV)中,t表示2到6的整数,或2到4的整数。
在式(XVI)中,u表示0到2的整数。
在式(XX)中,i表示到1到4的整数、或1到3的整数或1到2的整数。
在本文的所有式中,假定如果特定位置未被非氢原子取代,则在该位置处包含氢原子以包含适当的化合价考虑。
在一些实施例中,在(L1)p-(Ar1)q基团的每个实例中,s和r的总和小于或等于5。例如,s和r的总和可以小于或等于4,或小于或等于3。在一些实施例中,p和q的总和等于或大于1。例如,在每个(L1)p-(Ar1)q基团中,p和q中的至少一个是非零整数。
在一些实施例中,在(L1)p-(Ar1)q基团的每个实例中,L1(或如果p=0,Ar1)键合到经取代的苯基的1-位、2-位、4-位、5-位和/或6-位中的至少一个,如以上各式所示。例如,在其中r为1的情况下,(L1)p-(Ar1)q基团的L1或Ar1键合到经取代的苯基的1-位、2-位、4-位、5-位和/或6-位。在其中r为2的其它非限制性实例中,来自每个(L1)p-(Ar1)q基团的L1或Ar1在例如1-位和4-位、1-位和5-位、2-位和4位、2-位和5-位、2-位和6-位或4-位和6-位处键合。在其中r为3的其它非限制性实例中,来自每个(L1)p-(Ar1)q基团的L1或Ar1在2-位、4-位和6-位处与经取代的苯基键合。例如,一个或多个R1基团可以键合到经取代的苯基的任何可用键合位点。
在其中r为1的一些实施例中、p为1或更大,并且q为1或更大。例如,p为1到5的整数、1到4的整数、1到3的整数或1到2的整数,并且q为1到6的整数、1到5的整数、1到4的整数、1到3的整数或1到2的整数。
在其中r为2或3的一些实施例中,p在每种情况下表示零(0)或非零整数,并且q在每种情况下表示零(0)或非零整数,然而前提是p在至少一个种情况下为非零整数,并且q在至少一种情况下为非零整数。一般应理解,如果对于给定实例p为0,则与该实例相关的Ar1可以直接键合到经取代的苯基。在其中r为2或3并且p在至少一种情况下为0的一些实施例中,与其相关的q在至少一种情况下为1。
在s为2或更大的一些实施例中,两个或更多个R1基团可以彼此结合以形成环或芳香族结构。
在本文所述的各个实施例中,取代基表示为Rx,其中x表示整数。应当理解,除非另有说明,否则本文中一般描述的与Rx相关的特征可以适用于任何此类取代基,包含但不限于表示为R1、R2、R3、R4、R5的取代基。
关于取代基Rx的一些实施例,a表示2到6的整数或2到4的整数。在一些实施例中,b表示1到4的整数,或1到3的整数。在一些实施例中,d表示1到3的整数,或1到2的整数。在一些实施例中,e表示1到4的整数,或1到3的整数。
在其中在任何单个分子中提供具有相同x值的两个或更多个取代基Rx的一些实施例中,这样的两个或更多个取代基可以稠合在一起以形成一个或多个芳基或杂芳基。例如,在含有两个(s=2)R1取代基的分子中,两个R1可以稠合在一起以形成一个或多个芳基或杂芳基,由于取代基稠合,所述一个或多个芳基或杂芳基可以在两个或更多个键合位置处与式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)的经取代的苯基键合。
在一些非限制性实例中,(L1)p-(Ar1)q基团由根据下表的化学式表示。在含有两个或更多个L1和/或Ar1基团的任何式中,使用用于区分的下标来表示每个这样的基团的存在。
Figure BDA0003458132910001051
Figure BDA0003458132910001061
在本文所述的各个实施例中,分子可以包含经取代的或未经取代的芳基和/或经取代的或未经取代的杂芳基。在一些非限制性实例中,L1、Ar1和/或Rx可以含有此类芳基或杂芳基。在一些实施例中,此类芳基和杂芳基由以下任一项表示。
Figure BDA0003458132910001071
Figure BDA0003458132910001081
在式(AR-1)到(AR-31)的每一个中:
X独立地表示N或CR4
Q独立地表示CR4R5、NR4、S、O或SiR4R5
R4和R5各自独立地表示H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、芳基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)aSF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3、三氟甲基硫基以及芳基或杂芳基与芳基或杂芳基所连接的分子的一部分之间的键。
芳基和杂芳基的一些非限制性实例包含以下。
Figure BDA0003458132910001091
Figure BDA0003458132910001101
Figure BDA0003458132910001111
应理解,根据式(AN-1)到(AN-66)的任何芳基或杂芳基,当表示L1、Ar1和/或Rx时,将在任何可用于形成此类键的碳或杂原子位点处与分子的另一部分键合。例如,在含有NH基团的化学式中,氢可以被替换为与分子另一部分连接的“键”,例如,在杂芳基的氮和分子的另一部分的碳之间形成N-C键。
在一些实施例中,环烷基可以由环丙基、环丁基、环戊基和/或环己基表示。
在一些非限制性实例中,Ar1和/或Rx可以包含由上式(AR-1)到(AR-31)和(AN-1)到(AN-66)表示的芳基和/或杂芳基。
在一些非限制性实例中,根据本文描述的各个实施例的经取代的或未经取代的亚芳基和/或经取代的或未经取代的亚杂芳基可以由式(AR-1)到(AR-31)和(AN-1)到(AN-66)中任一个所表示的基团的合适取代表示。在一些非限制性实例中,L1可以包含此类亚芳基和/或亚杂芳基。
在一些实施例中,L1独立地选自以下:
Figure BDA0003458132910001121
Figure BDA0003458132910001131
Figure BDA0003458132910001141
Figure BDA0003458132910001151
在式(LR-53)、(LR-55)、(LR-59)、(LR-60)和(LR-62)中,R2和R3各自独立地表示H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)a SF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3或三氟甲基硫基。
在式(LR-59)和(LR-60)中,u表示0到7的整数,Q表示CR4R5、NR4、S、O或SiR4R5,并且Y表示CR4、N或SiR4。在一些实施例中,w表示0到6的整数。
在一些实施例中,Ar1选自以下:
Figure BDA0003458132910001161
Figure BDA0003458132910001171
Figure BDA0003458132910001181
在一些实施例中,Rx独立地选自以下:
Figure BDA0003458132910001191
应理解,在上述L1、Ar1和Rx基团中的每一个中,在一些实例中可提供另外的取代基和/或与这些基团连接的另外的键。
应理解,在其中分子包含两个或更多个与本文提供的任何式中表示的基团相同的基团(如例如,由包含两个或更多个L1基团、两个或更多个Ar1基团和/或两个或更多个Rx基团的式表示的分子)的实施例中,除非本文另有说明,否则每个这样的基团可以在每种情况下单独选择。
在一些实施例中,(L1)p-(Ar1)q基团由式(D-2)表示。在一些另外的实施例中,(L1)p-(Ar1)q基团与经取代的苯基、L1和Ar1的键合位置选自以下:
Figure BDA0003458132910001201
Figure BDA0003458132910001211
在一些实施例中,(L1)p-(Ar1)q基团由式(D-3)表示。在一些另外的实施例中,(L1)p-(Ar1)q基团与经取代的苯基、L1和Ar1的键合位置选自以下:
Figure BDA0003458132910001212
Figure BDA0003458132910001221
Figure BDA0003458132910001231
在一些实施例中,(L1)p-(Ar1)q基团由式(D-4)表示。在一些另外的实施例中,(L1)p-(Ar1)q基团与经取代的苯基、L1和Ar1的键合位置选自以下:
Figure BDA0003458132910001241
Figure BDA0003458132910001251
在一些非限制性实例中,NIC含有这样一种化合物,其具有通过将上面列出的(L1)p-(Ar1)q基团中的任一个与根据式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)中任一个所述的经取代的苯基键合而衍生的结构。在一些另外的非限制性实例中,R1独立地选自:H、D、F、三氟甲基和三氟甲氧基。在一些另外的非限制性实例中,存在的任何R1选自H和D。在一些实施例中,r为2。在一些其它实施例中,r为1。
在一些实施例中,化合物的分子量小于或等于约2200g/mol。例如,化合物的分子量可以小于约2000g/mol、小于约1900g/mol、小于约1800g/mol、小于约1750g/mol、小于约1600g/mol、小于约1500g/mol、小于约1400g/mol、小于约1300g/mol、小于约1200g/mol、小于约1100g/mol、小于约1000g/mol、小于约900g/mol或小于约800g/mol。
在一些实施例中,化合物的分子量大于或等于约200g/mol。例如,化合物的分子量可以大于或等于约250g/mol、大于或等于约300g/mol、大于或等于约330g/mol、大于或等于约350g/mol、大于或等于约400g/mol、大于或等于约450g/mol或大于或等于约500g/mol。
在一些实施例中,化合物的分子量为约200g/mol到约2200g/mol。例如,化合物的分子量可以为约250g/mol到约2000g/mol、约250g/mol到约1750g/mol、约250g/mol到约1600g/mol、约250g/mol到约1500g/mol、约300g/mol到约1500g/mol、约250g/mol到约1300g/mol、约330g/mol到约1200g/mol,约350g/mol到约1100g/mol或约350g/mol到约1000g/mol。
在一些非限制性实例中,化合物的分子量为约400g/mol到约1200g/mol。例如,化合物的分子量可以为约400g/mol到约1000g/mol、约400g/mol到约950g/mol、约400g/mol到约900g/mol、约400g/mol到约850g/mol、约400g/mol到约800g/mol、约400g/mol到约750g/mol、约400g/mol到约700g/mol,约450g/mol到约1200g/mol、约450g/mol到1000g/mol、约450g/mol到约900g/mol、约450g/mol到800g/mol、约450g/mol到750g/mol、约450g/mol到700g/mol、约500g/mol到1200g/mol、约500g/mol到1000g/mol、约600g/mol到1200g/mol、约600g/mol到1000g/mol、约700g/mol到1200g/mol、约700g/mol到1000g/mol或约700g/mol到900g/mol。
例如,在化合物的给定分子结构中,氟原子数与碳原子数的比率可以被称为“氟:碳”比或“F:C”。在一些实施例中,NIC含有具有介于约1:50和约1:2之间的F:C的化合物。在一些实施例中,F:C介于约1:45和约1:3之间、介于约1:40和约1:4之间、介于约1:35和约1:5之间、介于约1:30和约1:5之间、介于约1:25和约1:5之间、介于约1:20和约1:5之间、介于约1:15和约1:5之间、介于约1:10和约1:5之间、介于约1:20和约1:3之间、介于约1:11和约1:2之间、介于约1:9和约1:4之间或介于1:8和约1:5之间。在一些实施例中,F:C介于1:7和约1:6之间。
在其中NIC含有根据式(VI)和/或(XV)所述的化合物的一些实施例中,给定分子中硫原子数与氟原子数的比率可以表示为“硫氟比”或作为“S:F”。在一些实施例中,S:F介于约1:35和约1:2之间。在一些实施例中,S:F介于约1:33和约1:4之间。在一些实施例中,S:F介于约1:31和约1:5之间。在一些实施例中,S:F介于约1:29和约1:6之间。在一些实施例中,S:F介于约1:23和约1:7之间。在一些实施例中,S:F介于1:19和约1:8之间。在一些实施例中,S:F介于1:15和约1:9之间。在一些实施例中,S:F介于1:13和约1:11之间。在一些另外的实施例中,硫的氧化态是6+。在一些实施例中,给定分子中处于6+氧化态的硫原子的数目与氟原子的数目的比率介于约1:35和约1:2之间、介于约1:33和约1:4之间、介于约1:29和约1:5之间、介于约1:27和约1:6之间、介于约1:23和约1:7之间、介于约1:19和约1:8之间、介于约1:15和约1:9之间或介于约1:13和约1:10之间。
例如,给定分子中硫原子数与碳原子数的比率可以表示为“硫碳比”或“S:C”。在一些实施例中,S:C介于约1:51和约1:11之间。在一些实施例中,S:C介于约1:49和约1:13之间。在一些实施例中,S:C介于约1:47和约1:15之间。在一些实施例中,S:C介于约1:45和约1:18之间。在一些实施例中,S:C介于约1:43和约1:23之间。在一些实施例中,S:C介于约1:41和约1:26之间。在一些实施例中,S:C介于约1:39和约1:29之间。在一些实施例中,S:C介于约1:37和约1:31之间。在一些实施例中,S:C介于约1:36和约1:33之间。
例如,给定分子中硫原子数与氟原子数与碳原子数的比率可以表示为“硫氟碳比”或“S:F:C”。在一些实施例中,S:F:C介于约1:35:51和约1:4:11之间。在一些实施例中,S:F:C介于约1:33:49和约1:5:12之间。在一些实施例中,S:F:C介于约1:31:47和约1:6:13之间。在一些实施例中,S:F:C介于约1:29:45和约1:7:15之间。在一些实施例中,S:F:C介于约1:27:43和约1:9:17之间。在一些实施例中,S:F:C介于约1:25:41和约1:11:19之间。在一些实施例中,S:F:C介于约1:23:39和约1:13:21之间。在一些实施例中,S:F:C介于约1:21:37和约1:15:23之间。在一些实施例中,S:F:C介于约1:19:35和约1:17:25之间。在一些实施例中,S:F:C介于约1:17:33和约1:18:23之间。
可以通过进行本领域已知的各种化学反应来合成本文所述的各种化合物。这种反应的一个实例是Suzuki偶联反应。其是一种交叉偶联反应,其中芳香族卤素化合物使用钯催化剂和碱与硼酸衍生物反应。硼酸衍生物可以单独使用或以两种或更多种的组合形式使用。
Suzuki偶联反应由以下反应方案1说明。
反应方案1
Figure BDA0003458132910001271
在上述方案中,芳香族卤素化合物(A-X')与硼酸衍生物(X"-T)反应以形成A-B。A和B表示有机化合物,X'表示卤素,优选地,溴,并且X"是B(OH)2
在少数实施例中,A由上述式(I)表示的化合物的苯基的氟化衍生物表示,并且B由式(I)的L1-Ar1衍生物表示。
可用于合成各种化合物的反应方案的其它实例描述于以下文献中:例如,Savoie、Paul R.和John T.Welch.“含五氟硫基的有机化合物的制备和应用(Preparation andutility of organic pentafluorosulfanyl-containing compounds)”《化学评论(Chemical reviews)》115.2(2015):1130-1190。
在一些非限制性实例中,NIC 810可以充当光学涂层。在一些非限制性实例中,NIC810可以至少修改从装置100的至少一个发射区域1910发射的光的性质和/或特性。在一些非限制性实例中,NIC 810可能表现出一定程度的混浊,从而导致发射的光被散射。在一些非限制性实例中,NIC 810可以包括用于使透射通过的光被散射的结晶材料。在一些非限制性实例中,这种光的散射可以促进来自装置的光的外耦接的增强。在一些非限制性实例中,NIC 810最初可以沉积为基本上非结晶的,包含但不限于基本上无定形的,因此,在其沉积之后,NIC810可以变得结晶并且此后用作光耦接。
在根据马库什(Markush)组描述本公开的特征或方面的情况下,相关领域的普通技术人员应当理解,本公开因此也根据此类马库什组的成员的子组的任何单独成员进行描述。
现在将参考以下实例来说明和描述一些非限制性实例的方面,这些实例不旨在以任何方式限制本公开的范围。
实例
化合物实例1的合成:4-(10-(菲-9-基)蒽-9-基)苯基)五氟硫烷。
将以下试剂在500mL反应容器中混合:9-溴-10-(菲-9-基)蒽(1.600g,3.69mmol);四(三苯基膦)钯(0)(Pd(PPh3)4,0.0363g,0.03mmol);碳酸钾(K2CO3,0.8679g,6.28mmol);和3.13mmol硼酸。在本实例中,(4-(五氟-l6-硫基)苯基)硼酸(0.777g)用作硼酸。将含有混合物的反应容器放置在加热板罩上,并且使用磁力搅拌器搅拌。反应容器也连接至水冷凝器。将含有9:1体积比的N-乙基-2-吡咯烷(NMP)和水的充分搅拌的150mL溶剂混合物加入烧瓶中。然后将反应混合物加热至90℃并放置过夜以进行反应。将烧瓶冷却至室温后,将反应混合物在NaOH水溶液(0.2M,3.2L)中沉淀并搅拌40分钟。通过过滤分离所得产物,用水洗涤,然后在75℃下风干。使用系列升华进一步纯化产物。纯化后的产率为1.72g(83.7%)。升华步骤的产率为约1.2g(58.4%)。
化合物实例2的合成:4-(9,10-二(萘-2-基)蒽-2-基)苯基)五氟硫烷。
将以下试剂在500mL反应容器中混合:9-溴-9,10-二萘-2-基)蒽(1.996g,3.92mmol);四(三苯基膦)钯(0)(Pd(PPh3)4,0.451g,0.39mmol);碳酸钾(K2CO3,1.09g,7.89mmol);和5.20mmol硼酸。在本实例中,(4-(五氟-l6-硫基)苯基)硼酸(1.29g)用作硼酸。将含有混合物的反应容器放置在加热板罩上,并且使用磁力搅拌器搅拌。反应容器也连接至水冷凝器。将含有9:1体积比的N-乙基-2-吡咯烷(NMP)和水的充分搅拌的150mL溶剂混合物加入烧瓶中。然后将反应混合物加热至90℃并放置过夜以进行反应。将烧瓶冷却至室温后,将反应混合物在NaOH水溶液(0.2M,3.2L)中沉淀并搅拌40分钟。通过过滤分离所得产物,用水洗涤,然后在75℃下风干。使用系列升华进一步纯化产物。纯化后的产率为1.3585g(54.8%)。升华步骤的产率为约1.002g(40.4%)。
如本文实例中所使用的,提及材料的层厚度是指沉积在目标表面(在选择性沉积的情况下和/或表面的目标区域和/或其部分)上的材料的量,其对应于用具有所提及的层厚度的材料的均匀厚层覆盖目标表面的材料的量。作为实例,沉积10nm的层厚度指示沉积在表面上的材料的量对应于形成10nm厚的均匀厚度的材料层的材料的量。应当理解,通过非限制性实例,由于分子和/或原子可能的堆叠和/或聚集,所沉积材料的实际厚度可以是不均匀的。作为非限制性实例,沉积10nm的层厚度可以产生实际厚度大于10nm的所沉积材料的一些部分,和/或实际厚度小于10nm的所沉积材料的其它部分。沉积在表面上的材料的特定层厚度可以对应于整个表面上的所沉积材料的平均厚度。
通过将具有约50nm厚度的NIC 910沉积在玻璃衬底之上来制造一系列样品。然后使NIC910的表面经受Mg的开放式掩模沉积。使每个样品经受平均蒸发速率为约
Figure BDA0003458132910001291
的Mg蒸气通量。在进行Mg涂层的沉积时,使用约100秒的沉积时间以获得约500nm的Mg的参考层厚度。
一旦样品被制成,就进行光学透射测量以确定沉积在NIC 910表面上的Mg的相对量。应当理解,作为非限制性实例,具有小于几nm的厚度的相对较薄的Mg涂层基本上是透明的。然而,随着Mg涂层的厚度增加,透光率降低。因此,各种NIC 910材料的相对性能可以通过测量穿过样品的透光率来评估,这与从Mg沉积工艺沉积在其上的Mg涂层的量和/或厚度直接相关。考虑到由玻璃衬底和NIC 910的存在引起的任何光损失和/或吸收,发现使用化合物实施例1作为NIC制备的样品和使用化合物实施例2作为NIC制备的另一个样品跨电磁光谱的可见部分都展现出相对较高的透射率,大于约90%。高的光学透射率可以直接归因于在NIC 910的表面上存在相对较少量的Mg涂层(如果有的话),以吸收透射通过样品的光。因此,这些NIC 910材料通常对Mg展现出相对较低的亲和力和/或初始粘附概率S0,因此在某些应用中可能对实现Mg涂层的选择性沉积和图案化特别有用。
如在本文所描述的此实例和其它实例中所使用的,提及参考层厚度是指在展现出高初始粘附概率S0的参考表面(例如,初始粘附概率S0约为和/或接近1.0的表面)上沉积的Mg的层厚度。具体地说,对于这些实例,参考表面是位于沉积室内的石英晶体的表面,用于监测沉积速率和参考层厚度。换句话说,参考层厚度并不表示沉积在目标表面(即,NIC 910的表面)上的Mg的实际厚度。相反,参考层厚度是指在使目标表面和参考表面(即石英晶体的表面)在相同的沉积期经受相同的Mg蒸气通量时,在参考表面上沉积的Mg的层厚度。如将理解的那样,在目标表面和参考表面在沉积期间没有同时经受相同的蒸气通量的情况下,可以使用适当的工具系数来确定和监测参考厚度。
术语
单数形式的引用包含复数形式,反之亦然,除非另有说明。
如本文所使用的,如“第一”和“第二”等关系术语以及如“a”、“b”等编号装置可以单独用于将一个实体或元件与另一实体或元件区分,而不必要求或暗示此类实体或元件之间的任何物理或逻辑关系或顺序。
术语“包含”和“包括”被广泛地以开放式方式使用,因此应解释为“包含但不限于”。术语“实例”和“示例性”仅用于识别实例以用于说明目的,并且不应将本发明的范围解释为将本发明的范围限制为所述实例。具体地说,术语“示例性”不应被解释为表示或赋予其所使用的表达任何赞美、有益或其它品质,无论是在设计、性能或以其它方式。
任何形式的术语“耦接”和“连通”旨在意指通过某个接口、装置、中间组件或连接的直接连接或间接连接,无论是光学、电气、机械、化学或以其它方式。
术语“在……上”或“在……之上”当用于指相对于另一组件的第一组件或“覆盖”和/或“覆盖”另一组件时可以涵盖第一组件直接在(包含但不限于与其物理接触)其它组件上的情况,以及一个或多个中间组件定位于第一组件与其它组件之间的情况。
除非另有说明,否则如“向上”、“向下”、“左”和“右”等方向术语用于指所参考的附图中的方向。类似地,如“向内”和“向外”等词用于分别指朝向和远离装置、区域或体积或其指定部分的几何中心的方向。此外,本文所描述的所有尺寸仅旨在作为说明某些实施例的目的的实例,并且不旨在将本公开的范围限制为任何可能偏离所指定的此类尺寸的实施例。
如本文所使用的,术语“基本上”、“基本”、“大约”和/或“约”用于表示和解释小的变化。当与事件或情形结合使用时,此类术语可以指事件或情形精确发生的情况,以及事件或情形非常接近地发生的情况。作为非限制性实例,当与数值结合使用时,此类术语可以指小于或等于所述数值的±10%的变化范围,如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%和/或小于等于±0.05%。
如本文所使用的,短语“基本上由……组成”将被理解为包含具体叙述的那些元件以及不会实质性影响所描述技术的基本和新颖特性的任何另外的元件,而在不使用任何修饰符的情况下短语“由……组成”不包含任何未具体叙述的元件。
如相关领域普通技术人员将理解的,出于任何和所有目的,特别是在提供书面描述方面,本文所公开的所有范围还涵盖任何和所有可能的子范围和/或其子范围的组合。任何列举的范围都可以很容易地被识别为充分描述和/或能够将相同的范围至少分解成其相等的部分,包含但不限于一半、三分之一、四分之一、五分之一、十分之一等。作为非限制性实例,本文中所讨论的每个范围可以容易地分解为下三分之一、中三分之一和/或上三分之一等。
相关领域的普通技术人员还应当理解,如“至多”、“至少”、“大于”、“小于”等所有语言和/或术语可以包含和/或指所叙述的范围并且还可以指可以随后分解成如本文所讨论的子范围的范围。
如相关领域的普通技术人员应当理解的,范围包含所叙述范围的每个单独成员。
概述
摘要的目的是使相关专利局或一般公众,以及特别是不熟悉专利或法律术语或用语的本领域普通技术人员能够通过粗略检查快速确定技术公开的性质。摘要既不旨在限定本公开的范围,也不旨在以任何方式限制本公开的范围。
上文已经讨论了当前公开的实例的结构、制造和使用。所讨论的具体实例仅是对实现和使用本文所公开的概念的具体方式的说明,并且不限制本公开的范围。相反,本文阐述的一般原理被认为仅是对本公开范围的说明。
应当理解,由权利要求而不是由所提供的实施方案细节描述,并且可以通过改变、省略、添加或替换和/或在不存在任何元件和/或替代物和/或等效功能元件(无论是否在本文中具体公开)的限制的情况下修改的本公开对于相关领域的普通技术人员来说将是显而易见的,可以对本文所公开的实例进行,并且可以提供许多适用的可以体现在各种特定上下文中的发明概念,而不会偏离本公开。
特别地,在上文所描述的实例中的一个或多个实例中描述和展示的特征、技术、系统、子系统和方法,无论是否被描述和展示为离散的或分开的,在不脱离本公开的范围的情况下都可以组合或集成到另一个系统中,以创建由上文可能未明确描述的特征的组合或子组合组成的替代实例,或某些特征可能被省略,或未实施。适用于此类组合和子组合的特征对于本领域技术人员在总体上审阅本发明申请时将容易地显而易见。改变、替换和变更的其它实例是可容易确定的,并且可以在不脱离本文公开的精神和范围的情况下做出。
本文中叙述本公开的原理、方面和实施例以及其实例的所有陈述旨在涵盖其结构等效物和功能等效物两者并且涵盖并包含所有合适的技术变化。此外,此类等效物旨在包含当前已知的等效物以及将来开发的等效物两者,即,所开发的执行相同功能的任何元件,而不考虑结构。
因此,说明书和其中公开的实例仅被视为说明性的,本公开的真实范围由以下编号的权利要求公开:

Claims (48)

1.一种光电子装置,其包括:
成核抑制涂层(NIC),所述NIC安置在所述装置的在其横向方面的第一部中的第一层表面上;以及
导电涂层,所述导电涂层安置在所述装置的在其所述横向方面的第二部中的第二层表面上;
其中用于在所述第一部中的所述NIC的表面上形成所述导电涂层的初始粘附概率显著小于用于在所述第二部中的所述表面上形成所述导电涂层的初始粘附概率,使得所述第一部中的所述NIC的所述表面基本上缺乏所述导电涂层;并且
其中所述NIC包括式(I)、(II)、(III)、(IV)、(V)、(VI)、(VII)、(VIII)、(IX)、(X)、(XI)、(XII)、(XIII)、(XIV)、(XV)、(XVI)、(XVII)、(XVIII)、(XIX)和/或(XX)的化合物:
Figure FDA0003458132900000011
Figure FDA0003458132900000021
Figure FDA0003458132900000031
其中:
L1独立地表示C、CR2、CR2R3、N、NR3、S、O、经取代的或未经取代的具有3-6个碳原子的亚环烷基、经取代的或未经取代的具有5-60个碳原子的亚芳基或经取代的或未经取代的具有4-60个碳原子的亚杂芳基;
Ar1独立地表示经取代的或未经取代的具有5个到60个碳原子的芳基、经取代的或未经取代的具有5个到60个碳原子的卤代芳基或经取代的或未经取代的具有4个到60个碳原子的杂芳基;
R1、R2和R3独立地表示H、D(氘代)、F、Cl、包含C1-C6烷基在内的烷基、包含C3-C6环烷基在内的环烷基、包含C1-C6烷氧基在内的烷氧基、氟烷基、卤代芳基、杂芳基、卤代烷氧基、氟芳基、氟烷氧基、氟烷基硫基、氟甲基、二氟甲基、三氟甲基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、4-氟苯基、3,4,5-三氟苯基、多氟芳基、4-(三氟甲氧基)苯基、SF4Cl、SF5、(CF2)a SF5、(O(CF2)b)dCF3、(CF2)e(O(CF2)b)d)CF3或三氟甲基硫基;
Z独立地表示F或Cl;
s表示0到4的整数,其中r和s的总和为5;
r表示1到3的整数;
p表示0到6的整数;
q表示1到8的整数;
v表示2到4的整数;
j表示1到3的整数;
k表示1到4的整数;
t表示2到6的整数;
u表示0到2的整数,其中r和u的总和为3;
h表示0到4的整数,其中r和h的总和为4;
i表示1到4的整数;
a表示2到6的整数;
b表示1到4的整数;
d表示1到3的整数;并且
e表示1到4的整数。
2.根据权利要求1所述的光电子装置,其中所述第一部包括至少一个发射区域。
3.根据权利要求1或2所述的光电子装置,其中所述第二部包括非发射区域的至少一部分。
4.根据权利要求2或3所述的光电子装置,其中所述第一部的所述至少一个发射区域中的所述NIC的厚度被调制以调整其光学微腔效应。
5.根据权利要求1到4中任一项所述的光电子装置,其进一步包括第一电极、第二电极和在所述第一电极与所述第二电极之间的半导电层,其中所述第二电极在所述第一部中在所述NIC与所述半导电层之间延伸。
6.根据权利要求5所述的光电子装置,其中所述导电涂层电耦接到所述第二电极。
7.根据权利要求5或6所述的光电子装置,其中所述导电涂层在所述第二部中涂覆所述第二电极的至少一部分。
8.根据权利要求5到7中任一项所述的光电子装置,其包括至少一个中间涂层,所述至少一个中间涂层沿着所述第二电极和所述导电涂层的至少一部分在所述第二电极与所述导电涂层之间。
9.根据权利要求8所述的光电子装置,其中所述中间涂层包括成核促进涂层(NPC)。
10.根据权利要求8或9所述的光电子装置,其中所述中间涂层包括已被处理以显著增加在其所述表面上形成所述导电涂层的初始粘附概率的NIC。
11.根据权利要求10所述的光电子装置,其中所述中间涂层已通过暴露于辐射进行处理。
12.根据权利要求5到11中任一项所述的光电子装置,其中所述第二部包括隔板和位于所述隔板的屏障区域中的第三电极;并且其中所述导电涂层电耦接到所述第二电极和所述第三电极。
13.根据权利要求12所述的光电子装置,其中所述屏障区域基本上缺乏NIC。
14.根据权利要求12或13所述的光电子装置,其中所述屏障区域包括由所述隔板限定的凹槽。
15.根据权利要求12到14中任一项所述的光电子装置,其中所述导电涂层与所述第三电极物理接触。
16.根据权利要求12到15中任一项所述的光电子装置,其中所述导电涂层在耦接区域(CR)中电耦接到所述第二电极。
17.根据权利要求12到16中任一项所述的光电子装置,其中所述屏障区域包括由所述隔板限定的孔。
18.根据权利要求17所述的光电子装置,其中所述孔相对于远离所述装置的表面垂直延伸的轴成角度。
19.根据权利要求17或18所述的光电子装置,其进一步包括在截面方面与所述第三电极的第三层表面重叠的底切部。
20.根据权利要求2到19中任一项所述的光电子装置,其中所述第二部的至少第二部分与所述第一部的至少第一部分重叠,其中所述导电涂层在所述第二部分中的截面厚度小于所述导电涂层在所述第二部的其余部分中的截面厚度。
21.根据权利要求20所述的光电子装置,其中所述导电涂层沿着所述第一部的靠近所述第一部分的至少一个区段安置在所述NIC之上。
22.根据权利要求21所述的光电子装置,其中所述导电涂层在截面方面与所述NIC间隔开。
23.根据权利要求20或22所述的光电子装置,其中所述导电涂层在所述第一部分与所述第二部之间的边界处邻接所述NIC。
24.根据权利要求23所述的光电子装置,其中所述导电涂层在所述边界处与所述NIC形成接触角。
25.根据权利要求24所述的光电子装置,其中所述接触角超过10度。
26.根据权利要求24或25所述的光电子装置,其中所述接触角超过90度。
27.根据权利要求2到11中任一项所述的光电子装置,其中所述第一部的至少第一部分与所述第二部的至少第二部分重叠。
28.根据权利要求27所述的光电子装置,其中所述NIC被安置在所述第二部分中在所述装置的所述表面上,并且所述导电涂层被安置在其中在所述NIC之上。
29.根据权利要求28所述的光电子装置,其中所述导电涂层在截面方面与所述NIC间隔开。
30.根据权利要求2到29中任一项所述的光电子装置,其中所述第二部分在所述第一部分与所述第二部的包含所述至少一个发射区域的第三部分之间延伸。
31.根据权利要求30所述的光电子装置,其中所述第三部分的所述至少一个发射区域包括第一电极、电耦接到所述导电涂层的第二电极和在所述第一电极与所述第二电极之间的半导电层,其中所述第二电极在所述第三部分中在所述NIC与所述半导电层之间延伸。
32.根据权利要求2到31中任一项所述的光电子装置,其中所述导电涂层电耦接到辅助电极。
33.根据权利要求32所述的光电子装置,其中所述导电涂层与所述辅助电极物理接触。
34.根据权利要求32或33所述的光电子装置,其中所述辅助电极位于所述第一部分中。
35.根据权利要求5到11中任一项所述的光电子装置,其中所述第二部包括至少一个另外的发射区域。
36.根据权利要求35所述的光电子装置,其中所述装置的所述第二部的所述另外的发射区域中的至少一个另外的发射区域包括第一电极、第二电极和在所述第一电极与所述第二电极之间的半导电层,其中所述第二电极包括所述导电涂层。
37.根据权利要求35或35所述的光电子装置,其中从所述装置的所述第二部的所述至少一个另外的发射区域发射的光的波长不同于从所述装置的所述第一部的所述至少一个发射区域发射的光的波长。
38.根据权利要求5到31中任一项所述的光电子装置,其中所述导电涂层包括辅助电极。
39.根据权利要求1所述的光电子装置,其中所述第二部包括至少一个发射区域。
40.根据权利要求39所述的光电子装置,其中所述第一部包括非发射区域的至少一部分。
41.根据权利要求39或40所述的光电子装置,其中所述第一部是基本上透光的。
42.根据权利要求39到41中任一项所述的光电子装置,其进一步包括第一电极、第二电极和在所述第一电极与所述第二电极之间的半导电层,其中所述第二电极在所述第一部中在所述NIC与所述半导电层之间延伸。
43.根据权利要求42所述的光电子装置,其中所述第二电极在所述第二部中在所述导电涂层与所述半导电层之间延伸。
44.根据权利要求39到43中任一项所述的光电子装置,其进一步包括第一电极、在所述第一电极与所述导电涂层之间的半导电层,其中所述导电涂层包括所述装置的第二电极。
45.根据权利要求1到44中任一项所述的光电子装置,其中Ar1表示环戊二烯基;苯基;1-萘基;2-萘基;1-菲基;2-菲基;10-菲基;9-菲基;1-蒽基;2-蒽基;3-蒽基;9-蒽基;苯并蒽基;芘基;屈基;芴基;并五苯基;吡啶;喹啉;异喹啉;吡嗪;喹喔啉;吖啶;嘧啶;喹唑啉;哒嗪;噌啉或酞嗪。
46.根据权利要求1到45中任一项所述的光电子装置,其中每个R1、R2和R3分别表示H、D、F、Cl、甲基、甲氧基、乙基、叔丁基、氟甲基、二氟甲基、三氟甲基、氟甲氧基、二氟甲氧基、三氟甲氧基、氟乙基、多氟乙基、氟苯基、三氟苯基、三氟甲氧基苯基、SF4Cl或SF5
47.根据权利要求1到46中任一项所述的光电子装置,其中L1表示亚环己基、亚苯基、亚茚基、亚萘基、亚芴基、亚蒽基、亚菲基、亚芘基、亚屈基、亚环戊基或通过用相应数目的杂原子替换亚芳基的一个、两个、三个、四个或更多个环碳原子而衍生的亚杂芳基。
48.根据权利要求47所述的光电子装置,其中所述亚杂芳基含有一个或多个分别选自以下的杂原子:氮、氧、硫和硅。
CN202080049617.6A 2019-05-08 2020-05-07 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置 Pending CN114072705A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962845273P 2019-05-08 2019-05-08
US62/845,273 2019-05-08
US201962886896P 2019-08-14 2019-08-14
US62/886,896 2019-08-14
PCT/IB2020/054359 WO2020225778A1 (en) 2019-05-08 2020-05-07 Materials for forming a nucleation-inhibiting coating and devices incorporating same

Publications (1)

Publication Number Publication Date
CN114072705A true CN114072705A (zh) 2022-02-18

Family

ID=73050931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080049617.6A Pending CN114072705A (zh) 2019-05-08 2020-05-07 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置

Country Status (5)

Country Link
US (1) US20220221619A1 (zh)
JP (1) JP2022532144A (zh)
KR (1) KR20220017918A (zh)
CN (1) CN114072705A (zh)
WO (1) WO2020225778A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220131245A (ko) * 2019-12-24 2022-09-27 오티아이 루미오닉스 인크. 캡핑 층을 포함하는 발광 장치 및 그 제조방법
KR20220134367A (ko) * 2021-03-26 2022-10-05 주식회사 랩토 핵생성 억제 형성용 물질 및 이를 포함하는 유기전계발광소자
KR20220134849A (ko) * 2021-03-26 2022-10-06 주식회사 랩토 핵생성 억제 형성용 물질 및 이를 포함하는 유기전계발광소자
WO2023153482A1 (ja) * 2022-02-09 2023-08-17 東ソー株式会社 金属パターニング用材料、複素環化合物、金属パターニング用薄膜、有機エレクトロルミネッセンス素子、電子機器、および金属パターンの形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3002752A1 (en) * 2015-10-26 2017-05-04 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
CN118215324A (zh) * 2016-12-02 2024-06-18 Oti照明公司 包括设置在发射区域上面的导电涂层的器件及其方法
WO2018198052A1 (en) * 2017-04-26 2018-11-01 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11751415B2 (en) * 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
GB201817037D0 (en) * 2018-10-19 2018-12-05 Univ Warwick Selective depositon of metallic layers

Also Published As

Publication number Publication date
US20220221619A1 (en) 2022-07-14
JP2022532144A (ja) 2022-07-13
KR20220017918A (ko) 2022-02-14
WO2020225778A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
JP7503852B2 (ja) 放射領域上に配置された導電性コーティングを含むデバイスおよびそのための方法
CN110785867B (zh) 用于图案化表面上覆层的方法和包括图案化覆层的装置
JP7425480B2 (ja) 核生成抑制コーティングを形成するための材料およびそれを組み込んだデバイス
CN114072705A (zh) 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置
CN113785411B (zh) 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置
CN113950630A (zh) 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置
CN114342068A (zh) 包含辅助电极和分区的光电子装置
KR20230037561A (ko) 패턴화 코팅을 형성하기 위한 화합물 및 이를 포함하는 디바이스
JP7403883B2 (ja) キャッピング層を含む発光デバイスおよびそれを製造するための方法
CN116134344A (zh) 含有稀土化合物的成核抑制涂层以及结合所述成核抑制涂层的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination