JP2008103253A - 表示装置及びその製造方法 - Google Patents

Abstract

【課題】表示品質の優れた表示装置及びその製造方法を提供すること。
【解決手段】本発明にかかる表示装置は、表面に凹凸を有するＴＦＴ１０８と、ＴＦＴ１０８のパターン上に形成された平坦化膜１５と、平坦化膜１５上に形成されたアノード電極１６と、アノード電極１６上に開口部を有する分離膜１７と、開口部においてアノード電極１６上に設けられた有機ＥＬ層１８ｂと、有機ＥＬ層１８ｂ上に形成されたカソード電極１９とを備えるものである。そして、ＴＦＴ１０８のパターン表面の凹凸によって生じる平坦化膜１５の下層表面のパターンの段差をａ、平坦化膜１５の膜厚をｂとすると、分離膜１７と開口部との境界領域において、ｂ／ａ≧３．５となる部分を有する。
【選択図】図４

Description

本発明は、表示装置およびその製造方法に関する。

有機ＥＬ素子とは、陽極電極（アノード電極ともいう）と陰極電極（カソード電極ともいう）との間に、有機ＥＬ層を含む電界発光層を挟んだ構造を基本構成とするものである。アノード電極とカソード電極の間に電圧を加えることで、アノード電極側から正孔（ホール）が、カソード電極側から電子が注入されることによって有機ＥＬ層の発光が得られる。

このような有機ＥＬ素子を用いた表示装置である有機電界発光型表示装置（有機ＥＬ表示装置）は、スイッチング素子として薄膜トランジスタ（以後、ＴＦＴと呼ぶ）が配置されたＴＦＴアクティブマトリックス基板を備える。そして、ＴＦＴアクティブマトリックス基板上には、表示領域の各画素に有機ＥＬ素子が形成された構造を有している。有機ＥＬ素子は、アノード電極、電界発光層、カソード電極がこの順に積層された構造を有している。このような有機ＥＬ表示装置の構成は、例えば特許文献１〜５に開示されている。

従来からの一般的な有機ＥＬ表示装置は、下面発光型（ボトムエミッション型）とよばれる構造のものが用いられている。ボトムエミッション型構造では、ガラス等の透明絶縁性基板上にＴＦＴや有機ＥＬ素子が形成されている。そして、有機ＥＬ素子の有機ＥＬ層から発生した光を裏側、つまり透明絶縁性基板側に放射させる方式で表示を行う。そして、放射された光は、ＴＦＴ等が形成されていない領域から出射される。

しかしながら、ボトムエミッション型では、基板上のＴＦＴパターンや配線パターン、あるいは駆動用回路パターン等が形成された領域では光を透過させることができない。このため、有効な発光面積が少なくなってしまうという問題がある。これらの問題を解決するために、発光面積を広く取ることのできる上面発光型（トップエミッション型）と呼ばれる構造のものが開発されている。トップエミッション型構造では、カソード電極が透明電極で形成されている。そして、このカソード電極を介して光を透明絶縁性基板上部へ放射させている。

さらに、トップエミッション型構造は、上記のアノード電極が光反射性を有する金属材料で形成されている。このため、有機ＥＬ層で発生した光をカソード電極を介して透明絶縁性基板上部へ放射させる際に、この金属材料による反射光も同時に透明絶縁性基板上部へ放射させることができ、明るい表示画像を得ることができる。

トップエミッション型の有機ＥＬ素子では、各画素のアノード電極毎に有機樹脂膜等で隔壁（以下、分離膜と呼ぶ）を設けて各画素を分離する。そして、分離膜に開口部を設けた後、その開口部にホール輸送層、発光層、電子輸送層を含む有機ＥＬ層を、蒸着やインクジェット法を用いて形成する。さらに、カソード電極としてＩＴＯ（Indium Tin Oxide）などの透明電極膜を形成する構造をとる。
特開昭６３−２９５６９５号公報 特開２００１−２９１５９５号公報 特開２００３−７７６８１号公報 特開２００３−２８８９９３号公報 特開２００４−３１３２４号公報

上記のような有機ＥＬ表示装置において、その表示品質はまだ充分ではなく、ショートモードによる故障（以下、ショートモード故障という）によってダークスポットと呼ばれる黒点欠陥が発生し、歩留りの低下を招いている。特にカソード電極とアノード電極との間の電界発光層に欠損部分が存在する事によって発生するショートモード故障では、その画素は非点灯となり、黒点欠陥として視認される。このようなカソード電極／アノード電極間のショートは、主に分離膜端で発生している事が、本発明者らの解析によって明らかとなっている。分離膜は下地膜の凹凸の影響を受け、特にフッティング部分（分離膜と開口部との境界領域）においてうねりを有している。うねりの大きな箇所では、電界発光層の膜付きが薄く、カソード電極／アノード電極間のショートが発生する恐れがある。従って、従来の有機ＥＬ表示装置では、表示品質が低下するという問題点があった。

本発明は、上記のような課題に対してなされたものであり、表示品質の優れた表示装置及びその製造方法を提供することを目的とする。

本発明にかかる表示装置は、表面に凹凸を有する薄膜トランジスタと、前記薄膜トランジスタのパターン上に形成された平坦化膜と、前記平坦化膜上に形成された第１の電極と、前記第１の電極上に開口部を有する分離膜と、前記開口部において前記第１の電極上に設けられた発光層と、前記発光層上に形成された第２の電極とを備える表示装置であって、前記薄膜トランジスタのパターン表面の凹凸によって生じる前記平坦化膜の下層表面のパターンの段差をａ、前記平坦化膜の膜厚をｂとすると、前記分離膜と前記開口部との境界領域において、ｂ／ａ≧３．５となる部分を有するものである。

本発明にかかる表示装置の製造方法は、表面に凹凸を有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタのパターン上に平坦化膜を形成する工程と、前記平坦化膜上に第１の電極を形成する工程と、前記第１の電極上に開口部を有する分離膜を形成する工程と、前記開口部において前記第１の電極上に発光層を設ける工程と、前記発光層上に第２の電極を形成する工程とを備え、前記薄膜トランジスタのパターン表面の凹凸によって生じる前記平坦化膜の下層表面のパターンの段差をａ、前記平坦化膜の膜厚をｂとすると、前記分離膜と前記開口部との境界領域において、ｂ／ａ≧３．５となる部分を有する方法である。

本発明によれば、表示品質の優れた表示装置及びその製造方法を得ることができる。

実施の形態．
まず、本実施の形態にかかる表示装置及びその製造方法について説明する前に、ＴＦＴアクティブマトリックス基板（ＴＦＴアレイ基板）について図１を用いて説明する。ＴＦＴアレイ基板には、スイッチング素子として薄膜トランジスタ（ＴＦＴ）が用いられる。図１は、ＴＦＴアレイ基板の構成を示す平面模式図である。ＴＦＴアレイ基板は、液晶表示装置やＥＬ表示装置（電界発光型表示装置）等の平面型表示装置（フラットパネルディスプレイ）に用いられる。また、ＥＬ表示装置には、例えば有機ＥＬ表示装置、無機ＥＬ表示装置がある。なお、以下に説明する実施の形態で用いられる説明図において、同一又は相当部分には同一の符号を付して説明を省略する。

ＴＦＴアレイ基板１００には、表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート信号線（走査信号配線）１０９と複数のソース信号線（表示信号配線）１１０とが形成されている。複数のゲート信号線１０９は平行に設けられている。同様に、複数のソース信号線１１０は平行に設けられている。ゲート信号線１０９と、ソース信号線１１０とは、互いに交差するように形成されている。ゲート信号線１０９とソース信号線１１０とは直交している。そして、隣接するゲート信号線１０９とソース信号線１１０とで囲まれた領域が画素１０５となる。従って、ＴＦＴアレイ基板１００では、画素１０５がマトリクス状に配列される。

さらに、ＴＦＴアレイ基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられている。ゲート信号線１０９は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート信号線１０９は、ＴＦＴアレイ基板１００の端部で、走査信号駆動回路１０３に接続される。ソース信号線１１０も同様に表示領域１０１から額縁領域１０２まで延設されている。そして、ソース信号線１１０は、ＴＦＴアレイ基板１００の端部で、表示信号駆動回路１０４と接続される。走査信号駆動回路１０３の近傍には、外部配線１０６が接続されている。また、表示信号駆動回路１０４の近傍には、外部配線１０７が接続されている。外部配線１０６、１０７は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。

外部配線１０６、１０７を介して走査信号駆動回路１０３、及び表示信号駆動回路１０４に外部からの各種信号が供給される。走査信号駆動回路１０３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート信号線１０９に供給する。このゲート信号によって、ゲート信号線１０９が順次選択されていく。表示信号駆動回路１０４は外部からの制御信号や、表示データに基づいて表示信号（表示電圧）をソース信号線１１０に供給する。これにより、表示データに応じた表示電圧を各画素１０５に供給することができる。なお、走査信号駆動回路１０３と表示信号駆動回路１０４は、ＴＦＴアレイ基板１００上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路を接続してもよい。

画素１０５内には、少なくとも１つのＴＦＴが形成されている。ＴＦＴはソース信号線１１０とゲート信号線１０９の交差点近傍に配置される。このＴＦＴは、例えばスイッチング（ＳＷ）用ＴＦＴである。このＴＦＴが駆動用のＴＦＴ１０８に表示電圧を供給する。そして、駆動用のＴＦＴ１０８が画素電極に表示電圧を供給する。すなわち、ゲート信号線１０９からのゲート信号によって、スイッチング用ＴＦＴがオンされる。これにより、ソース信号線１１０から、スイッチング用ＴＦＴのドレイン電極に接続された駆動用のＴＦＴ１０８に表示電圧が印加される。そして、駆動用のＴＦＴ１０８は電源電圧、及び画素電極に接続されており、表示電圧に応じた駆動電流を画素電極に供給する。つまり、ソース信号線１１０は、スイッチング用ＴＦＴにゲート信号を供給する信号配線であり、ソース信号線１１０は、ソース信号を供給する信号配線である。なお、これらのＴＦＴは、表面に凹凸を有する。

有機ＥＬ表示装置の場合、ＴＦＴアレイ基板１００上に、画素電極であるアノード電極、対向電極であるカソード電極が設けられている。また、アノード電極とカソード電極との間には、電界発光層が配置される。なお、画素電極をカソード電極、対向電極をアノード電極としてもよい。画素電極をアノード電極とするか、カソード電極とするかは、光学的な設計により適宜選択する。

アノード電極とカソード電極との間に電流を供給することによって、アノード電極からは正孔（ホール）が、カソード電極からは電子がそれぞれ有機ＥＬ層に注入されて再結合する。その際に生ずるエネルギーにより有機ＥＬ層内の発光性化合物の分子が励起される。励起された分子は基底状態に失活し、その過程において有機ＥＬ層が発光する。そして、有機ＥＬ層から発光された光は、視認側に出射する。各画素１０５が駆動回路からの信号に従って有機ＥＬ層の発光量を制御することによって、表示領域は画像表示を行う。

次に、本発明にかかる表示装置の一例としてアクティブマトリクス方式のトップエミッション型構造の有機ＥＬ表示装置について図２及び図３を用いて説明する。図２は、有機ＥＬ表示装置の画素の構成を示す平面模式図である。つまり、図１における１画素を拡大した平面模式図である。図３は、図２の破線Ａ−Ｂにおける有機ＥＬ表示装置の構成を示す断面模式図である。

第１絶縁性基板１上に、透過性の絶縁膜であるＳｉＮ膜（シリコン窒化膜）２、ＳｉＯ_２膜（シリコン酸化膜）３の積層構造からなる下地膜が形成される。第１絶縁性基板１としては、ガラスや石英基板等の透明絶縁性基板を用いることができる。そして、下地膜の上層には、島状のポリシリコン膜７が形成される。これは、アモルファスシリコン膜にレーザー光を照射することにより形成されている。また、ポリシリコン膜７には、不純物を含む導電性領域があり、これがソース領域７ｂ、ドレイン領域７ｃである。ソース・ドレイン領域は、ポリシリコン膜７の両端に形成され、ソース・ドレイン領域に挟まれる領域がチャネル領域７ａである。

さらに、ポリシリコン膜７を覆うようにゲート絶縁膜５が形成される。つまり、ゲート絶縁膜５は、ポリシリコン膜７に接して形成される。そして、チャネル領域７ａと対向して、ゲート絶縁膜５上にゲート電極６が形成される。なお、ゲート電極６は、後述するコンタクトホール９及びコンタクトホール１０の間を通るように形成されている。そして、ゲート電極６を覆うように、第１層間絶縁膜８が形成される。また、ソース領域７ｂ、ドレイン領域７ｃに対応する第１層間絶縁膜８及びゲート絶縁膜５には、コンタクトホール９、１０がそれぞれ設けられている。そして、第１層間絶縁膜８上には、ソース電極１１及びドレイン電極１２が形成されている。ソース電極１１は、コンタクトホール９を介してソース領域７ｂに接続される。また、第１層間絶縁膜８上のドレイン電極１２は、コンタクトホール１０を介してドレイン領域７ｃに接続される。ソース電極１１及びドレイン電極１２は、ポリシリコン膜７の外側まで延設されている。そして、ソース電極１１及びドレイン電極１２を覆うように、第２層間絶縁膜１３、平坦化膜１５が順次形成されている。すなわち、第２層間絶縁膜１３及び平坦化膜１５は、凹凸を有するＴＦＴ１０８のパターン上に形成されている。なお、ドレイン電極１２上の第２層間絶縁膜１３及び平坦化膜１５には、コンタクトホール１４が形成されている。コンタクトホール１４は、ポリシリコン膜７の外側に形成されている。

そして、平坦化膜１５上には、第１の電極であるアノード電極１６が形成されている。アノード電極１６は、金属膜１６ａと導電膜１６ｂとの積層構造を有している。アノード電極１６として光反射性を有する材料を用いることにより、アノード電極１６によって反射した光が、有機ＥＬ表示装置の上部へ出射する。また、アノード電極１６は、第２層間絶縁膜１３及び平坦化膜１５に形成されたコンタクトホール１４によって、ドレイン電極１２に接続される。そして、平坦化膜１５上には、アノード電極１６上に開口部を有する分離膜１７が形成される。この開口部は、ゲート絶縁膜５、ゲート電極６、ポリシリコン膜７、ソース電極１１、ドレイン電極１２等から形成されるＴＦＴ１０８上に設けられる。具体的には、分離膜１７の開口部の内側にＴＦＴ１０８が形成されており、ソース電極１１及びドレイン電極１２のみが開口部の外側まで延設されている。また、コンタクトホール９、１０上には、分離膜１７が形成されていない。つまり、コンタクトホール９、１０上に開口部が形成されている。そして、コンタクトホール９、１０の外側に分離膜１７が形成されている。なお、分離膜１７の下には、コンタクトホール１４が形成されている。つまり、図２に示される枠状の太い破線内には、分離膜１７が形成されておらず、太い破線外には、分離膜１７が形成されている。

分離膜１７の開口部には、ホール輸送層１８ａ、有機ＥＬ層１８ｂ、電子輸送層１８ｃが順次積層された電界発光層１８が形成されている。また、分離膜１７及び発光層としての電界発光層１８の上には、第２の電極であるカソード電極１９が形成される。カソード電極１９としては、ＩＴＯ膜等の透明導電膜を用いることができる。これにより、電界発光層１８によって発光された光が、カソード電極１９を透過して、有機ＥＬ表示装置の上部に出射する。つまり、分離膜１７の開口部には、アノード電極１６、電界発光層１８、カソード電極１９が順次積層した有機ＥＬ素子が形成されている。そして、アノード電極１６とカソード電極１９が交差する位置、つまり有機ＥＬ素子が形成されている位置が画素１０５となる。すなわち、分離膜１７の開口部は、画素１０５を画定する役割を果たしている。そして、カソード電極１９上には、接着層２０が形成され、接着層２０上の第２絶縁性基板２１を接着している。なお、第２絶縁性基板２１としては、ガラスや石英基板等の透明絶縁性基板を用いることができる。第２絶縁性基板２１が透過性を有することにより、電界発光層１８によって発光された光が第２絶縁性基板２１を透過して出射される。

本実施の形態にかかる表示装置は、規定範囲を有し、この規定範囲の構成に特徴を有するものである。ここで、規定範囲について図４を用いて説明する。図４は、規定範囲２２を示す平面模式図である。なお、図４は図２と同様の構成となっている。

規定範囲２２とは、分離膜１７の開口部におけるアノード電極１６と分離膜１７との境界部からアノード電極１６側に１ｕｍ、分離膜１７側に１ｕｍで囲まれた範囲のことである。従って、規定範囲２２が分離膜１７と分離膜１７に設けられた開口部との境界領域となる。つまり、図４に示される枠状に形成された斜線部が規定範囲２２である。この規定範囲２２は、分離膜１７のフッティング部分であり、分離膜１７の膜厚が薄くなっている。つまり、分離膜１７下層のうねりの影響を受けやすい部分である。このため、パターンの段差をａ、平坦化膜１５の膜厚をｂとしたときｂ／ａ≧３．５を満たすパターンを規定範囲２２に配置する。また、パターンの段差ａの要因となるパターンとは、ＴＦＴパターン、配線パターンなど、具体的にはゲート絶縁膜５、ゲート電極６、ポリシリコン膜７、第１層間絶縁膜８、ソース電極１１、ドレイン電極１２のことである。具体的に、パターンの段差ａとは、ＴＦＴ１０８等のパターン表面の凹凸によって生じる平坦化膜１５の下層（ここでは、第２層間絶縁膜１３）表面のパターンの段差である。図４に示されるように、規定範囲２２にはコンタクトホール９、１０が形成されていない。具体的には、規定範囲２２の内側にコンタクトホール９、１０が形成されている。なお、コンタクトホール１４は、規定範囲２２の外側に形成されている。

次に、図５を用いてパターンの段差ａと平坦化膜１５の膜厚ｂについて詳しく説明する。図５は、パターンの段差ａと平坦化膜１５の膜厚ｂとの関係を示す断面模式図である。このパターンとは、上記のようにゲート絶縁膜５、ゲート電極６、ポリシリコン膜７、第１層間絶縁膜８、ソース電極１１、ドレイン電極１２のことである。

図５に示されるように、平坦化膜１５の下層に形成される第２層間絶縁膜１３は、上面に凹凸を有している。つまり、第２層間絶縁膜１３は、平坦化膜１５と第２層間絶縁膜１３との界面に凹凸を有する。これは、上記のパターンによるものである。パターンの段差ａとは、この凹凸の最下端から最上端までの高さである。つまり、パターンの段差ａは、上記のパターンが形成されていない部分に形成された第２層間絶縁膜１３の上端から、上記のパターンが形成されている部分に形成された第２層間絶縁膜１３の上端までの高さである。そして、平坦化膜１５の膜厚ｂとは、規定範囲２２内において、任意の箇所における平坦化膜１５の膜厚ｂである。ここでは、ドレイン電極１２、ソース電極１１が規定範囲２２を横切る２箇所以外はｂ／ａ≧３．５を満たす。もちろん、平坦化膜１５を十分厚くして規定範囲２２全体でｂ／ａ≧３．５を満たしてもよい。つまり、上記のｂ／ａ≧３．５の条件を満たす部分では、平坦化膜１５が第２層間絶縁膜１３の上面に形成された凹凸の３．５倍以上高く形成されている。このため、第２層間絶縁膜１３の上に形成される平坦化膜１５の上面を比較的平坦にすることができる。

本実施の形態において、ｂ／ａ≧３．５を満たさない部分、つまりｂ／ａ＜３．５の部分とは、例えばコンタクトホール９、１０周辺（ｂ／ａ≦３．３）である。この部分には、ポリシリコン膜７が形成され、さらにソース電極１１あるいはドレイン電極１２が形成されている。このため、図３から分かるように、第２層間絶縁膜１３の上面が凸形状となっている。つまり、第２層間絶縁膜１３上に形成される平坦化膜１５の膜厚ｂは、他の部分に比べて薄くなる。従って、第２層間絶縁膜１３の凹凸の影響を受けやすくなり、平坦化膜１５の上面にも、凹凸が形成されてしまう。ここで、本実施の形態では、規定範囲２２においては、コンタクトホール９、１０を形成しない平面構造とする。すなわち、コンタクトホール９、コンタクトホール１０の外側に規定範囲２２を配置する。ここでは、規定範囲２２の外側に分離膜１７を形成し、規定範囲２２の内側に分離膜１７の開口部を形成したがこれに限られない。つまり、規定範囲２２の外側に開口部を形成し、規定範囲２２の内側に分離膜１７を形成してもよい。この場合、ゲート絶縁膜５、ゲート電極６、ポリシリコン膜７、ソース電極１１、ドレイン電極１２等から形成されるＴＦＴ１０８上に分離膜１７が形成される。

このように、規定範囲２２にｂ／ａ≧３．５を満たすパターンを配置することにより、分離膜１７のフッティング部分のうねりを改善することができる。そして、電界発光層１８の被覆性を向上させ、カソード電極１９とアノード電極１６とのショートが抑制される。従って、ショートした画素が非点灯になることによる黒点欠陥（ダークスポット）が生じ難くなり、表示品質の低下、歩留の低下を抑制することができる。なお、カソード電極１９／アノード電極１６間がショートすることによって発生する故障、つまりショートモードによる故障を以下ショートモード故障という。

次に、上記の構成の有機ＥＬ表示装置の製造方法について図６、図７を用いて説明する。図６及び図７は、有機ＥＬ表示装置の製造方法を示す断面模式図である。ここで用いられるＴＦＴ１０８は、ｐ型のみのＴＦＴ１０８として説明する。

まず、第１絶縁性基板１の主表面上に、プラズマＣＶＤ（Chemical vapor deposition）法を用いて、下地膜を形成する。絶縁性基板１としては、ガラス基板や石英基板等を用いることができる。下地膜は、透過性絶縁膜であるＳｉＮ膜２やＳｉＯ_２膜３である。これを、後に成膜されるシリコン膜の下地として成膜する。本実施の形態では、絶縁性基板１上に、ＳｉＮ膜２、ＳｉＯ_２膜３を順次成膜する。つまり、下地膜がＳｉＮ膜２とＳｉＯ_２膜３の積層構造となっている。このような下地膜は、例えばガラス基板からのＮａなどの可動イオンがシリコン膜へ拡散することを防止する目的で設けられる。

次に、下地膜の上にアモルファスシリコン膜４をプラズマＣＶＤ法により成膜する。なお、アモルファスシリコン膜４の成膜後に、高温中でアニール（熱処理）を行うことが好ましい。これは、プラズマＣＶＤ法によって成膜したアモルファスシリコン膜４の膜中に、多量に含有された水素（Ｈ）濃度を低減するために行う。この場合、後に続くレーザアニール工程において、アモルファスシリコン膜４中の水素突沸によるクラックが発生することを抑制することができる。つまり、このような処理を行っておくことにより、アモルファスシリコン膜４を結晶化する際に、温度が上昇しても水素の急激な脱離が起こらない。レーザアニール工程では、図６（ａ）に示されるように、アモルファスシリコン膜４上からレーザ光を照射する。本実施の形態では、レーザ光としてエキシマレーザ（波長３０８ｎｍ）のレーザ光を用いる。レーザ光は、所定の光学系を通して線状のビームプロファイルに変換された後、アモルファスシリコン膜４に向けて照射される。ここでは、絶縁性基板１に対して垂直方向、つまり図６（ａ）で示されるＹ方向にレーザ光を出射する。そして、線状ビームの幅方向、つまり図６（ａ）で示されるＸ方向にレーザ光を走査させる。このレーザアニール工程によって、アモルファスシリコン膜４を多結晶化し、ポリシリコン膜７を形成する。

次に、ポリシリコン膜７上に感光性樹脂であるフォトレジスト膜（不図示）をスピンコート法によって塗布し、塗布したフォトレジスト膜を露光、現像する写真製版法（フォトリソグラフィ法）を行う。これにより、所定の開口パターンを有するフォトレジスト膜が形成される。その後、フォトレジスト膜をマスクとしてポリシリコン膜７をエッチングし、ポリシリコン膜７を所定形状とする。そして、フォトレジスト膜を除去する。これにより、所望の形状にポリシリコン膜７がパターニングされる。また、ポリシリコン膜７を傾斜させて形成するため、ＲＩＥ（リアクティブ・イオン・エッチング）モードを用いたレジスト後退法によるドライエッチングを実施する。従って、ポリシリコン膜７は、端部にテーパ形状を有する構造となる。

続いてプラズマＣＶＤ法などを用いて、ポリシリコン膜７が被覆されるように厚さ１００ｎｍ程度のゲート絶縁膜５を形成する。なお、ポリシリコン膜７パターンの端部をテーパ形状としているため、ゲート絶縁膜５の被覆性が高くなり、初期故障を抑制することができる。ゲート絶縁膜５は、例えば基板温度を約３５０℃に加熱した状態で、ＴＥＯＳガスを流量０．１７Ｐａ・ｍ^３／ｓｅｃ（＝０．１ｓｌｍ）、Ｏ_２ガスを流量８．５Ｐａ・ｍ^３／ｓｅｃ（＝５ｓｌｍ）で真空チャンバ内に導入する。そして、その圧力を１５０Ｐａになるように制御し、パワーを２０００Ｗ投入して、プラズマ放電することにより、酸化シリコン膜を堆積する。

次に、スパッタリング法を用いて、ゲート電極６及び配線を形成するための金属膜を厚さ３００ｎｍ程度に成膜する。そして、上記のような写真製版法を用いて、所望の形状にパターニングし、ゲート電極６及び配線を形成する。ここで形成されたゲート電極６は、後述するコンタクトホール９及びコンタクトホール１０の間に形成される。そして、形成したゲート電極６をマスクとして、ポリシリコン膜７に不純物元素を導入する。これにより、不純物を含む導電性領域であるソース・ドレイン領域が、ポリシリコン膜７の両端に形成される。また、ソース・ドレイン領域に挟まれる領域がチャネル領域７ａである。ここでは、イオンドーピング法を用いて、ボロン（Ｂ）を所定のドーズ量でポリシリコン膜７に向けて注入する。以上の工程により、ゲート電極６、チャネル領域７ａ、ソース領域７ｂ、ドレイン領域７ｃが形成され、図６（ｂ）に示す構成となる。

次に、ゲート絶縁膜５上にゲート電極６を覆う第１層間絶縁膜８を膜厚５００ｎｍ程度に成膜する。そして、ポリシリコン膜７のソース・ドレイン領域にドーピングしたイオンをさらに活性化させるために、４５０℃程度の熱処理を施す。その後、上記のような写真製版法を用いて、第１層間絶縁膜８を所望の形状にパターニングする。ここでは、ポリシリコン膜７のソース領域７ｂに到達するコンタクトホール９、及びドレイン領域７ｃに到達するコンタクトホール１０を形成する。つまり、コンタクトホール９、１０では、ゲート絶縁膜５及び第１層間絶縁膜８が除去され、ポリシリコン膜７が露出している。以上の工程により、図４（ｃ）に示す構成となる。

次に、ソース・ドレイン電極及び配線を形成するための金属膜を成膜する。そして、成膜した金属膜を上記のような写真製版法を用いて所望の形状にパターニングして、ソース・ドレイン電極及び配線を形成する。具体的には、図６（ｃ）に示されるコンタクトホール９が金属膜によって充填され、ソース電極１１が形成される。また、図６（ｃ）に示されるコンタクトホール１０が金属膜によって充填され、ドレイン電極１２が形成される。ここでは、ソース・ドレイン電極を厚さ５００ｎｍ程度に形成する。以上の工程により、ポリシリコン膜７のソース領域７ｂには、ソース電極１１が接続される。また、ポリシリコン膜７のドレイン領域７ｃには、ドレイン電極１２が接続される。そして、プラズマＣＶＤ法を用いて第１層間絶縁膜８上に、ソース電極１１、ドレイン電極１２などを覆う第２層間絶縁膜１３を成膜する。そして、成膜した第２層間絶縁膜１３を上記のような写真製版法を用いて所望の形状にパターニングして、ドレイン電極１２に到達するコンタクトホール１４を形成する。つまり、コンタクトホール１４では、第２層間絶縁膜１３が除去され、ドレイン電極１２が露出している。このように、表面に凹凸を有するＴＦＴ１０８が形成される。また、コンタクトホール１４は、ＴＦＴ１０８が形成されている領域の外側に形成されている。以上の工程により、図６（ｄ）に示す構成となる。

次に、第２層間絶縁膜１３上に、平坦化膜１５を成膜する。つまり、平坦化膜１５は、ＴＦＴ１０８のパターン上に形成される。平坦化膜１５としては、有機樹脂膜、例えば光透過性のアクリル系感光樹脂膜であるＪＳＲ製の製品名ＰＣ３３５を用いることができる。そして、この有機樹脂膜を、ＴＦＴパターン、配線パターン等を配置しない部分で膜厚が約２μｍとなるように、スピンコート法を用いて塗布形成する。つまり、平坦化膜１５の最も厚い膜厚が約２μｍとなる。従って、平坦化膜１５の膜厚ｂの最大値が約２μｍなので、パターンの段差ａは約０．５７μｍ以下となる。その後、パターン露光及び現像を行って、平坦化膜１５を所望の形状にパターニングして、開口部を形成する。この開口部は、第２層間絶縁膜１３に形成されたコンタクトホール１４の一部または全部と重なるように形成される。つまり、開口部では、第２層間絶縁膜１３及び平坦化膜１５が除去され、ドレイン電極１２が露出している。そして、平坦化膜１５をキュアするために、２２０℃のアニールを施す。平坦化膜１５を形成することにより、ＴＦＴパターン又は配線パターン表面の凹凸によって生じる第２層間絶縁膜１３の表面の凹凸が被覆される。これにより、ＴＦＴアレイ基板表面を比較的平坦にすることができる。しかしながら、コンタクトホール９、１０や、配線を形成する膜の段差が大きい場合、有機樹脂膜から形成される平坦化膜１５では、完全に平坦にすることは困難である。つまり、平坦化膜１５表面も凹凸を持った形状となる。

次に、平坦化膜１５上に金属膜１６ａ、導電膜１６ｂを順次成膜して、アノード電極１６を約１００ｎｍの膜厚で形成する。金属膜１６ａは、後述する有機ＥＬ層１８ｂで発光した光を反射させて、光を効率よく有機ＥＬ表示装置の上部へ出射するために設けられている。金属膜１６ａとしては、Ａｌ、Ａｇ、これらの合金膜等の高反射金属膜を用いることができる。導電膜１６ｂは、有機ＥＬ層１８ｂへ効率よくホールを注入するために設けられている。導電膜１６ｂとしては、ＩＴＯ、ＩＺＯ等の高仕事関数導電膜を用いることができる。つまり、アノード電極１６は、金属膜１６ａ及び導電膜１６ｂの積層構造となっている。なお、アノード電極１６の少なくとも一部を、クロム（Ｃｒ）ターゲットを用いたスパッタリング法によって形成してもよい。以上の工程により、図６（ｅ）に示す構成となる。

次に、後述する電界発光層１８を各画素１０５に分離して形成するための分離膜１７を形成する。まず、ポリイミド等からなる有機樹脂膜を塗布形成し、上記のような写真製版法を用いて、分離膜１７を所望の形状にパターニングする。これにより、アノード電極１６上に開口部を有する分離膜１７が形成される。なお、分離膜１７の開口部に対応する位置が画素１０５である。すなわち、分離膜１７は、それぞれの画素１０５を取り囲むように額縁形状となるよう設けられ、隣接する画素（不図示）間を分離するような土手状の凸部として形成されている。そして、分離膜１７は、後述する電界発光層１８の有機ＥＬ層１８ｂ形成時に、隣接画素まで有機ＥＬ層１８ｂが形成されないように色分離を行っている。ここで、本実施の形態では、分離膜１７の形状はテーパ状である。これは、特に分離膜１７端部における電界発光層１８のガバレッジ不良を抑制し、アノード電極１６とカソード電極１９とがショートしにくくするためである。しかしながら、テーパ状としても、分離膜１７のフッティング部分にうねり（凹凸）が発生していると電界発光層１８のガバレッジ不良が発生する。これは、分離膜１７の下層に形成された平坦化膜１５表面のうねりが大きい場合、このうねりの影響を受け、分離膜１７の特にフッティング部分にもうねりが発生してしまうためである。例えば、分離膜１７形成用のマスク上では直線形状パターンであっても、実際に形成した分離膜１７のフッティング部分においてはうねりを有する形状になる場合もある。このため、分離膜１７のフッティング部分、つまり規定範囲２２は、ｂ／ａ≧３．５となるパターンを有する。これにより、分離膜１７のうねりを改善することができる。また、分離膜１７を形成する有機樹脂膜は、吸着水分の少ないポリイミド系の材料を用いるのが望ましい。これにより、有機ＥＬ層１８ｂの特性や信頼性への悪影響を抑制することができる。本実施の形態では、東レ製の製品名ＤＬ１６００を約２μｍの膜厚で塗布し、写真製版法により、額縁形状の分離膜１７を形成する。なお、ここではＴＦＴ１０８上に開口部を形成する。以上の工程により、図７（ｆ）に示す構成となる。

次に、蒸着法等を用いて電界発光層１８となる有機材料を画素１０５領域に形成する。具体的には、電界発光層１８を分離膜１７の開口部においてアノード電極１６上に形成する。本実施の形態では、電界発光層１８として、ホール輸送層１８ａ、有機ＥＬ層１８ｂ、電子輸送層１８ｃを順次積層して形成する。ホール輸送層１８ａとしては、公知のトリアリールアミン類、芳香族ヒドラゾン類、芳香族置換ピラゾリン類、スチルベン類等の有機系材料から幅広く選択することができる。例えば、Ｎ，Ｎ−ジフェニル−Ｎ，Ｎ−ビス（３−メチルフェニル）−１，１'−ジフェニル−４，４'−ジアミン（ＴＰＤ）等を１〜２００ｎｍの膜厚で形成する。有機ＥＬ層１８ｂとしては、公知のジシアノメチレンピラン誘導体（赤色発光）、クマリン系（緑色発光）、キナクリドン系（緑色発光）、テトラフェニルブタジエン系（青色発光）、ジスチリルベンゼン系（青色発光）等の材料を１〜２００ｎｍの膜厚で形成する。電子輸送層１８ｃとしては公知のオキサジアゾール誘導体、トリアゾール誘導体、クマリン誘導体等から選ばれる材料を０．１〜２００ｎｍの膜厚で形成する。

上記の実施の形態では、電界発光層１８をホール輸送層１８ａ、有機ＥＬ層１８ｂ、電子輸送層１８ｃを順次積層した構成としたが、さらに電界発光層１８の発光効率を上げるために、ホール輸送層１８ａをホール注入層とホール輸送層の２層に、また電子輸送層１８ｃを電子輸送層と電子注入層の２層にした公知の構成としてもよい。

上記のように蒸着により形成した電界発光層１８は、分離膜１７のフッティング部分のうねりの影響を受ける。うねりが大きい場合、シャドー効果によって電界発光層１８の膜付きが薄くなり、ガバレッジ不良が発生する。電界発光層１８のガバレッジ不良が発生すると、続いて形成されるカソード電極１９／アノード電極１６間のショート発生割合が高くなる。このショートモード故障によって、非点灯の画素が発生する。これにより、ダークスポットとして視認され、表示品質の低下、歩留りの低下の要因となる。本実施の形態のように、規定範囲２２にｂ／ａ≧３．５となるパターンを有する場合、上記のように分離膜１７のうねりが改善される。これに付随して、電界発光層１８のガバレッジ不良が生じ難くなる。そして、カソード電極１９／アノード電極１６間のショートが抑制され、非点灯の画素によるダークスポットが生じ難くなる。

次に、カソード電極１９として、透明導電膜であるＩＴＯ膜をスパッタリング法を用いて膜厚１００ｎｍで電界発光層１８上に形成する。カソード電極１９は、画素１０５領域において下層の電界発光層１８に接続されると同時に、コンタクトホール（不図示）を介して下層の陰極接地用電極（不図示）にも接続されるように構成される。カソード電極１９は、膜面が高い平坦性を有することが好ましい。従って、膜組織に結晶粒界がないアモルファスＩＴＯ膜を形成することが好ましい。アモルファスＩＴＯ膜は、例えばＡｒガスにＨ_２Ｏガスを混合させたガス中でのスパッタリングにより形成することができる。また、酸化インジウムと酸化亜鉛を混合させたＩＺＯ膜、あるいはＩＴＯ膜に酸化亜鉛を混合させたＩＴＺＯ膜を用いることも可能である。以上の工程により、図７（ｇ）に示す構成となる。

最後に、カソード電極１９と、対向配置される第２絶縁性基板２１との間に、接着層２０を形成する。これにより、電界発光層１８が形成されている画素１０５領域全体が接着層２０によって覆われ、水分や不純物による電界発光層１８の発光特性の劣化が防止される。第２絶縁性基板２１としては、第１絶縁性基板１と同じ材料を用いることができる。以上の工程により、図７（ｈ）に示す構成となり、本実施の形態にかかる有機ＥＬ表示装置が完成する。

上記のように、分離膜１７は下層（ここでは、平坦化膜１５）のうねりの影響を受け、特に膜厚が薄いフッティング部分においてうねりを有する場合がある。このようなうねりの大きな箇所では、電界発光層１８の膜付きが薄く、カソード電極１９／アノード１６電極間のショートにつながる。このショートモード故障により、非点灯の画素によるダークスポットが発生し、歩留りの低下、表示品質の低下を招いてしまう。ここで、本実施の形態のように規定範囲２２にｂ／ａ≧３．５となるパターンを有する場合、これらの問題が改善され、歩留りの低下、表示品質の低下を抑制することができる。

図８は、ｂ／ａ比による黒点欠陥率（％）を示すグラフである。図８の横軸はｂ／ａ比、縦軸は黒点欠陥率である。黒点欠陥率とは、ショートモード故障による非点灯画素欠陥、つまりダークスポットの割合である。図８に示されるように、ｂ／ａ比が３．５以上（ｂ／ａ≧３．５）のとき黒点欠陥率を大幅に低減することができる。つまり、分離膜１７のフッティング部分のｂ／ａ比を３．５以上とすることにより、分離膜１７のフッティング部分のうねりが大幅に軽減される。そして、分離膜１７のうねり起因による電界発光層１８の被覆性低下、つまりガバレッジ不良が改善され、ショートモード故障による黒点欠陥率が大幅に改善される。そして、歩留向上、表示品質向上を達成することが可能となる。なお、本発明は、有機ＥＬ表示装置以外の表示装置、例えば無機ＥＬ表示装置に用いてもよい。

実施の形態にかかるＴＦＴアレイ基板の構成を示す平面模式図である。 実施の形態にかかる有機ＥＬ表示装置の画素の構成を示す平面模式図である。 実施の形態にかかる図２の破線Ａ−Ｂにおける有機ＥＬ表示装置の構成を示す断面模式図である。 実施の形態にかかる規定範囲を示す平面模式図である。 実施の形態にかかるパターンの段差ａと平坦化膜１５の膜厚ｂとの関係を示す断面図である。 実施の形態にかかる有機ＥＬ表示装置の製造方法を示す断面模式図である。 実施の形態にかかる有機ＥＬ表示装置の製造方法を示す断面模式図である。 実施の形態にかかるｂ／ａ比による黒点欠陥率を示すグラフである。

符号の説明

１ 第１絶縁性基板、２ ＳｉＮ膜、３ ＳｉＯ_２膜、５ ゲート絶縁膜、
６ ゲート電極、７ ポリシリコン膜、７ａ チャネル領域、７ｂ ソース領域、
７ｃ ドレイン領域、８ 第１層間絶縁膜、９ コンタクトホール、
１０ コンタクトホール、１１ ソース電極、１２ ドレイン電極、
１３ 第２層間絶縁膜、１４ コンタクトホール、１５ 平坦化膜、
１６アノード電極、１６ａ 金属膜、１６ｂ 導電膜、１７ 分離膜、
１８ 電界発光層、１８ａ ホール輸送層、１８ｂ 有機ＥＬ層、１８ｃ 電子輸送層、
１９ カソード電極、２０ 接着層、２１ 第２絶縁性基板、２２ 規定範囲、
１００ ＴＦＴアレイ基板、１０１ 表示領域、１０２ 額縁領域、
１０３ 走査信号駆動回路、１０４ 表示信号駆動回路、１０５ 画素、
１０６ 外部配線、１０７ 外部配線、１０８ ＴＦＴ、１０９ ゲート信号線、
１１０ ソース信号線

Claims (3)

1. 表面に凹凸を有する薄膜トランジスタと、
   前記薄膜トランジスタのパターン上に形成された平坦化膜と、
   前記平坦化膜上に形成された第１の電極と、
   前記第１の電極上に開口部を有する分離膜と、
   前記開口部において前記第１の電極上に設けられた発光層と、
   前記発光層上に形成された第２の電極とを備える表示装置であって、
   前記薄膜トランジスタのパターン表面の凹凸によって生じる前記平坦化膜の下層表面のパターンの段差をａ、前記平坦化膜の膜厚をｂとすると、
   前記分離膜と前記開口部との境界領域において、ｂ／ａ≧３．５となる部分を有する表示装置。
2. 前記開口部が前記薄膜トランジスタ上に配置されている請求項１に記載の表示装置。
3. 表面に凹凸を有する薄膜トランジスタを形成する工程と、
   前記薄膜トランジスタのパターン上に平坦化膜を形成する工程と、
   前記平坦化膜上に第１の電極を形成する工程と、
   前記第１の電極上に開口部を有する分離膜を形成する工程と、
   前記開口部において前記第１の電極上に発光層を設ける工程と、
   前記発光層上に第２の電極を形成する工程とを備え、
   前記薄膜トランジスタのパターン表面の凹凸によって生じる前記平坦化膜の下層表面のパターンの段差をａ、前記平坦化膜の膜厚をｂとすると、
   前記分離膜と前記開口部との境界領域において、ｂ／ａ≧３．５となる部分を有する表示装置の製造方法。

Images