CN111681960A - 一种tft结构的制作方法 - Google Patents

一种tft结构的制作方法 Download PDF

Info

Publication number
CN111681960A
CN111681960A CN202010396229.7A CN202010396229A CN111681960A CN 111681960 A CN111681960 A CN 111681960A CN 202010396229 A CN202010396229 A CN 202010396229A CN 111681960 A CN111681960 A CN 111681960A
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
active layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010396229.7A
Other languages
English (en)
Inventor
陈宇怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010396229.7A priority Critical patent/CN111681960A/zh
Publication of CN111681960A publication Critical patent/CN111681960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT结构的制作方法，包括步骤：制作第一金属层、第一绝缘层和侧壁有源层结构，所述第一金属层的底面与基板上表面平行，所述侧壁有源层环绕所述第一金属层的侧面；第一绝缘层设置在所述侧壁有源层的侧面与第一金属层的侧面之间设有绝缘层；于侧壁有源层顶部制作第二金属层，侧壁有源层的顶部两端分别连接有一第二金属层。发明有效利用第一金属层侧表面与有源层形成有源层导电通道，提高TFT器件反应速率与开态电流，同时缩减TFT尺寸，有利于在超高分辨率面板中的应用。并且提供的TFT结构，在器件受到拉伸以及弯折时形变量更小，且可以更好的分散形变产生的应力，使器件保持为稳定，利于未来制造可弯折或可拉伸面板。

Description

一种TFT结构的制作方法
技术领域
发明涉及TFT器件制造领域，尤其涉及一种TFT结构的制作方法。
背景技术
近年来产商也不断发布8K显示面板以及搭载超高分辨率显示器的VR眼镜。从市场反应来看，4K分辨率、曲面屏、超宽比已经成为消费者关注的重点，未来显示器也将会继续朝着高分辨率化、曲面化、超宽比化发展。对于电视、或是VR，决定体验的一个重要因素就是PPD(pixelperdegree)，即每视野角度能感知的像素数量。一个标准视力1.0的人，最佳PPD要达到60才能完全无屏幕颗粒感。要提升VR应用的沉浸式体验，分辨率必须达到8K以上才能改进当前VR头显普遍存在的“纱门效应”，未来甚至进一步提升至12K、24K。因此，随着面板高分辨率化发展，如何缩小画素以及画素背后所依靠的TFT器件尺寸成了需要攻克的难题。
发明内容
为此，需要提供一种TFT结构的制作方法，以缩减画素背后所依靠的TFT器件的尺寸。
为实现上述目的，发明人提供了一种TFT结构的制作方法，包括步骤：
制作第一金属层、第一绝缘层和侧壁有源层结构，所述第一金属层的底面与基板上表面平行，所述侧壁有源层环绕所述第一金属层的侧面；第一绝缘层设置在所述侧壁有源层的侧面与第一金属层的侧面之间设有绝缘层；
于侧壁有源层顶部制作第二金属层，侧壁有源层的顶部两端分别连接有一第二金属层。
进一步地，所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层；
于第一金属层上覆盖第一绝缘层，并蚀刻所述第一绝缘层制得环绕于第一金属层侧壁的第一通孔；所述第一绝缘层上表面为平面；
于第一通孔内沉积侧壁有源层。
进一步地，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”步骤前，还包括步骤：
制作缓冲层，并于缓冲层上制作底部有源层。
进一步地，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
涂布第一绝缘层，并于绝缘层上蚀刻制得第一通孔、第二通孔；所述第一绝缘层上表面为平面；
沉积侧壁有源层于第一通孔中，而后于第二通孔内沉积第一金属层。
进一步地，还包括步骤：制作第三绝缘层。
进一步地，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层，并涂布第一绝缘层；所述第一绝缘层上表面为平面；
蚀刻第一绝缘层、第三绝缘层，制得以底部有源层为底的第一通孔，并于第一通孔内沉积侧壁有源层。
进一步地，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层，并涂布第一绝缘层；所述第一绝缘层沿第三绝缘层、第一金属层所组成的上表面轮廓涂布；
蚀刻第一绝缘层、第三绝缘层，制得以底部有源层为底的第一通孔，并于第一通孔内沉积侧壁有源层。
进一步地，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
于基板上制作第一金属层，并涂布第一绝缘层；所述第一绝缘层沿基板、第一金属层所组成的上表面轮廓涂布；
蚀刻第一绝缘层，制得以基板为底的第一通孔，并于第一通孔内沉积侧壁有源层。
进一步地，在所述“于侧壁有源层顶部制作第二金属层”包括步骤：
涂布第二绝缘层，蚀刻侧壁有源层上方的第二绝缘层，并沉积第二金属层。
进一步地，还包括步骤：制作钝化层。
区别于现有技术，上述技术方案提供一种TFT结构的制作方法，在本发明中提供了柱形结构的第一金属层，以及环设于其周围的有源层。有效利用第一金属层侧表面与有源层形成有源层导电通道，提高TFT器件反应速率与开态电流，同时缩减TFT尺寸，有利于在超高分辨率面板中的应用。并且提供的TFT结构，在器件受到拉伸以及弯折时形变量更小，且可以更好的分散形变产生的应力，使器件保持为稳定，利于未来制造可弯折或可拉伸面板。
附图说明
图1为具体实施方式所述TFT结构；
图2为背景技术中的TFT结构；
图3为有源层导电通道；
图4为TFT结构应力对比图
图5为TFT结构俯视图；
图6为TFT结构剖视视图；
图7为多个第一金属层结构图；
图8为实施例一制作所述底部有源层结构图；
图9为实施例一制作第一金属层结构图；
图10为实施例一制作绝缘层结构图；
图11为实施例一制作所述侧壁有源层结构图；
图12为实施例一制作第二金属层结构图；
图13为实施例一制作钝化层结构图；
图14为实施例二制作第一金属层、绝缘层结构图；
图15为实施例二制作所述侧壁有源层、第二金属层结构图；
图16为实施例二制作钝化层结构图；
图17为实施例三制作缓冲层、底部有源层结构图；
图18为实施例三制作绝缘层、侧壁有源层结构图；
图19为实施例三制作第一金属层、第二金属层结构图；
图20为实施例三结构图；
图21为实施例四制作缓冲层、底部有源层结构图；
图22为实施例四制作绝缘层、侧壁有源层结构图；
图23为实施例四制作第二金属层结构图；
图24为实施例四制作第一金属层、钝化层结构图；
图25为实施例四结构图；
图26为实施例五结构图；
图27为实施例六制作缓冲层、底部有源层结构图；
图28为实施例六制作第一金属层结构图；
图29为实施例六制作侧壁有源层结构图；
图30为实施例六制作第二金属层结构图；
图31为实施例六结构图；
图32为实施例一去除缓冲层结构图；
图33为实施例七结构图；
图34为实施例八结构图；
附图标记说明：
1、第一金属层；2、第二金属层；3、第三金属层；4、有源层；5、基板；6、缓冲层；
41、底部有源层；42、侧壁有源层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图34，本实施例提供一种TFT结构的制作方法，本制作方法可以在基板、晶圆或者芯片上进行制作。包括八个实施例，能够更有效利用栅极侧表面与底表面形成有源层4导电通道，提高TFT器件反应速率与开态电流，同时缩减TFT尺寸，有利于在超高分辨率面板中的应用。并且提供的TFT结构，在器件受到拉伸以及弯折时形变量更小，且可以更好的分散形变产生的应力，使器件保持为稳定，利于未来制造可弯折或可拉伸面板。
请参阅图8至图13，其中实施例一包括如下步骤：在基板上制作缓冲层；具体的，在基板上制作缓冲层，材料可选无机氧化物或者绝缘性质的化合物，如氧化硅(SiOx)、氮化硅(SiNx)、氧化钛、氧化铝等材料进行单层镀膜或多层镀膜，亦或者其他有机绝缘材料作为缓冲层。当然，在某些实施例中该缓冲层也可以不用制作。
缓冲层制作完毕后，在缓冲层上制作底部有源层41，底部有源层41作为有源层4的一部分；具体的，在缓冲层镀上有源层4材料，如多晶硅、氧化物半导体、石墨烯、碳纳米管、有机半导体等。其中，氧化物半导体可以是基于钛(Ti)、铪(Hf)、锆(Zr)、铝(A1)、钽(Ta)、锗(Ge)、锌(Zn)、镓(Ga)、锡(Sn)或铟(In)的氧化物以及作为它们的复合氧化物的氧化锌(ZnO)、氧化铟镓锌(InGaZnO4)、氧化铟锌(Zn-In-O)、氧化锌锡(Zn-Sn-O)、氧化铟镓(In-Ga-O)、氧化铟锡(In-Sn-O)、氧化铟锆(In-Zr-O)、氧化铟锆锌(In-Zr-Zn-O)、氧化铟锆锡(In-Zr-Sn-O)、氧化铟锆镓(In-Zr-Ga-O)、氧化铟铝(In-Al-O)、氧化铟锌铝(In-Zn-A1-O)、氧化铟锡铝(In-Sn-Al-O)氧化铟铝镓(In-Al-Ga-O)、氧化铟钽(In-Ta-O)、氧化铟钽锌(In-Ta-Zn-O)、氧化铟钽锡(In-Ta-Sn-O)、氧化铟钽镓(In-Ta-Ga-O)、氧化铟锗(In-Ge-O)、氧化铟锗锌(In-Ge-Zn-O)、氧化铟锗锡(In-Ge-Sn-O)、氧化铟锗镓(In-Ge-Ga-O)、氧化钛铟锌(Ti-In-Zn-O)和氧化铪铟锌(Hf-In-Zn-O)中的任意一种，有机半导体可以是并五苯(pentacene)、聚噻酚(Poly(3-alkyl)thiophene)、酞菁化合物(phthalocyanincecompound)等材料。或者缓冲层还可以不用制作。
在某些实施例中，底部有源层41亦可以更换为导电材料而作为导电层，导电膜可选氧化物导电膜，如ITO等，或铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及碳纳米管、石墨烯等。
在实施例一中，为了提高整体或局部导电性或半导体性。可以在底部有源层41表面或者底部有源层41边缘表面进行气体处理，如H2、O2、NO、NO2、CH4等气体。
然后在底部有源层41上制作第一绝缘层；镀上第一绝缘层材料，可选无机氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝等材料进行单层镀膜或多层镀膜，第一绝缘层覆盖底部有源层41。需要说明的是，绝缘层包括多层绝缘层，也可视为单层，具体的，在TFT结构中，所述绝缘层为单层结构；在TFT结构制作方法中，因绝缘层起到使金属成型的作用，所以需要依次制作多层绝缘层。
第一绝缘层制作完毕后，在底部有源层41上的第一绝缘层上制作第一金属层1；镀上第一金属层1材料，可选用铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及合金，在底部有源层41上的第一绝缘层上形成第一金属层1。第一金属层1的宽度小于底部有源层41的宽度。在本申请中，第一金属层1作为TFT的栅极，可以是圆柱形、曲面柱形、方柱形以及其他任意几何柱形。柱形结构的第一金属层1较于传统的扁平形，可以更有效利用栅极侧表面与底表面形成有源层导电通道，提高TFT器件反应速率与开态电流，同时缩减TFT尺寸，有利于在超高分辨率面板中的应用。
第一金属层1制作完毕后，在第一绝缘层和第一金属层1上制作第二绝缘层；镀上第二绝缘层材料，材料可选无机氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝等材料进行单层镀膜或多层镀膜。然后在第一金属层1的两侧的底部有源层41上蚀刻出贯穿第二绝缘层和第一绝缘层的通孔，露出第一金属层1两侧的底部有源层41上表面，通孔用于制作有源层的侧壁有源层42。
然后在第二绝缘层上制作侧壁有源层42，侧壁有源层42材料选择范围与底部有源层41一致，底部有源层41与侧壁有源层42材料可以自由搭配，并不仅限于使用同样材料。侧壁有源层42通过第二绝缘层上连通底部有源层41的通孔与底部有源层41连接，侧壁有源层42环设于所述第一金属层1，所述侧壁有源层42与第一金属层1形成有源层电通道。侧壁有源层42还具有位于第二绝缘层顶部的面上，侧壁有源层42与底部有源层41共同作为TFT的有源层。其中，为了使有源层可以更好的填充第三绝缘层过孔，可以优选溶液法进行侧壁有源层42的制作。
同样的，可以在侧壁有源层42上表面或者侧壁有源层42边缘表面进行气体处理如H2、O2、NO、NO2、CH4等气体，以提高整体或局部导电性或半导体性。
侧壁有源层42制作完毕后，在侧壁有源层42和第二绝缘层上制作柱形的第二金属层2。镀上第二金属层2材料，第二金属层2材料可选用铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及合金。然后在侧壁有源层42和第二绝缘层上形成第二金属层2。第二金属层2包括源极和漏极，源极与第一金属层1一侧的侧壁有源层42连接，漏极与第一金属层1另一侧的侧壁有源层42连接。
最后可以在第二金属层2上制作钝化层；具体的，镀上钝化层材料，可选无机氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝等材料进行单层镀膜或多层镀膜，亦或者其他有机绝缘材料，在第二金属层2和第二金属层2上形成覆盖二者的钝化层。钝化层置于一种TFT结构顶层，用于保护TFT结构。
请参阅图7，在进一步的实施例中，第一金属层1为多个，且阵列排布，然后有源层(底部有源层41和侧壁有源层42)环绕于多个第一金属层1之间，有源层连接两端连接有第二金属层(源极和漏极)。
请参阅图14至图16，在实施例二中，以实施例一的基础，进行部分工艺的改进，包括如下步骤：在基板上直接制作第一金属层1(无需制作实施例一的缓冲层和底部有源层41)，步骤同实施例一。第一金属层1制作完毕后，在第一金属层1上制作覆盖第一金属层1的第一绝缘层，并在第一金属层1的两侧的第一绝缘层上蚀刻出通孔，通孔的底部可以是基板或者第一绝缘层接近基板的地方。然后在第一绝缘层上的通孔中制作侧壁有源层42,然后在侧壁有源层42上制作第二金属层2(源极和漏极)，侧壁有源层42和第二金属层2的材料、结构与分布同实施例一相同。最后在TFT上制作钝化层，钝化层可以对TFT进行保护。实施例二较于实施例一可以节省两层绝缘层与一层底部有源层41。
请参阅图17至图20，在实施例三中，以实施例一的基础，进行部分工艺的改进，包括如下步骤：同样的，在基板上制作缓冲层，步骤同实施例一。接着在缓冲层上制作底部有源层41，步骤同实施例一。然后在底部有源层41上制作第一绝缘层，步骤同实施例一。区别点在于，在第一绝缘层上同时制作放置第一金属层1与侧壁有源层42的孔。可通过灰阶光罩进行曝光，并通过蚀刻速率进行控制蚀刻时间，将第一绝缘层制作出深浅不一的孔。灰阶光罩可以是具有遮光区、透光区和半透光区的光罩，半透光区对应第三孔(容置第一金属层1)，透光区或者遮光区(取决于正性光阻或者负性光阻)对应第一孔和第二孔。其中第一孔与第二孔在外侧露出底部有源层41表面，第三孔为盲孔，在第一孔与第二孔之间，没有露出有源层表面。同样的，可以对露出的底部有源层41进行气体处理。然后在第一绝缘层上制作侧壁有源层42，侧壁有源层42通过第一孔和第二孔与底部有源层41连接，并位于第一绝缘层面上。完成侧壁有源层42之后，继续制作柱形的第一金属层1(栅极)，使其填充在第二绝缘层上的第三孔中。相同的，在侧壁有源层42和第一绝缘层上制作第二金属层2(源极和漏极)，源极与第一金属层1一侧的侧壁有源层42连接，漏极与第一金属层1另一侧的侧壁有源层42连接。第一金属层1、第二金属层2、绝缘层的材料、结构和连接同实施例一相同，但相较于实施例一节省了一层绝缘层。
请参阅图21至图25，在实施例四中，以实施例三的基础，进行部分工艺的改进；包括如下步骤：在基板上制作缓冲层，接着在缓冲层上制作底部有源层41，然后在底部有源层41上制作第一绝缘层。实施例三是在第一绝缘层制作出第一孔、第二孔和第三孔，在实施例四是在第一绝缘层上先制作第一孔和第二孔，第一孔和第二孔的底部为底部有源层41。然后在第一绝缘层上制作侧壁绝缘层，侧壁绝缘层通过第一孔和第二孔连接底部有源层41。接着在侧壁绝缘层和第一绝缘层上制作第二金属层2(源极和漏极)，源极和漏极各连接一侧的侧壁有源层42。在第二金属层2、第一绝缘层上制作覆盖第二金属层2的第二绝缘层，第二绝缘层用于形成第一金属层1的形状。
第二金属层2和第二绝缘层制作完毕后，在侧壁有源层42中间区域的第二绝缘层上通过控制蚀刻时间蚀刻第二绝缘层至第一绝缘层，形成第三孔，第三孔为盲孔且孔底为第一绝缘层靠近底部有源层41的部分，没有露出有源层表面。
然后在第二绝缘层上的第三孔中制作柱形的第一金属层1(栅极)，第一金属层1还有位于第二绝缘层上的部分，被外侧的侧壁有源层42及第二金属层2所环绕。不同于前面几个实施例，第一金属层1的高度已经超过第二金属层2，该结构利于TFT在面板中器件的设计布局。
请参阅图26，实施例五以实施例四的基础，为了节省工艺成本与步骤，可以不用进行实施例四中的缓冲层和底部有源层41的制作，先在基板上制作第一绝缘层并蚀刻出第一孔和第二孔，然后依次制作侧壁有源层42、第二金属层2、第二绝缘层(制作第三孔)、第一金属层1和钝化层即可。可以节省一道绝缘层与一道底部有源层41。
请参阅图27至图31，在实施例六中，以实施例一的基础，进行部分工艺的改进，包括如下步骤：在基板上制作缓冲层，步骤同实施例一。缓冲层制作完毕后，在缓冲层上制作底部有源层41，步骤同实施例一。然后在缓冲层和底部有源层41上制作覆盖底部有源层41的第一绝缘层，步骤同实施例一。接着在底部有源层41区域的第一绝缘层上制作柱形的第一金属层1，步骤同实施例一。第一金属层1制作完毕后，在第一金属层1和第一绝缘层上制作覆盖第一金属层1的第二绝缘层。然后在第一金属层1两侧的第二绝缘层上制作通孔，通孔的底部为底部有源层41。此时，可以在制作通孔后对第二绝缘层表面进行气体处理，如H2、O2、NO、NO2、CH4、SiH4等气体，以改善过孔表面接触特性。实施例六相较于实施方案一和方案四，绝缘层厚度更薄，需挖孔的深度更低。
然后在第二绝缘层上制作侧壁有源层42，侧壁有源层42通过第二绝缘层在第一金属层1两侧的通孔与底部有源层41连接，两个部分的侧壁有源层42紧贴着覆盖第一金属层1的第二绝缘层，侧壁有源层42还有位于覆盖第一金属层1的第二绝缘层面上的部分。
侧壁有源层42制作完毕后，在第二绝缘层和侧壁有源层42上制作第三绝缘层，然后在侧壁有源层42上的第三绝缘层上制作出连通侧壁有源层42的两个通孔。之后在第三绝缘层上制作第二金属层2(源极和漏极)，源极通过一个第三绝缘层上的通孔与第一金属层1一侧的侧壁有源层42连接，漏极通过另一个第三绝缘层上的通孔与第一金属层1另一侧的侧壁有源层42连接。当然可以保留第二金属层2位于通孔外第三绝缘层面上的部分，作为外部电路的连接点。最后在第二金属层2和第三绝缘层上制作具有保护作用的钝化层。实施例六的TFT结构与第二绝缘层接触面由于大部分区域在制作通孔时，没有受到蚀刻气体的影响，接触面更平整，利于TFT电性调试。
实施例一至实施例六提供有源层环绕第一金属层1的TFT结构，在实施例七和实施例八中，提供了第一金属层1置于孔中的TFT结构。
请参阅图33，在实施例七中，包括如下步骤：在基板上制作缓冲层，然后在缓冲层上制作放置第三金属层3的通孔，通孔的底部可以是缓冲层或者基板。然后在缓冲层上的通孔中制作第三金属层3(也作为TFT的栅极)，第三金属层3覆盖缓冲层上的通孔的底部与侧壁，也可以覆盖部分孔外面上的缓冲层。所述第三金属层3为顶部开口，内部中空的柱形结构，且所述第三金属层3套设于所述有源层上。然后在第三金属层3和缓冲层上制作覆盖第三金属层3的第一绝缘层，第一绝缘层在第三金属层3区域也形成有孔，第一绝缘层具有绝缘的作用。在第三金属层3区域的第一绝缘层上制作有源层，有源层覆盖第三金属层3区域的第一绝缘层上孔，并有位于第一绝缘层面上的部分。最后在第一绝缘层面上的有源层上制作第二金属层2，第二金属层2在一侧的有源层上作为源极，第二金属层2在另一侧的有源层上作为漏极。当然，第二金属层2也可以延伸至第一绝缘层的面上或第三金属层3内侧的通孔中。最后可以在TFT上制作第二绝缘层，第二绝缘层用于保护作用。实施例七结构的TFT由缓冲层上通孔的中心向外侧的膜层分别为：第二绝缘层、有源层、第一绝缘层、第三金属层3。在某些实施例中，第三金属层可以单独使用，作为第一金属层使用，即第三金属层作为栅极。
请参阅图34，在实施例八中，以实施例八的基础，进行部分工艺的改进。当实施例八制作第二绝缘层后，可以继续在第三金属层3区域的第二绝缘层上制作用于容置第一金属层1(栅极)的孔。第二绝缘层上的孔位于缓冲层的通孔中，然后在第二绝缘层上的孔中制作第一金属层1，第一金属层1也用作TFT的栅极。实施例八结构的TFT由缓冲层上通孔的中心向外侧的膜层分别为：第一金属层1、第二绝缘层、有源层、第一绝缘层、第三金属层3。最后可以在第一金属层1和第二绝缘层上制作覆盖第一金属层1的第三绝缘层，第三绝缘层用于保护作用。
要说明的是，在本申请中各个实施例的第一金属层1可以是相同的材料，第二金属层2、绝缘层也可以是相同的材料。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (10)

1.一种TFT结构的制作方法，其特征在于，包括步骤：
制作第一金属层、第一绝缘层和侧壁有源层结构，所述第一金属层的底面与基板上表面平行，所述侧壁有源层环绕所述第一金属层的侧面；第一绝缘层设置在所述侧壁有源层的侧面与第一金属层的侧面之间设有绝缘层；
于侧壁有源层顶部制作第二金属层，侧壁有源层的顶部两端分别连接有一第二金属层。
2.根据权利要求1所述一种TFT结构的制作方法，其特征在于，所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层；
于第一金属层上覆盖第一绝缘层，并蚀刻所述第一绝缘层制得环绕于第一金属层侧壁的第一通孔；所述第一绝缘层上表面为平面；
于第一通孔内沉积侧壁有源层。
3.根据权利要求1所述一种TFT结构的制作方法，其特征在于，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”步骤前，还包括步骤：
制作缓冲层，并于缓冲层上制作底部有源层。
4.根据权利要求1或3所述一种TFT结构的制作方法，其特征在于，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
涂布第一绝缘层，并于绝缘层上蚀刻制得第一通孔、第二通孔；所述第一绝缘层上表面为平面；
沉积侧壁有源层于第一通孔中，而后于第二通孔内沉积第一金属层。
5.根据权利要求3所述一种TFT结构的制作方法，其特征在于，还包括步骤：制作第三绝缘层。
6.根据权利要求5所述一种TFT结构的制作方法，其特征在于，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层，并涂布第一绝缘层；所述第一绝缘层上表面为平面；
蚀刻第一绝缘层、第三绝缘层，制得以底部有源层为底的第一通孔，并于第一通孔内沉积侧壁有源层。
7.根据权利要求5所述一种TFT结构的制作方法，其特征在于，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
制作第一金属层，并涂布第一绝缘层；所述第一绝缘层沿第三绝缘层、第一金属层所组成的上表面轮廓涂布；
蚀刻第一绝缘层、第三绝缘层，制得以底部有源层为底的第一通孔，并于第一通孔内沉积侧壁有源层。
8.根据权利要求1所述一种TFT结构的制作方法，其特征在于，在所述“制作第一金属层、第一绝缘层和侧壁有源层结构”包括步骤：
于基板上制作第一金属层，并涂布第一绝缘层；所述第一绝缘层沿基板、第一金属层所组成的上表面轮廓涂布；
蚀刻第一绝缘层，制得以基板为底的第一通孔，并于第一通孔内沉积侧壁有源层。
9.根据权利要求7或8所述一种TFT结构的制作方法，其特征在于，在所述“于侧壁有源层顶部制作第二金属层”包括步骤：
涂布第二绝缘层，蚀刻侧壁有源层上方的第二绝缘层，并沉积第二金属层。
10.根据权利要求1所述一种TFT结构的制作方法，其特征在于，还包括步骤：制作钝化层。
CN202010396229.7A 2020-05-12 2020-05-12 一种tft结构的制作方法 Pending CN111681960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010396229.7A CN111681960A (zh) 2020-05-12 2020-05-12 一种tft结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010396229.7A CN111681960A (zh) 2020-05-12 2020-05-12 一种tft结构的制作方法

Publications (1)

Publication Number Publication Date
CN111681960A true CN111681960A (zh) 2020-09-18

Family

ID=72434164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010396229.7A Pending CN111681960A (zh) 2020-05-12 2020-05-12 一种tft结构的制作方法

Country Status (1)

Country Link
CN (1) CN111681960A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207127A (zh) * 2021-12-24 2023-06-02 北京超弦存储器研究院 半导体氧化物晶体管及其制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043049A (zh) * 2006-03-22 2007-09-26 日本电气株式会社 叠层布线和利用该叠层布线的半导体器件及其制造方法
CN101546077A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
US20130082914A1 (en) * 2011-09-30 2013-04-04 Japan Display East Inc. Liquid crystal display device
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN105655400A (zh) * 2014-12-02 2016-06-08 株式会社日本显示器 半导体装置
CN105762195A (zh) * 2016-03-04 2016-07-13 武汉华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107689345A (zh) * 2017-10-09 2018-02-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN107946368A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
US20180204856A1 (en) * 2017-01-18 2018-07-19 Samsung Display Co., Ltd. Transistor array panel
CN108400110A (zh) * 2018-04-27 2018-08-14 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN110233156A (zh) * 2019-07-05 2019-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN110718556A (zh) * 2019-08-29 2020-01-21 福建华佳彩有限公司 一种柔性阵列基板及制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043049A (zh) * 2006-03-22 2007-09-26 日本电气株式会社 叠层布线和利用该叠层布线的半导体器件及其制造方法
CN101546077A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
US20130082914A1 (en) * 2011-09-30 2013-04-04 Japan Display East Inc. Liquid crystal display device
CN105655400A (zh) * 2014-12-02 2016-06-08 株式会社日本显示器 半导体装置
CN105762195A (zh) * 2016-03-04 2016-07-13 武汉华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
US20180204856A1 (en) * 2017-01-18 2018-07-19 Samsung Display Co., Ltd. Transistor array panel
CN107689345A (zh) * 2017-10-09 2018-02-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107946368A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN108400110A (zh) * 2018-04-27 2018-08-14 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN110233156A (zh) * 2019-07-05 2019-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN110718556A (zh) * 2019-08-29 2020-01-21 福建华佳彩有限公司 一种柔性阵列基板及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207127A (zh) * 2021-12-24 2023-06-02 北京超弦存储器研究院 半导体氧化物晶体管及其制备方法
WO2023116783A1 (zh) * 2021-12-24 2023-06-29 北京超弦存储器研究院 半导体氧化物晶体管及其制备方法
CN116207127B (zh) * 2021-12-24 2024-03-15 北京超弦存储器研究院 半导体氧化物晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN107680993B (zh) Oled面板及其制作方法
CN107689345B (zh) Tft基板及其制作方法与oled面板及其制作方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US10504983B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US20200027903A1 (en) Array substrate and manufacturing method thereof, display substrate, and display device
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
US11462602B2 (en) Array substrate, manufacturing method thereof, and display device
CN115995470A (zh) 显示基板及其制造方法、显示装置
EP3185287A1 (en) Array substrate and manufacturing method thereof, and display device
CN110690257A (zh) 一种tft阵列基板及其制造方法
CN111244110B (zh) 一种显示面板以及电子装置
US20120270392A1 (en) Fabricating method of active device array substrate
CN212230436U (zh) 一种薄膜晶体管结构
CN212230392U (zh) 一种新型tft结构
US20220352275A1 (en) Oled display panel and method of manufacturing same
CN111681960A (zh) 一种tft结构的制作方法
US7923312B2 (en) Fabricating method of thin film transistor
JP7074683B2 (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
CN111599867A (zh) 一种薄膜晶体管结构及制作方法
CN113745249B (zh) 显示面板及其制备方法、移动终端
CN111599682A (zh) 一种新型tft结构及制作方法
CN212750898U (zh) 一种oled显示装置
CN115274693A (zh) 显示面板及其制作方法、移动终端
CN210668373U (zh) 一种高电容结构的阵列基板
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918