CN210668373U - 一种高电容结构的阵列基板 - Google Patents
一种高电容结构的阵列基板 Download PDFInfo
- Publication number
- CN210668373U CN210668373U CN201922000569.9U CN201922000569U CN210668373U CN 210668373 U CN210668373 U CN 210668373U CN 201922000569 U CN201922000569 U CN 201922000569U CN 210668373 U CN210668373 U CN 210668373U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- metal
- insulating layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本实用新型公开一种具有高电容结构的阵列基板,包括:在阵列基板上设置有缓冲层,在缓冲层上设置有孔,孔外的缓冲层上设置有薄膜场效应晶体管;在孔内及孔与孔之间缓冲层的面上依次设置有第一电极、第一电极绝缘层、第二电极、第二电极绝缘层和第三电极,第一电极作为下层电容结构的极板;本方案的具有高电容结构的薄膜场效应晶体管,高电容结构驱动下的电路具有更好的稳压效果,可以增大储存电容的容值同时减小电容的占用面积,也具有提高面板像素密度(ppi)与缩小面板边框尺寸的优势。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种高电容结构的阵列基板。
背景技术
有源矩阵有机发光二极管显示器(AMOLED)和高性能有源矩阵液晶显示器(AMLCD)中的快速发展,值得许多高分辨率和高帧速的显示器。阵列基板中为了使驱动电路具有更好的稳压效果,通常需要设置较大容量电容,但大容量的电容造成驱动电路的占用面积大,从而无法进一步缩小显示面板边框尺寸以及画素大小。因此如何设计和制备高性能且小尺寸的阵列基板结构成为越来越需要被攻克的研究课题。
IGZO(indium gallium zinc oxide)为铟镓锌氧化物,是一种含有铟、镓和锌的非晶氧化物,载流子迁移率是非晶硅的20至30倍,可以大大提高TFT对像素电极的充放电速率,提高像素的响应速度,具备更快的面板刷新频率,可实现超高分辨率显示面板。同时,现有的非晶硅生产线只需稍加改动即可兼容IGZO制程,因此在成本方面较低温多晶硅(LTPS)更有竞争力。
实用新型内容
为此,需要提供一种高电容结构的阵列基板,解决制作显示器设备时配备高电容时面积占用过大的问题。
为实现上述目的,发明人提供了一种具有高电容结构的阵列基板,其特征在于,所述具有高电容结构的阵列基板由上述任意一项所述制作高电容结构的阵列基板的方法制得。
本实用新型提供一种具有高电容结构的阵列基板,包括:
在阵列基板上设置有缓冲层,在缓冲层上设置有孔,孔外的缓冲层上设置有薄膜场效应晶体管;
在孔内及孔与孔之间缓冲层的面上依次设置有第一电极、第一电极绝缘层、第二电极、第二电极绝缘层和第三电极,第一电极作为下层电容结构的极板,第一电极绝缘层覆盖第一电极并作为下层电容结构的介质层,第二电极在第一电极绝缘层上并作为上下层电容结构的共用极板,第二电极绝缘层覆盖第二电极并作为上层电容结构的介质层,第三电极在第二电极绝缘层上并作为上层电容结构的极板。
进一步地,所述薄膜场效应晶体管包括:
在孔外的缓冲层上设置有第一金属,在第一金属上设置有栅极扫描线;
在栅极扫描线上设置有栅极绝缘层,栅极绝缘层覆盖并包裹住栅极扫描线和第一金属;
在栅极绝缘层上设置有第二金属,在第二金属上设置有阻挡层;
在阻挡层上设置有第三金属,第三金属包裹住第二金属和阻挡层的两侧,第三金属露出阻挡层的中心部分,在第三金属上的一侧设置有源极信号线,在第三金属上的另一侧设置有漏极。
区别于现有技术,上述技术方案制作具有高电容结构的薄膜场效应晶体管,高电容结构驱动下的电路具有更好的稳压效果,可以增大储存电容的容值同时减小电容的占用面积,也具有提高面板像素密度(ppi)与缩小面板边框尺寸的优势。
附图说明
图1为本实用新型在阵列基板上制作缓冲层与孔的剖面结构示意图;
图2为本实用新型在阵列基板上制作第一电极、第一金属和栅极扫描线的工艺流程图;
图3为本实用新型在阵列基板上制作第一电极绝缘层、栅极绝缘层、第二电极和第二金属的工艺流程图;
图4为本实用新型在阵列基板上制作第二电极绝缘层和阻挡层的剖面结构示意图;
图5为本实用新型另一实施例所述的薄膜场效应晶体管的剖面结构示意图;
图6为本实用新型在阵列基板上制作第三电极、第三金属、源极信号线和漏极的剖面结构示意图;
图7为本实用新型在阵列基板上制作钝化层的剖面结构示意图;
图8为本实用新型所述栅状电容结构并联的结构示意图;
图9为本实用新型所述栅状电容结构的剖面结构示意图。
附图标记说明:
1、阵列基板;
2、缓冲层;
201、孔;
3、第一层金属;
301、第一电极;
302、第一金属;
4、栅极金属;
401、栅极扫描线;
5、半色掩膜版;
6、第一绝缘层;
601、第一电极绝缘层;
602、栅极绝缘层;
7、第二层金属;
701、第二电极;
702、第二金属;
8、第二绝缘层;
801、第二电极绝缘层;
802、阻挡层;
9、第三层金属;
901、第三电极;
902、第三金属;
10、第四层金属;
1001、源极信号线;
1002、漏极;
1100、钝化层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至图9,本实施例提供了一种高电容结构的阵列基板的制作方法,本制作方法可以在阵列基板1上进行,在阵列基板1的一侧上制作场薄膜效应晶体管,在阵列基板1的另一侧上制作电容结构,包括如下步骤:在阵列基板1上制作缓冲层2与孔201;请参阅图1,具体工艺为在阵列基板1上覆盖一层缓冲层2,缓冲层2的材料为有机光敏材料、聚酰亚胺(PI)、氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛中的一种或多种。缓冲层2制作完毕后,在缓冲层2上制孔201;在缓冲层2上涂布光阻,图形化光阻,即曝光显影使得要制孔201的部位开口,而后以光阻为掩模蚀刻缓冲层2得到孔,制孔完毕后清除光阻。本制作方法制得可以同时制作多个孔201,孔201的截面可以为矩形、圆形、或者其它不规则形状,比如本制作方法展示所制得横截面为矩形的孔201,且横截面的宽度自上而下逐渐减小,孔底的宽度小于孔口的宽度,从而形成条形栅状结构的孔201,在孔201内及孔201与孔201之间可以制作栅状电容结构。
接着在阵列基板1上一次成膜第一层金属3与栅极金属4,形成第一电极301、第一金属302和栅极扫描线401;请参阅图2,具体工艺步骤为在阵列基板1上采用电镀、蒸镀或溅镀的方式镀上第一层金属3和栅极金属4,栅极金属4覆盖在第一层金属3上,结构如图2的第一个图所示。第一层金属3的材料为氧化铟锡(ITO),氧化铟锡薄膜的厚度较薄为100埃米至1000埃米,栅极金属4的材料为铝、钼、钛、镍、铜、银、铬等导电性优良金属的一种或多种或其它合金。然后利用具有半透光区域501、全透光区域502和全遮光区域503的半色掩膜版5对栅极金属4上的光阻进行图形化,结构如图2的第二个图所示。其中半透光区域501的光线透过率为50%,全透光区域502的光线透过率为100%,全遮光区域503的光线透过率为0%,对光阻显影后半透光区域501对应不完全显影区,全透光区域502或者全遮光区域503对应完全显影区,不完全显影区对应电容结构中第一电极301的区域,完全显影区对应薄膜场效应晶体管的栅极扫描线401的区域。其中,如涂布的是负性光阻时,半透光区域501对应不完全显影区即电容结构中第一电极301的区域,全透光区域502对应完全显影区即栅极扫描线401的区域;如涂布的是正性光阻时,半透光区域501对应不完全显影区即电容结构中第一电极301的区域,全遮光区域503对应完全显影区即栅极扫描线401的区域。本制作方法在栅极金属4上涂布正性光阻,利用具有半透光区域501、全透光区域502和全遮光区域503的半色掩膜版图形化光阻,半透光区域501对应不完全显影区,不完全显影区对应电容结构中第一电极301的区域,全遮光区域503对应完全显影区,完全显影区对应薄膜场效应晶体管中栅极扫描线401的区域。对光阻显影后,不完全显影区和完全显影区之外的区域的光阻完全去除,不完全显影区的光阻相较于完全显影区的光阻会减薄,结构如图2的第三个图所示。然后以光阻与掩模蚀刻不完全显影区和完全显影区之外的区域上的栅极金属4和第一层金属3,结构如图2的第三个图所示,接着通过灰化处理去除不完全显影区中第一层金属3上的光阻,结构如图2的第四个图所示,通过蚀刻时间控制或蚀刻药液的选择性去除不完全显影区中栅极金属4,保留不完全显影区的第一层金属3并在孔201内形成第一电极301,保留完全显影区的栅极金属4和第一层金属3并在孔201外的缓冲层2上形成栅极扫描线401和第一金属302,最后金属举离和去胶清洗。第一电极301与第一金属302在缓冲层2上,第一电极301与第一金属302具有间隙,栅极扫描线401在第一金属302上。其中,第一电极301作为下层电容结构的极板一,在孔201内形成第一电极301时,一般保留有用的第一电极301,对于孔201与孔201之间的缓冲层2的面上或两侧孔201周围的缓冲层2的面上的第一层金属3也可以保留一部分作为第一电极301,一方面缓冲层2的面上的第一电极301可以作为电容结构与其它电路的连接点,比如上下层电容结构之间的并联,另一方面孔201与孔201之间的第一电极301可以连接两个孔201内的电容结构,从而进一步提高电容容量。本制作方法一次成膜第一层金属3与栅极金属4并在电容区仅保留第一层金属3作为电极,由于第一层金属3的材料为氧化铟锡,氧化铟锡较薄(100埃米至1000埃米),有利于增加条形栅状的孔的数量,进一步提高电容容量;其次以氧化铟锡作为桥接连接有源层与源极信号线1001、漏极1002可以减少欧姆接触阻值,并提高薄膜场效应晶体管的电学性能。本制作方法可以直接用金属作为电容结构的电极,可以简化工艺。
第一电极、第一金属和栅极扫描线制作完毕后,进行第一电极绝缘层601、栅极绝缘层602、第二电极701和第二金属702的制作;请参阅图3,具体工艺为在阵列基板1上覆盖第一绝缘层6,然后在第一绝缘层6上继续镀上第二金属层7,第二金属层7可以采用电镀、蒸镀、溅镀的制作方式,结构如图3的第一个图所示。第一绝缘层6为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等,第二层金属7为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、IGZTO等金属氧化物等。同样利用具有半透光区域501、全透光区域502和全遮光区域503的半色掩膜版5对光阻进行图形化。其中半透光区域501的光线透过率为50%,全透光区域502的光线透过率为100%,全遮光区域503的光线透过率为0%,对光阻显影后半透光区域501对应不完全显影区,全透光区域502或者全遮光区域503对应完全显影区,不完全显影区对应电容结构中第二电极701的区域,完全显影区对应第二金属702的区域。其中,如涂布的是负性光阻时,半透光区域501对应不完全显影区即电容结构中第二电极701的区域,全透光区域502对应完全显影区即第二金属702的区域;如涂布的是正性光阻时,半透光区域501对应不完全显影区即电容结构中第二电极701的区域,全遮光区域503对应完全显影区即第二金属702的区域。请参阅图3的第二个图,在第二层金属7上涂布正性光阻,利用具有半透光区域501、全透光区域502和全遮光区域503的半色掩膜版5图形化光阻,半透光区域501对应不完全显影区,不完全显影区对应电容结构中第二电极701的区域,全遮光区域503对应完全显影区,完全显影区对应薄膜场效应晶体管的第二金属的区域。对光阻显影后,不完全显影区和完全显影区之外的区域的光阻完全去除,不完全显影区的光阻相较于完全显影区的光阻会减薄,结构如图3的第三个图所示。然后以光阻与掩模蚀刻不完全显影区和完全显影区之外的区域的第二层金属6,保留第一绝缘层6,结构如图3的第四个图所示。接着通过灰化处理去除不完全显影区中第二层金属7上的光阻,通过氢离子注入的方式使电容结构的金属氧化物导体化,以及改善薄膜场效应晶体管的氧化物与源极信号线1001、漏极1002的欧姆接触特性,减小接触电阻,结构如图3的第五个图所示。氢离子注入后保留不完全显影区的第一绝缘层6并在孔201内及孔201与孔201之间缓冲层2的面上形成覆盖第一电极301的第一电极绝缘层601,保留不完全显影区的第二层金属7并在孔201内形成第二电极701,保留完全显影区的第一绝缘层6和第二层金属7并在孔201外的缓冲层2上形成栅极绝缘层602和第二金属702,最后金属举离和去胶清洗。在孔201内形成第二电极701时,一般保留有用的第二电极701,对于孔201与孔201之间缓冲层2的面上或两侧孔201周围缓冲层2的面上的第二层金属7也保留一部分作为第二电极701,孔201与孔201之间的第二电极701可以连接两个孔201内的电容结构。本制作方法可以直接用金属作为电容结构的电极,可以简化工艺。
覆盖在第一电极上301的第一电极绝缘层601作为下层电容结构的介质层,第一电极绝缘层601实现下层电容结构中第一电极301和第二电极701之间的隔离,从而避免第一电极301和第二电极701之间的电连接,第二电极701在第一电极绝缘层601上,第二电极601作为上下层电容结构的共用极板;栅极绝缘层602覆盖并包裹住栅极扫描线401和第一金属302,第二金属702在栅极绝缘层上602并作为薄膜场效应晶体管的有源层。
然后制作第二电极绝缘层801和阻挡层802;请参阅图4,具体工艺为在阵列基板1上覆盖第二绝缘层8,第二绝缘层8与第一绝缘层6的材料相同,为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等。而后对第二绝缘层8进行光刻图形化,以光阻为掩模蚀刻第二绝缘层8,露出第二金属702的两侧及栅极绝缘层的两侧,在第二金属702上形成阻挡层802,以光阻为掩模蚀刻孔201外缓冲层2的面上的第二绝缘层8至第一电极301形成通孔,通孔的底部为第一电极301,在孔201内及孔201与孔201之间缓冲层2的面上的第二电极701上形成覆盖第二电极701的第二电极绝缘层801,第二电极绝缘层801作为上层电容结构的介质层,第二电极绝缘层801实现上层电容结构中第二电极701和第三电极901之间的隔离,从而避免第二电极701和第三电极901之间的电连接。通孔底部的第一电极301可以与第三电极901进行连接,从而实现上层电容结构与下层电容结构的连接。制作第二电极绝缘层801和阻挡层802完毕后清除光阻。在某些实施例中,第二金属702上的阻挡层802也可以不需要制作,可以根据需要设计为BCE结构薄膜场效应晶体管,能够可以节省一道光罩,结构如图5所示。
第二电极绝缘层801和阻挡层802制作完毕后,进行第三电极901、第三金属903、源极信号线1001和漏极1002的制作;请参阅图6,沉积第三层金属9,在第二金属702及阻挡层802上形成第三金属902,在孔201内形成第三电极9,对于孔201与孔201之间缓冲层2的面上或两侧孔201周围缓冲层2的面上的第三层金属9也保留一部分作为第三电极901,第三电极901可以与第二电极绝缘层802在第一电极301上的通孔与第一电极301连接,第三电极901与第一电极301连接后,即实现上层电容结构与下层电容结构的并联。本制作方法可以直接用金属作为电容结构的电极,可以简化工艺。
第三金属902在阻挡层802上包裹第二金属702和阻挡层802的两侧,第三金属902暴露出阻挡层802的中心部分,即第三金属902具有两个部分。第三金属902制作完毕后,沉积第四层金属10,第四层金属10为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、IGZTO等金属氧化物,在第三金属902上的一侧形成源极信号线1001,在第三金属902上的另一侧形成漏极1002,源极信号线1001和漏极1002具有间隙,结构如图6所示。第三电极901、源极信号线1001和漏极1002制作完毕后金属举离并去胶清洗。
为了实现对电容结构的保护,避免外部结构与电容结构、薄膜场效应晶体管的直接接触,本制作方法还进行钝化层1100的制作;请参阅图7,可以通过化学气相沉积法镀上钝化层1100,钝化层1100为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等材料。钝化层1100覆盖第三金属902、阻挡层802、栅极绝缘层602和第三电极901等,覆盖住后,从外部只会接触到钝化层1100,而不会接触到电容结构与薄膜场效应晶体管。
请参阅图8至图9,本实用新型的立体栅状结构电容,相比原有平板式电容可以有效降低电容区占用面积,保持相同的容量情况下,缩小电容尺寸;通过在阵列基板电容区保留金属氧化物并导体化使之作为电容电极,改善欧姆接触特性,减小接触电阻,形成两组性能优良的并联电容,进一步增大电容容量。请参阅图8,根据并联电容公式C并=C1+C2,(C1、C2为上下电容结构)为保持容量相等的情况下,栅状电容实际占用面积较平板理论上电容面积可再进一步缩减50%;请参阅图9,其中栅状电容的电容面积S=(S1+S2+S3+S4)*n,占用面积S实=(S1′+S2+S3+S4′)*n,根据三角函数S1′=Sinα*S1,若设计S1′=S2=S3,Taperα=60°,保持容量相等的情况下,栅状电容实际占用面积较平板电容面积可缩减33%。
一次成膜第一层金属与栅极金属并在电容区仅保留氧化铟锡(第一层金属的材料)作为电极,氧化铟锡较薄(100埃米至1000埃米),有利于增加条形栅状的孔的数量,进一步提高电容容量。其次,以氧化铟锡作为桥接连接有源层与源、漏极可以减少欧姆接触阻值,提高薄膜场效应晶体管的电学性能。本制作方法的电极区还可以直接用金属作为电极板,可以简化工艺。
本实用新型提供了一种具有高电容结构的阵列基板,如图1、图4至图9所示,本实施例的具有高电容结构的阵列基板可以根据上面的方法制得。具有高电容结构的阵列基板包括:阵列基板1上设置有缓冲层2,缓冲层2的材料为有机光敏材料、聚酰亚胺膜(PI)、氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛中的一种或多种。在缓冲层2上设置有多个孔201,结构如图1所示。本实用新型的孔201的截面可以为矩形、圆形、或者其它不规则形状,结构如图6所示,比如条形栅状结构的孔201的横截面为矩形,且横截面的宽度自上而下逐渐减小,孔底的宽度小于孔口的宽度,在孔201内及孔201与孔201之间设置有栅状电容结构。孔201外的缓冲层2上设置有薄膜场效应晶体管。
请参阅图4,在孔201内及孔201与孔201之间依次设置有第一电极301、第一电极绝缘层601和第二电极701;第一电极301作为下层电容结构的极板,第一电极绝缘层601覆盖第一电极301并作为下层电容结构的介质层,第二电极在第一电极绝缘层上并作为上下层电容结构的共用极板;第二电极绝缘层覆盖第二电极并作为上层电容结构的介质层,第一电极绝缘层601实现下层电容结构中第一电极301和第二电极701之间的隔离,从而避免第一电极301和第二电极701之间的电连接。第一电极301、第一电极绝缘层601和第二电极701组成下层电容结构。由于孔内壁两侧的第一电极301和第二电极701是栅状平面,可以大大提高金属的面积,从而可以实现较大的电容容值。同时降低了寄生电容影响和所需的半导体器件面积。请参阅图9,其中栅状电容的电容面积S=(S1+S2+S3+S4)*n,占用面积S实=(S1′+S2+S3+S4′)*n,根据三角函数S1′=Sinα*S1,若设计S1′=S2=S3,Taperα=60°,保持容量相等的情况下,栅状电容实际占用面积较传统的平板电容面积可缩减33%。
第一电极301为氧化铟锡,氧化铟锡较薄(100埃米至1000埃米),有利于提高第一电极301的数量,进一步提高电容容量;其次以氧化铟锡作为桥接连接有源层与源极信号线1001、漏极1002可以减少欧姆接触阻值,并提高薄膜场效应晶体管的电学性能。第一电极绝缘层601为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等。
请参阅图6,在孔201内及孔201与孔201之间依次设置有第二电极绝缘层801和第三电极901;第二电极绝缘层801覆盖第二电极701并作为上层电容结构的介质层,第三电极901在第二电极绝缘层801上并作为上层电容结构的极板,缓冲层2面上的第一电极绝缘层601、第二电极绝缘层801和第二电极701露出底下的第一电极301。第二电极绝缘层801实现上层电容结构中第二电极701和第三电极901之间的隔离,从而避免第二电极701和第三电极901之间的电连接。第二电极701、第二电极绝缘层801和第三电极901组成下层电容结构。由于孔内壁两侧的第二电极701和第三电极901是栅状平面,可以大大提高金属的面积,从而可以实现较大的电容容值。缓冲层2面上的第一电极301和第三电极901相连接,可以实现上下层电容结构的并联,请参阅图8,根据并联电容公式C并=C1+C2,(C1、C2为上下电容结构)为保持容量相等的情况下,栅状电容实际占用面积较平板理论上电容面积可再进一步缩减50%。
请参阅图6,在孔201外的缓冲层2上设置有薄膜场效应半导体,薄膜场效应半导体包括:在孔201外的缓冲层2上设置有第一金属302,第一金属302为为氧化铟锡;在第一金属302上设置有栅极扫描线401,栅极扫描线401为铝、钼、钛、镍、铜、银、铬等导电性优良金属的一种或多种或其它合金。
在栅极扫描线401上设置有栅极绝缘层602,栅极绝缘层602覆盖并包裹住栅极扫描线401和第一金属302,栅极绝缘层602为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等。
在栅极绝缘层602上设置有第二金属702,第二金属702为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、IGZTO等金属氧化物等;在第二金属702上设置有阻挡层802,第二金属702在栅极绝缘层上602并作为薄膜场效应晶体管的有源层。在某些实施例中,阻挡层也可以不设置,结构如图5所示。
在阻挡层802上设置有第三金属902,第三金属902为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、IGZTO等金属氧化物等,第三金属903包裹住第二金属702和阻挡层802的两侧,第三金属902露出阻挡层802的中心部分,在第三金属902上的一侧设置有源极信号线1001,在第三金属903上的另一侧设置有漏极1002,源极信号线1001和漏极1002为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、IGZTO等金属氧化物,源极信号线1001和漏极1002具有间隙,结构如图6所示。
为了实现对电容结构的保护,避免外部结构与电容结构、薄膜场效应晶体管的直接接触,在电容区和薄膜场效应晶体管上设置有钝化层1100,钝化层1100为氧化硅复合膜(SiOx)、氮化硅复合膜(SiNx)、氧化钛、氧化铝等材料。钝化层1100覆盖第三金属902、阻挡层802、栅极绝缘层602和第三电极901等,覆盖住后,从外部只会接触到钝化层1100,而不会接触到电容结构与薄膜场效应晶体管。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。
Claims (2)
1.一种具有高电容结构的阵列基板,其特征在于,包括:
在阵列基板上设置有缓冲层,在缓冲层上设置有孔,孔外的缓冲层上设置有薄膜场效应晶体管;
在孔内及孔与孔之间缓冲层的面上依次设置有第一电极、第一电极绝缘层、第二电极、第二电极绝缘层和第三电极,第一电极作为下层电容结构的极板,第一电极绝缘层覆盖第一电极并作为下层电容结构的介质层,第二电极在第一电极绝缘层上并作为上下层电容结构的共用极板,第二电极绝缘层覆盖第二电极并作为上层电容结构的介质层,第三电极在第二电极绝缘层上并作为上层电容结构的极板。
2.根据权利要求1所述的一种具有高电容结构的阵列基板,其特征在于,所述薄膜场效应晶体管包括:
在孔外的缓冲层上设置有第一金属,在第一金属上设置有栅极扫描线;
在栅极扫描线上设置有栅极绝缘层,栅极绝缘层覆盖并包裹住栅极扫描线和第一金属;
在栅极绝缘层上设置有第二金属,在第二金属上设置有阻挡层;
在阻挡层上设置有第三金属,第三金属包裹住第二金属和阻挡层的两侧,第三金属露出阻挡层的中心部分,在第三金属上的一侧设置有源极信号线,在第三金属上的另一侧设置有漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922000569.9U CN210668373U (zh) | 2019-11-19 | 2019-11-19 | 一种高电容结构的阵列基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922000569.9U CN210668373U (zh) | 2019-11-19 | 2019-11-19 | 一种高电容结构的阵列基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210668373U true CN210668373U (zh) | 2020-06-02 |
Family
ID=70810998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922000569.9U Active CN210668373U (zh) | 2019-11-19 | 2019-11-19 | 一种高电容结构的阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210668373U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110867457A (zh) * | 2019-11-19 | 2020-03-06 | 福建华佳彩有限公司 | 一种高电容结构的阵列基板及制作方法 |
-
2019
- 2019-11-19 CN CN201922000569.9U patent/CN210668373U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110867457A (zh) * | 2019-11-19 | 2020-03-06 | 福建华佳彩有限公司 | 一种高电容结构的阵列基板及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US9761731B2 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
CN107331669B (zh) | Tft驱动背板的制作方法 | |
US9373649B2 (en) | Array substrate and method for manufacturing the same, and display device | |
US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
US8853699B2 (en) | Thin film transistor and method of forming the same | |
US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
US20140145179A1 (en) | Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft | |
KR20100130490A (ko) | 어레이 기판 및 이의 제조방법 | |
WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
US9397127B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
CN106876479B (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 | |
US9496284B2 (en) | Display panel and display apparatus including the same | |
US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
CN108807547B (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
CN105529301A (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
CN108873526B (zh) | 阵列基板及其制造方法、显示装置 | |
CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
CN210668373U (zh) | 一种高电容结构的阵列基板 | |
CN111129033B (zh) | 阵列基板及其制备方法 | |
CN112909027A (zh) | 一种具有高容量电容结构的阵列基板及其制备方法 | |
CN110867457A (zh) | 一种高电容结构的阵列基板及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |