CN107946368A - 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 - Google Patents
顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 Download PDFInfo
- Publication number
- CN107946368A CN107946368A CN201711177281.8A CN201711177281A CN107946368A CN 107946368 A CN107946368 A CN 107946368A CN 201711177281 A CN201711177281 A CN 201711177281A CN 107946368 A CN107946368 A CN 107946368A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- thin film
- film transistor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 39
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 239000011787 zinc oxide Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 239000002041 carbon nanotube Substances 0.000 claims description 7
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 162
- 238000010586 diagram Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- SHPBBNULESVQRH-UHFFFAOYSA-N [O-2].[O-2].[Ti+4].[Zr+4] Chemical compound [O-2].[O-2].[Ti+4].[Zr+4] SHPBBNULESVQRH-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管。本发明的顶栅型薄膜晶体管的制作方法首先在衬底基板上依次形成第一绝缘层、第二绝缘层，利用第一道光罩在所述第二绝缘层上形成相间隔的第一过孔和第二过孔，在所述第一绝缘层上于第一过孔和第二过孔下方形成贯穿槽，该贯穿槽将所述第一过孔和第二过孔连通起来，与所述第一过孔和第二过孔共同构成垂直U型沟槽，然后在该垂直U型沟槽内填充形成有源层，最后利用第二道光罩在第二绝缘层上形成源极、漏极、栅极，简化了顶栅型薄膜晶体管的结构，减少了光罩制程数，用两道光罩即可完成一种具有垂直U型沟道的顶栅型薄膜晶体管的制作，节省了工艺制作成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，简称AMOLED)中的主要开关元件，直接关系到高性能平板显示装置的发展方向。
薄膜晶体管具有多种结构，传统底栅结构的薄膜晶体管，由于栅极与源漏电极之间重叠面积较大，产生了较大的寄生电容，会导致信号的延迟，且制作出来的薄膜晶体管尺寸较大，因而限制了其应用。而顶栅型(Top gate)薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟，同时采用自对准的制备方法，有利于制备短沟道器件，提高器件特性，顶栅型薄膜晶体管结构就成为目前主要的发展方向。
现有技术中，顶栅型薄膜晶体管的正常制程需要较多的光罩数，图1为现有的顶栅型薄膜晶体管的结构示意图，如图1所示，所述顶栅型薄膜晶体管包括从下到上依次层叠设置于衬底基板100上的有源层200、栅极绝缘层300、栅极400、层间介电层500、源极610与漏极620，其中源极610与漏极620通过层间介电层500上设置的过孔与有源层200的两端相接触。
上述顶栅型薄膜晶体管的制作方法中，有源层200的图形化制程、栅极400和栅极绝缘层300的图形化制程、层间介电层500、源极610与漏极620的图形化制程分别需要使用一道光罩完成，因此整个顶栅型薄膜晶体管的制程至少需要四道光罩完成，工艺流程复杂，制作成本较高。
发明内容
本发明的目的在于提供一种顶栅型薄膜晶体管的制作方法，可以减少光罩制程数，节省工艺制作成本。
本发明的目的还在于提供一种顶栅型薄膜晶体管，结构简单，制作过程中可以减少光罩制程数，节省工艺制作成本。
为实现上述目的，本发明提供一种顶栅型薄膜晶体管的制作方法，包括如下步骤：
步骤S1、提供一衬底基板，在所述衬底基板上依次沉积第一绝缘层、第二绝缘层；
步骤S2、提供第一道光罩，利用该第一道光罩在所述第二绝缘层上形成第一光刻胶层，以所述第一光刻胶层为遮蔽层，对所述第二绝缘层进行蚀刻，在所述第二绝缘层上形成相间隔的第一过孔和第二过孔；
步骤S3、对所述第一绝缘层进行蚀刻，在所述第一过孔和第二过孔下方形成与第一过孔和第二过孔均相连通的贯穿槽，该贯穿槽与所述第一过孔和第二过孔共同构成垂直U型沟槽；
步骤S4、提供半导体溶液，将所述半导体溶液涂敷至所述垂直U型沟槽，固化形成填充于该垂直U型沟槽的有源层；去除所述第一光刻胶层；
步骤S5、提供第二道光罩，利用该第二道光罩在所述第二绝缘层上图案化形成相间隔的源极、漏极、栅极，所述栅极设于所述第一过孔和第二过孔之间的第二绝缘层上，所述源极和漏极设于所述栅极的两侧并分别覆盖所述第一过孔和第二过孔内的有源层而与有源层相接触。
所述步骤S5中所提供的第二道光罩为半灰阶光罩，所述步骤S5还包括在所述第二绝缘层上于所述第一过孔和第二过孔之间形成下沉凹槽，所述栅极设于该下沉凹槽内。
所述步骤S5具体包括：
步骤S51、提供第二道光罩，在所述第二绝缘层上涂布光刻胶，利用所述第二道光罩对该光刻胶进行曝光、显影，得到暴露出位于所述第一过孔和第二过孔之间的第二绝缘层的第二光刻胶层、设于所述第二光刻胶层上并分别对应位于第一过孔和第二过孔上方的第一凹槽和第二凹槽；
步骤S52、以所述第二光刻胶层为遮蔽层，对所述第二绝缘层进行蚀刻，在所述第二绝缘层上于所述第一过孔和第二过孔之间形成下沉凹槽；
步骤S53、对所述第二光刻胶层进行氧气灰化处理，减薄该第二光刻胶层，所述第一凹槽和第二凹槽暴露出第一过孔和第二过孔，得到暴露出所述第一过孔、第二过孔、下沉凹槽的第三光刻胶层，在第三光刻胶层及第二绝缘层上沉积导电金属层，去除第三光刻胶层及其上的导电金属层，得到所述源极、漏极、栅极。
所述步骤S2中采用蚀刻气体通过干蚀刻工艺对所述第二绝缘层进行蚀刻；
所述步骤S3中采用蚀刻液通过湿蚀刻工艺对所述第一绝缘层进行蚀刻。
所述第一绝缘层的材料为三氧化二铝、二氧化铪或二氧化锆；
所述第二绝缘层的材料为氧化硅或氮化硅。
所述步骤S4中所提供的半导体溶液为碳纳米管半导体溶液、氧化锌半导体溶液或铟镓锌氧化物半导体溶液。
本发明还提供一种顶栅型薄膜晶体管，包括衬底基板、设于所述衬底基板上第一绝缘层、设于所述第一绝缘层上的第二绝缘层、设于所述第一绝缘层和第二绝缘层上的垂直U型沟槽、填充于该垂直U型沟槽内的有源层、设于所述第二绝缘层上相间隔的源极、漏极、栅极；
所述第二绝缘层上设有相间隔的第一过孔和第二过孔，所述第一绝缘层在第一过孔和第二过孔下方设有与第一过孔和第二过孔均相连通的贯穿槽，该贯穿槽与所述第一过孔和第二过孔共同构成所述垂直U型沟槽；
所述栅极设于所述第一过孔和第二过孔之间的第二绝缘层上，所述源极和漏极设于所述栅极的两侧并分别覆盖所述第一过孔和第二过孔内的有源层而与有源层相接触。
所述第二绝缘层上在第一过孔和第二过孔之间还设有下沉凹槽，所述栅极设于该下沉凹槽内。
所述第一绝缘层的材料为三氧化二铝、二氧化铪或二氧化锆；
所述第二绝缘层的材料为氧化硅或氮化硅。
所述有源层的材料为碳纳米管半导体、氧化锌半导体或铟镓锌氧化物半导体。
本发明的有益效果：本发明的顶栅型薄膜晶体管的制作方法首先在衬底基板上依次形成第一绝缘层、第二绝缘层，利用第一道光罩在所述第二绝缘层上形成相间隔的第一过孔和第二过孔，在所述第一绝缘层上于第一过孔和第二过孔下方形成贯穿槽，该贯穿槽将所述第一过孔和第二过孔连通起来，与所述第一过孔和第二过孔共同构成垂直U型沟槽，然后在该垂直U型沟槽内填充形成有源层，最后利用第二道光罩在第二绝缘层上形成源极、漏极、栅极，简化了顶栅型薄膜晶体管的结构，减少了光罩制程数，用两道光罩即可完成一种具有垂直U型沟道的顶栅型薄膜晶体管的制作，节省了工艺制作成本。本发明的顶栅型薄膜晶体管包括衬底基板、第一绝缘层、第二绝缘层、有源层、源极、漏极、栅极；所述第二绝缘层上设有相间隔的第一过孔和第二过孔，所述第一绝缘层在第一过孔和第二过孔下方设有与第一过孔和第二过孔均相连通的贯穿槽，该贯穿槽将所述第一过孔和第二过孔连通起来，与所述第一过孔和第二过孔共同构成垂直U型沟槽，所述有源层填充于该垂直U型沟槽内，所述栅极设于所述第一过孔和第二过孔之间的第二绝缘层上，所述源极和漏极设于所述栅极的两侧并分别与所述第一过孔和第二过孔内的有源层相接触，结构简单，制作过程中可以减少光罩制程数，节省工艺制作成本。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为现有一种顶栅型薄膜晶体管的结构示意图；
图2为本发明的顶栅型薄膜晶体管的制作方法的流程示意图；
图3-4为本发明的顶栅型薄膜晶体管的制作方法的步骤S2的示意图；
图5为本发明的顶栅型薄膜晶体管的制作方法的步骤S3的示意图；
图6-7为本发明的顶栅型薄膜晶体管的制作方法的步骤S4的示意图；
图8为图7所示结构的平面示意图，图7为沿图8中A-A线的剖面示意图；
图9为本发明的顶栅型薄膜晶体管的制作方法的步骤S51的示意图；
图10为本发明的顶栅型薄膜晶体管的制作方法的步骤S52的示意图；
图11-13为本发明的顶栅型薄膜晶体管的制作方法的步骤S53的示意图且图13为本发明的顶栅型薄膜晶体管的剖面结构示意图；
图14为图13所示结构的平面示意图即本发明的顶栅型薄膜晶体管的平面示意图，图13为沿图14中A-A线的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明首先提供一种顶栅型薄膜晶体管的制作方法，包括如下步骤：
步骤S1、提供一衬底基板10，在所述衬底基板10上依次沉积介电常数和膜层材料特性存在差异的第一绝缘层20、第二绝缘层30，例如，位于下层的所述第一绝缘层20可选择三氧化二铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)等，而位于上层的第二绝缘层30可选择氧化硅(SiOx)、氮化硅(SiNx)等。
具体地，所述第一绝缘层20与第二绝缘层30采用CVD(化学气相沉积)或PLD(脉冲激光沉积)沉积得到。
步骤S2、如图3-4所示，提供第一道光罩81，在所述第二绝缘层30上涂布光刻胶，利用所述第一道光罩81对该光刻胶进行曝光、显影，形成第一光刻胶层90，以所述第一光刻胶层90为遮蔽层，对所述第二绝缘层30进行蚀刻，在所述第二绝缘层30上形成相间隔的第一过孔31和第二过孔32。
具体地，所述步骤S2中采用蚀刻气体通过干蚀刻工艺对所述第二绝缘层30进行蚀刻，具体利用该蚀刻气体对所述第二绝缘层30进行离子轰击而蚀刻所述第二绝缘层30，该蚀刻气体相对于第一绝缘层20的材料对所述第二绝缘层30的材料具有选择蚀刻性，即该蚀刻气体只对第二绝缘层30具有蚀刻作用，而对第一绝缘层20不具有蚀刻作用，因此在该蚀刻过程中，对第一绝缘层20无损伤或损伤很小，即该步骤S2蚀刻到第一绝缘层20的表面时便停止蚀刻。
步骤S3、如图5所示，对所述第一绝缘层20进行蚀刻，在所述第一过孔31和第二过孔32下方形成与第一过孔31和第二过孔32均相连通的贯穿槽21，该贯穿槽21将所述第一过孔31和第二过孔32连通起来，与所述第一过孔31和第二过孔32共同构成垂直U型沟槽25。
具体地，所述步骤S3中采用蚀刻液通过湿蚀刻工艺对所述第一绝缘层20进行蚀刻，该蚀刻液相对于第二绝缘层30的材料对所述第一绝缘层20的材料具有选择蚀刻性，即该蚀刻液只对第一绝缘层20具有蚀刻作用，而对第二绝缘层30不具有蚀刻作用，例如，选用盐酸的蚀刻液来刻蚀Al2O3的第一绝缘层20，因此，蚀刻过程中该刻蚀液对第二绝缘层30无影响。
步骤S4、如图6-7所示，提供半导体溶液，将所述半导体溶液涂敷至所述垂直U型沟槽25，半导体溶液的流体特性可让其充分填满所述垂直U型沟槽25，然后固化所述垂直U型沟槽25内的半导体溶液，形成填充于该垂直U型沟槽25的有源层40；然后去除所述第一光刻胶层90。
具体地，所述步骤S4中所提供的半导体溶液可以为碳纳米管半导体溶液，也可以为透明氧化物半导体溶液，如氧化锌(ZnO)半导体溶液、铟镓锌氧化物(IGZO)半导体溶液，即所形成的有源层40的材料可以为碳纳米管半导体、氧化锌半导体或铟镓锌氧化物半导体等材料。
步骤S5、提供半灰阶光罩的第二道光罩82，结合半灰阶工艺和反转胶(Lift-off)工艺，利用该第二道光罩82依次经曝光(Photo)-干刻(Dry)-物理化学气相沉积(PVD)-剥离(Strip)的步骤在所述第二绝缘层30上于所述第一过孔31和第二过孔32之间形成下沉凹槽35，在所述第二绝缘层30上图案化形成相间隔的源极51、漏极52、栅极55，所述栅极55设于所述第一过孔31和第二过孔32之间的下沉凹槽35内，所述源极51和漏极52设于所述栅极55的两侧并分别覆盖所述第一过孔31和第二过孔32内的有源层40，从而分别与所述第一过孔31和第二过孔32内的有源层40相接触。
进一步地，所述步骤S5结合半灰阶工艺和Lift-off工艺形成源极51、漏极52、栅极55的过程具体包括：
步骤S51、如图9所示，提供第二道光罩82，在所述第二绝缘层30上涂布光刻胶，利用所述第二道光罩82对该光刻胶进行曝光、显影，得到暴露出位于所述第一过孔31和第二过孔32之间的第二绝缘层30的第二光刻胶层95、设于所述第二光刻胶层95上并分别对应位于第一过孔31和第二过孔32上方的第一凹槽951和第二凹槽952。
具体地，所述第二道光罩82包括透光区、半透光区、遮光区，在曝光过程中，所述透光区位于所述第一过孔31和第二过孔32之间的第二绝缘层30上，用于对应形成下沉凹槽35，所述半透光区位于所述透光区的两侧覆盖所述第一过孔31和第二过孔32，用于对应形成所述源极51和漏极52，而其他部分则为遮光区。
步骤S52、如图10所示，以所述第二光刻胶层95为遮蔽层，对所述第二光刻胶层95所露出的第二绝缘层30进行干法蚀刻，在所述第二绝缘层30上于所述第一过孔31和第二过孔32之间形成下沉凹槽35。
步骤S53、如图11-13所示，对所述第二光刻胶层95进行氧气灰化处理，减薄该第二光刻胶层95，所述第一凹槽951和第二凹槽952暴露出第一过孔31和第二过孔32，得到暴露出所述第一过孔31、第二过孔32、下沉凹槽35的第三光刻胶层96，在第三光刻胶层96及第二绝缘层30上通过PVD工艺沉积导电金属层50，去除第三光刻胶层96及其上的导电金属层50，便可得到所述源极51、漏极52、栅极55。
本发明的顶栅型薄膜晶体管的制作方法首先在衬底基板上依次形成第一绝缘层20、第二绝缘层30，利用第一道光罩81在所述第二绝缘层30上形成相间隔的第一过孔31和第二过孔32，在所述第一绝缘层20上于第一过孔31和第二过孔32下方形成贯穿槽21，该贯穿槽21将所述第一过孔31和第二过孔32连通起来，与所述第一过孔31和第二过孔32共同构成了垂直U型沟槽25，然后在该垂直U型沟槽25内填充形成有源层40，最后利用第二道光罩82在第二绝缘层30上形成源极51、漏极52、栅极55，简化了顶栅型薄膜晶体管的结构，减少了光罩制程数，用两道光罩即可完成一种具有垂直U型沟道的顶栅型薄膜晶体管的制作，节省了工艺制作成本。
请参阅图13-14，基于上述的栅型薄膜晶体管的制作方法，本发明还提供一种顶栅型薄膜晶体管，包括衬底基板10、设于所述衬底基板10上第一绝缘层20、设于所述第一绝缘层20上的第二绝缘层30、设于所述第一绝缘层20和第二绝缘层30上的垂直U型沟槽25、填充于该垂直U型沟槽25内的有源层40、设于所述第二绝缘层30上的源极51、漏极52、栅极55；
所述第二绝缘层30上设有相间隔的第一过孔31和第二过孔32，所述第一绝缘层20在第一过孔31和第二过孔32下方设有与第一过孔31和第二过孔32均相连通的贯穿槽21，该贯穿槽21将所述第一过孔31和第二过孔32连通起来，与所述第一过孔31和第二过孔32共同构成所述垂直U型沟槽25；
所述栅极55设于所述第一过孔31和第二过孔32之间的第二绝缘层30上，所述源极51和漏极52设于所述栅极55的两侧并分别覆盖所述第一过孔31和第二过孔32内的有源层40相接触，从而分别与所述第一过孔31和第二过孔32内的有源层40相接触。
具体地，所述第二绝缘层30上在第一过孔31和第二过孔32之间还设有下沉凹槽35，所述栅极55设于该下沉凹槽35内。
具体地，所述第一绝缘层20和第二绝缘层30的介电常数和膜层材料特性存在差异，进一步地，所述第二绝缘层30的材料为的氧化硅或氮化硅，其上的第一过孔31和第二过孔32采用干法蚀刻工艺制得，所述第一绝缘层20的材料为三氧化二铝、二氧化铪或二氧化锆，其上的贯穿槽21采用湿法蚀刻工艺制得。
具体地，所述有源层40由半导体溶液添加于所述垂直U型沟槽25内并经固化制得，该半导体溶液可以为碳纳米管半导体溶液，也可以为透明氧化物半导体溶液，如氧化锌(ZnO)半导体溶液、铟镓锌氧化物(IGZO)半导体溶液，即所形成的有源层40的材料可以为碳纳米管半导体、氧化锌半导体或铟镓锌氧化物半导体等材料等。
本发明的顶栅型薄膜晶体管，结构简单，制作过程中可以减少光罩制程数，节省工艺制作成本。
综上所述，本发明的顶栅型薄膜晶体管的制作方法首先在衬底基板上依次形成第一绝缘层、第二绝缘层，利用第一道光罩在所述第二绝缘层上形成相间隔的第一过孔和第二过孔，在所述第一绝缘层上于第一过孔和第二过孔下方形成贯穿槽，该贯穿槽将所述第一过孔和第二过孔连通起来，与所述第一过孔和第二过孔共同构成垂直U型沟槽，然后在该垂直U型沟槽内填充形成有源层，最后利用第二道光罩在第二绝缘层上形成源极、漏极、栅极，简化了顶栅型薄膜晶体管的结构，减少了光罩制程数，用两道光罩即可完成一种具有垂直U型沟道的顶栅型薄膜晶体管的制作，节省了工艺制作成本。本发明的顶栅型薄膜晶体管包括衬底基板、第一绝缘层、第二绝缘层、有源层、源极、漏极、栅极；所述第二绝缘层上设有相间隔的第一过孔和第二过孔，所述第一绝缘层在第一过孔和第二过孔下方设有与第一过孔和第二过孔均相连通的贯穿槽，该贯穿槽将所述第一过孔和第二过孔连通起来，与所述第一过孔和第二过孔共同构成垂直U型沟槽，所述有源层填充于该垂直U型沟槽内，所述栅极设于所述第一过孔和第二过孔之间的第二绝缘层上，所述源极和漏极设于所述栅极的两侧并分别与所述第一过孔和第二过孔内的有源层相接触，结构简单，制作过程中可以减少光罩制程数，节省工艺制作成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种顶栅型薄膜晶体管的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(10)，在所述衬底基板(10)上依次沉积第一绝缘层(20)、第二绝缘层(30)；
步骤S2、提供第一道光罩(81)，利用该第一道光罩(81)在所述第二绝缘层(30)上形成第一光刻胶层(90)，以所述第一光刻胶层(90)为遮蔽层，对所述第二绝缘层(30)进行蚀刻，在所述第二绝缘层(30)上形成相间隔的第一过孔(31)和第二过孔(32)；
步骤S3、对所述第一绝缘层(20)进行蚀刻，在所述第一过孔(31)和第二过孔(32)下方形成与第一过孔(31)和第二过孔(32)均相连通的贯穿槽(21)，该贯穿槽(21)与所述第一过孔(31)和第二过孔(32)共同构成垂直U型沟槽(25)；
步骤S4、提供半导体溶液，将所述半导体溶液涂敷至所述垂直U型沟槽(25)内，固化形成填充于该垂直U型沟槽(25)的有源层(40)；去除所述第一光刻胶层(90)；
步骤S5、提供第二道光罩(82)，利用该第二道光罩(82)在所述第二绝缘层(30)上图案化形成相间隔的源极(51)、漏极(52)、栅极(55)，所述栅极(55)设于所述第一过孔(31)和第二过孔(32)之间的第二绝缘层(30)上，所述源极(51)和漏极(52)设于所述栅极(55)的两侧并分别覆盖所述第一过孔(31)和第二过孔(32)内的有源层(40)而与有源层(40)相接触。
2.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤S5中所提供的第二道光罩(82)为半灰阶光罩，所述步骤S5还包括在所述第二绝缘层(30)上于所述第一过孔(31)和第二过孔(32)之间形成下沉凹槽(35)，所述栅极(55)设于该下沉凹槽(35)内。
3.如权利要求2所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤S5具体包括：
步骤S51、提供第二道光罩(82)，在所述第二绝缘层(30)上涂布光刻胶，利用所述第二道光罩(82)对该光刻胶进行曝光、显影，得到暴露出位于所述第一过孔(31)和第二过孔(32)之间的第二绝缘层(30)的第二光刻胶层(95)、设于所述第二光刻胶层(95)上并分别对应位于第一过孔(31)和第二过孔(32)上方的第一凹槽(951)和第二凹槽(952)；
步骤S52、以所述第二光刻胶层(95)为遮蔽层，对所述第二绝缘层(30)进行蚀刻，在所述第二绝缘层(30)上于所述第一过孔(31)和第二过孔(32)之间形成下沉凹槽(35)；
步骤S53、对所述第二光刻胶层(95)进行氧气灰化处理，减薄该第二光刻胶层(95)，所述第一凹槽(951)和第二凹槽(952)暴露出第一过孔(31)和第二过孔(32)，得到暴露出所述第一过孔(31)、第二过孔(32)、下沉凹槽(35)的第三光刻胶层(96)，在第三光刻胶层(96)及第二绝缘层(30)上沉积导电金属层(50)，去除第三光刻胶层(96)及其上的导电金属层(50)，得到所述源极(51)、漏极(52)、栅极(55)。
4.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤S2中采用蚀刻气体通过干蚀刻工艺对所述第二绝缘层(30)进行蚀刻；
所述步骤S3中采用蚀刻液通过湿蚀刻工艺对所述第一绝缘层(20)进行蚀刻。
5.如权利要求4所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述第一绝缘层(20)的材料为三氧化二铝、二氧化铪或二氧化锆；所述第二绝缘层(30)的材料为的氧化硅或氮化硅。
6.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤S4中所提供的半导体溶液为碳纳米管半导体溶液、氧化锌半导体溶液或铟镓锌氧化物半导体溶液。
7.一种顶栅型薄膜晶体管，其特征在于，包括衬底基板(10)、设于所述衬底基板(10)上第一绝缘层(20)、设于所述第一绝缘层(20)上的第二绝缘层(30)、设于所述第一绝缘层(20)和第二绝缘层(30)上的垂直U型沟槽(25)、填充于该垂直U型沟槽(25)内的有源层(40)、设于所述第二绝缘层(30)上相间隔的源极(51)、漏极(52)、栅极(55)；
所述第二绝缘层(30)上设有相间隔的第一过孔(31)和第二过孔(32)，所述第一绝缘层(20)在第一过孔(31)和第二过孔(32)下方设有与第一过孔(31)和第二过孔(32)均相连通的贯穿槽(21)，该贯穿槽(21)与所述第一过孔(31)和第二过孔(32)共同构成所述垂直U型沟槽(25)；
所述栅极(55)设于所述第一过孔(31)和第二过孔(32)之间的第二绝缘层(30)上，所述源极(51)和漏极(52)设于所述栅极(55)的两侧并分别覆盖所述第一过孔(31)和第二过孔(32)内的有源层(40)而与有源层(40)相接触。
8.如权利要求7所述的顶栅型薄膜晶体管，其特征在于，所述第二绝缘层(30)上在第一过孔(31)和第二过孔(32)之间还设有下沉凹槽(35)，所述栅极(55)设于该下沉凹槽(35)内。
9.如权利要求7所述的顶栅型薄膜晶体管，其特征在于，所述第一绝缘层(20)的材料为三氧化二铝、二氧化铪或二氧化锆；所述第二绝缘层(30)的材料为的氧化硅或氮化硅。
10.如权利要求7所述的顶栅型薄膜晶体管，其特征在于，所述有源层(40)的材料为碳纳米管半导体、氧化锌半导体或铟镓锌氧化物半导体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177281.8A CN107946368B (zh) | 2017-11-22 | 2017-11-22 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| PCT/CN2017/116301 WO2019100465A1 (zh) | 2017-11-22 | 2017-12-15 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| US15/744,066 US10249654B1 (en) | 2017-11-22 | 2017-12-15 | Manufacturing method of top-gate TFT and top-gate TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177281.8A CN107946368B (zh) | 2017-11-22 | 2017-11-22 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946368A true CN107946368A (zh) | 2018-04-20 |
| CN107946368B CN107946368B (zh) | 2019-04-30 |
Family
ID=61929915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711177281.8A Expired - Fee Related CN107946368B (zh) | 2017-11-22 | 2017-11-22 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107946368B (zh) |
| WO (1) | WO2019100465A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300849A (zh) * | 2018-08-29 | 2019-02-01 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制造方法 |
| CN111599867A (zh) * | 2020-05-12 | 2020-08-28 | 福建华佳彩有限公司 | 一种薄膜晶体管结构及制作方法 |
| CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
| CN111987137A (zh) * | 2020-09-10 | 2020-11-24 | 深圳市华星光电半导体显示技术有限公司 | 柔性面板及其制备方法 |
| CN116207127A (zh) * | 2021-12-24 | 2023-06-02 | 北京超弦存储器研究院 | 半导体氧化物晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060921A1 (en) * | 2004-09-22 | 2006-03-23 | Teruo Takizawa | Semiconductor substrate, semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
| CN101924110A (zh) * | 2010-04-22 | 2010-12-22 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
-
2017
- 2017-11-22 CN CN201711177281.8A patent/CN107946368B/zh not_active Expired - Fee Related
- 2017-12-15 WO PCT/CN2017/116301 patent/WO2019100465A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060921A1 (en) * | 2004-09-22 | 2006-03-23 | Teruo Takizawa | Semiconductor substrate, semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
| CN101924110A (zh) * | 2010-04-22 | 2010-12-22 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300849A (zh) * | 2018-08-29 | 2019-02-01 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制造方法 |
| WO2020042383A1 (zh) * | 2018-08-29 | 2020-03-05 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制造方法 |
| US10714504B2 (en) | 2018-08-29 | 2020-07-14 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low temperature poly-silicon thin film transistor array substrate and method of producing the same |
| CN111599867A (zh) * | 2020-05-12 | 2020-08-28 | 福建华佳彩有限公司 | 一种薄膜晶体管结构及制作方法 |
| CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
| CN111987137A (zh) * | 2020-09-10 | 2020-11-24 | 深圳市华星光电半导体显示技术有限公司 | 柔性面板及其制备方法 |
| CN116207127A (zh) * | 2021-12-24 | 2023-06-02 | 北京超弦存储器研究院 | 半导体氧化物晶体管及其制备方法 |
| WO2023116783A1 (zh) * | 2021-12-24 | 2023-06-29 | 北京超弦存储器研究院 | 半导体氧化物晶体管及其制备方法 |
| CN116207127B (zh) * | 2021-12-24 | 2024-03-15 | 北京超弦存储器研究院 | 半导体氧化物晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946368B (zh) | 2019-04-30 |
| WO2019100465A1 (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946368B (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| CN108198825B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US9825069B2 (en) | Array substrate manufacturing method | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR101844953B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN103928399B (zh) | Tft阵列基板的制作方法、tft阵列基板以及显示装置 | |
| CN107452808A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105793996A (zh) | 自对准金属氧化物tft | |
| US10971525B1 (en) | TFT array substrate and manufacturing method thereof | |
| KR101659466B1 (ko) | Tft 어레이기판 및 그 제조방법 | |
| CN104347641B (zh) | 薄膜晶体管阵列基板 | |
| US20140084292A1 (en) | Connection to First Metal Layer in Thin Film Transistor Process | |
| WO2017020480A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN110416233A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| RU2669546C1 (ru) | Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| CN104952934A (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US10249654B1 (en) | Manufacturing method of top-gate TFT and top-gate TFT | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190430 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |