CN101924110A - 一种体区接触的soi晶体管结构及其制备方法 - Google Patents
一种体区接触的soi晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN101924110A CN101924110A CN2010101534614A CN201010153461A CN101924110A CN 101924110 A CN101924110 A CN 101924110A CN 2010101534614 A CN2010101534614 A CN 2010101534614A CN 201010153461 A CN201010153461 A CN 201010153461A CN 101924110 A CN101924110 A CN 101924110A
- Authority
- CN
- China
- Prior art keywords
- soi
- layer
- etching
- transistor arrangement
- fence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 46
- 239000010703 silicon Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000012212 insulator Substances 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 230000001020 rhythmical effect Effects 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 238000005516 engineering process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出了一种体区接触的SOI晶体管结构及制备方法，所述方法包括：在SOI上生成一硬掩模层；刻蚀可露出SOI底部硅的开口；通过所述开口，对SOI氧化层进行湿法刻蚀；在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；在所述开口处，淀积一绝缘介质层，并进行平整化处理；淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。采用本发明能够有效形成SOI场效应晶体管的体区接触，消除SOI场效应晶体管的浮体效应，并改善SOI晶体管及其集成电路的散热能力。
Description
技术领域
本发明属于半导体及其制造技术领域，尤其涉及一种体区接触的SOI晶体管结构及制备方法。
背景技术
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。可是随着半导体芯片集成度的不断增加，MOS晶体管的沟道长度也在不断的缩短，当MOS晶体管的沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。传统的硅集成电路芯片一般制作在体硅上。
以绝缘体上的硅(SOI，Silicon on insulator)为衬底的大规模集成电路芯片从90纳米技术节点开始被部分半导体公司制造。SOI集成电路芯片具有抗辐照能力强、器件之间隔离简单、寄生电容小、抗闩锁效应强等优点。同时，SOI全耗尽型场效应晶体管在短沟道效应的控制上有优异的表现，和体硅晶体管相比有更好的更高的可缩微性。因此，超薄硅体SOI衬底以及制作在其上的全耗尽型场效应晶体管在未来的半导体集成电路中有着很大的应用前景。
与此同时，SOI集成电路芯片，特别是SOI全耗尽型场效应晶体管集成电路芯片也有随之而来的缺点：浮体效应和较低的散热能力。浮体效应导致场效应晶体管产生一定的记忆效应，降低了集成电路运行的可靠性。因此，如何形成高效的SOI场效应晶体管的体区接触是一个重要的课题。
发明内容
本发明所要解决的技术问题是，如何降低SOI结构中的浮体效应和提高散热能力。
为解决上述技术问题，本发明提出了一种体区接触的SOI晶体管结构，包括：在刻蚀掉SOI氧化层和SOI上部硅后填充有绝缘介质的第一结构，和SOI氧化层中在所述第一结构附近的多晶硅层，所述多晶硅层将SOI底部硅与SOI上部硅连接在一起。
优选地，所述SOI晶体管结构还包括：在SOI表面上的长方形栅叠层结构。
优选地，所述SOI晶体管结构还包括：在SOI表面上的T形栅叠层结构，具体是指在所述第一结构处，所述T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
优选地，所述栅叠层结构至少包括一层栅绝缘层和一层栅导电层。
另，本发明还提出了一种体区接触的SOI晶体管结构的制备方法，包括：在SOI上生成一硬掩模层，所述制备方法还包括：
步骤1，光刻、刻蚀一可露出SOI底部硅(1)的开口；
步骤2，通过所述开口，对SOI氧化层(2)进行湿法刻蚀；
步骤3，在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；
步骤4，在所述开口处，淀积一绝缘介质层，并进行平整化处理；
步骤5，淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。
优选地，所述步骤5中的栅叠层结构覆盖所述开口。
优选地，所述步骤2具体是指，用含氢氟酸的溶液对SOI中的氧化层(2)进行各向同性湿法刻蚀，所述SOI中的氧化层(2)被横向刻蚀，横向刻蚀的距离由刻蚀时间进行控制。
优选地，所述横向刻蚀的距离小于所述晶体管的栅电极长度。
优选地，所述步骤4中淀积的绝缘介质层，为二氧化硅层；所述对该介质层进行平整化处理，采用的是化学机械抛光或刻蚀的方法。
优选地，所述步骤5中栅叠层结构为长方形。
优选地，所述步骤5中栅叠层结构为T形，具体是指在所述开口处，所述T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
另，本发明还提出了一种集成电路芯片，所述芯片上包括至少一个所述SOI晶体管结构的半导体器件。
与传统的SOI晶体管结构相比，本发明的优势如下：
本发明所示的结构能够有效形成SOI场效应晶体管的体区接触，消除SOI场效应晶体管的浮体效应；
本发明所示结构使SOI场效应晶体管的体区和SOI衬底中的底部硅衬底接触，能够改善SOI晶体管及其集成电路的散热能力；
本发明所示结构及其制备方法使SOI场效应晶体管的体区和SOI衬底中的底部硅衬底接触，能够最大限度地利用衬底的面积，提高芯片的集成度。
附图说明
图1是SOI衬底的平面图；
图2是图1所示AA’方向的截面图；
图3是在图2所示结构上淀积一硬掩模层后AA’方向的截面图；
图4是在图3所示结构上通过光刻、刻蚀等工艺形成一开口的平面图；
图5是图4所示AA’方向的截面图；
图6是在图5所示结构上湿法刻蚀SOI中的氧化层后AA’方向的截面图；
图7是在图6所示结构上淀积一多晶硅层并进行各向异性干法刻蚀后AA’方向的截面图；
图8是在图7所示结构上淀积一介质层并进行平整化处理后的平面图；
图9是图8所示AA’方向的截面图；
图10是在图9所示结构上刻蚀出有源区后的平面图；
图11是图10所示AA’方向的截面图；
图12是图10所示BB’方向的截面图；
图13是在图11所示结构上淀积介质层并进行平整化处理后AA’方向的截面图；
图14是在图13所示结构上刻蚀除去SOI表面的硬掩模层后AA’方向的截面图；
图15是在图14所示结构上淀积栅绝缘层、栅导电层后AA’方向的截面图；
图16是在图15所示结构上刻蚀栅导电层和绝缘层后的平面图一；
图17是图16所示AA’方向的截面图；
图18是在图15所示结构上刻蚀栅导电层和绝缘层后的平面图二；
图19是图18所示AA’方向的截面图；
图20是本发明SOI晶体管结构制备方法的流程图。
具体实施方式
本发明提出了一种体区接触的SOI晶体管结构，见图17，包括：在刻蚀掉SOI氧化层2和SOI上部硅3后填充有绝缘介质6的第一结构，和SOI氧化层2中在所述第一结构附近的多晶硅层5，所述多晶硅层5将SOI底部硅1与SOI上部硅3连接在一起。
所述SOI晶体管结构还包括：在SOI表面上的长方形栅叠层结构，见图16和图17，所述长方形栅叠层结构包括长方形栅绝缘层8和长方形栅导电层9。
所述SOI晶体管结构还包括：在SOI表面上的T形栅叠层结构，见图18和图19，具体是指在所述第一结构处，所述T形栅叠层结构在BB’方向长方形的基础上增加了一块AA’方向的长方形，所述T形栅叠层结构包括T形栅绝缘层8和T形栅导电层9。
另，本发明还提出了一种集成电路芯片，所述芯片包括至少一个所述SOI晶体管结构的半导体器件。
另，本发明还提出了一种体区接触的SOI晶体管结构的制备方法，见图20，包括：在SOI衬底上生成一硬掩模层，所述制备方法还包括：
步骤1，光刻、刻蚀一可露出SOI底部硅的开口；
步骤2，通过所述开口，对SOI氧化层进行湿法刻蚀；
步骤3，在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；
步骤4，在所述开口处，淀积一绝缘介质层，并进行平整化处理；
步骤5，淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。
下面就上述制备方法进行具体说明：
实施例一
本实施例包括图1至图17所示的工艺步骤：
步骤1，提供一块绝缘体上的硅(SOI，Silicon On Insulator)衬底，见图1和图2，所述SOI衬底包括：SOI底部硅1、SOI氧化层2和SOI上部硅3。
步骤2，在所述SOI衬底即SOI上部硅3上淀积一硬掩模层4，见图3。所述硬掩模层4为绝缘介质层，可为以下材料：氮化硅(Si3N4)、二氧化硅(SiO2)、或者是氮化硅、二氧化硅组成的多层结构。
步骤3，通过光刻、刻蚀等工艺形成如图4和图5所示的开口。刻蚀时，除掉硬掩模层4、SOI上部硅3和SOI氧化层2，露出SOI底部硅1。
步骤4，通过所述开口湿法刻蚀SOI氧化层2。比如用含氢氟酸(HF)的溶液，各向同性刻蚀SOI氧化层2，因此所述开口处的SOI氧化硅层2被横向刻蚀，横向刻蚀的距离可以由刻蚀时间进行控制，形成如图6所示的结构。
步骤5，淀积一多晶硅层5并进行各向异性干法刻蚀。进行各向异性干法刻蚀该多晶硅层5，剩余的多晶硅层5连接了SOI上部硅3和SOI底部硅1。见图7。
步骤6，淀积一绝缘介质层6并进行平整化处理。淀积的绝缘介质层6，一般为二氧化硅，对该介质层进行平整化处理，一般用化学机械抛光(CMP)或刻蚀等方法，形成如图8、图9所示的结构。
步骤7，光刻、刻蚀留出有源区。所述有源区为图10中4所覆盖的区域，其余部分被刻蚀掉，如图10中4周围的部分，刻蚀的深度是要求露出有源区4以外的SOI底部硅1。所以需要刻蚀掉有源区周围结构上的硬掩模层4、SOI上部硅3、SOI氧化层3、开口中的介质层6，见图10、图11、图12。
步骤8，在所述被刻蚀掉的有源区周围，即SOI底部硅1上淀积一介质层7并进行平整化处理。与步骤6一样，淀积的材料为二氧化硅，见图13。
步骤9，刻蚀除去SOI表面的硬掩模层4和介质层6，露出SOI上部硅3，见图14。
步骤10，淀积形成栅叠层，包括栅绝缘层8和栅导电层9。所述栅绝缘层8的材料，为二氧化硅、氮化硅、含锆的高K介质或者为它们组成的混合物。所述栅导电层9的材料，为多晶硅、金属、或者它们组成的多层结构，金属可以是TiN，TaN，见图15。
步骤11，光刻、图形化刻蚀栅导电层9和绝缘层8。刻蚀栅导电层9和栅绝缘层8，形成如图16、图17所示的场效应晶体管的长方形栅电极。
步骤12，最后进入常规的CMOS工艺：在栅电极两边的SOI上部硅3中进行离子注入，形成晶体管的源极和漏极。因为采用的是自对准工艺，栅电极之下的SOI上部硅3中形成晶体管的体区。
由此可见，步骤5中形成的多晶硅层5将所述体区即栅电极之下的SOI上部硅3和SOI底部硅1连接在一起，从而避免了通常的SOI场效应晶体管的浮体效应。
实施例二
除了步骤11以外，其他步骤与实施例一中的步骤完全相同，此方法中步骤11采用了另外一种栅电极的形状，见图18、图19，这种形状的栅电极的优点是可以增大形成体区接触的工艺窗口，而且增大了体区接触的面积。所述体区接触是指，SOI上部硅3和SOI下部硅1通过多晶硅5形成接触。而栅电极9以下的SOI上部硅1就是体区。图18与图16相比，栅电极的面积增大，所以栅电极所覆盖的SOI上部硅1即体区面积增大，所以SOI上部硅3与下部硅1能形成更好的接触。
采用本发明所提供的结构和制备方法，能够有效形成SOI场效应晶体管的体区接触，消除SOI场效应晶体管的浮体效应，并改善SOI晶体管及其集成电路的散热能力，同时能够最大限度地利用衬底的面积，提高芯片的集成度。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (12)
1.一种体区接触的SOI晶体管结构，其特征在于，包括：在刻蚀掉SOI氧化层和SOI上部硅后填充有绝缘介质的第一结构，和SOI氧化层中在所述第一结构附近的多晶硅层，所述多晶硅层将SOI底部硅与SOI上部硅连接在一起。
2.如权利要求1所述SOI晶体管结构，其特征在于，所述SOI晶体管结构还包括：在SOI表面上的长方形栅叠层结构。
3.如权利要求1所述SOI晶体管结构，其特征在于，所述SOI晶体管结构还包括：在SOI表面上的T形栅叠层结构，具体是指在所述第一结构处，所述T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
4.如权利要求2和3所述SOI晶体管结构，其特征在于，所述栅叠层结构至少包括一层栅绝缘层和一层栅导电层。
5.一种体区接触的SOI晶体管结构的制备方法，包括：在SOI衬底上生成一硬掩模层，其特征在于，所述制备方法还包括：
步骤1，光刻、刻蚀一个可露出SOI底部硅的开口；
步骤2，通过所述开口，对SOI氧化层进行湿法刻蚀；
步骤3，在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；
步骤4，在所述开口处，淀积一绝缘介质层，并进行平整化处理；
步骤5，淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。
6.如权利要求5所述SOI晶体管结构的制备方法，其特征在于，所述步骤5中的栅叠层结构覆盖所述开口。
7.如权利要求5所述SOI晶体管结构的制备方法，其特征在于，所述步骤2具体是指，用含氢氟酸的溶液对SOI中的氧化层进行各向同性湿法刻蚀，所述SOI中的氧化层被横向刻蚀，横向刻蚀的距离由刻蚀时间进行控制。
8.如权利要求7所述SOI晶体管结构的制备方法，其特征在于，所述横向刻蚀的距离小于所述晶体管的栅电极长度。
9.如权利要求5所述SOI晶体管结构的制备方法，其特征在于，所述步骤4中淀积的绝缘介质层为二氧化硅层；所述对该介质层进行平整化处理，采用的是化学机械抛光或刻蚀的方法。
10.如权利要求5所述SOI晶体管结构的制备方法，其特征在于，所述步骤5中栅叠层结构为长方形。
11.如权利要求5所述SOI晶体管结构的制备方法，其特征在于，所述步骤5中栅叠层结构为T形，具体是指在所述开口处，所述T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
12.一种集成电路芯片，其特征在于，所述芯片上包括至少一个如权利要求1所述的SOI晶体管结构的半导体器件。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010153461.4A CN101924110B (zh) | 2010-04-22 | 2010-04-22 | 一种体区接触的soi晶体管结构及其制备方法 |
| PCT/CN2011/000679 WO2011131028A1 (zh) | 2010-04-22 | 2011-04-19 | 一种体区接触的soi晶体管结构及其制备方法 |
| US13/583,923 US9000521B2 (en) | 2010-04-22 | 2011-04-19 | Body contact SOI transistor structure and method of making |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010153461.4A CN101924110B (zh) | 2010-04-22 | 2010-04-22 | 一种体区接触的soi晶体管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101924110A true CN101924110A (zh) | 2010-12-22 |
| CN101924110B CN101924110B (zh) | 2015-04-29 |
Family
ID=43338906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010153461.4A Expired - Fee Related CN101924110B (zh) | 2010-04-22 | 2010-04-22 | 一种体区接触的soi晶体管结构及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9000521B2 (zh) |
| CN (1) | CN101924110B (zh) |
| WO (1) | WO2011131028A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130172A (zh) * | 2010-12-23 | 2011-07-20 | 上海北京大学微电子研究院 | Soi器件结构 |
| WO2011131028A1 (zh) * | 2010-04-22 | 2011-10-27 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
| CN107946368A (zh) * | 2017-11-22 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| CN110416162A (zh) * | 2019-08-29 | 2019-11-05 | 上海华力集成电路制造有限公司 | Fd-soi的工艺方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9472570B2 (en) | 2014-02-18 | 2016-10-18 | Globalfoundries Inc. | Diode biased body contacted transistor |
| CN104392998B (zh) * | 2014-09-30 | 2017-07-07 | 中国电子科技集团公司第五十八研究所 | 绝缘体上硅抗辐射特性表征结构及其制备方法 |
| US10299368B2 (en) * | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976945A (en) * | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
| KR20040060288A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| US20080113474A1 (en) * | 2004-06-25 | 2008-05-15 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor-on-insulating (soi) field effect transistors with body contacts |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
| KR100340878B1 (ko) * | 2000-06-28 | 2002-06-20 | 박종섭 | 에스오아이 소자의 제조방법 |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6709904B2 (en) * | 2001-09-28 | 2004-03-23 | Agere Systems Inc. | Vertical replacement-gate silicon-on-insulator transistor |
| US20090184357A1 (en) * | 2008-01-18 | 2009-07-23 | Qimonda Ag | Soi based integrated circuit and method for manufacturing |
| CN101924110B (zh) * | 2010-04-22 | 2015-04-29 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
-
2010
- 2010-04-22 CN CN201010153461.4A patent/CN101924110B/zh not_active Expired - Fee Related
-
2011
- 2011-04-19 WO PCT/CN2011/000679 patent/WO2011131028A1/zh active Application Filing
- 2011-04-19 US US13/583,923 patent/US9000521B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976945A (en) * | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
| KR20040060288A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| US20080113474A1 (en) * | 2004-06-25 | 2008-05-15 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor-on-insulating (soi) field effect transistors with body contacts |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011131028A1 (zh) * | 2010-04-22 | 2011-10-27 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
| CN102130172A (zh) * | 2010-12-23 | 2011-07-20 | 上海北京大学微电子研究院 | Soi器件结构 |
| CN107946368A (zh) * | 2017-11-22 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| CN107946368B (zh) * | 2017-11-22 | 2019-04-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| WO2019100465A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| CN110416162A (zh) * | 2019-08-29 | 2019-11-05 | 上海华力集成电路制造有限公司 | Fd-soi的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101924110B (zh) | 2015-04-29 |
| US20130026573A1 (en) | 2013-01-31 |
| WO2011131028A1 (zh) | 2011-10-27 |
| US9000521B2 (en) | 2015-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133387B2 (en) | FinFETs having dielectric punch-through stoppers | |
| US9865694B2 (en) | Split-gate trench power mosfet with protected shield oxide | |
| US6429477B1 (en) | Shared body and diffusion contact structure and method for fabricating same | |
| TWI520275B (zh) | 記憶裝置與其形成方法 | |
| CN103872132B (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| CN103460358B (zh) | 用置换金属栅极工艺形成用于晶体管的无边沿接触体 | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| US7230270B2 (en) | Self-aligned double gate device and method for forming same | |
| CN103000572A (zh) | 高k金属栅极器件的接触件 | |
| CN104009070A (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| US9865747B2 (en) | Etch stop region based fabrication of bonded semiconductor structures | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
| TWI514577B (zh) | 半導體元件及其製造方法 | |
| CN111508963A (zh) | 一种外围电路、三维存储器及其制备方法 | |
| US7732877B2 (en) | Gated diode with non-planar source region | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| US8669606B2 (en) | Semiconductor device and method for manufacturing thereof | |
| CN103681332B (zh) | 晶体管的形成方法、半导体器件的形成方法 | |
| CN1983636A (zh) | 半导体器件及其制造方法 | |
| KR100944357B1 (ko) | 반도체소자 및 그 형성방법 | |
| CN110400751B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR100674645B1 (ko) | 반도체 소자 제조 방법 | |
| KR100675887B1 (ko) | 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150429 Termination date: 20190422 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |