WO2011131028A1 - 一种体区接触的soi晶体管结构及其制备方法 - Google Patents
一种体区接触的soi晶体管结构及其制备方法 Download PDFInfo
- Publication number
- WO2011131028A1 WO2011131028A1 PCT/CN2011/000679 CN2011000679W WO2011131028A1 WO 2011131028 A1 WO2011131028 A1 WO 2011131028A1 CN 2011000679 W CN2011000679 W CN 2011000679W WO 2011131028 A1 WO2011131028 A1 WO 2011131028A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- soi
- etching
- layer
- transistor structure
- silicon
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 40
- 239000010703 silicon Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000012212 insulator Substances 0.000 title abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 210000000746 body region Anatomy 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 35
- 230000005669 field effect Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000005855 radiation Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241000283707 Capra Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Description
说 明 书
一种体区接触的 SOI晶体管结构及其制备方法 技术领域
本发明属于半导体及其制造技术领域， 尤其涉及一种体区接触的 SOI 晶 体管结构及制备方法。 背景技术
近年来， 以硅集成电路为核心的微电子技术得到了迅速的发展， 集成电路 芯片的发展基本上遵循摩尔定律， 即半导体芯片的集成度以每 18个月翻一番 的速度增长。 可是随着半导体芯片集成度的不断增加， MOS 晶体管的沟道长 度也在不断的缩短， 当 MOS晶体管的沟道长度变得非常短时， 短沟道效应会 使半导体芯片性能劣化， 甚至无法正常工作。传统的硅集成电路芯片一般制作 在体硅上。
以绝缘体上的硅（SOI, Silicon on insulator ) 为衬底的大规模集成电路芯 片从 90纳米技术节点开始被部分半导体公司制造。 SOI集成电路芯片具有抗 辐照能力强、 器件之间隔离简单、 寄生电容小、 抗闩锁效应强等优点。 同时， SOI全耗尽型场效应晶体管在短沟道效应的控制上有优异的表现，和体硅晶体 管相比有更好的更高的可缩微性。 因此， 超薄硅体 SOI 衬底以及制作在其上 的全耗尽型场效应晶体管在未来的半导体集成电路中有着很大的应用前景。
与此同时， SOI集成电路芯片， 特别是 SOI全耗尽型场效应晶体管集成电 路芯片也有随之而来的缺点： 浮体效应和较低的散热能力。浮体效应导致场效 应晶体管产生一定的记忆效应， 降低了集成电路运行的可靠性。 因此， 如何形 成高效的 SOI场效应晶体管的体区接触是一个重要的课题。 发明内容
本发明所要解决的技术问题是， 如何降低 SOI 结构中的浮体效应和提高
散热能力。
为解决上述技术问题， 本发明提出了一种体区接触的 SOI 日¾体管 勾,， 包括： 在刻蚀掉 SOI氧化层和 SOI上部硅后填充有绝缘介质的第一结构， 和 SOI氧化层中在所述第一结构附近的多晶硅层，所述多晶硅层将 SOI底部硅与 SOI上部硅连接在一起。
优选地， 所述 SOI晶体管结构还包括： 在 SOI表面上的长方形栅叠层结 构。
优选地， 所述 SOI晶体管结构还包括： 在 SOI表面上的 T形栅叠层结构， 具体是指在所述第一结构处， 所述 τ 形结构的 *t叠层结构在竖向长方形的基 础上增加了一块横向的长方形。
优选地， 所述栅叠层结构至少包括一层栅绝缘层和一层栅导电层。
另， 本发明还提出了一种体区接触的 SOI晶体管结构的制备方法， 包括： 在 SOI上生成一硬掩模层， 所述制备方法还包括：
步骤 1 , 光刻、 刻蚀一可露出 SOI底部硅（ 1 ) 的开口；
步骤 2, 通过所述开口， 对 SOI氧化层（2 )进行湿法刻蚀；
步骤 3， 在所述开口处， 淀积一多晶硅层， 并进行各向异性干法刻蚀； 步骤 4, 在所述开口处， 淀积一绝缘介质层， 并进行平整化处理； 步骤 5， 淀积并刻蚀形成栅叠层结构， 通过离子注入形成晶体管的源、 漏 结。
优选地， 所述步骤 5中的栅叠层结构覆盖所述开口。
优选地， 所述步骤 2具体是指， 用含氢氟酸的溶液对 SOI中的氧化层（2 ) 进行各向同性湿法刻蚀， 所述 SOI中的氧化层（2 )被横向刻蚀， 横向刻蚀的 距离由刻蚀时间进 4亍控制。
优选地， 所述橫向刻蚀的距离 'j、于所述晶体管的栅电极长度。
优选地， 所述步骤 4中淀积的绝缘介质层， 为二氧化硅层； 所述对该介质 层进行平整化处理， 采用的是化学机械抛光或刻蚀的方法。
优选地， 所述步骤 5中栅叠层结构为长方形。
优选地， 所述步骤 5 中栅叠层结构为 T形， 具体是指在所述开口处， 所 述 Τ形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
另， 本发明还提出了一种集成电路芯片， 所述芯片上包括至少一个所述 SOI晶体管结构的半导体器件。
与传统的 SOI晶体管结构相比， 本发明的优势如下：
本发明所示的结构能够有效形成 SOI场效应晶体管的体区接触，消除 SOI 场效应晶体管的浮体效应； :
本发明所示结构使 S.OI场效应晶体管的体区和 SOI村底中的底部硅衬底 接触， 能够改善 SOI晶体管及其集成电路的散热能力；
本发明所示结构及甚制备方法使 SOI场效应晶体管的体区和 SOI衬底中 的底部硅衬底接触， 能够最大限度地利用衬底的面积， 提高芯片的集成度。 附图说明
图 1是 SOI衬底的羊面图；
图 2是图 1所示 AA'方向的截面图；
图 3是在图 2所示结^]上淀积一硬掩模层后 AA'方向的截面图；
图 4是在图 3所示结^]上通过光刻、 刻蚀等工艺形成一开口的平面图； 图 5是图 4所示 AA'方向的截面图；
图 6是在图 5所示结构上湿法刻蚀 SOI中的氧化层后 ΑΑ，方向的截面图； 图 7是在图 6所示结构上淀积一多晶硅层并进行各向异性干法刻蚀后 ΑΑ， 方向的截面图； ·
图 8是在图 7所示结构上淀积一介质层并进行平整化处理后的平面图； 图 9是图 8所示 AA'方向的截面图；
图 10是在图 9所示结构上刻蚀出有源区后的平面图；
图 11是图 10所示 ΑΑ，方向的截面图；
图 12是图 10所示 BB'方向的截面图； - 图 13是在图 11所示结构上淀积介质层并进行平整化处理后 ΑΑ，方向的截
面图；
图 14是在图 13所示结构上刻蚀除去 SOI表面的硬掩模层后 AA，方向的截 面图；
图 15是在图 14所示结构上淀积栅绝缘层、栅导电层后 AA，方向的截面图； 图 16是在图 15所示结构上刻蚀栅导电层和绝缘层后的平面图一； 图 17是图 16所示 AA，方向的截面图；
图 18是在图 15所示结构上刻蚀栅导电层和绝缘层后的平面图二； 图 19是图 18所示 AA，方向的截面图；
图 20是本发明 SOI晶体管结构制备方法的流程图。 具体实施方式
本发明提出了一种体区接触的 SOI晶体管结构， 见图 17， 包括： 在刻蚀 掉 SOI氧化层 2和 SOI上部硅 3后填充有绝缘介质 6的第一结构， 和 SOI氧 化层 2中在所述第一结构附近的多晶硅层 5， 所述多晶硅层 5将 SOI底部硅 1 与 SOI上部硅 3连接在一起。
所述 S0I晶体管结构还包括： 在 S0I表面上的长方形栅叠层结构， 见图 16和图 17， 所述长方形栅叠层结构包括长方形栅绝缘层 8和长方形栅导电层 9。
所述 SOI晶体管结构还包括： 在 SOI表面上的 T形栅叠层结构， 见图 18 和图 19， 具体是指在所述第一结构处， 所述 T形栅叠层结构在 BB，方向长方 形的基础上增加了一块 AA，方向的长方形， 所述 T形栅叠层结构包括 T形栅 绝缘层 8和 T形栅导电层 9。
另， 本发明还提出了一种集成电路芯片， 所述芯片包括至少一个所述 S〇I 晶体管结构的半导体器件。
另， 本发明还提出了一种体区接触的 SOI 晶体管结构的制备方法， 见图 20, 包括： 在 SOI衬底上生成一硬掩模层， 所述制备方法还包括：
步骤 1 , 光刻、 刻蚀一可露出 SOI底部硅的开口；
步骤 2， 通过所述开口， 对 SOI氧化层进行湿法刻蚀；
步骤 3， 在所述开口处， 淀积一多晶硅层， 并进行各向异性千法刻蚀； 步骤 4， 在所述开口处， 淀积一绝缘介质层， 并进行平整化处理； 步骤 5 , 淀积并刻蚀形成栅叠层结构， 通过离子注入形成晶体管的源、 漏 结。
下面就上述制备方法进行具体说明：
实施例一
本实施例包括图 1至图 17所示的工艺步骤：
步骤 1， 提供一块绝缘体上的硅（SOI, Silicon On Insulator)衬底， 见图 1 和图 2, 所述 SOI衬底包括： SOI底部硅 1、 SOI氧化层 2和 SOI上部硅 3。
步骤 2, 在所述 SOI村底即 SOI上部硅 3上淀积一硬掩模层 4， 见图 3。 所述硬掩模层 4 为绝缘介质层， 可为以下材料： 氮化硅（Si3N4)、 二氧化硅 ( Si02 )、 或者是氮化硅.、 二氧化硅组成的多层结构。
步骤 3， 通过光刻、 .刻蚀等工艺形成如图 4和图 5所示的开口。 刻蚀时， 除掉硬掩模层 4、 SOI上部硅 3和 SOI氧化层 2, 露出 SOI底部硅 1。
步骤 4, 通过所述开口湿法刻蚀 SOI氧化层 2。 比如用含氢氟酸（HF )的 溶液， 各向同性刻蚀 SOI氧化层 2, 因此所述开口处的 SOI氧化硅层 2被横向 刻蚀， 横向刻蚀的距离可以由刻蚀时间进行控制， 形成如图 6所示的结构。
步骤 5 , 淀积一多晶硅层 5并进行各向异性干法刻蚀。 进行各向异性干法 刻蚀该多晶硅层 5， 剩余的多晶硅层 5连接了 SOI上部硅 3和 SOI底部硅 1。 见图 7。
步骤 6， 淀积一绝缘介质层 6并进行平整化处理。 淀积的绝缘介质层 6， 一般为二氧化硅， 对该介质层进行平整化处理， 一般用化学机械抛光 (CMP) 或刻蚀等方法， 形成如图 8、 图 9所示的结构。
步骤 7， 光刻、 刻蚀贸出有源区。 所述有源区为图 10中 4所覆盖的区域， 其余部分被刻蚀掉， 如图 10中 4周围的部分， 刻蚀的深度是要求露出有源区 4以外的 SOI底部硅 1。 所以需要刻蚀掉有源区周围结构上的硬掩模层 4、 SOI
上部硅 3、 SOI氧化层 3 、 开口中的介质层 6， 见图 10、 图 11、 图 12。
步骤 8, 在所述被刻蚀掉的有源区周围， 即 SOI底部硅 1上淀积一介质层
7并进行平整化处理。 与步骤 6—样， 淀积的材料为二氧化硅， 见图 13。
步骤 9, 刻蚀除去 SOI表面的硬掩模层 4和介质层 6, 露出 SOI上部硅 3 , 见图 14。
步骤 10， 淀积形成栅叠层， 包括栅绝缘层 8和栅导电层 9。 所述栅绝缘层 8的材料， 为二氧化硅、 氮化硅、 含锆的高 K介质或者为它们组成的混合物。 所述栅导电层 9的材料 为,多晶硅、 金属、 或者它们组成的多层结构， 金属可 以是 TiN， TaN, 见图 1.5 . ,.
步骤 11 , 光刻、 图形化刻蚀栅导电层 9和绝缘层 8。 刻蚀栅导电层 9和栅 绝缘层 8, 形成如图 16、 图 17所示的场效应晶体管的长方形栅电极。
步骤 12, 最后进入常规的 CMOS工艺： 在栅电极两边的 SOI上部硅 3中 进行离子注入， 形成晶体管的源极和漏极。 因为采用的是自对准工艺， 栅电极 之下的 SOI上部硅 3中.形成晶体管的体区。
由此可见， 步骤 5 中^成的多晶硅层 5将所述体区即栅电极之下的 SOI 上部硅 3和 SOI底部硅 , 1连接在一起， 从而避免了通常的 SOI场效应晶体管 的浮体效应。 实施例二
除了步骤 11 以外， .,其他步骤与实施例一中的步骤完全相同， 此方法中步 骤 11采用了另外一种栅电 '极的形状， 见图 18、 图 19， 这种形状的栅电极的优 点是可以增大形成体区接触的工艺窗口， 而且增大了体区接触的面积。 所述体 区接触是指， SOI上部硅 3和 SOI下部硅 1通过多晶硅 5形成接触。 而栅电极 9以下的 SOI上部硅 1就是体区。 图 18与图 16相比， 栅电极的面积增大， 所 以栅电极所覆盖的 SOI上部硅 1 即体区面积增大， 所以 SOI上部硅 3与下部 硅 1能形成更好的接触。 、
采用本发明所提供的结构和制备方法， 能够有效形成 SOI 场效应晶体管
的体区接触， 消除 SOI场效应晶体管的浮体效应， 并改善 SOI晶体管及其集 成电路的散热能力，同时能够最大限度地利用衬底的面积，提高芯片的集成度。
当然， 本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims
1、 一种体区接触的 SOI晶体管结构， 其特征在于， 包括： 在刻蚀掉 SOI 氧化层和 SOI上部硅后填充有绝缘介质的第一结构， 和 SOI氧化层中在所述 第一结构附近的多晶硅层， 所述多晶硅层将 SOI底部硅与 SOI上部硅连接在 一起。
2、 如权利要求 1所述 S0I晶体管结构， 其特征在于， 所述 SOI晶体管结 构还包括： 在 SOI表面上的长方形栅叠层结构。
3、 如权利要求 1所述 SOI晶体管结构， 其特征在于， 所述 SOI晶体管结 构还包括： 在 SOI表面上的 T形栅叠层结构， 具体是指在所述第一结构处， 所述 T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的长方形。
4、 如权利要求 2和 3所述 SOI晶体管结构， 其特征在于， 所述栅叠层结 构至少包括一层栅绝缘层和一层栅导电层。
5、 一种体区接触的 SOI晶体管结构的制备方法， 包括： 在 SOI村底上生 成一硬掩模层， 其特征在于，所述制备方法还包括：
步骤 1 , 光刻、 刻蚀一个可露出 SOI底部硅的开口；
步骤 2, 通过所述开口， 对 SOI氧化层进行湿法刻蚀；
步骤 3 , 在所述开口处， 淀积一多晶硅层， 并进行各向异性千法刻蚀； 步骤 4, 在所述开口处， 淀积一绝缘介质层， 并进行平整化处理； 步骤 5 , 淀积并刻蚀形成栅叠层结构， 通过离子注入形成晶体管的源、 漏 结。
6、 如权利要求 5所述 SOI晶体管结构的制备方法， 其特征在于， 所述步 骤 5中的栅叠层结构覆盖所述开口。
7、 如权利要求 5所述 SOI晶体管结构的制备方法， 其特征在于， 所述步 骤 2具体是指， 用含氢氟酸的溶液对 SOI中的氧化层进行各向同性湿法刻蚀， 所述 SOI中的氧化层被横向刻蚀， 横向刻蚀的距离由刻蚀时间进行控制。
8、 如权利要求 7所述 SOI晶体管结构的制备方法， 其特征在于， 所述横 向刻蚀的距离小于所述晶体管的栅电极长度。
9、 如权利要求 5所述 SOI晶体管结构的制备方法， 其特征在于， 所述步 骤 4中淀积的绝缘介质层为二氧化硅层； 所述对该介质层进行平整化处理； 采 用的是化学机械抛光或刻蚀的方法。
10、 如权利要求 5所述 SOI晶体管结构的制备方法， 其特征在于， 所述 步骤 5中栅叠层结构为长方形。
11、 如权利要求 5所述 SOI晶体管结构的制备方法， 其特征在于， 所述步 骤 5中栅叠层结构为 T形， 具体是指在所述开口处， 所述 T形结构的栅叠层 结构在竖向长方形的基础上增加了一块横向的长方形。
12、 一种集成电路芯片， 其特征在于， 所述芯片上包括至少一个如权利要 求 1所述的 SOI晶体管结构的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/583,923 US9000521B2 (en) | 2010-04-22 | 2011-04-19 | Body contact SOI transistor structure and method of making |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010153461.4A CN101924110B (zh) | 2010-04-22 | 2010-04-22 | 一种体区接触的soi晶体管结构及其制备方法 |
| CN201010153461.4 | 2010-04-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011131028A1 true WO2011131028A1 (zh) | 2011-10-27 |
Family
ID=43338906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2011/000679 WO2011131028A1 (zh) | 2010-04-22 | 2011-04-19 | 一种体区接触的soi晶体管结构及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9000521B2 (zh) |
| CN (1) | CN101924110B (zh) |
| WO (1) | WO2011131028A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924110B (zh) * | 2010-04-22 | 2015-04-29 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
| CN102130172A (zh) * | 2010-12-23 | 2011-07-20 | 上海北京大学微电子研究院 | Soi器件结构 |
| US9472570B2 (en) | 2014-02-18 | 2016-10-18 | Globalfoundries Inc. | Diode biased body contacted transistor |
| CN104392998B (zh) * | 2014-09-30 | 2017-07-07 | 中国电子科技集团公司第五十八研究所 | 绝缘体上硅抗辐射特性表征结构及其制备方法 |
| US10299368B2 (en) * | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| CN107946368B (zh) * | 2017-11-22 | 2019-04-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| CN110416162A (zh) * | 2019-08-29 | 2019-11-05 | 上海华力集成电路制造有限公司 | Fd-soi的工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976945A (en) * | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
| US6461903B2 (en) * | 2000-06-28 | 2002-10-08 | Hynix Semiconductor Inc. | Method for fabricating a part depletion type SOI device preventing a floating body effect |
| KR20040060288A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| CN101924110A (zh) * | 2010-04-22 | 2010-12-22 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6709904B2 (en) * | 2001-09-28 | 2004-03-23 | Agere Systems Inc. | Vertical replacement-gate silicon-on-insulator transistor |
| KR100539269B1 (ko) * | 2004-06-25 | 2005-12-27 | 삼성전자주식회사 | 자기정렬 부분적 ｓｏｉ 구조의 반도체 소자 및 그 제조방법 |
| US20090184357A1 (en) * | 2008-01-18 | 2009-07-23 | Qimonda Ag | Soi based integrated circuit and method for manufacturing |
-
2010
- 2010-04-22 CN CN201010153461.4A patent/CN101924110B/zh not_active Expired - Fee Related
-
2011
- 2011-04-19 WO PCT/CN2011/000679 patent/WO2011131028A1/zh active Application Filing
- 2011-04-19 US US13/583,923 patent/US9000521B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976945A (en) * | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
| US6461903B2 (en) * | 2000-06-28 | 2002-10-08 | Hynix Semiconductor Inc. | Method for fabricating a part depletion type SOI device preventing a floating body effect |
| KR20040060288A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| CN101924110A (zh) * | 2010-04-22 | 2010-12-22 | 复旦大学 | 一种体区接触的soi晶体管结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9000521B2 (en) | 2015-04-07 |
| US20130026573A1 (en) | 2013-01-31 |
| CN101924110B (zh) | 2015-04-29 |
| CN101924110A (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102330115B1 (ko) | 절연체 상 반도체(soi) 기판을 형성하는 방법 | |
| JP4271901B2 (ja) | ゲートオールアラウンド構造トランジスタを有する半導体装置形成方法 | |
| US7879675B2 (en) | Field effect transistor with metal source/drain regions | |
| JP4644577B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7972914B2 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| JP4256381B2 (ja) | 半導体装置 | |
| WO2011131028A1 (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| JP4426833B2 (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
| CN104009070A (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| CN112635461B (zh) | 一种三维存算电路结构及其制备方法 | |
| WO2014023047A1 (zh) | FinFET及其制造方法 | |
| JP4940797B2 (ja) | 半導体装置の製造方法 | |
| CN113130489A (zh) | 一种半导体器件的制造方法 | |
| US8592276B2 (en) | Fabrication method of vertical silicon nanowire field effect transistor | |
| WO2014059564A1 (zh) | 半导体器件制造方法 | |
| JP2001313396A (ja) | 半導体装置およびその製造方法 | |
| US7374980B2 (en) | Field effect transistor with thin gate electrode and method of fabricating same | |
| US7250347B2 (en) | Double-gate FETs (Field Effect Transistors) | |
| US9059017B2 (en) | Source/drain-to-source/drain recessed strap and methods of manufacture of same | |
| US8492845B2 (en) | Gate-to-gate recessed strap and methods of manufacture of same | |
| JP4797495B2 (ja) | 半導体装置の製造方法 | |
| KR20060046879A (ko) | 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법 | |
| TW448563B (en) | Metal oxide semiconductor transistor | |
| JP2005064194A (ja) | Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11771481 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 13583923 Country of ref document: US |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11771481 Country of ref document: EP Kind code of ref document: A1 |