KR101659466B1 - Tft 어레이기판 및 그 제조방법 - Google Patents

Tft 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR101659466B1
KR101659466B1 KR1020140139744A KR20140139744A KR101659466B1 KR 101659466 B1 KR101659466 B1 KR 101659466B1 KR 1020140139744 A KR1020140139744 A KR 1020140139744A KR 20140139744 A KR20140139744 A KR 20140139744A KR 101659466 B1 KR101659466 B1 KR 101659466B1
Authority
KR
South Korea
Prior art keywords
layer
igzo
insulating layer
gate
forming
Prior art date
Application number
KR1020140139744A
Other languages
English (en)
Other versions
KR20150123685A (ko
Inventor
룽 파오 신
티엔왕 후앙
Original Assignee
에버디스플레이 옵트로닉스 (상하이) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버디스플레이 옵트로닉스 (상하이) 리미티드 filed Critical 에버디스플레이 옵트로닉스 (상하이) 리미티드
Publication of KR20150123685A publication Critical patent/KR20150123685A/ko
Application granted granted Critical
Publication of KR101659466B1 publication Critical patent/KR101659466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 TFT 어레이기판 및 그 제조방법을 제공한다. 상기 제조방법은 투광성 기판위에 게이트를 형성하고, 상기 게이트의 상방에 상기 게이트와 상기 투광성 기판을 커버하는 제1절연층을 형성하는 절차와, 상기 제1절연층의 상방에 패터닝된 IGZO층을 형성하는 절차와, 상기 IGZO층에 대하여 처리를 진행하여, 소스와 드레인을 형성하는 절차와, 처리된 상기 IGZO층의 상방에 제2절연층을 형성하여, 상기 IGZO층을 절연보호하고, 상기 제2절연층에 상기 소스/드레인에 연통하는 접촉홀을 형성하고, 상기 접촉홀에 전극을 침적하는 절차를 포함한다. 본 발명에서는 제2금속층을 형성할 필요가 없으므로, 제2금속층을 형성하기 위해 수행하는 포토리소그래피 공정을 생략하고, 공정 과정을 줄이며, 동작의 효율을 향상시키고 또한 TFT의 사이즈를 감소할 수 있다.

Description

TFT 어레이기판 및 그 제조방법{TFT array substrate and method for manufacturing the same}
본 발명은 박막 트랜지스터（TFT） 어레이기판 및 그 제조방법에 관한 것으로서, 능동형 유기발광 다이오드（AMOLED）에 사용될 수 있다.
현재 능동형 유기발광 다이오드（Active Matrix Organic Light Emitting Diode, AMOLED）를 제조하는 박막 전계효과 트랜지스터（Thin Film Transistor, TFT）어레이기판은 주로 저온 다결정실리콘（LTPS）, 비결정실리콘（a-Si）을 반도체재료로 한다. 제조방법은 주로 코팅, 포토리소그래피, 에칭을 사용한다. 제조과정은 도 1과 도 2에 도시한 바와 같다.
도 1에 도시한 바와 같이, LTPS를 반도체재료로 하는 TFT 어레이기판의 제조과정은 하기와 같다.
절차 S1'에 있어서, 유리기판위에 LTPS 반도체층을 형성한다.
절차 S2'에 있어서, LTPS 반도체층위에 게이트（Gate）를 구비하는 제1금속층 및 게이트절연층을 형성한다.
절차S3'에 있어서, 제1금속층위에 제1절연층을 형성하여, 제1금속층을 절연보호하고, 또한 제1절연층에 제1절연층을 관통하는 2 개의 제1접촉홀을 형성한다.
절차 S4'에 있어서, 제1절연층의 상방에 소스（Source electrode）와 드레인（Drain electrode）을 구비하는 제2금속층을 형성한다.
절차S5'에 있어서, 제2금속층위에 제2절연층을 형성하여, 제2금속층을 절연보호하고, 제2절연층의 2개의 제1접촉홀에 대응하는 위치에 제1접촉홀과 연통하는 2 개의 제2접촉홀을 형성한다.
절차 S6'에 있어서, 제1접촉홀과 제2접촉홀에 금속재료를 침적하여 전극을 제조한다.
절차 S7'에 있어서, 전극의 상방에 제3절연층을 형성하여, 당해 전극을 절연보호한다.
도 2에 도시한 바와 같이, a-Si를 반도체재료로 하는 TFT어레이기판의 제조과정은 하기와 같다.
절차 S1''에 있어서, 유리기판위에 게이트（Gate）를 구비하는 제1금속층을 형성하고, 제1금속층의 상방에 제1절연층을 형성하여, 제1금속층을 절연보호한다.
절차 S2''에 있어서, 제1절연층위에 a-Si 반도체층을 형성한다.
절차 S3''에 있어서, a-Si 반도체층위에 소스（Source）와 드레인（Drain）을 구비하는 제2금속층을 형성한다.
절차 S4''에 있어서, 제2금속층의 상방에 제2절연층을 형성하여, 제2금속층을 절연보호하며, 또한 제2절연층에 소스 및 드레인과 접촉하는 2 개의 접촉홀을 형성한다.
절차 S5''에 있어서, 2 개의 접촉홀에 금속재료를 침적하여 전극을 형성한다.
절차 S6''에 있어서, 전극의 상방에 제3절연층을 형성하여, 당해 전극을 절연보호한다.
현재 AMOLED를 제조하는TFT 어레이기판의 기술은 모두 상기 제조과정을 반복하여야 하므로 제조하는데 많은 시간이 필요할 뿐만 아니라, 인력을 낭비하고 설비의 가동률에도 영향을 준다.
본 발명의 목적은 제조과정을 단축하고 설비의 가동률을 향상시키며, TFT어레이기판의 사이즈를 줄일 수 있는TFT 어레이기판 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 TFT 어레이기판의 제조방법을 제공하며, 당해 제조방법은, 투광성 기판위에 게이트를 형성하고, 상기 게이트의 상방에 상기 게이트 및 상기 투광성 기판을 커버하는 제1절연층을 형성하는 절차 S1과; 상기 제1절연층의 상방에 패터닝된 IGZO층을 형성하는 절차 S2와; 상기 IGZO층에 대하여 처리를 진행하여 소스와 드레인을 형성하는 절차 S3과; 절차 S3에 의해 처리된 상기 IGZO층의 상방에 제2절연층을 형성하여 상기 IGZO층을 절연보호하는 절차 S4와; 상기 제2절연층에 상기 소스 및 드레인 중 어느 하나와 연통하는 접촉홀을 형성하고, 상기 접촉홀에 전극을 침적형성하는 절차 S5를 포함한다.
본 발명의 일실시예에 있어서, 상기 절차 S2에서, 상기 IGZO층은 섬모양으로 상기 제1절연층을 커버하고, 상기 IGZO층은 상기 게이트의 상방에 위치함과 동시에 상기 게이트의 위치에 대응하는 제1영역 및 상기 제1영역에 인접하는 제2영역을 구비한다.
본 발명의 일실시예에 있어서, 상기 절차 S3은 IGZO 재료층을 형성하고, IGZO 재료층에 포토리소그래피 공정과 에칭 공정을 진행하여 게이트의 상방에 위치한 패터닝된 IGZO층을 형성하는 절차 S3-1과; 상기 투광성 기판의 하방으로부터 빛을 조사하여, 상기 제2영역이 광조사 후 전기 전도특성을 구비하도록 하여 셀프 얼라인먼트 방식으로 소스와 드레인을 형성하는 절차S3-2를 포함한다.
본 발명의 일실시예에 있어서, 상기 제1영역은 광조사 후 반도체 특성을 유지한다.
본 발명의 일실시예에 있어서, 상기 절차 S3-2에서, UV광 혹은 근UV의 주파수의 빛을 조사한다.
본 발명의 일실시예에 있어서, 상기 절차 S1에서, 상기 투광성 기판위에 제1금속층을 형성하고, 포토리소그래피 공정과 에칭 공정을 통하여 상기 게이트를 형성한다.
본 발명의 일실시예에 있어서, 상기 절차 S5에서, 상기 접촉홀에 금속재료를 침적하여 상기 전극을 형성한다.
본 발명의 일실시예에 있어서, 제2절연층을 형성한 후, 기판의 상방으로부터 상기 IGZO층의 일부분에 빛을 조사하여, 캐피시터에 사용되는 하나의 전극을 형성하는 절차를 더 포함한다.
본 발명의 일실시예에 있어서, 상기 투광성 기판은 유리기판이다.
본 발명은 일종의 TFT 어레이기판을 더 제공하며, 당해 TFT 어레이기판은 투광성 기판; 게이트; 상기 게이트의 상방에 형성되어 있는 제1절연층; 상기 제1절연층의 상방에 형성되어 TFT에 사용되는 IGZO층; 상기 IGZO층의 상방에 형성되고, 상기 IGZO층에 연통되는 접촉홀이 형성되어 있는 제2절연층; 상기 접촉홀에 형성되어 있는 전극을 포함하고, 상기 IGZO층은 채널 영역 및 게이트에 셀프 얼라인먼트된 소스와 드레인을 포함하고, 상기 소스와 드레인의 저항은 상기 채널 영역의 저항보다 작다.
본 발명의 일실시예에 있어서, 상기 소스와 드레인은 UV광 혹은 근UV의 주파수의 빛을 상기 IGZO층에 조사하여 형성된다.
본 발명의 일실시예에 있어서, 캐피시터를 더 포함하고, 당해 캐피시터의 하나의 전극은 게이트와 동일한 금속층에 위치하며, 다른 하나의 전극은 IGZO층으로 형성되고, TFT에 사용되는 IGZO층과 동일한 층에 위치한다.
본 발명의 일실시예에 있어서, 상기 투광성 기판은 유리기판이다. 본 발명의 TFT 어레이기판의 일실시예에 있어서, 상기 기판은 유리기판이다.
본 발명에서는 인듐·갈륨·아연 산화물（IGZO）을 반도체층으로 하고, IGZO재료가 자외선의 조사하에서 도체 특성을 가질 수 있는 성능을 이용하여, 소스, 드레인 및 기타 금속배선을 제조하는 동시에 오믹 컨택을 실현한다. 이리하여 종래기술에서 소스와 드레인을 구비하는 제2금속층을 형성하는 절차를 생략할 수 있다. 본 발명에서는 제2금속층을 형성할 필요가 없으므로, 제2금속층을 형성하기 위한 포토리소그래피 공정을 생략하고, 공정 과정을 줄이며, 동작의 효율을 향상시키고 TFT의 사이즈를 감소할 수 있다.
도 1은 현재의 LTPS를 반도체재료로 하는 TFT 어레이기판의 제조 흐름도이다.
도 2는 현재의 a-Si를 반도체재료로 하는 TFT 어레이기판의 제조 흐름도이다.
도 3은 본 발명의 일실시예의 TFT 어레이기판의 제조방법을 보여주는 흐름도이다.
도 4는 도 3의 구체적인 절차의 흐름도이다.
도 5A 내지 도 5F는 도 3중의 절차S1 내지 절차S6의 모식도이다.
도 3은 본 발명의 일실시예의 TFT 어레이기판의 제조방법을 보여주는 흐름도이다. 도 3에 도시한 바와 같이, TFT 어레이기판의 제조방법은 하기의 절차를 포함한다.
절차 S1에 있어서, 투광성의 기판(10)위에 게이트(G)를 구비하는 패터닝된 제1금속층을 형성하고, 제1금속층의 상방에 제1절연층(20)을 형성한다. 제1절연층(20)은 게이트(G)를 구비하는 제1금속층을 커버한다. 제1금속층은 Mo층, Al층, Ti층, Ag층 또는 ITO층이거나, 혹은 상기 층의 조합으로 형성될 수 있다.
절차 S2에 있어서, 제1절연층(20)의 상방에 패터닝된 IGZO(인듐·갈륨·아연 산화물)층(30)을 형성한다.
절차 S3에 있어서, IGZO층(30)에 대하여 처리를 진행하여, IGZO층(30)에 소스와 드레인을 형성한다.
절차 S4에 있어서, 상기 절차 S3에서 처리된 IGZO층(30)의 상방에 제2절연층(40)을 형성하여, IGZO층(30)을 절연보호하고, 또한 제2절연층(40)에 IGZO층까지 연통되는 접촉홀(41)을 형성한다.
절차 S5에 있어서, 접촉홀(41)에 금속재료를 침적하여 전극(50)을 형성한다. 전극(50)은 Mo, Al, Ti, Ag 또는 ITO 재료로 형성되거나, 혹은 상기 재료를 적층한 조합으로 형성된다.
절차 S6에 있어서, 전극(50)의 상방에 제3절연층(60)을 형성하여, 전극(50)을 절연한다.
일실시예에서, 도 4에 도시한 바와 같이, IGZO층(30)에 대하여 처리를 진행하는 절차 S3은 하기와 같은 절차를 포함한다.
절차 S3-1에 있어서, IGZO재료층을 형성하고, IGZO재료층에 대하여 포토리소그래피(photolithography) 공정과 에칭 공정을 진행하여, 게이트(G)의 상방에 위치하는 패터닝된 IGZO층(30)을 형성한다.
절차 S3-2에 있어서, 기판(10)의 하방으로부터 UV광 혹은 근UV(근자외성)의 빛을 조사한다. 게이트(G)에 의해 빛이 차단되므로, 게이트(G)의 상방에 위치하는 조사를 받지 못한 IGZO영역은 의연히 반도체 특성을 구비하고, 조사를 받은 기타 IGZO영역은 도체의 특성을 구비하게 된다. 당해 절차를 통하여 IGZO패턴에 소스와 드레인을 형성할 수 있다.
여기에서, 포토리소그래피 공정은 우선 마스크 (Mask)의 주요 패턴을 감광재료에 전사하고 마스크를 경유하여 감광재료에 광선을 조사한 후 용제에 담궈 감광재료중의 광조사를 받은 부분이 용해되거나 혹은 남도록 한다. 이렇게 형성된 포토레지스트의 패턴은 마스크와 완전히 동일하거나 혹은 서로 보완관계를 가진다. 포토리소그래피 공정은 당업계의 통상의 지식을 가진 자에게 있어서 공지의 공정이므로, 여기에서 더 설명하지 않는다.
도 5A내지 도 5F는 도 3중의 S1내지 S6에 대응하는 모식도이며, 도 3의 실시예의 TFT 어레이기판을 제조하는 각 절차를 도시한다. 하기에 각각 설명하도록 한다.
도 5A에 도시한 바와 같이, 절차 S1에서, 우선 기판(10)위에 제1금속층을 형성하고, 포토리소그래피 공정과 에칭 공정을 통하여 제1금속층에 대하여 패터닝처리를 진행하여, 게이트(G)를 형성한다. 제1금속층의 상방에 제1절연층(20)을 형성하여, 제1절연층(20)으로 기판(10)과 게이트(G)를 커버한다.
그리고, 도 5B에 도시한 바와 같이, 침적, 포토리소그래피 및 에칭 공정을 통하여, 제1금속층의 상방에 패터닝된 IGZO층(30)을 형성한다. IGZO층(30)은 섬모양으로 제1절연층(20)위에 위치한다. 또한, IGZO층(30)은 게이트(G)의 상방에 위치하고 게이트(G)의 위치에 대응하는 제1영역(31) 및 제1영역(31)에 인접하고 게이트(G)의 위치에 대응하지 않는 2 개의 제2영역(32)을 포함한다.
그리고, 도 5C에 도시한 바와 같이, 기판(10)의 하방으로부터 UV광 혹은 근UV의 주파수의 빛을 조사한다. 따라서, IGZO층(30) 중 게이트(G)의 상방에 위치하는 제1영역(31)은 게이트(G)에 의해 빛이 차단되어 조사를 받지 못하므로 반도체 특성을 유지하고 게이트(G)의 위치에 대응하지 않는 제2영역(32)은 조사를 받아 도체 특성을 구비하게 된다. 따라서, 당해 절차는 셀프 얼라인먼트 방식으로 소스와 드레인을 형성할 수 있다. 상기 2 개의 제2영역(32) 중 하나는 소스를 형성하고, 다른 하나는 드레인을 형성한다.
상기 실시예에 있어서, 근UV의 주파수의 광은 파장이 350um 내지 450um의 범위 내의 빛을 말한다. 또한UV광 혹은 근UV의 주파수의 광은 예시적인 설명에 불과하며, 당업계의 통상의 지식을 가진 자는, IGZO 재료층을 조사하여 도체 특성을 가지도록 하는 기타 광으로 대체해도 됨을 이해해야 한다.
그리고, 도 5D에 도시한 바와 같이, 상기 절차에서 조사를 받은 IGZO층(30)의 상방에 제2절연층(40)을 형성하여, IGZO층(30)을 절연보호하고, 또한 제2절연층(40)에 IGZO층(30)의 소스 및 드레인 중 어느 하나와 연통하는 접촉홀(41)을 형성한다. 여기서, 접촉홀(41)은 제2절연층(40)을 관통하고, IGZO층(30)의 소스 및 드레인 중 어느 하나와 연통한다.
그리고, 도 5E에 도시한 바와 같이, 접촉홀(41)에 전극(50)을 형성하는데, 본 실시예에서는 금속재료를 침적하여 전극(50)을 형성한다.
그리고, 도 5F에 도시한 바와 같이, 전극(50)의 상방에 제3절연층(60)을 형성하여, 전극(50)을 절연보호한다.
또한, 일 실시형태에 의하면, 제2절연층(40)을 형성한 후, 제2절연층(40)위에 TFT에 사용되는 IGZO층(30)을 커버하기 위한 UV광을 차단하는 마스크를 형성하고, 캐피시터에 사용되는 IGZO층을 노출시킬 수 있다. 기판(10)의 상방으로부터 UV광 혹은 근UV의 주파수의 빛을 조사하여, 캐피시터에 이용되는 IGZO층이 조사를 받아 도체 특성을 구비하게 함으로써 캐피시터의 하나의 전극으로 사용한다.
상기 실시예에 있어서, 제1절연층, 제2절연층 및 제3절연층의 재료는 SiOx, SiNx, SiOxNy 혹은 유기재료일 수 있으며, 본 발명에서는 구체적으로 한정하지 않는다. 또한, 제1절연층, 제2절연층 및 제3절연층의 재료는 완전히 동일할 필요가 없다. 예를 들면, 제1절연층의 재료는 SiOx이고, 제2절연층의 재료는 SiOx와 SiNx의 조합이며, 제3절연층의 재료는 SiNx여도 된다.
도 5F에 도시한 바와 같이, 본 발명의 실시형태에 의하여 제조되는 TFT 어레이기판은 기판(10), 게이트(G)를 구비하는 제1금속층, 게이트(G)의 상방에 위치하는 제1절연층(20), 제1절연층(20)의 상방에 형성되고, 채널 영역, 소스 및 드레인을 포함하는 IGZO층(30), IGZO층(30)의 상방에 형성되는 제2절연층(40) 및 전극(50)을 포함한다. 제2절연층(40)에는 IGZO층(30)에 연통하는 접촉홀(41)이 형성되어 있고, 전극(50)은 접촉홀(41)에 형성되어 있다.
또한, 당해 TFT 어레이기판은 캐피시터를 더 포함하는데, 당해 캐피시터의 하나의 전극은 게이트(G)와 동일한 금속층에 위치하고, 다른 하나의 전극은 IGZO층으로 형성되고 또한 TFT에 이용되는 IGZO층과 동일한 층에 위치한다.
본 발명의 실시형태에 의하면, IGZO층(30)에는 소스와 드레인이 형성된다. 일 예시적 실시예에서, IGZO층(30)은 게이트(G)의 상방에 위치하며 게이트(G)의 위치에 대응하는 제1영역(31) 및 제1영역(31)에 인접하는 제2영역(32)을 포함한다. UV광 혹은 광파장이 420nm보다 작은 근UV의 주파수의 빛을 조사하여, 소스 패턴과 드레인 패턴이 전기 전도특성을 갖도록 하여, 소스와 드레인을 형성한다. 게이트(G)에 의해 빛이 차단되므로, 조사를 받지 못한 제1영역(31)은 반도체 특성을 유지한다.
본 발명의 TFT 어레이기판의 일 실시예에서, 전극(50)은 금속을 침적하는 방식으로 접촉홀(41)에 형성된다. TFT 어레이기판은 전극(50)의 상방에 형성되는 제3절연층(60)을 더 포함한다.
상기 내용을 종합하면, 본 발명의 일 실시예에서, 인듐·갈륨·아연 산화물（IGZO）을 반도체층으로 하고, IGZO재료가 자외선의 조사하에서 도체 특성을 가질 수 있는 성능을 이용하며, 동시에 소스, 드레인, 오믹 컨택(ohmic contact) 및 기타 전도배선을 실현할 수 있다. 따라서, 종래기술에서 소스와 드레인을 구비하는 제2금속층을 형성하기 위한 절차를 생략할 수 있다. 본 발명에서 제2금속층을 형성할 필요가 없으므로, 제2금속층을 형성하기 위해 수행하는 포토리소그래피 공정과 에칭 공정을 생략하고, 공정 과정을 단축하며, 동작의 효율을 향상시키고 TFT의 사이즈를 감소한다. 또한, 동시에 TFT와 캐피시터를 형성할 수 있어, 공정 과정을 줄이고, 동작의 효율을 향상시킨다.
몇 개의 전형적인 실시예를 참조하여 본 발명을 서술하였지만, 상기 용어는 설명과 예시적인 것일 뿐, 한정적인 용어가 아님을 이해해야 한다. 본 발명은 본 발명의 사상 혹은 취지를 이탈하지 않는 상황하에서 각종 형식으로 구체적으로 실현될 수 있으므로, 상기 실시예는 상술한 임의의 구체사항에 한정되지 않고, 첨부된 특허청구의 범위에 의해 한정되는 사상과 범위내에서 광범하게 해석될수 있음을 이해해야 한다. 따라서, 특허청구의 범위에 속하거나 혹은 동등한 범위내의 모든 변화와 변경은 모두 첨부되는 청구범위에 포함된다.

Claims (5)

  1. 투광성 기판위에 게이트를 형성하고, 상기 게이트의 상방에 상기 게이트 및 상기 투광성 기판을 커버하는 제1절연층을 형성하는 절차 S1과;
    상기 제1절연층의 상방에 패터닝된 IGZO층을 형성하는 절차 S2와;
    상기 IGZO층의 제1부분에 대하여 처리를 진행하여 소스와 드레인을 형성하는 절차 S3과;
    절차 S3에 의해 처리된 상기 IGZO층의 상방에 제2절연층을 형성하여 상기 IGZO층을 절연보호하는 절차 S4와;
    상기 제2절연층에 상기 소스 및 드레인 중 어느 하나와 연통하는 접촉홀을 형성하고, 상기 접촉홀에 전극을 침적형성하는 절차 S5와;
    제2절연층을 형성한 후, 기판의 상방으로부터 상기 IGZO층의 제2부분에 빛을 조사하여, 캐피시터에 사용되는 하나의 전극을 형성하는 절차 S6을 포함하고,
    상기 절차 S2는 IGZO 재료층에 포토리소그래피 공정과 에칭 공정을 진행하여 게이트의 상방에 위치한 패터닝된 IGZO층을 형성하는 절차를 포함하고,
    상기 절차 S3은 상기 투광성 기판의 하방으로부터 빛을 조사하여, 상기 IGZO층의 제1부분의 일부가 광조사 후 전기 전도특성을 구비하도록 하여 셀프 얼라인먼트 방식으로 소스와 드레인을 형성하는 절차를 포함하는, TFT 어레이기판의 제조방법.
  2. 제1항에 있어서,
    상기 절차 S2에서,
    상기 IGZO층의 제1부분은 섬모양으로 상기 제1절연층을 커버하고, 상기 게이트의 상방에 위치함과 동시에 상기 게이트의 위치에 대응하는 제1영역 및 상기 제1영역에 인접하는 제2영역을 구비하는, TFT 어레이기판의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR1020140139744A 2014-04-25 2014-10-16 Tft 어레이기판 및 그 제조방법 KR101659466B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410170902.XA CN105097710A (zh) 2014-04-25 2014-04-25 薄膜晶体管阵列基板及其制造方法
CN201410170902.X 2014-04-25

Publications (2)

Publication Number Publication Date
KR20150123685A KR20150123685A (ko) 2015-11-04
KR101659466B1 true KR101659466B1 (ko) 2016-09-23

Family

ID=54335503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139744A KR101659466B1 (ko) 2014-04-25 2014-10-16 Tft 어레이기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20150311233A1 (ko)
JP (1) JP2015211212A (ko)
KR (1) KR101659466B1 (ko)
CN (1) CN105097710A (ko)
TW (1) TWI556415B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637950A (zh) * 2013-11-14 2015-05-20 上海和辉光电有限公司 薄膜晶体管驱动背板及其制造方法
JP6645160B2 (ja) 2015-12-11 2020-02-12 三菱電機株式会社 表示装置用基板およびその製造方法ならびに表示装置およびその製造方法
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
JP6739198B2 (ja) 2016-03-18 2020-08-12 三菱電機株式会社 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
WO2009091013A1 (ja) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
KR101374816B1 (ko) * 2009-09-04 2014-03-17 주식회사 엘지화학 박막 트랜지스터의 제조 방법
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
TW201145398A (en) * 2010-06-03 2011-12-16 Univ Nat Sun Yat Sen Method of reducing photo-leakage of the thin film transistors
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
JP5979781B2 (ja) * 2012-06-07 2016-08-31 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
KR101998124B1 (ko) * 2012-07-24 2019-07-09 엘지디스플레이 주식회사 어레이 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法

Also Published As

Publication number Publication date
TW201541615A (zh) 2015-11-01
JP2015211212A (ja) 2015-11-24
US20150311233A1 (en) 2015-10-29
TWI556415B (zh) 2016-11-01
KR20150123685A (ko) 2015-11-04
CN105097710A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101659466B1 (ko) Tft 어레이기판 및 그 제조방법
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US9570621B2 (en) Display substrate, method of manufacturing the same
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
EP3242341A1 (en) Array substrate and manufacturing method therefor, display panel and display device
JP5498177B2 (ja) 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
CN101556968B (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
KR20070031165A (ko) 투명 박막 트랜지스터 및 그의 제조방법
WO2018176784A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
US9117846B2 (en) Method of manufacturing oxide thin film transistor
CN104241394A (zh) 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US20180166562A1 (en) Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device
CN105304500A (zh) N型tft的制作方法
JP2017208532A (ja) 完全自己整合デュアルゲート薄膜トランジスタを製造するための方法
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR102044971B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20120043404A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 4