KR20070031165A - 투명 박막 트랜지스터 및 그의 제조방법 - Google Patents

투명 박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR20070031165A
KR20070031165A KR1020050085897A KR20050085897A KR20070031165A KR 20070031165 A KR20070031165 A KR 20070031165A KR 1020050085897 A KR1020050085897 A KR 1020050085897A KR 20050085897 A KR20050085897 A KR 20050085897A KR 20070031165 A KR20070031165 A KR 20070031165A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
transparent
insulating layer
transparent semiconductor
thin film
Prior art date
Application number
KR1020050085897A
Other languages
English (en)
Other versions
KR100729043B1 (ko
Inventor
정재경
신현수
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050085897A priority Critical patent/KR100729043B1/ko
Priority to JP2006020184A priority patent/JP2007081362A/ja
Priority to US11/513,090 priority patent/US20070057261A1/en
Priority to EP06254782A priority patent/EP1764839A2/en
Publication of KR20070031165A publication Critical patent/KR20070031165A/ko
Application granted granted Critical
Publication of KR100729043B1 publication Critical patent/KR100729043B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Abstract

본 발명은 투명 박막트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명의 투명 박막트랜지스터는 기판과, 상기 기판 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층과, 상기 투명 반도체층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되며, 상기 투명 반도체층과 대응되도록 형성되는 게이트 전극과, 상기 게이트 전극 상에 형성되는 층간 절연층과, 상기 층간 절연층과 상기 투명 반도체층의 소정 영역이 노출되어 콘택 홀에 형성된 소스/드레인 전극을 포함한다.
이에 따라, 박막 트랜지스터의 개구율을 향상시켜 디스플레이의 디자인룰을 완화시킬 수 있으며, 해상도를 향상시킬 수 있다.
투명 반도체층, 디자인룰

Description

투명 박막 트랜지스터 및 그의 제조방법{Transparent Thin Film Transistor and Fabrication Method for the same}
도 1은 본 발명의 제1 실시예에 따른 탑 게이트 구조를 갖는 투명 박막 트랜지스터의 개략적인 단면도.
도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터 제조방법의 제1 실시예의 공정 순서도.
도 3은 본 발명의 제2 실시예에 따른 바텀 게이트 구조를 갖는 투명 박막 트랜지스터의 개략적인 단면도.
도 4a 및 도 4b는 본 발명에 따른 박막 트랜지스터 제조방법의 제2 실시예의 공정 순서도.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣
100,200 : 기판 110,230 : 투명 반도체층
120,220 : 게이트 절연층 130,210 : 게이트 전극
140 : 층간 절연층 150a/150b,240a/240b : 소스/드레인 전극
본 발명은 투명 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 보다 구체적으로는, 박막 트랜지스터의 반도체층을 투명한 물질로 형성하여 개구율을 향상시켜 디스플레이의 디자인룰을 완화시킬 수 있으며, 해상도를 향상시킬 수 있는 투명 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
최근, 박막 트랜지스터(Thin Film Transistor, TFT)는 유기 발광 표시장치(Organic Light Emitting Display, OLED) 또는 액정 표시장치(Liquid Crystal Display, LCD) 등의 표시장치에서 각각의 화소(pixel)를 동작시키는 스위칭 소자로써 광범위하게 사용되고 있다. 이에 따라 박막 트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 효율적인 박막 트랜지스터 및 그 제조 방법들이 고안되고 있다.
일반적으로, 박막 트랜지스터는 기판 상에 소정 패턴으로 반도체층이 형성된다. 상기 반도체층 상에는 게이트 절연층이 형성되며, 상기 게이트 절연층 상에는 게이트 전극이 소정 형상으로 패턴된다. 상기 게이트 전극 상에는 층간 절연층이 형성되며, 상기 층간 절연층 상에는 콘택 홀을 통하여 상기 반도체층의 양측과 각각 전기적으로 연결된 소스/드레인 전극이 형성된다.
여기서, 상기 박막 트랜지스터의 반도체층은 일반적으로 비정질 실리콘(a-Si)을 이용하여 형성되며, 상기 반도체층은 정공 또는 전자와 같은 캐리어들이 이동할 수 있는 통로인 채널영역을 형성한다.
그러나 상기 박막 트랜지스터가 발광 표시장치의 스위칭 소자로 이용될 경우, 불투명한 비정질 실리콘의 특성으로 인하여 채널의 폭을 넓히는데 한계가 있 다. 이에 따라, 상기 반도체층 상에 대전류가 흐르지 못하게 되어 상기 박막 트랜지스터 상에 높은 전압을 인가한다. 그러나 상기 박막 트랜지스터 상에 높은 전압을 인가할 경우, 상기 박막 트랜지스터의 소자가 열화 되고 소비전력이 증대되는 문제점이 갖는다.
또한, 상기 박막 트랜지스터가 액정 표시장치에서 사용될 경우, 상기 반도체층은 가시광영역에서 광전도성, 즉, 빛이 조사되면 빛에 반응함으로써 상기 반도체층 상에 캐리어가 생성된다. 이러한 현상은 박막 트랜지스터가 오프 상태로 제어되어 있음에도 불구하고, 빛이 조사됨으로써 반도체층에 캐리어가 생성되어, 저항이 낮아짐으로써 불필요한 전력이 소모되어 소비전력이 증대 된다는 문제점을 갖는다.
따라서, 본 발명의 목적은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으로, 박막 트랜지스터의 반도체층을 투명 물질로 형성하여 개구율을 향상시켜 디스플레이의 디자인룰을 완화시킬 수 있으며, 해상도를 향상시킬 수 있는 투명 박막 트랜지스터 및 그의 제조방법이다.
전술한 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 본 발명의 투명 박막 트랜지스터는 기판과, 상기 기판 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층과, 상기 투명 반도체층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되며, 상기 투명 반도체 층과 대응되도록 형성되는 게이트 전극과, 상기 게이트 전극 상에 형성되는 층간 절연층과, 상기 층간 절연층과 상기 투명 반도체층의 소정 영역이 노출되어 콘택홀에 형성된 소스/드레인 전극을 포함한다.
본 발명의 다른 일 측면에 따르면, 투명 박막 트랜지스터는 기판과, 상기 기판 상에 패터닝되어 형성되는 게이트 전극과, 상기 게이트 전극과 상기 기판 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층과, 상기 투명 반도체층 상에 형성되며, 상기 투명 반도체층의 일 영역이 노출되도록 형성되는 소스/드레인 전극을 포함한다.
바람직하게는, 상기 투명 반도체층은, 밴드갭이 3.0eV 이상인 광대역 반도체 물질을 이용하며, 상기 투명 반도체층에 이용되는 반도체 물질은 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 그룹 중 적어도 하나로 이루어진다. 상기 투명 반도체층에 이용되는 반도체 물질은 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 그룹 중 적어도 하나로 이루어진다. 또는, 상기 투명 반도체층에 이용되는 반도체 물질은 탄화물 계열의 SiC 또는 다이아몬드 구성된 그룹 중 적어도 하나로 이루어진다.
이하에서는, 본 발명의 실시 예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 탑 게이트 구조를 갖는 투명 박막 트랜지스터의 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 투명 박막 트랜지스터(10)는 상기 기판(100) 상에 밴드갭이 3.0eV 이상인 광대역 반도체 물질을 도포하여 소정패턴으로 형성된 반도체층(110)과, 상기 반도체층(110) 상에 형성된 게이트 절연층(120)과, 상기 게이트 절연층(120) 상에 형성되며, 상기 투명 반도체층(110)과 대응되도록 패터닝되어 형성되는 게이트 전극(130)과, 상기 게이트 전극(130) 상에 형성된 층간 절연층(140)과, 상기 게이트 절연층(120)과 상기 층간 절연층(140)에 형성된 콘택 홀(미도시)을 통해 상기 투명 반도체층(110)과 전기적으로 연결된 소스/드레인 전극(150a,150b)를 포함하여 구성된다.
상기 기판(100)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.
상기 투명 반도체층(110)은 상기 기판(100) 상에 소정의 패턴으로 형성된다. 상기 투명 반도체층(110)은 밴드갭이 3.0eV 이상인 광대역 반도체 물질 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 그룹이거나, 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 그룹 중 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 또는, 상기 투명 반도체층(110)은 탄화물 계열의 SiC 및 Diamond로 구성된 그룹 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다.
상기 게이트 절연층(120)은 상기 투명 반도체층(110) 상에 형성되며, 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이들에 제한되지는 않는다.
상기 게이트 전극(130)은 상기 게이트 절연층(120) 상에 형성되며, 상기 게이트 전극(130)은 상기 투명 반도체층(110)의 채널 영역(미도시)의 상부에 소정의 패턴으로 형성된다. 상기 게이트 전극(130)은 투명성을 띄는 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.
상기 층간 절연층(140)은 상기 게이트 전극(130) 상에 형성되며, 상기 게이트 전극(130)과 상기 소스/드레인 전극(150a,150b)을 절연한다. 여기서, 상기 층간 절연층(140)의 절연물질은 상기 게이트 절연층(120)과 동일한 물질로 형성될 수 있다.
상기 소스/드레인 전극(150a,150b)은 상기 층간 절연층(140) 상에 형성되며, 상기 게이트 절연층(120)과 상기 층간 절연층(140)에 형성된 콘택 홀(미도시)을 통하여 상기 투명 반도체층(110)의 양측에 각각 전기적으로 연결되도록 형성된다. 여기서, 상기 소스/드레인 전극(150a,150b)은 전도성과 투명성이 양호한 금속, 예컨대 형성되며, ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.
또한, 도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터 제조방법의 제1 실시예의 공정 순서도이다.
먼저, 도 2a에 도시된 바와 같이, 기판(100) 상에 밴드갭이 3.0eV 이상인 광대역 반도체 물질을 도포하여 소정 패턴으로 상기 투명 반도체층(110)을 형성하게 된다. 여기서, 상기 투명 반도체층(110)은 투명성을 띠는 물질, 예컨대 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 그룹 중에서 선택된 적어도 하나의 물질을 형성된다. 또는, 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 그룹이거나, 탄화물 계열의 SiC 및 Diamond로 구성된 그룹 중에서 선택된 적어도 하나의 물질로 형성된다. 상기 투명 반도체층(110)은, 투명성을 띠는 물질을 CVD(Chemical Vapor Deposition)에 의해 대략 300Å~2000Å 정도의 두께로 도포한 뒤, 이를 소정 형상, 예컨대 섬모양 형상으로 패터닝 한다. 이때, 상기 투명 반도체층(110)의 패터닝은, 포토레지스트(PR)의 도포, 노광 및 현상에 의한 식각 마스크를 이용하여 수행될 수 있다.
여기서 상기 투명 반도체층(110)은 투명성을 띠는 물질을 도포함으로써 개구율을 향상시켜 설계시 필요한 기본 데이터 값을 완화할 수 있다.
전술한 실시 예에서 상기 투명 반도체층(110)을 성막하는 방법으로는 CVD(Chemical Vapor Deposition)에 대해 개시되어 있으나, PLD(Pulse Laser deposition), ALD(Atomic Layer Deposition), 스퍼터 및 MBE(Molecular Beam Epixtaxy) 중 어느 한 방법을 이용할 수 있음은 물론이다.
이어서, 도 2b에 도시된 바와 같이, 상기 투명 반도체층(110)을 포함한 상기 기판(100) 상에 상기 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 산화막, 질화막 또는 투명 절연성 재료를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 대략 700Å~1000Å 정도의 두께로 도포한다.
그리고 상기 게이트 절연층(120) 상에 상기 게이트 전극(130)을 형성한다. 구체적으로, 상기 게이트 절연층(120) 상에 투명성을 띠는 도전성 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다.
이어서, 도 2c에 도시된 바와 같이, 상기 게이트 전극(130)을 포함한 상기 게이트 절연층(120) 상에 상기 층간 절연층(140)을 형성한다. 상기 층간 절연층(140)은 상기 게이트 절연층(120)의 형성 방법과 동일한 방법으로 형성될 수 있다.
그리고 상기 투명 반도체층(110)의 양측의 일부를 노출시키는 콘택 홀(미도시)을 형성한다. 콘택 홀을 채우도록 전도성과 투명성이 양호한 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 중 하나를 대략 3000Å~4000Å 정도의 두께로 증착한다. 그 다음, 금속층 상부에 포토레지스트를 도포한 후 소정 형태로 패터닝 하여 상기 소스/드레인 전극(150a,150b)을 형성한다.
도 3은 본 발명의 제2 실시예에 따른 바텀 게이트 구조를 갖는 투명 박막 트랜지스터의 개략적인 단면도이다.
도 3을 참조하면, 본 발명에 따른 투명 박막 트랜지스터(20)은 상기 기판(200) 상에 패터닝되어 형성되는 상기 게이트 전극(210)과, 상기 게이트 전극(210)을 포함하는 상기 기판(200) 상에 형성되는 상기 게이트 절연층(220)과, 상기 게이트 절연층(220) 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층(230)과, 상기 투명 반도체층(230) 상에 형성되며, 상기 게이트 전극(210)과 상기 투명 반도체층의 일 영역이 노출되도록 형성되는 상기 소스/드레인 전극(240a,240b)을 포함하여 구성된다.
상기 기판(200)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.
상기 게이트 전극(210)은 상기 기판(200) 상에 소정의 패턴으로 형성되며, 투명성을 띄는 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.
상기 게이트 절연층(220)은 상기 게이트 전극(210)을 포함하는 상기 기판(200) 상에 형성되며, 상기 게이트 전극(210)과 상기 투명 반도체층(230)을 절연한다. 여기서, 상기 게이트 절연층(220)은 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이들에 제한되지는 않는다.
상기 투명 반도체층(230)은 상기 게이트 절연층(220) 상에 소정의 패턴으로 형성된다. 상기 투명 반도체층(230)은 밴드갭이 3.0eV 이상인 광대역 반도체 물질 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 그룹 중 적어도 하나의 도선성 금속으로 이루어질 수 있다. 또는, 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 그룹이거나, 탄화물 계열의 SiC 및 Diamond로 구성된 그룹 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어 질 수 있다.
상기 소스/드레인 전극(240a,240b)은 상기 투명 반도체층(230) 상에 형성되며, 상기 투명 반도체(230)의 일영역이 노출되도록 형성된다.
여기서, 상기 소스/드레인 전극(240a,240b)은 전도성과 투명성이 양호한 금속, 예컨대 형성되며, ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.
또한, 도 4a 및 도 4b는 본 발명에 따른 박막 트랜지스터 제조방법의 제2 실시예의 공정 순서도이다.
먼저, 도 4a에 도시된 바와 같이, 상기 기판(200) 상에 상기 게이트 전극(210)을 형성한다. 구체적으로, 상기 게이트 절연층(220) 상에 투명성을 띠는 도전성 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 증착한 뒤, 이를 소정 형상, 예컨대 테이퍼(taper)형상으로 패터닝한다.
이어서, 도 4b에 도시된 바와 같이, 상기 게이트 전극(210)을 포함한 기판(200) 상에 상기 게이트 절연층(220)을 형성한다. 상기 게이트 절연층(220)은 산화막, 질화막 또는 투명 절연성 재료를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착한다.
상기 투명 반도체층(230)은 상기 게이트 절연층(220) 상에 밴드갭이 3.0eV 이상인 광대역 반도체 물질을 도포하여 소정 패턴으로 상기 투명 반도체층(230)을 형성하게 된다. 여기서, 상기 투명 반도체층(230)은 투명성을 띠는 물질, 예컨대 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 그룹 중에서 선택된 적어도 하나의 물질을 형성된다. 또는 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 그룹이거나, 탄화물 계열의 SiC 및 Diamond로 구성된 그룹 중에서 선택된 적어도 하나의 물질을 형성된다. 상기 투명 반도체층(230)은, 투명성을 띠는 물질을 CVD(Chemical Vapor Deposition)에의해 대략 300Å~2000Å정도의 두깨로 도포한 뒤, 이를 소정 형상, 예컨대 섬모양 형상으로 패터닝 한다. 이때, 상기 투명 반도체층(230)의 패터닝은, 결과물 상의 전 표면에 포토레지스트(PR)의 도포, 노광 및 현상에 의한 식각 마스크를 이용하여 수행될 수 있다.
여기서 상기 투명 반도체층(230)은 투명성을 띠는 물질을 도포함으로써 개구율을 향상시켜 설계시 필요한 기본 데이터 값을 완화할 수 있다.
전술한 실시 예에서 상기 투명 반도체층(230) 성막하는 방법으로는 CVD(Chemical Vapor Deposition)에 대해 개시되어 있으나, PLD(Pulse Laser deposition), ALD(Atomic Layer Deposition), 스퍼터 및 MBE(Molecular Beam Epixtaxy) 중 어느 한 방법을 이용할 수 있음은 물론이다.
상기 소스/드레인 전극(240a,240b)은 상기 투명 반도체층(230) 상에 투명성을 띠는 도전성 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 증착한 후, 이를 소정 형상으로 패터닝한다.
전술한 실시 예에서는, 탑게이트(코플라나)구조와 바텀게이트(역스태거드)구 조 및 그의 제조방법을 설명하였으나, 스태거드 구조에 적용될 수 있음은 물론이다.
이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
이상과 같이, 본 발명에 의하면, 박막 트랜지스터의 반도체층을 산화물, 질화물 또는 탄화물 계열의 투명한 물질로 형성함으로써 개구율을 향상시켜 디스플레이의 디자인룰을 완화시킬 수 있으며, 해상도를 향상시킬 수 있다.
이와 더불어, 유기 디스플레이의 경우, 투명 박막 트랜지스터를 발광 표시장치의 스위칭 소자로 사용함으로써, 채널의 폭을 넓혀 소자의 열화를 방지하면서 고해상도의 영상을 표시할 수 있다. 또한, 채널의 폭을 향상시킬 수 있음에 따라, 소비전력을 절감할 수 있다.
또한, 액정 디스플레이의 경우, 투명 반도체층을 형성함으로써 백라이트의 빛이 채널층으로 흡수되지 않기 때문에 빛의 불필요한 손실 없이 소비전력을 절감시킬 수 있다.

Claims (10)

  1. 기판과,
    상기 기판 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층과,
    상기 투명 반도체층 상에 형성되는 게이트 절연층과,
    상기 게이트 절연층 상에 형성되며, 상기 투명 반도체층과 대응되도록 형성되는 게이트 전극과,
    상기 게이트 전극 상에 형성되는 층간 절연층과,
    상기 층간 절연층과 상기 투명 반도체층의 소정 영역이 노출되어 콘택 홀에 형성된 소스/드레인 전극을 포함하는 투명 박막 트랜지스터.
  2. 기판과,
    상기 기판 상에 패터닝되어 형성되는 게이트 전극과,
    상기 게이트 전극과 상기 기판 상에 형성되는 게이트 절연층과,
    상기 게이트 절연층 상에 산화물, 질화물 또는 탄화물 계열 물질을 도포하고 패터닝하여 형성되는 투명 반도체층과,
    상기 투명 반도체층 상에 형성되며, 상기 투명 반도체층의 일 영역이 노출되도록 형성되는 소스/드레인 전극을 포함하는 투명 박막 트랜지스터.
  3. 제1 항 또는 제2 항에 있어서, 상기 투명 반도체층은,
    밴드갭이 3.0eV보다 큰 광대역 반도체 물질을 이용하는 투명 박막 트랜지스터.
  4. 제3 항에 있어서, 상기 투명 반도체층에 이용되는 반도체 물질은 산화물 계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO 또는 LaCuOS로 구성된 투명 박막 트랜지스터.
  5. 제3 항에 있어서, 상기 투명 반도체층에 이용되는 반도체 물질은 질화물 계열의 GaN, InGaN, AlGaN 또는 InGaAlN 로 구성된 투명 박막 트랜지스터.
  6. 제3 항에 있어서, 상기 투명 반도체층에 이용되는 반도체 물질은 탄화물 계열의 SiC 또는 다이아몬드로 구성된 투명 박막 트랜지스터.
  7. 제1 항 또는 제2 항에 있어서, 상기 투명 반도체층은 300Å~700Å 두께 범위에서 형성되는 투명 박막 트랜지스터.
  8. 기판 상에 산화물, 질화물 또는 탄화물 계열 물질 도포한 후, 패터닝하여 투명 반도체층을 형성하는 단계와;
    상기 투명 반도체층 상에 게이트 절연층을 형성하는 단계와;
    상기 게이트 절연층 상에 게이트 전극을 형성시킨 후, 상기 투명 반도체층과 대응되도록 게이트 전극을 패터닝하여 형성하는 단계와;
    상기 게이트 전극 상에 층간 절연층을 형성하는 단계와;
    상기 층간 절연층과 상기 반도체층을 관통하는 콘택 홀을 형성시킨 후, 투명전극을 증착하고 소스전극 및 드레인 전극을 패터닝하여 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법.
  9. 기판 상에 패터닝된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계와;
    상기 게이트 절연층 상에 산화물, 질화물 또는 탄화물 계열물질을 도포한 후, 패터닝하여 투명 반도체층을 형성하는 단계와;
    상기 투명 반도체층 상에 소스/드레인 전극을 패터닝하여 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법.
  10. 제8 항 또는 제9 항에 있어서, 상기 투명 반도체층을 도포하는 단계에서 PLD, ALD, CVD, 스퍼터 및 MBE 공정방법 중 어느 하나를 이용하는 투명 박막 트랜지스터 제조방법.
KR1020050085897A 2005-09-14 2005-09-14 투명 박막 트랜지스터 및 그의 제조방법 KR100729043B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050085897A KR100729043B1 (ko) 2005-09-14 2005-09-14 투명 박막 트랜지스터 및 그의 제조방법
JP2006020184A JP2007081362A (ja) 2005-09-14 2006-01-30 透明薄膜トランジスタ及びその製造方法
US11/513,090 US20070057261A1 (en) 2005-09-14 2006-08-31 Transparent thin film transistor (TFT) and its method of manufacture
EP06254782A EP1764839A2 (en) 2005-09-14 2006-09-14 Transparent thin film transistor (TFT) and its method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085897A KR100729043B1 (ko) 2005-09-14 2005-09-14 투명 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070031165A true KR20070031165A (ko) 2007-03-19
KR100729043B1 KR100729043B1 (ko) 2007-06-14

Family

ID=37502472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085897A KR100729043B1 (ko) 2005-09-14 2005-09-14 투명 박막 트랜지스터 및 그의 제조방법

Country Status (4)

Country Link
US (1) US20070057261A1 (ko)
EP (1) EP1764839A2 (ko)
JP (1) JP2007081362A (ko)
KR (1) KR100729043B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777109B1 (ko) * 2005-10-25 2007-11-19 한국전자통신연구원 ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법
US8198625B2 (en) 2009-03-26 2012-06-12 Electronics And Telecommunications Research Institute Transparent nonvolatile memory thin film transistor and method of manufacturing the same
US8466465B2 (en) 2008-08-04 2013-06-18 Samsung Display Co., Ltd. Thin film transistor having an oxide semiconductor bilayer, method of manufacturing the same and flat panel display device having the same
US9368633B2 (en) 2010-12-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US9734780B2 (en) 2010-07-01 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
WO2008123119A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
US8252697B2 (en) 2007-05-14 2012-08-28 Micron Technology, Inc. Zinc-tin oxide thin-film transistors
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5489410B2 (ja) * 2008-02-18 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5376826B2 (ja) 2008-04-04 2013-12-25 富士フイルム株式会社 半導体装置，半導体装置の製造方法及び表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
KR100931491B1 (ko) 2008-04-07 2009-12-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 및 그의 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP2010034343A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 半導体装置の製造方法および半導体装置
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5506213B2 (ja) 2009-03-06 2014-05-28 キヤノン株式会社 半導体素子の形成方法
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI485851B (zh) 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101414926B1 (ko) 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI830077B (zh) 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101979327B1 (ko) 2009-09-16 2019-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
WO2011037050A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5640704B2 (ja) * 2010-12-06 2014-12-17 大日本印刷株式会社 バイオセンサ
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
KR102447866B1 (ko) 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102309747B1 (ko) * 2013-08-30 2021-10-08 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 InGaAlN계 반도체 소자
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
JP6942943B2 (ja) * 2016-07-22 2021-09-29 株式会社リコー 半導体素子の製造方法
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
WO2018236359A1 (en) * 2017-06-20 2018-12-27 Intel Corporation THIN-THICK HEART-SHELL FIN AND NANOWLED TRANSISTORS
CN107768386B (zh) 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板
US10622248B2 (en) 2018-01-04 2020-04-14 International Business Machines Corporation Tunable hardmask for overlayer metrology contrast

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
JPH02196223A (ja) * 1989-01-25 1990-08-02 Seiko Epson Corp 薄膜半導体装置
US5272355A (en) * 1992-05-20 1993-12-21 Spire Corporation Optoelectronic switching and display device with porous silicon
JPH0667187A (ja) * 1992-08-19 1994-03-11 Seiko Epson Corp アクティブマトリクス液晶表示装置
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
KR20010043102A (ko) * 1998-04-28 2001-05-25 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널과 그 제조방법
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001244464A (ja) 2000-03-02 2001-09-07 Sanyo Electric Works Ltd 金属酸化物トランジスタの製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US8314420B2 (en) * 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777109B1 (ko) * 2005-10-25 2007-11-19 한국전자통신연구원 ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법
US8466465B2 (en) 2008-08-04 2013-06-18 Samsung Display Co., Ltd. Thin film transistor having an oxide semiconductor bilayer, method of manufacturing the same and flat panel display device having the same
US8198625B2 (en) 2009-03-26 2012-06-12 Electronics And Telecommunications Research Institute Transparent nonvolatile memory thin film transistor and method of manufacturing the same
US9734780B2 (en) 2010-07-01 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US10008169B2 (en) 2010-07-01 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US9368633B2 (en) 2010-12-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US10079309B2 (en) 2010-12-17 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device

Also Published As

Publication number Publication date
JP2007081362A (ja) 2007-03-29
KR100729043B1 (ko) 2007-06-14
US20070057261A1 (en) 2007-03-15
EP1764839A2 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
KR100729043B1 (ko) 투명 박막 트랜지스터 및 그의 제조방법
USRE48290E1 (en) Thin film transistor array panel
US9666689B2 (en) Semiconductor device and method for manufacturing the same
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US9570621B2 (en) Display substrate, method of manufacturing the same
US10861978B2 (en) Display device
CN107492555B (zh) 晶体管阵列面板
TWI555200B (zh) 偏移電極ｔｆｔ架構
US20150194534A1 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100646975B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20110104299A (ko) 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR20090041100A (ko) 투명 박막 트랜지스터 및 그 제조방법
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR20230126679A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US20180252952A1 (en) Thin film transistor array substrates, manufacturing methods thereof and display devices
KR102351809B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13