JPH0667187A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH0667187A JPH0667187A JP22038192A JP22038192A JPH0667187A JP H0667187 A JPH0667187 A JP H0667187A JP 22038192 A JP22038192 A JP 22038192A JP 22038192 A JP22038192 A JP 22038192A JP H0667187 A JPH0667187 A JP H0667187A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driving
- thin film
- electrode
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】画素構造を簡単にすることにより、安価でかつ
透過率の高いアクティブマトリクス液晶表示装置を得
る。 【構成】液晶駆動用トランジスタのチャネル部と液晶駆
動用電極を共通の透明半導体薄膜で形成する。これによ
りトランジスタと画素電極の電気的接触を取る構造が不
要となる。
透過率の高いアクティブマトリクス液晶表示装置を得
る。 【構成】液晶駆動用トランジスタのチャネル部と液晶駆
動用電極を共通の透明半導体薄膜で形成する。これによ
りトランジスタと画素電極の電気的接触を取る構造が不
要となる。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラのビュー
ファインダー、液晶プロジェクターのライトバルブ及び
コンピュータの表示体等に用いられるアクティブマトリ
クス液晶表示装置に関するものである。
ファインダー、液晶プロジェクターのライトバルブ及び
コンピュータの表示体等に用いられるアクティブマトリ
クス液晶表示装置に関するものである。
【０００２】
【従来の技術】従来のアクティブマトリクス液晶駆動装
置では、液晶駆動トランジスタを構成する材料としてア
モルファスシリコン及び多結晶シリコンが工業化されて
いる。又、硫化カドミウム或いはセレン化カドミウムを
用いた例も報告されている。これらの材料は可視光の全
スペクトル領域において十分な透過率を持たない為、通
常は液晶駆動用電極として用いることができない。そこ
で一般的には、液晶駆動用電極の材料として透過率が高
くかつ導電性のＩＴＯ薄膜が用いられている。多結晶シ
リコンを用いるアクティブマトリクス液晶表示装置にお
いては、特性の良いＮ型及びＰ型のＭＯＳトランジスタ
が容易に得られることから、ＣＭＯＳの駆動回路を同一
基板上に作り込み装置を小型されている。又、多結晶シ
リコンを液晶駆動用電極として用いた例も報告されてい
るが、この場合は十分な透過率を得るために電極形状を
櫛状に加工するなどの工夫が必要である。
置では、液晶駆動トランジスタを構成する材料としてア
モルファスシリコン及び多結晶シリコンが工業化されて
いる。又、硫化カドミウム或いはセレン化カドミウムを
用いた例も報告されている。これらの材料は可視光の全
スペクトル領域において十分な透過率を持たない為、通
常は液晶駆動用電極として用いることができない。そこ
で一般的には、液晶駆動用電極の材料として透過率が高
くかつ導電性のＩＴＯ薄膜が用いられている。多結晶シ
リコンを用いるアクティブマトリクス液晶表示装置にお
いては、特性の良いＮ型及びＰ型のＭＯＳトランジスタ
が容易に得られることから、ＣＭＯＳの駆動回路を同一
基板上に作り込み装置を小型されている。又、多結晶シ
リコンを液晶駆動用電極として用いた例も報告されてい
るが、この場合は十分な透過率を得るために電極形状を
櫛状に加工するなどの工夫が必要である。
【０００３】
【発明が解決しようとする課題】従来の液晶駆動用トラ
ンジスタと液晶駆動用電極を別の材料で形成する構成に
おいては、該トランジスタと該電極の電気的接続を取る
ための構造が必要となるため、製造工程の増加及び開口
率の低下といった課題がある。又、多結晶シリコンでト
ランジスタと画素電極を形成する場合は、透過率が低い
といった課題がある。
ンジスタと液晶駆動用電極を別の材料で形成する構成に
おいては、該トランジスタと該電極の電気的接続を取る
ための構造が必要となるため、製造工程の増加及び開口
率の低下といった課題がある。又、多結晶シリコンでト
ランジスタと画素電極を形成する場合は、透過率が低い
といった課題がある。
【０００４】
【課題を解決するための手段】本発明のアクティブマト
リクス液晶表示装置は、上記の課題を解決するもので、
液晶駆動用トランジスタのソース部、チャネル部及びド
レイン部と液晶駆動用電極が共通の透明半導体薄膜で形
成されていることを特徴とする。
リクス液晶表示装置は、上記の課題を解決するもので、
液晶駆動用トランジスタのソース部、チャネル部及びド
レイン部と液晶駆動用電極が共通の透明半導体薄膜で形
成されていることを特徴とする。
【０００５】
（実施例１）図１は本発明の実施例におけるアクティブ
マトリクス基板の構成例である。図２はその断面図を示
す。液晶駆動用トランジスタ１０１は、リース１０２、
チャネル１０３、ドレイン１０４及びゲート電極１０５
より構成される。又、液晶駆動用電極１０６は、ソー
ス、チャネル、ドレインと同一の材料である透明半導体
薄膜で形成される。透明半導体薄膜としては、ＺｎＳ、
ＧａＮ、ＳｉＣ等のエネルギーギャップが２．５ｅＶ以
上の半導体薄膜を用いることができる。図１には、１つ
の絵素毎に１個の液晶駆動用トランジスタを配した例に
ついて示したが、点欠陥の発生に対して冗長性を持たせ
るためには２個以上の液晶駆動用トランジスタを形成す
ることが有効になる。それに合わせて、液晶駆動用電極
を複数に分割することも冗長性を確保するのに有効な手
段となる。又、液晶駆動電圧を十分に保持するために、
付加的にコンデンサを作り込む場合が多い。
マトリクス基板の構成例である。図２はその断面図を示
す。液晶駆動用トランジスタ１０１は、リース１０２、
チャネル１０３、ドレイン１０４及びゲート電極１０５
より構成される。又、液晶駆動用電極１０６は、ソー
ス、チャネル、ドレインと同一の材料である透明半導体
薄膜で形成される。透明半導体薄膜としては、ＺｎＳ、
ＧａＮ、ＳｉＣ等のエネルギーギャップが２．５ｅＶ以
上の半導体薄膜を用いることができる。図１には、１つ
の絵素毎に１個の液晶駆動用トランジスタを配した例に
ついて示したが、点欠陥の発生に対して冗長性を持たせ
るためには２個以上の液晶駆動用トランジスタを形成す
ることが有効になる。それに合わせて、液晶駆動用電極
を複数に分割することも冗長性を確保するのに有効な手
段となる。又、液晶駆動電圧を十分に保持するために、
付加的にコンデンサを作り込む場合が多い。
【０００６】透明半導体薄膜としてＺｎＳを用いた例に
ついて製造方法を具体的に説明する。まず基板３０１上
にＺｎＳ薄膜３０２を２００Å以上１０００Å以下の厚
さでＭＯＣＶＤ法で堆積する。ＭＯＣＶＤ法において、
原料ガスはジメチル亜鉛及び硫化水素を用いた。他に、
亜鉛の原料としてジエチル亜鉛等の有機亜鉛を、又硫黄
の原料としてジメチル硫黄、ジエチル硫黄等の有機硫黄
を用いることができる。成膜温度は１５０℃以上６００
℃以下、圧力は３００Ｔｏｒｒ以下である。ＺｎＳ薄膜
の形成は、ＭＯＣＶＤ法だけでなく真空蒸着法、スパッ
タリング法或いは、ＭＢＥ法により行うこともできる。
次にＺｎＳ薄膜３０２をフォトリソグラフィによりパタ
ーニングする。この状態が図３（ａ）である。続いて基
板全面にゲート絶縁膜３０３となるＳｉＯ2 膜をＣＶＤ
法により１００Å以上１５００Å以下の厚さで堆積す
る。次に、ゲート電極３０４となるＣｎ膜をスパッタリ
ング法により２０００Å以下の厚さで形成し、フォトリ
ソグラフィによりパターニングする。この状態が図３
（ｂ）である。この状態でＣｌを打ち込むことにより、
リース、ドレインを自己整合的に形成する。この時、液
晶駆動用電極にもＣｌを打ち込む。その後３００℃以上
６００℃以下のアニールを行うことにより不純物が活性
化し、Ｎ型の伝導型のＺｎＳ薄膜が得られる。打ち込む
不純物はＣｌだけでなくＧａ等のIII 族元素及びＣｌ以
外のVII 族元素を用いることも可能である。次に層間絶
縁膜３０５となるＳｉＯ2 膜をＣＶＤ法により２０００
Å以下１００００Å以下の厚さで堆積する。続いてフォ
トリソグラフィにより信号線３０６と液晶駆動用トラン
ジスタのソースの電気的接続を取るためのコンタクトホ
ールを形成する。この状態が図３（ｃ）である。次に、
信号線３０６となるＡｌをスパッタリング法により５０
００Å以上１００００Å以下の厚さで形成し、フォトリ
ソグラフィによりパターニングする。最後に水分による
Ａｌの腐食を防止するためにＳｉＯ2 膜３０７を１００
０Å以上の厚さでスパッタリング法により形成して、図
３（ｄ）の様にアクティブマトリクス基板ができる。該
アクティブマトリクス基板と、カラーフィルタ及びＩＴ
Ｏの全面電極を形成した基板に、液晶を配向させるため
の配向膜を形成した後、該２板の基板を１０μｍ以下の
間隙で貼り合わせ、その間に液晶を封入することでアク
ティブマトリクス液晶表示装置が完成する。以上の様に
して作成したアクティブマトリクス液晶表示装置は、ス
イッチング素子であるトランジスタのＯＮ／ＯＦＦ比が
十分なものであり良好な表示特性が得られた。又、従来
の構造に比べて成膜工程が減少するために、製造日程の
短縮及び歩留りの向上が図れた。又、ドレインと液晶駆
動用電極の電気的接続部が無くなる為に開口率も向上し
た。
ついて製造方法を具体的に説明する。まず基板３０１上
にＺｎＳ薄膜３０２を２００Å以上１０００Å以下の厚
さでＭＯＣＶＤ法で堆積する。ＭＯＣＶＤ法において、
原料ガスはジメチル亜鉛及び硫化水素を用いた。他に、
亜鉛の原料としてジエチル亜鉛等の有機亜鉛を、又硫黄
の原料としてジメチル硫黄、ジエチル硫黄等の有機硫黄
を用いることができる。成膜温度は１５０℃以上６００
℃以下、圧力は３００Ｔｏｒｒ以下である。ＺｎＳ薄膜
の形成は、ＭＯＣＶＤ法だけでなく真空蒸着法、スパッ
タリング法或いは、ＭＢＥ法により行うこともできる。
次にＺｎＳ薄膜３０２をフォトリソグラフィによりパタ
ーニングする。この状態が図３（ａ）である。続いて基
板全面にゲート絶縁膜３０３となるＳｉＯ2 膜をＣＶＤ
法により１００Å以上１５００Å以下の厚さで堆積す
る。次に、ゲート電極３０４となるＣｎ膜をスパッタリ
ング法により２０００Å以下の厚さで形成し、フォトリ
ソグラフィによりパターニングする。この状態が図３
（ｂ）である。この状態でＣｌを打ち込むことにより、
リース、ドレインを自己整合的に形成する。この時、液
晶駆動用電極にもＣｌを打ち込む。その後３００℃以上
６００℃以下のアニールを行うことにより不純物が活性
化し、Ｎ型の伝導型のＺｎＳ薄膜が得られる。打ち込む
不純物はＣｌだけでなくＧａ等のIII 族元素及びＣｌ以
外のVII 族元素を用いることも可能である。次に層間絶
縁膜３０５となるＳｉＯ2 膜をＣＶＤ法により２０００
Å以下１００００Å以下の厚さで堆積する。続いてフォ
トリソグラフィにより信号線３０６と液晶駆動用トラン
ジスタのソースの電気的接続を取るためのコンタクトホ
ールを形成する。この状態が図３（ｃ）である。次に、
信号線３０６となるＡｌをスパッタリング法により５０
００Å以上１００００Å以下の厚さで形成し、フォトリ
ソグラフィによりパターニングする。最後に水分による
Ａｌの腐食を防止するためにＳｉＯ2 膜３０７を１００
０Å以上の厚さでスパッタリング法により形成して、図
３（ｄ）の様にアクティブマトリクス基板ができる。該
アクティブマトリクス基板と、カラーフィルタ及びＩＴ
Ｏの全面電極を形成した基板に、液晶を配向させるため
の配向膜を形成した後、該２板の基板を１０μｍ以下の
間隙で貼り合わせ、その間に液晶を封入することでアク
ティブマトリクス液晶表示装置が完成する。以上の様に
して作成したアクティブマトリクス液晶表示装置は、ス
イッチング素子であるトランジスタのＯＮ／ＯＦＦ比が
十分なものであり良好な表示特性が得られた。又、従来
の構造に比べて成膜工程が減少するために、製造日程の
短縮及び歩留りの向上が図れた。又、ドレインと液晶駆
動用電極の電気的接続部が無くなる為に開口率も向上し
た。
【０００７】（実施例２）以上はトップゲート型のトラ
ンジスタの例について説明したが、以下にボトムゲート
型のトランジスタを用いた場合の製造方法について図４
（ａ）〜（ｄ）を用いて説明する。まず、基板４０１上
にゲート電極４０２となるＣｒ膜をスパッタリングし、
図４（ａ）の様にフォトリソグラフィでパターニングす
る。次に、ゲート絶縁膜４０３を基板全面に形成する。
ボトムゲートの場合は層間絶縁膜の役割も同時に果すた
めに、トップゲート型の場合よりも厚くする必要があ
る。この場合は、ＳｉＯ2よりも誘電率の大きい窒化膜
の方が好ましい。次にＺｎＳ薄膜４０４を堆積し、フォ
トリソグラフィによりパターニングする。この状態が図
４（ｂ）である。次に不純物の打ち込みを行うが、ゲー
ト電極に対して自己整合的にソース、ドレインを形成す
る必要がある。その為、ポジレジスト４０５を用い裏面
からの全面露光を行い、不純物打ち込み時のチャネルの
マスクを自己整合的に形成する。この状態が図４（ｃ）
である。不純物打ち込み後、不純物の活性化のためのア
ニールを行う。次にＡｌをスパッタリングし、フォトリ
ソグラフィでパターニングした後、パッシベーション膜
４０７となるＳｉＯ2 膜をスパッタリングにより形成
し、図４（ｄ）の様にアクティブマトリクス基板ができ
る。以上の様にボトムゲート型のトランジスタを用いた
場合、トップゲート型で必要であったコンタクトホール
の形成が不要となり、さらなる製造日程の短縮及び歩留
りの向上が見込まれる。又、構造的にコンタクトホール
が全く不要の為、さらなる開口率の向上が見込まれる。
以上の例では透明半導体薄膜として、ＺｎＳを用いた例
について示したが、エネルギーギャップが２．５ｅＶ以
上のすべての半導体薄膜でも同様の機能が得られる。特
に、ＳｉＣを用いる場合Ｐ型及びＮ型の伝導型が容易に
得られるため、ドライブ回路をアクティブマトリクス基
板上に作り込むことも可能であり小型でかつ軽量の表示
装置を構成できる。
ンジスタの例について説明したが、以下にボトムゲート
型のトランジスタを用いた場合の製造方法について図４
（ａ）〜（ｄ）を用いて説明する。まず、基板４０１上
にゲート電極４０２となるＣｒ膜をスパッタリングし、
図４（ａ）の様にフォトリソグラフィでパターニングす
る。次に、ゲート絶縁膜４０３を基板全面に形成する。
ボトムゲートの場合は層間絶縁膜の役割も同時に果すた
めに、トップゲート型の場合よりも厚くする必要があ
る。この場合は、ＳｉＯ2よりも誘電率の大きい窒化膜
の方が好ましい。次にＺｎＳ薄膜４０４を堆積し、フォ
トリソグラフィによりパターニングする。この状態が図
４（ｂ）である。次に不純物の打ち込みを行うが、ゲー
ト電極に対して自己整合的にソース、ドレインを形成す
る必要がある。その為、ポジレジスト４０５を用い裏面
からの全面露光を行い、不純物打ち込み時のチャネルの
マスクを自己整合的に形成する。この状態が図４（ｃ）
である。不純物打ち込み後、不純物の活性化のためのア
ニールを行う。次にＡｌをスパッタリングし、フォトリ
ソグラフィでパターニングした後、パッシベーション膜
４０７となるＳｉＯ2 膜をスパッタリングにより形成
し、図４（ｄ）の様にアクティブマトリクス基板ができ
る。以上の様にボトムゲート型のトランジスタを用いた
場合、トップゲート型で必要であったコンタクトホール
の形成が不要となり、さらなる製造日程の短縮及び歩留
りの向上が見込まれる。又、構造的にコンタクトホール
が全く不要の為、さらなる開口率の向上が見込まれる。
以上の例では透明半導体薄膜として、ＺｎＳを用いた例
について示したが、エネルギーギャップが２．５ｅＶ以
上のすべての半導体薄膜でも同様の機能が得られる。特
に、ＳｉＣを用いる場合Ｐ型及びＮ型の伝導型が容易に
得られるため、ドライブ回路をアクティブマトリクス基
板上に作り込むことも可能であり小型でかつ軽量の表示
装置を構成できる。
【０００８】
【発明の効果】以上述べた様に本発明には下記の様な効
果がある。
果がある。
【０００９】（１）製造工程が減少するために、製造日
程が短縮できる。
程が短縮できる。
【００１０】（２）上記の理由で、歩留りが向上する。
【００１１】（３）構造が簡単となるため、開口率が向
上する。
上する。
【００１２】（４）多結晶シリコンで液晶駆動用電極を
形成するよりも可視光の透過率が高い。
形成するよりも可視光の透過率が高い。
【００１３】（５）（３），（４）により透過率が高く
明るい表示装置ができる。
明るい表示装置ができる。
【図１】本発明の実施例におけるアクティブマトリクス
基板の構成図。
基板の構成図。
【図２】本発明の実施例におけるアクティブマトリクス
基板の概略断面図。
基板の概略断面図。
【図３】（ａ）〜（ｄ）は本発明の実施例におけるトッ
プゲート型のトランジスタによるアクティブマトリクス
基板の製造工程を示す概略断面図。
プゲート型のトランジスタによるアクティブマトリクス
基板の製造工程を示す概略断面図。
【図４】（ａ）〜（ｄ）は本発明の実施例におけるボト
ムゲート型のトランジスタによるアクティブマトリクス
基板の製造工程を示す概略断面図。
ムゲート型のトランジスタによるアクティブマトリクス
基板の製造工程を示す概略断面図。
１０１ 液晶駆動用トランジスタ １０２ リース部 １０３ チャネル部 １０４ ドレイン部 １０５ ゲート電極 １０６ 液晶駆動用電極 １０７ アドレス線 １０８ 信号線 １０９ コンタクトホール ２０１ 液晶駆動用トランジスタ ２０２ ソース ２０３ チャネル ２０４ ドレイン ２０５ ゲート電極 ２０６ 液晶駆動用電極 ２０７ 信号線 ２１０ ゲート絶縁膜 ２１１ 層間絶縁膜 ３０１ 基板 ３０２ ＺｎＳ薄膜 ３０３ ゲート絶縁膜 ３０４ ゲート電極 ３０５ 層間絶縁膜 ３０６ 信号線 ３０７ ＳｉＯ2 膜 ４０１ 基板 ４０２ ゲート電極 ４０３ ゲート絶縁膜 ４０４ ＺｎＳ薄膜 ４０５ レジストマスク ４０６ 信号線 ４０７ パッシベーション膜
Claims (1)
- 【請求項１】表示セルを構成する一方の基板に、複数個
の液晶駆動用トランジスタと複数個の液晶駆動電圧保持
用コンデンサをマトリクス状に配置したアクティブマト
リクス基板を用いた液晶表示装置において、該液晶駆動
用トランジスタのソース部、チャネル部及びドレイン部
と液晶駆動用電極が共通の透明半導体薄膜で形成されて
いることを特徴とするアクティブマトリクス液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038192A JPH0667187A (ja) | 1992-08-19 | 1992-08-19 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038192A JPH0667187A (ja) | 1992-08-19 | 1992-08-19 | アクティブマトリクス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667187A true JPH0667187A (ja) | 1994-03-11 |
Family
ID=16750233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22038192A Pending JPH0667187A (ja) | 1992-08-19 | 1992-08-19 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667187A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015156A (ja) * | 2001-06-28 | 2003-01-15 | Kyocera Corp | 液晶表示装置及びこれを用いた液晶プロジェクタ装置 |
| US6563174B2 (en) | 2001-09-10 | 2003-05-13 | Sharp Kabushiki Kaisha | Thin film transistor and matrix display device |
| JP2005183984A (ja) * | 2003-12-17 | 2005-07-07 | Hewlett-Packard Development Co Lp | トランジスタ素子 |
| US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
| JP2007081362A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | 透明薄膜トランジスタ及びその製造方法 |
| US7235920B2 (en) | 2003-02-24 | 2007-06-26 | Osram Opto Semiconductors Gmbh | Display device and method of its manufacture |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2013034002A (ja) * | 2005-01-28 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1992
- 1992-08-19 JP JP22038192A patent/JPH0667187A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015156A (ja) * | 2001-06-28 | 2003-01-15 | Kyocera Corp | 液晶表示装置及びこれを用いた液晶プロジェクタ装置 |
| US6563174B2 (en) | 2001-09-10 | 2003-05-13 | Sharp Kabushiki Kaisha | Thin film transistor and matrix display device |
| US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| US7888207B2 (en) | 2002-05-21 | 2011-02-15 | State of Oregon Acting by and through the Oregon State Board of Higher Eduacation on behalf of Oregon State University | Transistor structures and methods for making the same |
| US7235920B2 (en) | 2003-02-24 | 2007-06-26 | Osram Opto Semiconductors Gmbh | Display device and method of its manufacture |
| DE102004002446B4 (de) * | 2003-02-24 | 2012-12-13 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und Verfahren zu deren Herstellung |
| JP2005183984A (ja) * | 2003-12-17 | 2005-07-07 | Hewlett-Packard Development Co Lp | トランジスタ素子 |
| JP2013034002A (ja) * | 2005-01-28 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| JP2007081362A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | 透明薄膜トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495857B2 (en) | Thin film transister semiconductor devices | |
| CN100550397C (zh) | 有源矩阵型tft阵列基板及其制造方法 | |
| US7615783B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2776083B2 (ja) | 液晶表示装置およびその製造方法 | |
| US5193017A (en) | Reflective-type active matrix liquid crystal display device | |
| US8164096B2 (en) | Organic light emitting diode flat panel display device having uniform electrical characteristics and method of manufacturing the same | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| WO1985004732A1 (en) | Liquid crystal display element and a method of producing the same | |
| US9035390B2 (en) | Thin film transistor substrate and method for producing same | |
| JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0667187A (ja) | アクティブマトリクス液晶表示装置 | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| WO2016078297A1 (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
| JPH0281028A (ja) | 液晶表示装置 | |
| JPH10209388A (ja) | 薄膜トランジスタ強誘電体ランダムアクセスメモリ及びその製造方法 | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3265073B2 (ja) | 表示装置及びその製造方法 | |
| JPH03217027A (ja) | 複数の半導体層を持つ薄膜トランジスタ | |
| KR20130051351A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |