JP2005183984A - トランジスタ素子 - Google Patents

トランジスタ素子 Download PDF

Info

Publication number
JP2005183984A
JP2005183984A JP2004365861A JP2004365861A JP2005183984A JP 2005183984 A JP2005183984 A JP 2005183984A JP 2004365861 A JP2004365861 A JP 2004365861A JP 2004365861 A JP2004365861 A JP 2004365861A JP 2005183984 A JP2005183984 A JP 2005183984A
Authority
JP
Japan
Prior art keywords
channel
contact
gate
transparent
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004365861A
Other languages
English (en)
Inventor
Randy Hoffman
ランディ・ホフマン
John Wager
ジョン・ワェイガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2005183984A publication Critical patent/JP2005183984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 透明チャンネル薄膜トランジスタ及びp型透明チャンネル薄膜トランジスタの提供を課題とする。
【解決手段】 本発明のトランジスタ素子は、実質的に透明なp型のデラフォサイト材料からなるチャンネル(10)と、チャンネル(10)と相接されているソースコンタクト(12)と、チャンネル(10)と相接されているドレインコンタクト(14)と、ゲートコンタクト(16)と、ゲートコンタクト(16)とチャンネル(10)の間のゲート絶縁体(18)とからなることを特徴とする。
【選択図】 図1

Description

本発明はトランジスタ素子に関する。より詳細には、本発明は、透明チャンネル薄膜トランジスタと、p型透明チャンネル薄膜トランジスタに関する。
薄膜トランジスタは、従来のトランジスタ素子よりもより広範に適用可能な技術を示しているので、半導体業界において、きわめて重要である。ときには、薄膜トランジスタは、設計者が影響力を与えることのある新たな性質も提供して、著しい利点をもたらすことがある。興味深い1つの性質は、透明であることである。
本発明は、透明チャンネル薄膜トランジスタ及びp型透明チャンネル薄膜トランジスタの提供を課題とする。
上記課題は、実質的に透明なp型のデラフォサイト材料からなるチャンネルと、チャンネルと相接されているソースコンタクトと、チャンネルと相接されているドレインコンタクトと、ゲートコンタクトと、ゲートコンタクトとチャンネルの間のゲート絶縁体と、からなるトランジスタ素子によって解決される。
本発明の開示する主題は、透明チャンネル薄膜トランジスタ及び、p型透明チャンネル薄膜トランジスタに関する。一実施形態において、ドープされてないデラフォサイト(デラフォス鉱)材料又はわずかにドープされているデラフォサイト(デラフォス鉱)材料は、薄膜トランジスタ中にp型チャンネルを形成する。例示的な実施形態では、ゲート、ソース、ドレインの領域及び絶縁部も、透明材料から形成されて、完全に透明な素子が形成される。本発明の追加的な実施形態は、相補型金属酸化膜半導体(CMOS)回路の基礎として、p型透明デラフォサイトチャンネルトランジスタの集積化にかかわる。本発明の実施形態に基づいてCMOS回路を形成するために、p型透明デラフォサイトチャンネルトランジスタを、従来のnチャンネル透明薄膜トランジスタに一体化させることがある。それにより、CMOS透明薄膜回路が形成され、相補型回路の一般的利点が、透明チャンネル薄膜トランジスタ回路にまで拡張される。
本発明の実施形態の薄膜トランジスタは広い用途を有する。本発明の透明素子の実施形態は、とりわけ表示用途によく適している。透明素子は、光エネルギーをほとんど又は全く吸収しないので、透明でない素子よりも、光から影響を受ける可能性がより少ない。
本発明の例示的な実施形態による薄膜トランジスタは、低温において溶液処理することができる。溶液に溶解可能又は溶液中に懸濁可能なデラフォサイト材料を選択することにより、溶液法、例えばインクジェット印刷又はスピンコーティング(スピン塗布)を利用して処理することができる。溶液処理された薄膜トランジスタは、単純な手法、例えば回路の直接印刷法によって製造することができる。スクリーン印刷法は、溶液処理された薄膜トランジスタのドレイン領域とソース領域をパターニングするための例示的な手法である。
本発明は、実質的に透明なp型のデラフォサイト材料からなるチャンネル(10)を含むトランジスタ素子(8)に関する。ソースコンタクト(12)及びドレインコンタクト(14)が、チャンネル(10)と相接されている。ゲート絶縁体(18)が、ゲートコンタクト(16)とチャンネル(10)の間に設けられている。この構成により、透明チャンネル薄膜トランジスタ及びp型透明チャンネル薄膜トランジスタが提供される。
さらに薄膜トランジスタ素子の実施形態を例示する。この説明では、例示することを目的として、特定の例示的な素子及び素子用途を利用するが、ただし本発明の実施形態は、例示する特定の素子の構成に限定されない。これらの実施形態の例示及び理解を目的として、寸法及び例示装置を誇張して示すことがある。異なる実施形態において同様の造作を示すために同じ参照番号を利用することがある。これらの図面の要素は、必ずしも、互いに対して基準化されている必要はない。むしろ、その代わりに、本発明の実施形態を明確に示すことに重点が置かれている。二次元の図式化した層構造によって例示されている素子が、三次元の素子構造及び集積回路を教示することが、当業者には理解されよう。
次に、これらの図に関して、典型的な実施形態を説明する。以下の説明において、あらゆる素子層は薄膜層である。図1は、典型的な実施形態のボトムゲート薄膜トランジスタ8を示す。p型透明チャンネル10は、同一平面上のソースコンタクト12とドレインコンタクト14、及びゲートコンタクト16によって制御され、ゲートコンタクト16は、ゲート絶縁体18により、透明チャンネル10から絶縁されている。トランジスタ8が形成される基板20は、良好な絶縁性を備え、かつトランジスタ8の形成に利用される薄膜材料に適合し、相性が良くなければなけれならない。適切な例示的な基板はガラス及びプラステックを含む。具体的な例として、ポリカーボネート、ポリアリレート、ポリエチレンテレフタレート(PET)、ポリエステルスルフォン(PES)、ポリイミド、ポリオレフィン、ポリエチレンナフタレート(PEN)を挙げることができる。
トランジスタ8の実施形態は、完全に透明な素子、すなわち薄膜のすべてが透明材料から形成されている場合だけでなく、部分的に透明な素子、例えばp型透明チャンネル10だけが透明薄膜である場合も含む。追加の実施形態は透明基板の使用を含む。p型透明チャンネル10は、ドープされてないデラフォサイト膜又はわずかにドープされているデラフォサイト膜である。わずかにドープされている層では、デラフォサイトは、その透明度と半導体性能を維持するのに十分な低いドーピングレベルを有する。一例として、本発明のわずかにドープされている実施形態は、キャリア濃度(ホール濃度)が1017cm-3よりも低いドーピングレベルを含む。ドープされてないデラフォサイトの見掛けの光バンドギャップは近紫外線の範囲内あるが、一方多量にドープされている(かつ導電性の)膜はほぼ不透明であることがある。デラフォサイトは、CuFeO2の結晶構造を有する材料である。デラフォサイトの例として、CuScO2、CuAlO2、CuYO2、CuFeO2、CuCrO2、CuGaO2、CuInO2、AgCoO2、AgGaO2、AgInO2、AgScO2、AgCrO2を挙げることができる。ホールキャリアを提供するのに適したドーパントであれば、いずれも使用することができる。例えば、CuYO2とCuInO2はカルシウム(Ca)を利用してp型にドープされる。別の例として、CuCrO2はマグネシウム(Mg)を利用してp型にドープされる。さらに、結果わずかに余分な酸素を生じさせる処理は、これらの材料中にp型導電性を得るのに利用されることが多く、またこのような処理が適正に制御されるのであれば、トランジスタ中に、p型半導体チャンネルとして利用される光ドーピングレベルが生じる。ドープされてないp型チャンネルや、わずかにドープされているp型チャンネルは、エンハンスメントモード又は弱デプレッションモードのトランジスタ素子をもたらすことになる。負のゲート電圧は、ソースコンタクト12及びドレインコンタクト14から、p型チャンネル10に、p型チャンネル10とゲート絶縁体18との界面付近の領域内にホールを引き寄せることになる。ドープされてないデラフォサイト膜や、わずかにドープされているデラフォサイト膜は、さらに適度に低い正のゲート電圧を供給して、このチャンネルからホールを空乏化させ、それによって相対的に低いゲート電圧のターンオフ状態を生じさせる利点を有する。
ゲート絶縁体18、ゲートコンタクト16、ソースコンタクト12、ドレインコンタクト14に対して、いくつかの材料を使用することができる。ゲート絶縁体18を、例えば二酸化珪素(SiO2)、窒化珪素(Si3N4)、酸化アルミニウム(Al2O3)、酸化タンタル(Ta2O5)、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)などの膜から形成することができる。ゲートコンタクト16とソース層/ドレイン層を、例えばp型ドープされているGaN、BaCu2S2、NiO、Cu2O、又は様々なデラフォサイト(CuScO2、CuAlO2、CuYO2、CuFeO2、CuCrO2、CuGaO2、CuInO2、AgCoO2、AgGaO2、AgInO2、AgScO2、AgCrO2)などのような透明導電体(すなわちp型ドープされているワイドバンドギャップ半導体)から形成することができる。またゲートコンタクト及びソース層/ドレイン層は、金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、銅(Cu)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、銀(Ag)、インジウム(In)、錫(Sn)、ガリウム(Ga)、亜鉛(Zn)、アルミニウム(Al)、チタン(Ti)などのような金属を含むことがある。
ソースから、ソース/チャンネル界面にあるp型デラフォサイトチャンネル10への効率的なホール注入を生じさせるために、ソースコンタクト及びドレインコンタクトの材料を選択することが有益である。所望のレベルの電気性能を得るために、材料が選択される。総体的な素子性能は、ソースコンタクト/ドレインコンタクトの様々な材料を利用して素子を構築するために、著しく変動することがある。ソースコンタクト、ドレインコンタクト、ゲートコンタクトの膜が透明材料から形成されている場合には、適切なゲート材料もおそらく透明となり、それによって実質的に透明である完成素子が生産される。
デラフォサイトチャンネル10及びトランジスタ8は、ドープされてないチャンネル又はわずかにドープされているチャンネル中にホール注入をもたらすことができ、それによってp型素子が作り出される。通常、他の透明半導体は、例えば6eV〜8eVの範囲内の高いイオン化電位(価電子帯の境目と真空準位との間隔)を有する。ソースコンタクトとドレインコンタクトが、このチャンネル材料のイオン化電位にほぼ等しいか、又はそれよりも高い仕事関数を有する材料(金属又はドープされている半導体)から形成されているときには、この透明チャンネルにホールが注入される。しかしながら仕事関数の高い金属、例えば金(Au)、パラジウム(Pd)、白金(Pt)でさえ、それらの仕事関数は6eVよりも低い。ドープされてないデラフォサイト材料や、わずかにドープされているデラフォサイト材料のより低いイオン化電位が、ホール注入に関する条件を満たすことができる。
本発明の他の例示的な実施形態のトランジスタを図2〜図6に示す。図2〜図6に記載されている構成要素で、図1に記載の構成要素と同じものには、図1で付与した参照番号と同じものを付与する。図2は、同一平面上のソースコンタクト12とドレインコンタクト14を有する例示的な実施形態のトップゲートp型透明チャンネル薄膜トランジスタ22を示す。図3は、千鳥配列のコンタクトを有する例示的な実施形態のボトムゲートp型透明チャンネル薄膜トランジスタ24を示す。図4は、千鳥配列のコンタクトを有する例示的な実施形態のトップゲートp型透明チャンネル薄膜トランジスタ26を示す。図5は、例示的な実施形態のデュアルゲートp型透明チャンネル薄膜トランジスタ28を示す。図6は、他の例示的な実施形態のデュアルゲートp型透明チャンネル薄膜トランジスタ30を示す。
図7は、p型透明薄膜トランジスタ34とn型透明薄膜トランジスタ36を含む例示的な実施形態のCMOS回路32の一部を示す。p型透明薄膜トランジスタ34は、ドープされてない透明薄膜チャンネル10又はわずかにドープされている透明薄膜チャンネル10を含む。n型透明薄膜トランジスタ36は、n型透明薄膜チャンネル38、例えば酸化亜鉛(ZnO)を含む。代替的な実施形態では、n型とp型の両方とも透明でない薄膜トランジスタを含むCMOS集積回路が組み込まれている。ソースコンタクト12、ドレインコンタクト14、ゲートコンタクト16は、CMOS回路32中の回路相互接続パターンの一部を形成する。ここでは2つのトランジスタを図示するが、CMOS回路32は多数のトランジスタを含み得る。例えば、CMOS回路32は、集積回路中のトランジスタ34とトランジスタ36、及び他のトランジスタがスイッチとして機能する集積回路として配列されている。他の実施形態では、この回路構成及び印加電圧は、例えば増幅をもたらす。また、このような回路構成と印加電圧は、例えばCMOS回路中に抵抗をもたらすように、負荷素子としての動作をもたらす。ドープされてないデラフォサイトチャンネル10又はわずかにドープされているデラフォサイトチャンネル10は、動作の際、負の電圧を利用して、ソース12及びドレイン14から、ゲート絶縁体付近のチャンネルにホールを引き寄せる。CMOSのスイッチ構成に配列されているCMOS集積回路用の一連の負の電圧は、CMOSスイッチに導電動作をもたらす。上述のように、適度な正のゲート電圧は、このチャンネルから、自由ホールを空乏化させて、トランジスタをオフ状態にする。
p型透明チャンネル薄膜トランジスタ、及びこれらのトランジスタを含む回路を形成するために、様々な手法を利用することができる。蒸発(加熱、電子ビーム)、スパッタリング(直流(DC)、高周波(RF)、イオンビーム)、化学蒸着(CVD)、原子層堆積(ALD)、分子線エピタキシー(MBE)などのような薄膜形成技術を利用することができる。液体前駆物質からの溶液に基づく堆積(スピンコーティング、インクジェット印刷など)のような代替的な方法も利用することができる。薄膜パターニング、膜パターニングは、従来のフォトリソグラフィーをエッチング工程又はリフトオフ工程と組み合わせて利用するか、あるいはシャドーマスク又は直接描画パターニング(すなわちインクジェット印刷)のような代替的な手法を利用することができる。
図1のトランジスタ8を参照すると、基板20上の初期の堆積として、溶液に基づく導電体がインクジェット印刷により付着され、ゲートコンタクト16が形成されている。ゲートコンタクト16を、例えば直接描画工程によりパターニングされた回路の相互接続パターンの一部とすることもできる。代替的な実施形態では、スピンコーティングを利用して、ゲートコンタクト材料を付着させ、次にそのゲートコンタクト材料を、フォトリソグラフィーとエッチング処理、又は場合によって、レーザアブレーションのようなさらに高度な工程によりパターニングする。さらにスピンコーティング工程により、例えばゲート絶縁体材料18を付着させる。追加的な直接描画ステップにより、チャンネル10、及びゲートコンタクトとソースコンタクトを形成する。
図8は、図7によるCMOS回路32を、集積化素子40と組み合わせたもの含む例示的な実施形態を示す。好ましい実施形態では、CMOS薄膜回路32全体が透明であるように形成され、すなわちp型薄膜トランジスタ34とn型薄膜トランジスタ36が透明素子として形成されている。また基板20も、例えば透明なプラスチックである。集積化素子40は、例えば放射型表示器であるか、あるいは検出又は符号化、他の何らかの機能のためのレセプタ、受容器を含む。集積化素子40を、ボンディング又は他のやり方で基板20に取り付けられている厚膜集積回路、例えばシリコンウェーハに基づく集積回路又III-V族化合物に基づく集積回路の形態とすることができる。また集積化素子40は、基板20の裏側に形成されている付加的な薄膜集積回路とすることができる。CMOS回路が透明であるために、集積化素子40に対して画定される一本の光路はCMOS回路32を通る。このことにより、CMOS薄膜回路32中に埋め込まれている電子部品を、素子の動作に必要な光路と関係なく配置することができるので、設計者に設計の自由度を与える。表示器又は検出器の他の実施形態では、CMOS薄膜回路32が、集積化素子40中の光路の外側にある。完全に透明なCMOS薄膜回路32又は透明チャンネルを有するCMOS回路32は、表示素子又は検出素子中の光から影響を受ける可能性がより低い。
本発明の特定の実施形態を図示し、かつ述べてきたが、他の変更実施形態、代用実施形態、代替的な実施形態が、通常の当業者には明らかであることが理解されなければならない。添付の特許請求の範囲の記載により画定されるべき本発明の精神及び範囲から逸脱することなく、このような変更実施形他、代用実施形態、代替的な実施形態を実施することが可能である。
典型的な実施形態のボトムゲートp型透明チャンネル薄膜トランジスタの略断面図である。 典型的な実施形態のトップゲートp型透明チャンネル薄膜トランジスタの略断面図である。 典型的な実施形態のボトムゲートp型透明チャンネル薄膜トランジスタの略断面図である。 典型的な実施形態のトップゲートp型透明チャンネル薄膜トランジスタの略断面図である。 典型的な実施形態のデュアルゲートp型透明チャンネル薄膜トランジスタの略断面図である。 典型的な実施形態のデュアルゲートp型透明チャンネル薄膜トランジスタの略断面図である。 p型透明チャンネル薄膜トランジスタを含む典型的な実施形態のCMOS回路の一部の略断面図である。 集積化素子の一実施形態を有する典型的なCMOS回路の略断面図である。
符号の説明
8 トランジスタ素子
10 チャンネル
12 ソースコンタクト
14 ドレインコンタクト
16 ゲートコンタクト
18 ゲート絶縁体
20 基板
32 CMOS回路
34 回路相互接続パターン
36 n型透明チャンネルトランジスタ

Claims (10)

  1. 実質的に透明なp型のデラフォサイト材料からなるチャンネル(10)と、
    前記チャンネル(10)と相接されているソースコンタクト(12)と、
    前記チャンネル(10)と相接されているドレインコンタクト(14)と、
    ゲートコンタクト(16)と、
    前記ゲートコンタクト(16)と前記チャンネル(10)の間のゲート絶縁体(18)と、
    からなるトランジスタ素子。
  2. 前記ゲートコンタクト(16)が基板(20)上に形成され、前記ゲート絶縁体(18)が該ゲートコンタクト(16)上に形成され、かつ前記チャンネル(10)が前記ゲート絶縁体(18)上に形成されている請求項1に記載の素子。
  3. 前記ゲートコンタクト(16)、前記ソースコンタクト(12)、前記ドレインコンタクト(14)がパターン化され、回路相互接続パターン(34)が形成されている請求項2に記載の素子。
  4. CMOS回路(32)を形成するために、前記回路パターン(34)を介して接続されているn型透明チャンネルトランジスタ(36)をさらに含む請求項3に記載の素子。
  5. 前記デラフォサイト材料が、CuScO2、CuAlO2、CuYO2、CuFeO2、CuCrO2、CuGaO2、CuInO2、AgCoO2、AgGaO2、AgInO2、AgScO2、AgCrO2からなるグループより選択されている請求項1に記載の素子。
  6. 前記ソースコンタクト(12)、前記ドレインコンタクト(14)、前記ゲートコンタクト(16)が、GaN、BaCu2S2、NiO、Cu2O、CuScO2、CuAlO2、CuYO2、CuFeO2、CuCrO2、CuGaO2、CuInO2、AgCoO2、AgGaO2、AgInO2、AgScO2、AgCrO2からなるグループより選択されたドープされている半導体を含む請求項5に記載の素子。
  7. 前記ソースコンタクト(12)及び前記ドレインコンタクト(14)が基板(20)上に形成され、前記チャンネル(10)が該基板(20)上に形成され、かつ前記ゲート絶縁体(18)が、前記ソースコンタクト(12)と前記ドレインコンタクト(14)及び前記チャンネル(10)上に形成されている請求項1に記載の素子。
  8. 前記ソースコンタクト(12)、前記ドレインコンタクト(14)、前記ゲートコンタクト(16)及び前記ゲート絶縁体(18)のそれぞれが、透明材料から形成され、それによって前記素子(8)が透明素子を含む請求項1に記載の素子。
  9. 前記実質的に透明なp型のデラフォサイト材料が、ドープされてないデラフォサイト材料、又はわずかにドープされているデラフォサイト材料を含む請求項1に記載の素子。
  10. 薄膜素子として形成されている請求項1に記載の素子。
JP2004365861A 2003-12-17 2004-12-17 トランジスタ素子 Pending JP2005183984A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/738,690 US7026713B2 (en) 2003-12-17 2003-12-17 Transistor device having a delafossite material

Publications (1)

Publication Number Publication Date
JP2005183984A true JP2005183984A (ja) 2005-07-07

Family

ID=34523178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365861A Pending JP2005183984A (ja) 2003-12-17 2004-12-17 トランジスタ素子

Country Status (6)

Country Link
US (2) US7026713B2 (ja)
EP (1) EP1544907B1 (ja)
JP (1) JP2005183984A (ja)
KR (1) KR101120151B1 (ja)
CN (1) CN100483741C (ja)
TW (1) TWI335079B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060877A1 (ja) * 2005-11-24 2007-05-31 National Institute Of Advanced Industrial Science And Technology 透明酸化物半導体接合
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009048371A (ja) * 2007-08-17 2009-03-05 Kovio Inc 集積化インタポーザを有するrfタグ/装置及/又はびrfidタグ/装置、並びにその製造方法及び使用方法
KR20140095106A (ko) 2011-11-30 2014-07-31 가부시키가이샤 리코 p형 산화물, p형 산화물 제조용 조성물, p형 산화물의 제조 방법, 반도체 소자, 표시 소자, 영상 표시 장치, 및 시스템
JP2014170950A (ja) * 2008-10-24 2014-09-18 Semiconductor Energy Lab Co Ltd インバータ回路
US8884765B2 (en) 2004-10-08 2014-11-11 Thin Film Electronics Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP2015109456A (ja) * 2008-10-24 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
KR20160102265A (ko) 2013-12-26 2016-08-29 가부시키가이샤 리코 p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템
JP2017126607A (ja) * 2016-01-12 2017-07-20 株式会社リコー 酸化物半導体
US9761673B2 (en) 2011-03-31 2017-09-12 Ricoh Company, Ltd. Amorphous p-type oxide for a semiconductor device
JP2018029196A (ja) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 半導体装置
JP2019134175A (ja) * 2009-12-25 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
JP2020535638A (ja) * 2017-09-27 2020-12-03 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ
JP2022010293A (ja) * 2010-02-05 2022-01-14 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7314801B2 (en) 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
CN100408166C (zh) * 2006-01-13 2008-08-06 南京大学 AgTO2型复合氧化物可见光响应光催化材料及其应用
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
MX2010003227A (es) * 2007-09-25 2010-04-07 First Solar Inc Dispositivos fotovoltaicos que incluyen una capa interfacial.
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI431130B (zh) * 2008-12-19 2014-03-21 Applied Materials Inc 銅黑銅鐵礦透明p型半導體之製造及應用方法
WO2011037829A2 (en) * 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR102473794B1 (ko) * 2009-10-30 2022-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770976B1 (ko) 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110069454A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
CN105489656A (zh) * 2016-01-15 2016-04-13 河南大学 一种p型氧化物半导体薄膜晶体管及其制备方法
KR102145387B1 (ko) 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
US11670720B2 (en) * 2020-11-25 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667187A (ja) * 1992-08-19 1994-03-11 Seiko Epson Corp アクティブマトリクス液晶表示装置
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH11278834A (ja) * 1998-03-31 1999-10-12 Japan Science & Technology Corp 導電性透明酸化物
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242374A (en) * 1979-04-19 1980-12-30 Exxon Research & Engineering Co. Process for thin film deposition of metal and mixed metal chalcogenides displaying semi-conductor properties
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000228516A (ja) 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP3398638B2 (ja) * 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
US6998656B2 (en) 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
US6979435B1 (en) * 2001-04-03 2005-12-27 Northwestern University p-Type transparent conducting oxides and methods for preparation
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US7250930B2 (en) 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
US8252697B2 (en) * 2007-05-14 2012-08-28 Micron Technology, Inc. Zinc-tin oxide thin-film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667187A (ja) * 1992-08-19 1994-03-11 Seiko Epson Corp アクティブマトリクス液晶表示装置
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH11278834A (ja) * 1998-03-31 1999-10-12 Japan Science & Technology Corp 導電性透明酸化物
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884765B2 (en) 2004-10-08 2014-11-11 Thin Film Electronics Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP2007149746A (ja) * 2005-11-24 2007-06-14 National Institute Of Advanced Industrial & Technology 透明酸化物半導体接合
WO2007060877A1 (ja) * 2005-11-24 2007-05-31 National Institute Of Advanced Industrial Science And Technology 透明酸化物半導体接合
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009048371A (ja) * 2007-08-17 2009-03-05 Kovio Inc 集積化インタポーザを有するrfタグ/装置及/又はびrfidタグ/装置、並びにその製造方法及び使用方法
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
JP2014170950A (ja) * 2008-10-24 2014-09-18 Semiconductor Energy Lab Co Ltd インバータ回路
US9219158B2 (en) 2008-10-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9318512B2 (en) 2008-10-24 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9601603B2 (en) 2008-10-24 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015109456A (ja) * 2008-10-24 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2018190992A (ja) * 2008-10-24 2018-11-29 株式会社半導体エネルギー研究所 半導体装置
US12009434B2 (en) 2008-10-24 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistors and method for manufacturing the same
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
JP2019134175A (ja) * 2009-12-25 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
JP7431209B2 (ja) 2010-02-05 2024-02-14 株式会社半導体エネルギー研究所 半導体装置
JP2022010293A (ja) * 2010-02-05 2022-01-14 株式会社半導体エネルギー研究所 半導体装置
US11749686B2 (en) 2010-02-05 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018029196A (ja) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 半導体装置
KR20180037302A (ko) 2011-03-31 2018-04-11 가부시키가이샤 리코 p형 산화물, p형 산화물 제조용 조성물, p형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템
US9761673B2 (en) 2011-03-31 2017-09-12 Ricoh Company, Ltd. Amorphous p-type oxide for a semiconductor device
US10236349B2 (en) 2011-03-31 2019-03-19 Ricoh Company, Ltd. P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
US10923569B2 (en) 2011-03-31 2021-02-16 Ricoh Company, Ltd. P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
US9536957B2 (en) 2011-11-30 2017-01-03 Ricoh Company, Ltd. P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display device, and system
KR20140095106A (ko) 2011-11-30 2014-07-31 가부시키가이샤 리코 p형 산화물, p형 산화물 제조용 조성물, p형 산화물의 제조 방법, 반도체 소자, 표시 소자, 영상 표시 장치, 및 시스템
KR20160102265A (ko) 2013-12-26 2016-08-29 가부시키가이샤 리코 p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템
JP2017126607A (ja) * 2016-01-12 2017-07-20 株式会社リコー 酸化物半導体
US10141185B2 (en) 2016-01-12 2018-11-27 Ricoh Company, Ltd. Oxide semiconductor, coating liquid, method of forming oxide semiconductor film, semiconductor element, display element, image display device and image display system
JP7125787B2 (ja) 2017-09-27 2022-08-25 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ
JP2020535638A (ja) * 2017-09-27 2020-12-03 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ

Also Published As

Publication number Publication date
US20050133917A1 (en) 2005-06-23
TWI335079B (en) 2010-12-21
CN100483741C (zh) 2009-04-29
US7026713B2 (en) 2006-04-11
KR101120151B1 (ko) 2012-03-23
KR20050061323A (ko) 2005-06-22
US20060125098A1 (en) 2006-06-15
CN1630098A (zh) 2005-06-22
TW200522361A (en) 2005-07-01
EP1544907A1 (en) 2005-06-22
EP1544907B1 (en) 2020-02-12

Similar Documents

Publication Publication Date Title
JP2005183984A (ja) トランジスタ素子
US8242497B2 (en) Metal transistor device
JP5536328B2 (ja) トランジスタ及びその製造方法
TWI816722B (zh) 肖特基二極體
EP1770790A2 (en) Transparent thin film transistor (TFT) and its method of manufacture
CN104659096B (zh) 包括分离的结接触的石墨烯器件及其制造方法
KR101810261B1 (ko) 전계 효과 트랜지스터
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
US9601638B2 (en) GaN-on-Si switch devices
EP2715786A1 (en) Metal oxide tft with improved source/drain contacts
KR102108121B1 (ko) 박막 트랜지스터 기판
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
US11430889B2 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
US11011649B2 (en) Oxide semiconductor device and method of manufacturing the same
CA2932446A1 (en) Buried source schottky barrier thin film transistor and method of manufacture
KR101041866B1 (ko) 반도체 소자 제조 방법
CN216054722U (zh) 一种p型沟道氮化镓器件
US20220293717A1 (en) Resistors for integrated circuits

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090825

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110310