CN105489656A - 一种p型氧化物半导体薄膜晶体管及其制备方法 - Google Patents

一种p型氧化物半导体薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105489656A
CN105489656A CN201610031330.6A CN201610031330A CN105489656A CN 105489656 A CN105489656 A CN 105489656A CN 201610031330 A CN201610031330 A CN 201610031330A CN 105489656 A CN105489656 A CN 105489656A
Authority
CN
China
Prior art keywords
oxide semiconductor
film transistor
type
semiconductor thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610031330.6A
Other languages
English (en)
Inventor
张新安
赵俊威
李爽
张伟风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University
Original Assignee
Henan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University filed Critical Henan University
Priority to CN201610031330.6A priority Critical patent/CN105489656A/zh
Publication of CN105489656A publication Critical patent/CN105489656A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种P型氧化物半导体薄膜晶体管及其制备方法,该薄膜晶体管包括重掺杂硅衬底,该重掺杂硅衬底同时作为栅电极使用;绝缘层,为绝缘氧化物膜,位于所述栅电极上;有源层,为P型铜铁矿结构氧化物膜,位于所述绝缘层上;源电极、漏电极,均为Cu膜,分别位于所述有源层上;P型铜铁矿结构氧化物膜的材料为CuAlO2、CuInO2或CuGaO2。P型铜铁矿结构氧化物膜作为有源层呈现稳定的P型半导体特性,使得其价带顶频带展宽,空穴迁移率高;该薄膜晶体管结构简单,制备工艺与微电子工艺兼容、化学稳定性好,具有很好的电学性质,在有机发光二极管显示和互补型氧化物半导体电子电路及透明电子电路中具有广阔的应用前景。

Description

一种P型氧化物半导体薄膜晶体管及其制备方法
技术领域
本发明属于薄膜晶体管技术领域,具体涉及一种P型氧化物半导体薄膜晶体管,同时还涉及一种P型氧化物半导体薄膜晶体管的制备方法。
背景技术
薄膜晶体管是一种靠多数载流子传输电流的单极型半导体器件,其中半导体有源层对器件性能和制造成本有至关重要的影响。随着新工艺、新材料、新结构的不断出现,新型薄膜晶体管不仅应用在有源阵列显示器件中,还可以应用在薄膜集成电路、光电图像传感器、薄膜存储器和气敏传感器等领域。近年来,以氧化物半导体为有源层的薄膜晶体管引起了人们的广泛关注,该类器件具有迁移率高、制备温度低、可见光透明性好、阈值电压低等优势,在平板显示驱动和新型氧化物电子电路中有广阔的应用前景。
然而,多数氧化物半导体呈本征N型导电特性,所以目前研究的氧化物薄膜晶体管主要是N型器件,有关P型氧化物薄膜晶体管的报道还比较少。随着薄膜晶体管的研究深入,P型薄膜晶体管的研究逐渐提上日程。P型氧化物薄膜晶体管的研究意义主要体现在以下几个方面:1)N型氧化物TFT只有与P型氧化物TFT结合才能组成互补型金属氧化物半导体(CMOS)电路,这是实现氧化物半导体大面积电子电路的基础。大面积电子技术是相对于传统硅衬底的小面积而言的,其研究课题是在大面积绝缘衬底上制作有源电子器件,如有源矩阵寻址器件、固体成像器件和可编程存储器等。2)近年来已经有很多氧化物半导体薄膜晶体管驱动的平板显示器的报道,随着分辨率和清晰度的提高,可以利用氧化物半导体COMS电路制作显示阵列的外围驱动电路,解决高密度引线的困难等问题,使显示区域与周边驱动电路集成一体化。3)由于P型氧化物半导体TFT具有空穴注入的特点,从而更适合驱动有机发光二极管(OLED)显示器的像素单元。4)氧化物半导体可以制作成可见光范围透明的薄膜晶体管,透明薄膜晶体管再与其它透明器件组成透明电子线路,从而可研制出具有全新信息传输方式的系统,这种电子线路可以用玻璃或者透明的塑料为衬底,大大降低电路的制造成本。
发明内容
本发明的目的是提供一种P型氧化物半导体薄膜晶体管,空穴迁移率高,与现有微电子工艺兼容、化学稳定性好,具有很好的电学性质。
本发明的第二个目的是提供一种P型氧化物半导体薄膜晶体管的制备方法。
为了实现以上目的,本发明所采用的技术方案是:
一种P型氧化物半导体薄膜晶体管,包括:
衬底,所述衬底为重掺杂硅衬底,该重掺杂硅衬底同时作为栅电极使用;
绝缘层,为绝缘氧化物膜,位于所述栅电极上;
有源层,为P型铜铁矿结构氧化物膜,位于所述绝缘层上;
源电极、漏电极,均为Cu膜,分别位于所述有源层上;
其中,所述P型铜铁矿结构氧化物膜的材料为CuAlO2、CuInO2或CuGaO2
所述衬底为重掺杂N型硅衬底。重掺杂硅衬底为导电材料,可同时作为栅电极使用。
所述绝缘氧化物膜的材料为SiO2、ZrO2或Al2O3
所述绝缘层的厚度为100~300nm。所述有源层的厚度为80~150nm;所述源电极、漏电极的厚度为200~300nm。
本发明的P型氧化物半导体薄膜晶体管,采用底栅顶电极结构,以P型铜铁矿结构氧化物膜(CuAlO2、CuInO2或CuGaO2)作为有源层,该氧化物膜呈现稳定的P型半导体特性,根据价带化学修饰理论,铜铁矿氧化物中铜离子的闭壳层能级同氧离子的2p能级具有相近的能量,使得其价带顶频带展宽,从而获得高的空穴迁移率;该薄膜晶体管结构简单、工艺兼容,可见光波段透过率高、化学稳定性好,具有很好的电学性质,在有机发光二极管显示和互补型氧化物半导体电子电路及透明电子电路中具有广阔的应用前景。
一种上述的P型氧化物半导体薄膜晶体管的制备方法,包括下列步骤:
1)在重掺杂硅衬底上制备绝缘氧化物膜作为绝缘层;
2)采用磁控溅射法在绝缘层上制备P型铜铁矿结构氧化物膜作为有源层,后在氮气气氛下进行退火处理,得半成品;
3)在步骤2)所得半成品的有源层上制备Cu膜作为源电极、漏电极,即得。
上述制备方法中,采用重掺杂硅衬底作为衬底和栅电极。重掺杂硅衬底事先经过清洗,具体为:用氢氟酸浸泡去除重掺杂硅片表面氧化层,露出新鲜的硅(硅表面膜)作为栅电极。
步骤1)中,采用热氧化、溶胶凝胶或溅射的方法在重掺杂硅衬底上制备绝缘层。所述热氧化的条件为:氧化温度控制在1000~1100℃,且在氧气气氛下进行;所述溶胶凝胶的条件为:将溶质乙酰丙酮锆粉末,溶于乙醇和乙醇胺按体积比为2:1的混合溶液中,所配制胶体溶液浓度为0.15mol/L,室温下匀胶后在空气气氛中进行退火,退火温度为250~300℃;所述溅射为磁控溅射,所述磁控溅射的条件为:通入气体为氩气和氧气,氧气与氩气的(体积)流量比为1:10~50,溅射气压为1~10Pa,溅射功率为60~150W。
步骤2)中,所述磁控溅射法中,溅射气压为1~10Pa;通入气体为氧气与氩气的混合气体,氧气与氩气的(体积)流量比为1:10~50。
步骤2)中,所述磁控溅射法中,溅射功率为60~200W,温度为300~500℃。在磁控溅射过程中,采用金属掩膜将有源层薄膜分割为相互独立的方形图形,避免器件之间的相互串联影响。
步骤2)中,所述退火处理的温度为600~1100℃,保温时间为120~180min。
步骤3)中,采用磁控溅射的方法在有源层上制备金属铜薄膜作为源电极、漏电极。所述磁控溅射的条件为:通入气体为氩气,溅射气压为1~10Pa,溅射功率为60~200W。
本发明的P型氧化物半导体薄膜晶体管的制备方法,从下到上依次在衬底上制备绝缘层、有源层和源、漏电极,其中采用磁控溅射法在绝缘层上制备有源层并经退火处理,所得P型铜铁矿结构氧化物膜作为有源层,呈现稳定的P型半导体特性,根据价带化学修饰理论,铜铁矿氧化物中铜离子的闭壳层能级同氧离子的2p能级具有相近的能量,使得其价带顶频带展宽,从而获得高的空穴迁移率;该制备方法工艺简单,操作方便,易于实现自动化,适合大规模工业化生产。
附图说明
图1为实施例1的P型氧化物半导体薄膜晶体管的结构示意图;
图2为实施例1的P型氧化物半导体薄膜晶体管的输出特性曲线;
图3为实施例1的P型氧化物半导体薄膜晶体管的转移特性曲线。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明。
实施例1
本实施例的P型氧化物半导体薄膜晶体管,如图1所示,包括:
衬底1,所述衬底1为重掺杂硅衬底(重掺杂N型硅片),该重掺杂硅衬底同时作为栅电极使用;
绝缘层2,为二氧化硅膜,位于所述栅电极上;
有源层3,为P型铜铁矿结构氧化物膜,位于所述绝缘层2上;
源电极4、漏电极5,均为Cu膜,分别位于所述有源层3上;
其中,所述P型铜铁矿结构氧化物膜的材料为CuAlO2
所述绝缘层的厚度为300nm,所述有源层的厚度为80nm,所述源电极、漏电极的厚度为200nm。
本实施例的P型氧化物半导体薄膜晶体管的制备方法,包括下列步骤:
1)选用电阻率为5Ω·cm的重掺杂N型硅片作为衬底,用稀释的氢氟酸浸泡1min,去除表面自然生长的氧化层,露出新鲜的硅(硅表面膜)作为栅电极;
2)采用常规的干氧氧化(热氧化)工艺,在1100℃温度、纯氧气气氛下,在栅电极上生长300nm厚的二氧化硅膜作为绝缘层;
3)采用射频磁控溅射法在绝缘层上制备P型铜铁矿结构氧化物膜作为有源层,具体为:预抽磁控溅射设备真空室本底气压到4×10-4Pa,通过气体质量流量计通入氧气和氩气的混合气体,调节氧气与氩气的流量比为5:50,通过闸板阀调节生长室气压到2Pa,进行射频磁控溅射在绝缘层上沉积CuAlO2膜作为有源层;其中,溅射靶材为陶瓷CuAlO2靶,射频溅射功率为120W,衬底温度为400℃;
有源层沉积结束后,在氮气保护下置于管式退火炉中进行退火处理,退火温度为800℃,保温时间为120min,后冷却至室温,得半成品;
4)采用射频磁控溅射法在步骤3)所得半成品的有源层上制备金属Cu膜作为源电极、漏电极,磁控溅射的条件为:通入气体为氩气,溅射气压为10Pa,溅射功率为200W,即得所述P型氧化物半导体薄膜晶体管。
采用Keithley2612半导体特性测试仪对所得P型氧化物半导体薄膜晶体管进行电学测试,其输出特性曲线如图2所示,其转移特性曲线如图3所示。从图2可以看出,器件在0-30V的栅电压下具有明显的P型半导体特性,且在不同的栅压控制下,能有效调节有源层沟道,使之表现出不同的导电能力;从图3可以看出,在漏源偏压在-1V时,器件具有较好的转移曲线特性。测试结果表明,该器件具有明显的P型场效应特性。
实施例2
本实施例的P型氧化物半导体薄膜晶体管,结构示意图同实施例1,具体包括:
衬底,所述衬底为重掺杂硅衬底(重掺杂N型硅片),该重掺杂硅衬底同时作为栅电极使用;
绝缘层,为透明二氧化锆膜,位于所述栅电极上;
有源层,为P型铜铁矿结构氧化物膜,位于所述绝缘层上;
源电极、漏电极,均为Cu膜,分别位于所述有源层上;
其中,所述P型铜铁矿结构氧化物膜的材料为CuInO2
所述绝缘层的厚度为300nm,所述有源层的厚度为120nm,所述源电极、漏电极的厚度为200nm。
本实施例的P型氧化物半导体薄膜晶体管的制备方法,包括下列步骤:
1)选用电阻率为5Ω·cm的重掺杂N型硅片作为衬底,用稀释的氢氟酸浸泡1min,去除表面自然生长的氧化层,露出新鲜的硅(硅表面膜)作为栅电极;
2)采用溶胶凝胶法在重掺杂硅衬底上制备300nm厚的氧化锆膜作为绝缘层;溶胶凝胶法的条件为:将溶质乙酰丙酮锆粉末,溶于乙醇和乙醇胺按体积比为2:1的混合溶液中,所配制胶体溶液浓度为0.15mol/L,室温下匀胶后在250℃、空气气氛下退火50min;
3)采用射频磁控溅射法在绝缘层上制备P型铜铁矿结构氧化物膜作为有源层,具体为:预抽磁控溅射设备真空室本底气压到4×10-4Pa,通过气体质量流量计通入氧气和氩气的混合气体,调节氧气与氩气的流量比为1:30,通过闸板阀调节生长室气压到5Pa,进行射频磁控溅射在绝缘层上沉积CuInO2膜作为有源层;其中,溅射靶材为陶瓷CuInO2靶,射频溅射功率为200W,衬底温度为300℃;
有源层沉积结束后,在氮气保护下置于管式退火炉中进行退火处理,退火温度为1100℃,保温时间为120min,后冷却至室温,得半成品;
4)采用射频磁控溅射法在步骤3)所得半成品的有源层上制备金属Cu膜作为源电极、漏电极,磁控溅射的条件为:通入气体为氩气,溅射气压为5Pa,溅射功率为60W,即得所述P型氧化物半导体薄膜晶体管。
实施例3
本实施例的P型氧化物半导体薄膜晶体管,结构示意图同实施例1,具体包括:
衬底,所述衬底为重掺杂硅衬底(重掺杂N型硅片),该重掺杂硅衬底同时作为栅电极使用;
绝缘层,为透明氧化铝膜,位于所述栅电极上;
有源层,为P型铜铁矿结构氧化物膜,位于所述绝缘层上;
源电极、漏电极,均为Cu膜,分别位于所述有源层上;
其中,所述P型铜铁矿结构氧化物膜的材料为CuGaO2
其中,所述绝缘层的厚度为300nm,所述有源层的厚度为120nm,所述源电极、漏电极的厚度为200nm。
本实施例的P型氧化物半导体薄膜晶体管的制备方法,包括下列步骤:
1)选用电阻率为5Ω·cm的重掺杂N型硅片作为衬底,用稀释的氢氟酸浸泡1min,去除表面自然生长的氧化层,露出新鲜的硅(硅表面膜)作为栅电极;
2)采用磁控溅射法在重掺杂硅衬底上制备300nm厚的氧化铝膜作为绝缘层;磁控溅射的条件为:通入气体为氩气和氧气,氩气与氧气的流量比为5:50,溅射气压为2Pa,溅射功率为80W;
3)采用射频磁控溅射法在绝缘层上制备P型铜铁矿结构氧化物膜作为有源层,具体为:预抽磁控溅射设备真空室本底气压到4×10-4Pa,通过气体质量流量计通入氧气和氩气的混合气体,调节氧气与氩气的流量比为1:50,通过闸板阀调节生长室气压到10Pa,进行射频磁控溅射在绝缘层上沉积CuGaO2膜作为有源层;其中,溅射靶材为陶瓷CuGaO2靶,射频溅射功率为60W,衬底温度为500℃;
有源层沉积结束后,在氮气保护下置于管式退火炉中进行退火处理,退火温度为900℃,保温时间为120min,后冷却至室温,得半成品;
4)采用射频磁控溅射法在步骤3)所得半成品的有源层上制备金属Cu膜作为源电极、漏电极,磁控溅射的条件为:通入气体为氩气,溅射气压为1Pa,溅射功率为120W,即得所述P型氧化物半导体薄膜晶体管。

Claims (10)

1.一种P型氧化物半导体薄膜晶体管,其特征在于:包括:
衬底,所述衬底为重掺杂硅衬底,该重掺杂硅衬底同时作为栅电极使用;
绝缘层,为绝缘氧化物膜,位于所述栅电极上;
有源层,为P型铜铁矿结构氧化物膜,位于所述绝缘层上;
源电极、漏电极,均为Cu膜,分别位于所述有源层上;
其中,所述P型铜铁矿结构氧化物膜的材料为CuAlO2、CuInO2或CuGaO2
2.根据权利要求1所述的P型氧化物半导体薄膜晶体管,其特征在于:所述衬底为重掺杂N型硅衬底。
3.根据权利要求1所述的P型氧化物半导体薄膜晶体管,其特征在于:所述绝缘氧化物膜的材料为SiO2、ZrO2或Al2O3
4.根据权利要求1所述的P型氧化物半导体薄膜晶体管,其特征在于:所述绝缘层的厚度为100~300nm。
5.一种如权利要求1所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:包括下列步骤:
1)在重掺杂硅衬底上制备绝缘氧化物膜作为绝缘层;
2)采用磁控溅射法在绝缘层上制备P型铜铁矿结构氧化物膜作为有源层,后在氮气气氛下进行退火处理,得半成品;
3)在步骤2)所得半成品的有源层上制备Cu膜作为源电极、漏电极,即得。
6.根据权利要求5所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:步骤1)中,采用热氧化、溶胶凝胶或溅射的方法在重掺杂硅衬底上制备绝缘层。
7.根据权利要求5所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:步骤2)中,所述磁控溅射法中,溅射气压为1~10Pa;通入气体为氧气与氩气的混合气体,氧气与氩气的流量比为1:10~50。
8.根据权利要求5或7所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:步骤2)中,所述磁控溅射法中,溅射功率为60~200W,温度为300~500℃。
9.根据权利要求5所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:步骤2)中,所述退火处理的温度为600~1100℃,保温时间为120~180min。
10.根据权利要求5所述的P型氧化物半导体薄膜晶体管的制备方法,其特征在于:步骤3)中,采用磁控溅射的方法在有源层上制备金属铜薄膜作为源电极、漏电极。
CN201610031330.6A 2016-01-15 2016-01-15 一种p型氧化物半导体薄膜晶体管及其制备方法 Pending CN105489656A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610031330.6A CN105489656A (zh) 2016-01-15 2016-01-15 一种p型氧化物半导体薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610031330.6A CN105489656A (zh) 2016-01-15 2016-01-15 一种p型氧化物半导体薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN105489656A true CN105489656A (zh) 2016-04-13

Family

ID=55676522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610031330.6A Pending CN105489656A (zh) 2016-01-15 2016-01-15 一种p型氧化物半导体薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105489656A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644936A (zh) * 2017-09-27 2018-01-30 信利半导体有限公司 一种有机薄膜晶体管及其制备方法
CN107768384A (zh) * 2016-08-23 2018-03-06 三星显示有限公司 薄膜晶体管阵列面板
CN109216497A (zh) * 2018-09-05 2019-01-15 中国科学院半导体研究所 基于二维各向异性材料的片上光探测器及其制造方法
CN109980107A (zh) * 2017-12-28 2019-07-05 Tcl集团股份有限公司 CuMO2及其制备方法、发光器件
CN110098277A (zh) * 2019-05-13 2019-08-06 长春理工大学 一种紫外光电探测器及其制备方法
CN114784134A (zh) * 2022-03-07 2022-07-22 山东大学 一种基于p型铟酸亚铜单晶薄膜的自驱动日盲光电探测器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630098A (zh) * 2003-12-17 2005-06-22 惠普开发有限公司 晶体管器件
CN103422054A (zh) * 2012-05-14 2013-12-04 海洋王照明科技股份有限公司 导电薄膜、其制备方法及应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630098A (zh) * 2003-12-17 2005-06-22 惠普开发有限公司 晶体管器件
CN103422054A (zh) * 2012-05-14 2013-12-04 海洋王照明科技股份有限公司 导电薄膜、其制备方法及应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马学龙: "p型透明导电Cu-Al-O薄膜的制备与光电性能研究", 《中国优秀硕士学位论文全文数据库工程科技Ⅰ辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768384A (zh) * 2016-08-23 2018-03-06 三星显示有限公司 薄膜晶体管阵列面板
CN107644936A (zh) * 2017-09-27 2018-01-30 信利半导体有限公司 一种有机薄膜晶体管及其制备方法
CN107644936B (zh) * 2017-09-27 2024-02-27 信利半导体有限公司 一种有机薄膜晶体管及其制备方法
CN109980107A (zh) * 2017-12-28 2019-07-05 Tcl集团股份有限公司 CuMO2及其制备方法、发光器件
CN109980107B (zh) * 2017-12-28 2020-12-01 Tcl科技集团股份有限公司 CuMO2及其制备方法、发光器件
CN109216497A (zh) * 2018-09-05 2019-01-15 中国科学院半导体研究所 基于二维各向异性材料的片上光探测器及其制造方法
CN110098277A (zh) * 2019-05-13 2019-08-06 长春理工大学 一种紫外光电探测器及其制备方法
CN114784134A (zh) * 2022-03-07 2022-07-22 山东大学 一种基于p型铟酸亚铜单晶薄膜的自驱动日盲光电探测器及其制备方法

Similar Documents

Publication Publication Date Title
CN105489656A (zh) 一种p型氧化物半导体薄膜晶体管及其制备方法
CN101764065B (zh) 一种p型氧化亚锡沟道薄膜晶体管的制备方法
CN103779425B (zh) 一种铟镓锌氧化物半导体薄膜和铟镓锌氧化物tft制备方法
CN103681655A (zh) 半导体装置
CN101872787A (zh) 金属氧化物薄膜晶体管及其制备方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN101611474A (zh) 非晶绝缘体膜和薄膜晶体管
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN102222698A (zh) 一种以氧化物半导体为沟道层的混合结构薄膜晶体管
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN109767989A (zh) 柔性衬底的薄膜晶体管及其制备方法
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
CN102637742A (zh) 一种氧化物半导体薄膜晶体管及其制备方法
CN109148593A (zh) 一种三元p型CuBi2O4薄膜晶体管及其制备方法
CN109742152A (zh) 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN107731930A (zh) 一种氧化锡基半导体薄膜晶体管及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413