KR20160102265A - p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템 - Google Patents

p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템 Download PDF

Info

Publication number
KR20160102265A
KR20160102265A KR1020167019926A KR20167019926A KR20160102265A KR 20160102265 A KR20160102265 A KR 20160102265A KR 1020167019926 A KR1020167019926 A KR 1020167019926A KR 20167019926 A KR20167019926 A KR 20167019926A KR 20160102265 A KR20160102265 A KR 20160102265A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
type oxide
type
electrode
semiconductor
Prior art date
Application number
KR1020167019926A
Other languages
English (en)
Other versions
KR101824349B1 (ko
Inventor
유키코 아베
나오유키 우에다
유키 나카무라
신지 마츠모토
유지 소네
료이치 사오토메
사다노리 아라에
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20160102265A publication Critical patent/KR20160102265A/ko
Application granted granted Critical
Publication of KR101824349B1 publication Critical patent/KR101824349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/348—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on the deformation of a fluid drop, e.g. electrowetting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/38—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using electrochromic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 탈륨(Tl)을 포함하는 금속 산화물을 포함하고, 상기 금속 산화물이 홀 도프되어 있는 p형 산화물 반도체에 관한 것이다.

Description

p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템{P-TYPE OXIDE SEMICONDUCTOR, COMPOSITION FOR PRODUCING P-TYPE OXIDE SEMICONDUCTOR, METHOD FOR PRODUCING P-TYPE OXIDE SEMICONDUCTOR, SEMICONDUCTOR ELEMENT, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE, AND SYSTEM}
본 발명은 p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템에 관한 것이다.
아모퍼스 상태에서 a-Si 이상의 이동도를 갖는 InGaZnO4(a-IGZO) 박막 트랜지스터(TFT)의 발표 후에, 전세계적으로 산화물 반도체의 실용화를 향한 연구 및 개발이 활발하게 수행되고 있다. 그러나, 이들 산화물 반도체의 대부분은 전자를 캐리어로서 사용하는 n형 산화물 반도체이다.
n형 산화물 반도체에 필적하는 p형 산화물 반도체가 사용 가능하다면, p형 산화물 반도체와 n형 산화물 반도체를 조합시켜 p-n 접합을 형성함으로써, 다이오드, 광 센서, 태양 전지, LED 또는 바이폴라 트랜지스터를 실현할 수 있다. 산화물 반도체는 와이드갭화가 가능하기 때문에, 이들 디바이스를 투명하게 하는 것이 가능하다.
액티브 매트릭스형 유기 EL 디스플레이에서는, 도 7에 도시된 바와 같은 2T1C 회로를 기본 구동 회로로서 이용하고 있다. 이 경우, 구동 트랜지스터(20)가 n형이면, 소위 소스 팔로워 접속이 된다. 그 때문에, 유기 EL 소자 특성의 경시 변화(특히 전압 상승)에 의해 상기 구동 트랜지스터의 동작점이 상이한 게이트 전압의 다른 동작점으로 이동해 버려, 디스플레이의 반감 수명이 짧아진다. 구동 트랜지스터에 p형 트랜지스터를 이용하면, 이 문제는 생기지 않는다.
또한, 유기 EL은 전류에 의해 구동되므로, 전류값의 분산이 표시의 불균일을 초래한다. 따라서, 트랜지스터의 임계 전압이 분산되거나 또는 경시 변화하는 경우, 이것을 보상하여 표시 불량을 막을 필요가 있다. 이를 보상하기 위한 회로를 구성할 때, n형 트랜지스터만으로 구성하면 회로가 복잡해진다. n형 트랜지스터 및 p형 트랜지스터 둘다를 사용하여 간략한 회로 구성을 달성할 수 있다.
상기 언급된 이유로부터, 고성능 p형 산화물 반도체가 요구된다.
실제로 동작하는 것이 확인되고 있는 p형 산화물 TFT의 활성층은 1가 구리(Cu)를 포함하는 활성층, 및 2가 주석(Sn)을 포함하는 활성층에 한정되어 있다.
1가의 구리 산화물인 Cu2O 결정은 O-Cu-O의 덤벨 구조를 기본 구조로서 갖고 있어, Cu의 3d 궤도와 산소의 2p 궤도의 혼성 궤도에 의해 가전자대 정상(valence band peak)을 형성한다. 산소 과잉형의 비화학량론(nonstoichiometry)에 의해 홀이 상기 가전자대에 도입되어 p형 전도가 발현된다. CuMO2(M=Al, Ga, In)로 표시되는 델라포사이트(delafossite)형 결정과 SrCu2O2형 결정에 있어서, 상기 언급된 덤벨 구조가 또한 기본 유닛이 되어, Cu는 1가의 상태를 취하는 것이 알려져 있다.
상기 언급된 Cu 함유 산화물이 p형 도전성을 나타내기 위해서는, 산화물이 높은 결정성을 가지며 또한 Cu+를 함유하는 산화물의 단상을 가질 필요가 있다. 그러나 실제로는, Cu의 가수와 산소량을 상세하게 제어하는 것은 어려우며, Cu+ 및 Cu2+를 포함하는 결정상이 혼합된 막이 되는 경향이 있다. 이 때문에, 이들 p형 산화물 재료를 반도체 소자의 활성층에 사용하는 경우에는, 캐리어 밀도 및 캐리어 이동도와 같은 특성을 최적화하는 것이 어렵다.
비특허문헌 1 및 비특허문헌 2는 각각 Cu2O 결정을 활성층으로 사용하는 TFT를 개시한다. 활성층의 특성을 충분히 제어할 수 없기 때문에, TFT의 이동도 및 이의 온오프 비는 실용에 적절한 수준에 도달하지 않고 있다. 또한, 특허문헌 1은 1가의 Cu 또는 Ag를 포함하는 델라포사이트 결정의 p형 재료를 활성층에 이용하는 TFT를 개시한다. 그러나, 활성층의 재료 특성, 이의 형성 방법, 및 트랜지스터의 특성과 같은 정보가 충분히 개시되어 있지 않다.
산화주석에서는 Sn이 2가의 상태, 즉 SnO가 된 경우에 p형 도전성이 얻어지는 것이 알려져 있다. 그러나, Sn은 최외각의 5p 전자 2개를 잃은 Sn2+의 상태보다, 5p 전자 2개와 5s 전자 5개를 잃은 Sn4+ 상태 쪽이 더 안정하므로, 산화주석은 n형 SnO2가 되는 경향이 있다. 이 때문에, 산화주석을 p형 활성층에 이용한 때에는, Sn2+ 상태를 실현하고, 이 상태를 안정하게 유지하는 것이 과제가 된다.
특허문헌 2는 SnO를 활성층으로서 사용하는 p형 TFT를 개시한다. 상기 언급된 문제로 인해, 이의 특성 및 동작 안정성은 실용에 적절한 수준에 도달하지 않고 있다.
구체적으로, 상기 언급된 개시에서는, 활성층인 p형 산화물 재료의 특성이 충분히 제어되지 않는다. 그 결과, 소정 특성을 갖는 반도체 소자를 실현할 수 없다.
특허문헌 3은 p형 반도체로서, Ag(이온가: 1), Cu(이온가: 1), Au(이온가: 1), Tl(이온가: 1), Pb(이온가: 2), Bi(이온가: 3), In(이온가: 1), Sn(이온가: 2) 및 Sb(이온가: 3)으로 이루어진 군에서 선택되는 적어도 2개를 포함하는 산화물을 개시한다. p형 도전성을 발현시키기 위해서는 홀을 도프할 필요가 있지만, Tl(이온가: 1)을 포함하는 산화물의 홀 도프에 대해서는 기재가 없고, 따라서 p형 도전성이 실현되지 않고 있다.
따라서, 반도체 소자의 활성층으로서 이용 가능한 도전 특성을 갖는 p형 산화물 반도체에 대한 요구가 현재 존재한다.
특허문헌 1: 일본 특허 출원 공개(JP-A) 제2005-183984호 특허문헌 2: JP-A 제2010-212285호 특허문헌 3: JP-A 제10-284743호
비특허문헌 1: E. Fortunato 외 8명, Thin-film transistors based on p-type Cu2O thin films produced at room temperature, Applied Physics Letters, VOL. 96, 2010, pp. 192102 비특허문헌 2: K. Matsuzaki 외 5명, Epitaxial growth of high mobility Cu2O thin films and application to p-channel thin film transistor, Applied Physics Letters, VOL. 93, 2008, pp. 202107
본 발명은 상기 언급된 업계의 다양한 문제를 해결하고 하기 목적을 달성하는 것을 목적으로 한다. 구체적으로, 본 발명의 목적은 반도체 소자의 활성층으로서 사용 가능한 도전 특성을 갖는 p형 산화물 반도체를 제공하는 것이다.
상기 언급된 문제를 해결하기 위한 수단은 하기와 같다:
본 발명의 p형 산화물 반도체는 탈륨(Tl)을 포함하는 금속 산화물을 포함하며, 상기 금속 산화물은 홀 도프되어 있다.
본 발명은 상기 언급된 당업계에서의 다양한 문제를 해결할 수 있고, 반도체 소자의 활성층으로서 사용 가능한 도전 특성을 갖는 p형 산화물 반도체를 제공할 수 있다.
도 1은 다이오드의 일례를 도시하는 개략 구성도이다.
도 2는 탑 컨택트/바텀 게이트형의 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 3은 바텀 컨택트/바텀 게이트형의 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 4는 탑 컨택트/탑 게이트형의 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 5는 바텀 게이트/탑 게이트형의 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 6은 화상 표시 소자를 설명하기 위한 도면이다.
도 7은 본 발명의 표시 소자의 일례를 도시하는 도면이다.
도 8은 표시 소자에 있어서의 유기 EL 소자와 전계 효과형 트랜지스터의 위치 관계의 일례를 도시하는 개략 구성도이다.
도 9는 표시 소자에 있어서의 유기 EL 소자와 전계 효과형 트랜지스터의 위치 관계의 다른 일례를 도시하는 개략 구성도이다.
도 10은 유기 EL 소자의 일례를 도시하는 개략 구성도이다.
도 11은 표시 제어 장치를 설명하기 위한 도면이다.
도 12는 액정 디스플레이를 설명하기 위한 도면이다.
도 13은 도 12의 표시 소자를 설명하기 위한 도면이다.
(p형 산화물 반도체, p형 산화물 반도체 제조용 조성물 및 p형 산화물 반도체의 제조 방법)
<p형 산화물 반도체>
본 발명의 p형 산화물 반도체는 탈륨(Tl)을 포함하는 금속 산화물을 포함하며, 상기 금속 산화물은 홀 도프되어 있다.
유용한 p형 도전 특성을 발현하기 위해서는, 산화물 반도체 중에 충분한 밀도의 홀이 존재할 것, 및 산화물 반도체가 홀이 이동하기 쉬운 밴드 구조를 갖고 있을 것이 필요하다. 본 발명의 p형 산화물 반도체의 홀 밀도가 홀 도프에 의해 제어되고, 산화물이 Tl을 함유하므로 고이동도가 실현된다. 홀 밀도는 홀 도프에 의해 바람직하게는 1010/㎤ 내지 1021/㎤, 더욱 바람직하게는 1012/㎤ 내지 1019/㎤로 제어된다. 홀 밀도가 상기 언급된 범위 내에 있는 경우, 반도체로서 유용한 저항율 및 도전 특성을 실현할 수 있다.
상기 금속 산화물에 상기 홀 도프를 수행하는 방법의 하나는, 산소 과잉형(또는 양이온 결손형) 비화학량론을 실현하는 것이다. 이를 위해, 상기 p형 산화물 반도체를 제조할 때의 조건을 제어하는 것이 유효하다. p형 산화물 반도체를 진공 성막을 통해 제조하는 경우, 예컨대 원료의 조성 및 성막시의 분위기를 최적화함으로써 홀을 생성할 수 있다. p형 산화물 반도체를 도포법을 통해 제조하는 경우, 예컨대 원료의 조성 및 소성 공정시의 온도, 시간 및 분위기를 최적화함으로써 홀을 생성할 수 있다.
종래의 Cu+를 포함하는 결정성의 p형 산화물에서는, 홀 밀도를 증가시키기 위해 산소 과잉 상태를 생성하려고 하면 의도하지 않게 Cu가 산회되어 2가가 되기 때문에, 홀의 밀도를 제어하는 것이 어려웠다. 이에 대해, 본 발명의 p형 산화물 반도체에서는, Tl+(6p 전자 하나를 잃은 상태)를 포함하는 상태에서는 산소를 과잉으로 첨가하여도 Tl이 2가로 변화하지 않는다. 3가(6p 전자 하나와 6s 전자 하나를 잃은 상태)가 될 때까지 산화가 진행될 때에만 가수 변화가 생긴다. 구체적으로, Cu+에 비해 Tl+는 가수 변화가 거의 생기기 않으므로, 홀 밀도를 넓은 범위로 제어할 수 있다.
반도체 소자 중의 활성층으로서 이용하는 것을 고려하면, 일반적으로 반도체 소자의 종류 또는 특성에 따라 요구되는 도전 특성이 상이하다. 본 발명의 p형 산화물 반도체에서는, 홀 밀도가 광범위하게 제어될 수 있다. 따라서, 요구되는 도전 특성을 용이하게 실현할 수 있어, 반도체 소자의 성능 향상에 이어진다.
상기 홀 도프의 다른 방법은 치환 도프이다. 상기 금속 산화물 중의 양이온의 일부를 이보다 이온 가수가 작은 양이온으로 치환하여, 그 가수의 차에 따라 홀을 생성시킨다. 그러나, 본 발명의 p형 산화물 반도체에서는, Tl이 +1가의 상태에 있는 것이 바람직하다. 이 경우는, Tl+는 보다 가수가 작은 양이온으로 치환될 수 없다. 치환 도프에 의해 홀 도프를 수행하는 경우에는, 상기 p형 산화물 반도체가 Tl에 더해 다른 양이온을 포함하여, 그 음이온에 대해 치환 도프를 수행하는 것이 바람직한 형태이다.
또한, 상기 금속 산화물 중의 산소의 사이트의 일부를 그보다 이온 가수가 작은 음이온(즉, 이온 가수의 -3 이하)으로 치환하므로써 홀 도프를 수행할 수 있다. 예컨대, 산소의 사이트의 일부를 질소로 치환하는 것이 유효하다.
고이동도를 달성하기 위해서는, 가전자대 정상이 비국재화되어 있을 필요가 있다. 구체적으로, 가전자대 정상이 주로 Tl의 6s 궤도로 구성되어 있는 것이 바람직하다. Tl은 +1가 상태 외에, 6p 전자 하나와 6s 전자 2개를 잃은 3가의 상태를 취할 수 있다. p형 도전 특성을 향상시키는 관점에서, 상기 p형 산화물 반도체 중에 존재하는 모든 Tl은 +1가와 +3가 상태가 혼합된 상태보다는, +1가 상태에 있는 것이 바람직하다.
종래의 Sn2+를 포함하는 p형 산화물에서는, Sn이 보다 안정한 Sn4+ 상태로 변화하는 경향이 있고, 이에 따라 이의 p형 도전 특성이 안정하지 않았다. 이에 대해, 본 발명의 p형 산화물 반도체에서는, T1이 1가의 상태에서 안정하게 존재하고, 이에 따라 이의 도전 특성이 더욱 안정해진다. 이의 안정한 도전 특성은 이를 활성층으로서 p형 산화물 반도체에 이용하는 반도체 소자의 안정한 동작에 이어진다.
종래의 Cu+를 포함하는 p형 산화물에서는, 가전자대 정상이 Cu의 3d 궤도와 O의 2p 궤도의 혼성 궤도로 구성되어 있고, 이에 따라 이의 전자 궤도의 이방성이 강하다. 이에 대해, 본 발명의 p형 산화물 반도체에서는, 등방적인 Tl+의 6s 궤도로 이루어진 밴드를 캐리어가 이동하므로, 도전 특성이 결정성의 영향을 받지 않는다.
본 발명의 p형 산화물 반도체는 아모퍼스일 수 있다. 대안적으로, p형 산화물 반도체의 일부 또는 전체가 결정성일 수 있다. 전술한 바와 같이, 가전자대 정상은 등방적인 Tl+의 6s 궤도로 구성되어 있어서, 도전 특성이 결정성의 영향을 받지 않는다.
본 발명의 p형 산화물 반도체는 Tl과 O 이외의 원소를 포함할 수 있다. 예컨대, p형 산화물 반도체는 Tl 이외의 금속 원소를 하나 이상 포함하는 복합 산화물일 수 있다. 이 경우, Tl 이외의 금속 원소는 특정 가수로 안정하게 존재하는 원소인 것이 바람직하다. 전술한 바와 같이, Tl은 모두 +1가 상태인 것이 바람직하다. Tl 이외의 금속 원소가 복수의 가수의 상태를 생성할 수 있으면, Tl의 +1가 상태와 +3가 상태가 혼재할 수 있다. 복수의 가수 상태를 생성시킬 수 있는 원소의 구체예는 전이 금속 원소를 포함한다. p형 산화물 반도체가 이들 원소를 포함하지 않는 것이 바람직하다. 이는 전이 금속 원소의 d 전자가 형성하는 d 밴드가 Tl+의 6s 궤도로 이루어지는 밴드에 영향을 미치면, p형 도전성의 방해를 받을 수 있기 때문이다. 이러한 관점에서, 상기 p형 산화물 반도체는 Fe 및 Cu와 같은 전이 금속 원소를 포함하지 않는 것이 바람직하다.
상기 p형 산화물 반도체는 바람직하게는 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 아연(Zn), 카드뮴(Cd), 붕소(B), 알루미늄(Al), 갈륨(Ga), 실리콘(Si), 게르마늄(Ge) 및 텔루륨(Te)으로 이루어진 군에서 선택되는 적어도 하나를 포함한다. 추가로 또는 대안적으로, p형 산화물 반도체는 바람직하게는 주석(Sn), 안티몬(Sb), 납(Pb) 및 비스무트(Bi)로 이루어진 군에서 선택되는 적어도 하나를 포함한다. Tl에 대한 이들 카운터 양이온의 종류 및 양의 조정에 의해 밴드의 상태 밀도 및 도전 특성을 폭넓게 제어한다.
이들 중에서, 금속 산화물은 바람직하게는 알루미늄(Al) 또는 갈륨(Ga) 또는 둘다를 포함한다. TlAlO2 및 TlGaO2는 각각 결정화되면 TlFeO2형의 결정 구조를 취하는 것이 알려져 있다. 본 발명의 p형 산화물 반도체에서는, 금속 산화물이 이 결정 구조를 취하는 것이 바람직한 형태의 하나이다.
상기 금속 산화물에 포함되는 탈륨(Tl)의 몰수는 바람직하게는 금속 산화물에 포함되는 알루미늄(Al) 및 갈륨(Ga)의 몰수의 합과 실질적으로 동일하다. 그 결과, TlFeO2형의 결정 구조가 실현되기 쉬워진다. 본 명세서에서, 용어 "실질적으로 동일한"은 예컨대 Tl의 몰수가 X이고 Al 및 Ga의 몰수의 합이 Y일 경우, 몰비 X:Y가 1.0:0.9 내지 1.0:1.1 범위에 있는 것을 의미한다.
전술한 바와 같이, 치환 도프는 상기 홀 도프의 방법의 하나이다. 이 경우, 상기 p형 산화물 반도체는 Tl 이외의 양이온을 포함하고, 이 양이온을 보다 가수가 작은 양이온으로 치환한다. 치환 도프를 통해 홀을 생성하기 위해서는, 국소 구조가 유지되는 것이 필요하다. 도프시 국소 구조 변화가 생기면, 도펀트가 안정한 국소 구조에 정착할 수 있어서 캐리어를 생성하지 않는다. 따라서, 결정성이 높은 금속 산화물 또는 적어도 단거리 또는 중거리에서 견고한 구조를 갖는 금속 산화물에는 치환 도프가 유효하다. 구체적으로, TlFeO2형의 결정 구조를 갖는 Tl, Al 및 Ga를 포함하는 산화물은 치환 도프를 통해 홀 밀도를 제어하는 데에 적절한 형태이다. 예컨대, Al 또는 Ga의 사이트의 일부를 Mg 또는 Zn으로 치환하는 것이 바람직하다.
상기 p형 산화물 반도체의 형상은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 막형 및 벌크(입자상)를 포함한다.
상기 p형 산화물 반도체는 p-n 접합 다이오드, PIN 포토다이오드, 전계 효과형 트랜지스터, 발광 소자 및 광전 변환 소자와 같은 반도체 소자의 p형 활성층으로서 유용하다.
본 발명의 p형 산화물 반도체의 제조 방법으로서는, 후술하는 본 발명의 조성물을 사용하는 방법이 바람직하다.
그 외의 p형 산화물 반도체의 제조 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 스퍼터링법, 펄스 레이저 디포지션(PLD)법, CVD법 및 ALD법을 포함한다.
<p형 산화물 반도체 제조용 조성물>
본 발명에 따른 p형 산화물 반도체 제조용 조성물은 적어도 용매 및 Tl 함유 화합물을 함유하며, 필요에 따라 그 외의 성분을 더 함유할 수 있다.
상기 p형 산화물 반도체 제조용 조성물은 본 발명의 상기 p형 산화물 반도체의 제조에 사용되는 조성물이다.
-용매-
상기 용매는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 톨루엔, 크실렌, 2-에틸 헥산산, 아세틸 아세톤, 에틸렌 글리콜 및 2-메톡시 에탄올을 포함한다.
p형 산화물 반도체 제조용 조성물에 소정 특성(예컨대 점도 및 유전율)을 제공하기 위해서는, 디에틸렌 글리콜 및 디메틸 포름아미드와 같은 용매도 사용할 수 있다.
이들은 단독 사용 또는 병용할 수 있다.
p형 산화물 반도체 제조용 조성물 중 용매의 양은 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
-Tl 함유 화합물-
Tl 함유 화합물 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: 유기 탈륨 카르복실레이트, 예컨대 포름산탈륨(I), 아세트산탈륨(I), 말론산탈륨(I) 및 2-에틸헥산산탈륨(I); 무기 염, 예컨대 질산탈륨(I) 및 염화탈륨(I); 유기 탈륨 착체; 및 탈륨 알콕시드, 예컨대 탈륨 에톡시드.
p형 산화물 반도체 제조용 조성물을 비극성 용매로 제조하는 경우에는, 그 중에서도 용해성의 관점에서 유기 탈륨 카르복실레이트가 바람직하며, 2-에틸헥산산탈륨(I)이 더욱 바람직하다. p형 산화물 반도체 제조용 조성물을 극성 용매로 제조하는 경우에는, 용해성의 관점에서, 무기 염이 바람직하고, 질산탈륨(I)이 더욱 바람직하다. 탈륨이 원료 중에 3가 상태로 존재하더라도, 소성시 또는 소성 후에 수행되는 열 처리에 의해 1가 탈륨으로 변환될 수 있다. 따라서, 질산탈륨(I) 또는 염화탈륨(I)을 사용하는 것도 바람직하다.
p형 산화물 반도체 제조용 조성물 중 Tl 함유 화합물의 양은 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 p형 산화물 반도체 제조용 조성물은 바람직하게는 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 아연(Zn), 카드뮴(Cd), 붕소(B), 알루미늄(Al), 갈륨(Ga), 실리콘(Si), 게르마늄(Ge) 및 텔루륨(Te)으로 이루어진 군에서 선택되는 적어도 하나를 함유하는 화합물을 더 함유한다.
추가로 또는 대안적으로, p형 산화물 반도체 제조용 조성물은 바람직하게는 주석(Sn), 안티몬(Sb), 납(Pb) 및 비스무트(Bi)으로 이루어진 군에서 선택되는 적어도 하나를 함유하는 화합물을 함유한다.
<p형 산화물 반도체의 제조 방법>
본 발명에 따른 p형 산화물 반도체의 제조 방법은 도포 단계 및 열 처리 단계를 포함하며, 필요에 따라 그 외의 단계를 더 포함할 수 있다.
-도포 단계-
도포 단계는 지지체 상에 조성물을 도포하는 단계를 포함하는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 조성물은 본 발명의 p형 산화물 반도체 제조용 조성물이다.
상기 지지체는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기판을 포함한다.
상기 도포 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다. 예컨대, 스핀 코트, 잉크젯 프린트, 슬릿 코트, 노즐 프린트, 그라비아 인쇄 및 마이크로컨택트 프린트와 같은 공지된 방법을 이용할 수 있다. 넓은 면적에 균일한 두께의 막을 간편하게 제작하는 경우에는, 스핀 코트가 바람직하다. 잉크젯 프린트 및 마이크로컨택트 프린트와 같은 적절한 인쇄 방법을 적절한 인쇄 조건 하에서 사용함으로써 소정 형상의 막을 형성할 수 있고, 이 경우 후단계에서 패터닝을 할 필요가 없다.
-열 처리 단계-
열 처리 단계는 도포 단계 후에 열 처리를 수행하는 것을 포함한다.
상기 열 처리 단계는 상기 조성물 중의 상기 용매의 건조, 상기 Tl 함유 화합물의 분해, 및 상기 p형 산화물 반도체의 생성이 가능하다면, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 열 처리 단계에서는, 상기 용매의 건조(이하, "건조 처리"라고 칭함) 및 상기 Tl 함유 화합물의 분해, 및 상기 p형 산화물 반도체의 생성(이하, "분해 및 생성 처리"라고 칭함)을 각각 상이한 온도에서 수행하는 것이 바람직하다. 구체적으로, 상기 용매의 건조를 수행한 후에, 승온하여 상기 Tl 함유 화합물의 분해 및 상기 p형 산화물 반도체의 생성을 수행하는 것이 바람직하다.
상기 건조 처리의 온도는 특별히 제한되지 않으며, 함유되는 용매에 따라 적절히 선택된다. 예컨대, 이의 온도는 80℃ 내지 180℃이다. 건조 공정에 있어서 저온화를 위해 감압 오븐을 사용하는 것도 유효하다.
상기 건조 처리의 시간은 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다. 예컨대, 이의 시간은 10 분 내지 2 시간이다.
분해 및 생성 처리의 온도는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다. 예컨대, 이의 온도는 200℃ 내지 400℃이다.
분해 및 생성 처리의 시간은 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다. 예컨대, 이의 시간은 1 시간 내지 5 시간이다.
한편, 상기 언급된 모든 공정은 열 처리 단계에서 동시 수행할 수도 있거나, 또는 열 처리 단계에서 복수의 단계로 분할할 수도 있다.
상기 열 처리 단계의 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 지지체를 가열하는 방법을 포함한다.
열 처리 단계의 분위기는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
열 처리 단계에 있어서, 파장 400 nm 이하의 자외광을 상기 건조 처리 후의 조성물에 조사하는 것이, 상기 분해 및 생성 처리의 반응을 촉진하는 데에 유효하다. 파장 400 nm 이하의 자외광을 조사함으로써, 유기물의 화합 결합 내 결합이 절단되어, 유기물이 분해되기 때문에, 효율적으로 p형 산화물 반도체를 제조할 수 있다.
파장 400 nm 이하의 자외광은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 엑시머 램프로부터 방출된 파장 222 nm의 자외광을 포함한다.
또한, 상기 자외광의 조사 대신에 또는 이와 병용하여 오존을 부여하는 것도 바람직하다. 상기 오존을 상기 건조 처리 후의 조성물에 부여함으로써, 산화물의 생성이 촉진된다.
본 발명에 따른 p형 산화물 반도체의 제조 방법에서는, 도포 공정에 의해 상기 p형 산화물 반도체가 제조된다. 진공 공정을 통한 제조에 비해, 간이, 대량 그리고 저비용으로 상기 p형 산화물 반도체를 제조할 수 있다.
또한, 상기 p형 산화물 반도체의 제조 방법에서는 우수한 p형 도전성을 갖는 상기 p형 산화물 반도체를 제조할 수 있다. 도전 특성은 상기 p형 산화물 반도체의 조성(구체적으로는, Tl의 함유량, Tl 이외의 금속 원소의 종류 및 이의 양)에 크게 의존한다. 상기 p형 산화물 반도체의 조성을 변경하기 위해서는, 상기 조성물 중의 Tl 함유 화합물의 존재 비율, 또는 Tl 함유 화합물과 다른 금속 함유 화합물의 혼합비를 변경해야 한다. 또한, 홀 도프의 하나의 방법은 산소 과잉형의 비화학량론을 실현하는 것이다. O의 화학량론로부터의 차이는, 열 처리 단계의 온도, 시간 및 분위기와 같은 여러 조건을 변경하여 제어할 수 있다. 양이온 사이트에 대한 치환 도프를 수행하는 경우에는, 상기 조성물을 조제할 때에, 치환 도프에 의해 추가하려는 금속을 함유하는 화합물을 소정의 비율로 혼합한다. 상기 설명한 방식으로, 홀 도프를 용이하게 실현하여, 도전 특성을 제어한다. 그 결과, 소정의 p형 도전성을 갖는 산화물 반도체가 얻어진다.
(반도체 소자)
본 발명의 반도체 소자는 적어도 활성층을 포함하며, 필요에 따라 그 외의 부재를 더 포함할 수 있다.
<활성층>
활성층은 본 발명의 상기 p형 산화물 반도체를 포함하는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상술한 바와 같이, 본 발명의 상기 p형 산화물 반도체는 우수한 안정성을 가지며, 이의 도전 특성은 의도하는 목적에 따라 용이하게 제어되기 때문에, 본 발명의 p형 산화물 반도체는 상기 반도체 소자의 활성층으로서 사용하기에 적절하다. 구체적으로, 특성을 적합화한 상기 p형 산화물 반도체를 상기 활성층에 추가함으로써, 상기 반도체 소자의 특성을 향상시킬 수 있다.
상기 활성층의 구조, 형상 및 크기는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 반도체 소자의 예는 다이오드, 전계 효과형 트랜지스터, 발광 소자 및 광 변환 소자를 포함한다.
<다이오드>
상기 다이오드의 종류는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 형성된 활성층을 포함하는 다이오드를 포함한다. 이러한 다이오드의 예는 p-n 접합 다이오드 및 PIN 포토다이오드를 포함한다.
-p-n 접합 다이오드-
p-n 접합 다이오드는 적어도 상기 활성층을 포함하며, 필요에 따라 애노드(양극) 및 캐소드(음극)와 같은 그 외의 부재를 더 포함할 수 있다.
--활성층--
상기 활성층은 적어도 p형 반도체층을 포함하며, 필요에 따라 그 외의 부재를 더 포함할 수 있다.
상기 p형 반도체층 및 n형 반도체층은 서로 접하고 있다.
---p형 반도체층---
p형 반도체층의 재료는 본 발명의 상기 p형 산화물 반도체를 함유하는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 활성층으로서 기능하기 위해 필요한 캐리어 밀도 및 캐리어 이동도를 얻기 위해, 상기 p형 산화물 반도체의 조성 또는 형성 조건을 선택하는 것이 바람직하다.
p형 반도체층의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 50 nm 내지 2,000 nm이다.
---n형 반도체층---
n형 반도체층의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 재료는 바람직하게는 n형 투명 산화물 반도체이다.
n형 산화물 반도체는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 ZnO 및 IGZO(In-Ga-Zn-O)이다.
n형 반도체층의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: 스퍼터법, 펄스 레이저 디포지션(PLD)법, CVD법 및 ALD법과 같은 진공 공정; 및 딥 코팅법, 잉크젯 프린트 및 나노임프린트와 같은 인쇄법.
n형 반도체층의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 50 nm 내지 2,000 nm이다.
상기 p형 반도체층과 n형 반도체층 사이에는 전기적으로 우수한 접속이 실현되고 있는 것이 바람직하다. p-n 접합 다이오드의 p형 반도체층에 종래의 Cu 포함 p형 산화물을 사용하는 경우에는, n형 반도체층과의 격자의 미스매치가 생기면, 가전자대 정상을 형성하는 궤도(Cu의 3d 궤도와 O의 2p 궤도의 혼성 궤도)가 이방성이기 때문에, 우수한 전기적 접속이 얻어지지 않을 수 있다. 한편, p형 반도체층에 본 발명의 p형 산화물 반도체를 이용하는 경우에는, 가전자대 정상이 등방적이고 궤도 반경이 큰 Tl+의 6s 궤도로 형성되어 있어서, 상기 언급된 격자 미스매치의 영향을 거의 받지 않는다. 따라서, 전기적으로 우수한 접속 상태가 용이하게 실현된다. 특히, n형 반도체층이 In 및 Sn과 같은 양이온의 s 궤도를 전도 밴드의 바닥 말단에 갖는 n형 산화물(예, IGZO, In2O3 및 SnO2)로 이루어진 경우, n형과 p형의 양쪽의 반도체층에 있어서 캐리어의 수송에 등방적인 궤도가 사용되므로, 양호한 전기적 접속을 얻을 수 있다는 점에서 바람직하다.
--애노드(양극)--
상기 애노드는 상기 p형 반도체층과 접하고 있다.
상기 애노드의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: 금속, 예컨대 Mo, Al, Au, Ag 및 Cu; 상기 언급된 금속 중 임의의 것의 합금; 투명 전도성 산화물, 예컨대 산화인듐주석(ITO) 및 안티몬 도프 산화주석; 및 유기 반도체, 예컨대 폴리에틸렌 디옥시티오펜(PEDOT) 및 폴리아닐린(PANI).
상기 애노드의 형상, 크기 및 구조는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 애노드는 상기 p형 반도체층과 접하여 제공된다. 애노드와 p형 반도체층은 오믹(ohmic) 접촉을 형성하는 것이 바람직하다.
상기 애노드의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: (i) 스퍼터법 또는 딥 코팅법을 통한 성막 후, 포토리소그래피에 의해 막을 패터닝하는 방법; 및 (ii) 잉크젯 프린트, 나노임프린트 및 그라비아 인쇄와 같은 프린트 공정에 의해 소정 형상을 직접 성막하는 방법.
--캐소드(음극)--
상기 캐소드의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 애노드의 설명에서 애노드의 재료로 열거한 것들을 포함한다.
상기 캐소드의 형상, 크기 및 구조는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 캐소드는 n형 반도체층과 접하여 제공된다. 캐소드 및 n형 반도체층은 오믹 접촉을 형성하는 것이 바람직하다.
캐소드의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 애노드의 설명에서 형성 방법으로서 열거한 방법을 포함한다.
--p-n 접합 다이오드의 제조 방법--
도 1에 도시된 p-n 접합 다이오드의 제조 방법의 일례를 설명한다.
우선, 기재(1) 상에 캐소드(2)를 형성한다.
상기 기재의 형상, 구조 및 크기는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
기재는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기판 및 플라스틱 기판을 포함한다.
유리 기판의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기판의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
한편, 상기 기재에는 이의 표면의 세정 및 접착성 향상을 위해, 산소 플라즈마 세정, UV 오존 세정 및 UV 조사 세척과 같은 전처리가 행해지는 것이 바람직하다.
이어서, 캐소드(2) 상에 n형 반도체층(3)을 형성한다.
이어서, n형 반도체층(3) 상에 p형 반도체층(4)을 형성한다.
이어서, p형 반도체층(4) 상에 애노드(5)를 형성한다.
상술한 방식으로, p-n 접합 다이오드(6)가 제조된다.
<전계 효과형 트랜지스터>
상기 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하며, 필요에 따라 그 외의 부재를 더 포함할 수 있다.
-게이트 전극-
상기 게이트 전극은 게이트 전압을 인가하기 위한 전극인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
게이트 전극의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: 금속, 예컨대 Mo, Al, Au, Ag 및 Cu; 상기 언급된 금속 중 임의의 것의 합금; 투명 전도성 산화물, 예컨대 산화인듐주석(ITO) 및 안티몬 도프 산화주석(ATO); 및 유기 반도체, 예컨대 폴리에틸렌 디옥시티오펜(PEDOT) 및 폴리아닐린(PANI).
상기 게이트 전극의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: (i) 스퍼터법 또는 딥 코팅법을 통한 성막 후, 포토리소그래피에 의해 막을 패터닝하는 방법; 및 (ii) 잉크젯 프린트, 나노임프린트 및 그라비아 인쇄와 같은 프린트 공정에 의해 소정 형상을 직접 성막하는 방법.
게이트 전극의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 20 nm 내지 1 ㎛, 더욱 바람직하게는 50 nm 내지 300 nm이다.
-소스 전극 및 드레인 전극-
상기 소스 전극 및 상기 드레인 전극은 상기 전계 효과형 트랜지스터로부터 전류를 취출하기 위한 전극인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 소스 전극 및 상기 드레인 전극의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 게이트 전극의 설명에 열거된 재료를 포함한다.
상기 활성층과 상기 소스 전극, 및 상기 활성층과 상기 드레인 전극 사이의 접촉 저항이 크면, 트랜지스터의 특성이 열화될 수 있다. 열화를 피하기 위해, 적은 접촉 저항을 제공하는 재료를 상기 소스 전극 및 상기 드레인 전극으로서 선택하는 것이 바람직하다. 구체적으로, 상기 활성층에 함유되는 본 발명의 p형 산화물 반도체보다 일함수가 큰 재료를 선택하는 것이 바람직하다.
상기 소스 전극 및 상기 드레인 전극의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 게이트 전극의 설명에서 형성 방법으로서 열거한 것들을 포함한다.
상기 소스 전극 및 상기 드레인 전극의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 20 nm 내지 1 ㎛, 더욱 바람직하게는 50 nm 내지 300 nm이다.
-활성층-
상기 활성층은 본 발명의 p형 산화물 반도체를 포함한다.
상기 활성층은 상기 소스 전극과 상기 드레인 전극 사이에 형성된다. 여기서 "사이"란 상기 활성층이 상기 소스 전극 및 상기 드레인 전극과 함께 상기 전계 효과형 트랜지스터를 기능시킬 수 있는 위치이다. 상기 활성층의 위치는 상기 언급된 위치인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 활성층으로서 기능하기 위해 필요한 캐리어 밀도 및 캐리어 이동도가 얻어지는 방식으로, 상기 p형 산화물 반도체의 조성 또는 형성 조건을 선택하는 것이 바람직하다.
상기 활성층의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 5 nm 내지 1 ㎛, 더욱 바람직하게는 10 nm 내지 300 nm이다.
-게이트 절연층-
상기 게이트 절연층은 상기 게이트 전극과 상기 활성층 사이에 형성된 절연층인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
상기 게이트 절연층의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: SiO2 및 SiNx와 같은 양산에 널리 이용되고 있는 재료; La2O3 및 HfO2와 같은 고유전율 재료; 및 폴리이미드(PI) 및 불소 수지와 같은 유기 재료.
상기 게이트 절연층의 형성 방법은 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 하기를 포함한다: 스퍼터법, 화학 기상 증착(CVD) 및 원자층 증착(ALD)와 같은 진공 성막법; 및 스핀 코트, 다이 코트 및 잉크젯 프린트와 같은 인쇄법.
상기 게이트 절연층의 평균 두께는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 50 nm 내지 3 ㎛, 더욱 바람직하게는 100 nm 내지 1 ㎛이다.
상기 전계 효과형 트랜지스터의 구조는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 탑 컨택트/바텀 게이트형 구조(도 2), 바텀 컨택트/바텀 게이트형 구조(도 3), 탑 컨택트/탑 게이트형 구조(도 4) 및 바텀 컨택트/탑 게이트형 구조(도 5)를 포함한다.
한편, 도 2 내지 5에서, 21은 기재, 22는 활성층, 23은 소스 전극, 24는 드레인 전극, 25는 게이트 절연층, 그리고 26은 게이트 전극이다.
상기 전계 효과형 트랜지스터는 후술하는 표시 소자에 적절하게 사용되지만, 이의 용도는 표시 소자에 한정되지 않는다. 예컨대, 상기 전계 효과형 트랜지스터는 IC 카드 또는 ID 태그에 적절히 사용된다.
상기 전계 효과형 트랜지스터는 이의 활성층에 본 발명의 p형 산화물 반도체를 사용하므로, 바람직한 특성의 활성층이 실현되고 있어, 트랜지스터 특성은 안정하고 우수하다.
-전계 효과형 트랜지스터의 제조 방법-
상기 전계 효과형 트랜지스터의 제조 방법의 일례를 설명한다.
우선, 기재 상에 게이트 전극을 형성한다.
상기 기재의 형상, 구조 및 크기는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
기재는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기판 및 플라스틱 기판을 포함한다.
유리 기판의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기판의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
한편, 상기 기재에는 이의 표면의 세정 및 접착성 향상을 위해, 산소 플라즈마 세정, UV 오존 세정 및 UV 조사 세척과 같은 전처리가 행해지는 것이 바람직하다.
이어서, 상기 게이트 전극 상에 상기 게이트 절연층을 형성한다.
이어서, 채널 영역으로서 상기 게이트 절연층 상의 영역에, 상기 p형 산화물 반도체를 포함하는 활성층을 형성한다.
이어서, 상기 게이트 절연층 상에, 상기 소스 전극 및 상기 드레인 전극이 상기 활성층을 넘도록 하는 방식으로, 소스 전극 및 드레인 전극을 서로 이격하여 형성한다.
상술한 방식으로, 전계 효과형 트랜지스터가 제조된다. 이 제조 방법에 따르면, 예컨대 도 2에 도시된 바와 같이, 탑 컨택트/바텀 게이트형의 전계 효과형 트랜지스터가 제조된다.
(표시 소자)
본 발명의 표시 소자는 적어도 광 제어 소자, 및 상기 광 제어 소자를 구동하는 구동 회로를 포함하며, 필요에 따라 그 외의 부재를 더 포함할 수 있다.
<광 제어 소자>
상기 광 제어 소자는 구동 신호에 따라 광 출력을 제어하는 소자인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다. 이의 예는 유기 엘렉트로루미네센스(EL) 소자, 엘렉트로크로믹(EC) 소자, 액정 소자, 전기 영동 소자 및 일렉트로웨팅 소자를 포함한다.
<구동 회로>
상기 구동 회로는 본 발명의 반도체 소자를 포함하는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
<그 외의 부재>
상기 그 외의 부재는 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
본 발명의 상기 표시 소자는 본 발명의 반도체 소자(예컨대 전계 효과형 트랜지스터)를 포함하므로, 표시 소자가 안정하게 작동한다. 광 제어 소자의 특성이 경시적으로 변화하더라도, 구동 트랜지스터를 일정한 게이트 전극으로 작동시킬 수 있어, 표시 소자의 장수명화에 이어진다.
(화상 표시 장치)
본 발명의 화상 표시 장치는 적어도 복수의 표시 소자, 복수의 배선 및 표시 제어 장치를 포함하며, 필요에 따라 그 외의 부재를 더 포함할 수 있다.
<표시 소자>
상기 표시 소자는 매트릭스로 배치된 본 발명의 표시 소자인 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
<배선>
상기 배선은 상기 표시 소자 각각에 있어서의 각 전계 효과형 트랜지스터에 게이트 전압 및 화상 데이터 신호를 개별로 인가할 수 있는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
<표시 제어 장치>
상기 표시 제어 장치는 화상 데이터에 따라 상기 각 전계 효과형 트랜지스터의 상기 게이트 전압 및 상기 신호 전압을 상기 배선을 통해 제어할 수 있는 한, 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
<그 외의 부재>
상기 그 외의 부재 임의의 제한없이 의도하는 목적에 따라 적절히 선택된다.
본 발명의 화상 표시 장치는 본 발명의 상기 표시 소자를 포함하므로, 화상 표시 장치가 장수명으로 안정하게 작동한다.
본 발명의 화상 표시 장치는 휴대 정보 기기(예컨대 휴대 전화, 휴대형 음악 재생 장치, 휴대형 비디오 재생 장치, 전자 북 및 개인 휴대 정보 단말기(PDA)) 또는 카메라 기기(예컨대 스틸 카메라 및 비디오 카메라)에 있어서의 표시 수단으로서 사용될 수 있다. 또한, 상기 화상 표시 장치는 차, 항공기, 기차 및 선박과 같은 이동체 시스템에 있어서의 각종 정보의 표시 수단으로서도 사용될 수 있다. 또한, 계측 장치, 분석 장치, 의료 기기 및 광고 매체에 있어서의 각종 정보의 표시 장치로서 사용될 수 있다.
(시스템)
본 발명의 시스템은 적어도 본 발명의 화상 표시 장치 및 화상 데이터 작성 장치를 포함한다.
상기 화상 데이터 작성 장치는 표시하는 화상 정보에 기초하여 화상 데이터를 작성하고, 그 화상 데이터를 상기 화상 표시 장치에 출력한다.
본 발명의 시스템은 본 발명의 화상 표시 장치를 포함하므로, 상기 시스템은 고성능으로 안정하게 화상 정보를 표시할 수 있다.
다음으로, 본 발명의 화상 표시 장치를 설명한다.
본 발명의 화상 표시 장치로서는, 예컨대 JP-A 제2010-074148호의 단락 [0059] 내지 [0060] 및 도 2 및 3에 개시된 구성을 이용할 수 있다.
이하, 본 발명의 실시형태의 일례를 도면을 참조하여 설명한다.
도 6은 표시 소자가 매트릭스로 배치된 디스플레이를 도시하는 도면이다. 도 6에 도시된 바와 같이, 디스플레이는 X축 방향을 따라 등간격으로 배치되어 있는 "n"개의 주사선(X0, X1, X2, X3, … Xn-2, Xn-1), 및 Y축 방향을 따라 등간격으로 배치되어 있는 "m"개의 데이터선(Y0, Y1, Y2, Y3, … Ym-1), 및 Y축 방향을 따라 등간격으로 배치되어 있는 "m"개의 전류 공급선(Y0i, Y1i, Y2i, Y3i, …Ym-1i)을 포함한다. 한편, 도 7, 11, 12 및 13에 있어서는, 동일한 부호(예컨대 X1, Y1)는 동일한 방식을 나타낸다.
따라서, 주사선과 데이터선을 따라, 표시 소자(302)를 특정할 수 있다.
도 7은 본 발명의 표시 소자의 일례를 도시하는 개략 구성도이다.
일례로서 도 7에 도시된 바와 같이, 상기 표시 소자는 유기 엘렉트로루미네센스(EL) 소자(350) 및 이 유기 EL 소자(350)를 발광시키기 위한 구동 회로(320)를 포함한다. 구체적으로, 디스플레이(310)는 소위 액티브 매트릭스 방식의 유기 EL 디스플레이이다. 또한, 디스플레이(310)는 컬러 대응의 32 인치형 디스플레이이다. 한편, 디스플레이의 크기는 상기 언급된 크기에 한정되지 않는다.
도 7의 구동 회로(320)를 설명한다.
구동 회로(320)는 2개의 전계 효과형 트랜지스터(10 및 20) 및 커패시터(30)를 포함한다.
전계 효과형 트랜지스터(10)는 스위치 소자로서 동작한다. 전계 효과형 트랜지스터(10)의 게이트 전극(G)은 소정 주사선에 접속되고, 전계 효과형 트랜지스터(10)의 소스 전극(S)은 소정 데이터선에 접속되어 있다. 또한, 전계 효과형 트랜지스터(10)의 드레인 전극(D)은 커패시터(30)의 2개 말단 중 하나에 접속되어 있다.
전계 효과형 트랜지스터(20)는 유기 EL 소자(350)에 전류를 공급한다. 전계 효과형 트랜지스터(20)의 게이트 전극(G)은 전계 효과형 트랜지스터(10)의 드레인 전극(D)에 접속되어 있다. 전계 효과형 트랜지스터(20)의 드레인 전극(D)은 유기 EL 소자(350)의 애노드에 접속되고, 전계 효과형 트랜지스터(20)의 소스 전극(D)은 소정 전류 공급선에 접속되어 있다.
커패시터(30)는 전계 효과형 트랜지스터(10)의 상태, 즉 데이터를 기억한다. 커패시터(30)의 다른 쪽 말단은 소정 전류 공급선에 접속되어 있다.
전계 효과형 트랜지스터(10)가 "온" 상태가 되면, 신호선(Y2)을 통해 화상 데이터가 커패시터(30)에 기억된다. 전계 효과형 트랜지스터(10)가 "오프" 상태가 된 후에도, 전계 효과형 트랜지스터(20)를 화상 데이터에 대응한 "온" 상태로 유지하여, 유기 EL 소자(350)는 구동된다.
도 8은 표시 소자에 있어서의 유기 EL 소자(350)와 구동 회로로서의 전계 효과형 트랜지스터(20)의 위치 관계의 일례를 도시한다. 이 예에서는, 전계 효과형 트랜지스터(20) 옆에 유기 EL 소자(350)가 제공되어 있다. 한편, 전계 효과형 트랜지스터 및 커패시터(미도시)는 동일한 기재 상에 형성되어 있다.
도 8에는 도시되어 있지 않지만, 활성층(22)의 상부에 보호막을 형성하는 것도 바람직하다. 상기 보호막의 재료로서는, SiO2, SiNx, Al2O3 또는 불소계 폴리머가 적절히 사용된다.
도 9에 도시된 바와 같이, 예컨대 전계 효과형 트랜지스터(20) 상에 유기 EL 소자(350)가 형성될 수 있다. 이 경우에는, 게이트 전극(26)에 투명성이 요구된다. 따라서, ITO, In2O3, SnO2, ZnO, Ga가 첨가된 ZnO, Al이 첨가된 ZnO 및 Sb가 첨가된 SnO2와 같은 도전성을 갖는 투명한 산화물이 사용된다. 한편, 부호 360은 층간 절연막(평탄화 막)을 나타낸다. 층간 절연막으로서는, 폴리이미드 또는 아크릴계 수지를 사용할 수 있다.
도 8 및 9에 있어서, 전계 효과형 트랜지스터(20)는 기재(21), 활성층(22), 소스 전극(23), 드레인 전극(24), 게이트 절연층(25) 및 게이트 전극(26)을 포함한다. 유기 EL 소자(350)는 캐소드(312), 애노드(314) 및 유기 EL 박막층(340)을 포함한다.
도 10은 유기 EL 소자의 일례를 도시하는 개략 구성도이다.
도 10에 있어서, 유기 EL 소자(350)는 캐소드(312), 애노드(314) 및 유기 EL 박막층(340)을 포함한다.
캐소드(312)의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 알루미늄(Al), 마그네슘(Mg)-은(Ag) 합금, 알루미늄(Al)-리튬(Li) 합금 및 산화인듐주석(ITO)을 포함한다. 한편, 마그네슘(Mg)-은(Ag) 합금 막은 충분히 두꺼우면 고반사율 전극을 형성하여, 이의 극박막(약 20 nm 미만)이 반투명 전극을 형성한다. 도 10에 있어서는, 애노드측으로부터 빛을 취출하고 있다. 그러나, 캐소드를 투명 또는 반투명하게 함으로써 캐소드측으로부터 빛을 취출할 수 있다.
애노드(314)의 재료는 임의의 제한없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 산화인듐주석(ITO), 산화인듐아연(IZO) 및 은(Ag)-네오디뮴(Nd) 합금을 포함한다. 한편, 은 합금을 사용하는 경우에는, 결과로 나오는 전극이 고반사율 전극이 되어, 캐소드측으로부터 빛을 취출하는 데에 적절하다.
유기 EL 박막층(340)은 전자 수송층(342), 발광층(344) 및 정공 수송층(346)을 포함한다. 전자 수송층(342)은 캐소드(312)에 접속되고, 정공 수송층(346)은 애노드(314)에 접속되어 있다. 애노드(314)와 캐소드(312) 사이에 소정 전압을 인가하면, 발광층(344)이 발광한다.
여기서, 전자 수송층(342) 및 발광층(344)은 하나의 층을 형성할 수 있다. 또한, 전자 수송층(342)과 캐소드(312) 사이에 전자 주입층이 제공될 수 있다. 또한, 정공 수송층(346)과 애노드(314) 사이에 정공 주입층이 제공될 수 있다.
광 제어 소자에 있어서, 기재측(도 10에 있어서의 하측)으로부터 빛이 취출되는 소위 "바텀 에미션" 유기 EL 소자를 상기에 설명하였다. 그러나, 광 제어 소자는 기재측과 반대측으로부터 빛이 취출되는 "탑 에미션" 유기 EL 소자일 수도 있다.
도 11은 본 발명의 화상 표시 장치의 다른 일례를 도시하는 개략 구성도이다.
도 11에 있어서, 화상 표시 장치는 표시 소자(302), 배선(주사선, 데이터선 및 전류 공급선) 및 표시 제어 장치(400)를 포함한다.
표시 제어 장치(400)는 화상 제이터 처리 회로(402), 주사선 구동 회로(404) 및 데이터선 구동 회로(406)를 포함한다.
화상 데이터 처리 회로(402)는 화상 출력 회로의 출력 신호에 기초하여 복수의 표시 소자(302)의 휘도를 판단한다.
주사선 구동 회로(404)는 화상 데이터 처리 회로(402)의 지시에 따라 "n" 개의 주사선에 개별로 전압을 인가한다.
데이터선 구동 회로(406)는 화상 데이터 처리 회로(402)의 지시에 따라 "m" 개의 데이터선에 개별로 전압을 인가한다.
상기 실시형테에서는 광 제어 소자가 유기 EL 소자인 경우를 설명했지만, 광 제어 소자는 유기 EL 소자에 한정되지 않는다. 예컨대, 광 제어 소자는 일렉트로크로믹 소자일 수 있다. 이 경우에는, 디스플레이는 엘렉트로크로믹 디스플레이이다.
또한, 상기 광 제어 소자는 액정 소자일 수 있다. 이 경우, 디스플레이는 액정 디스플레이이고, 도 12에 도시된 바와 같이, 표시 소자(302')에 대한 전류 공급선이 불필요하다. 또한, 도 13에 도시된 바와 같이, 구동 회로(320')는 전계 효과형 트랜지스터(10 및 20)와 동일한 하나의 전계 효과형 트랜지스터(40)로 구성될 수 있다. 전계 효과형 트랜지스터(40)에 있어서, 게이트 전극(G)이 소정의 주사선에 접속되고, 소스 전극(S)이 소정의 데이터선에 접속되어 있다. 또한, 드레인 전극(D)이 커패시터(361) 및 액정 소자(370)의 화소 전극에 접속되어 있다.
또한, 광 제어 소자는 전기 영동 소자, 무기 EL 소자 또는 일렉트로웨팅 소자일 수 있다.
상기에, 본 발명의 시스템이 텔레비젼 장치인 경우를 설명했지만, 상기 시스템은 화상 및 정보를 표시하는 장치로서 화상 표시 장치를 포함하는 한 한정되지 않는다. 예컨대, 상기 시스템은 컴퓨터(퍼스널 컴퓨터 포함)가 화상 표시 장치에 접속된 컴퓨터 시스템일 수 있다.
본 발명의 시스템은 본 발명의 화상 표시 장치를 포함하므로, 상기 시스템은 장수명으로 안정하게 동작한다.
실시예
이하, 본 발명의 실시예를 설명하지만, 실시예는 본 발명의 범위를 한정하는 것으로 해석되어서는 안 된다.
(실시예 1 내지 15)
<Tl 함유 산화물 반도체막의 제조>
2-에틸헥산산탈륨(695.2 mg)을 2 ml의 톨루엔에 용해시켜 탈륨 화합물 용액 A를 얻었다. 탈륨 화합물 용액 A 중 탈륨(Tl)의 몰 농도는 1 M이었다.
2-에틸헥산산마그네슘의 톨루엔 용액으로서 마그네슘이 3.0 질량%(1.158 M 상당)인 용액 0.173 mL를 1.827 mL의 톨루엔에 첨가함으로써, 마그네슘 화합물 용액 B를 얻었다. 마그네슘 화합물 용액 B 중 마그네슘(Mg)의 몰 농도는 0.1 M이었다.
2-에틸헥산산아연의 톨루엔 용액으로서 아연이 3.0 질량%(0.404 M 상당)인 용액 0.495 mL를 1.505 mL의 톨루엔에 첨가함으로써, 아연 화합물 용액 C를 얻었다. 아연 화합물 용액 C 중 아연(Zn)의 몰 농도는 0.1 M이었다.
헥사메틸 실라잔(0.104 mL)을 9.896 mL의 톨루엔으로 희석시켜 실리콘 화합물 용액 D를 얻었다. 실리콘 화합물 용액 D 중 실리콘(Si)의 몰 농도는 0.1 M이었다.
페닐보론산 피나콜 에스테르(204.1 mg)를 2 mL의 톨루엔에 용해시켜 붕소 화합물 용액 E를 얻었다. 붕소 화합물 용액 E 중 붕소(B)의 몰 농도는 0.5 M이었다.
텔루륨(IV) 이소프로폭시드(0.364 mL)를 10 mL의 톨루엔으로 희석시켜 텔루륨 화합물 용액 F를 얻었다. 텔루륨 화합물 용액 F 중 텔루륨(Te)의 몰 농도는 0.1 M이었다.
갈륨 아세틸아세토네이트(183.5 mg)를 2 mL의 톨루엔에 용해시켜 갈륨 화합물 용액 G를 얻었다. 갈륨 화합물 용액 G 중 갈륨(Ga)의 몰 농도는 0.25 M이었다.
알루미늄 아세틸아세토네이트(162.2 mg)를 2 mL의 톨루엔에 용해시켜 알루미늄 화합물 용액 H를 얻었다. 알루미늄 화합물 용액 H 중 알루미늄(Al)의 몰 농도는 0.25 M이었다.
순도가 95 질량%인 2-에틸헥산산주석(0.341 mL) 및 1.659 mL의 톨루엔을 혼합하여 주석 화합물 용액 I를 얻었다. 주석 화합물 용액 I 중 주석(Sn)의 몰 농도는 0.5 M이었다.
트리페닐안티몬(353.1 mg)을 2 mL의 톨루엔에 용해시켜 안티몬 화합물 용액 J를 얻었다. 안티몬 화합물 용액 J 중 안티몬(Sb)의 몰 농도는 0.5 M이었다.
2-에틸헥산산납(0.333 mL) 및 1.667 mL의 톨루엔을 혼합하여 납 화합물 용액 K를 얻었다. 납 화합물 용액 K 중 납(Pb)의 몰 농도는 0.5 M이었다.
2-에틸헥산산비스무트의 크실렌 용액으로서 비스무트가 24 질량%(1.033 M 상당)인 용액 0.968 mL를 0.968 mL의 톨루엔에 첨가함으로써, 비스무트 화합물 용액 L을 얻었다. 비스무트 화합물 용액 L 중 비스무트(Bi)의 몰 농도는 0.5 M이었다.
이들 용액을 사용하여, 표 1에 나타낸 배합의 15 종류의 잉크(p형 산화물 반도체 제조용 조성물)를 조제하였다.
이어서, 유리 기판 상에 상기 15 종류의 잉크를 스핀 코트하였다. 잉크를 120℃에서 1 시간 건조한 후, 산소 농도가 0.1 ppm 내지 0.3 ppm인 질소 기류 중에서 엑시머 램프(파장: 222 nm)로 조사하면서 250℃에서 3 시간 소성하여, 15 종류의 조성의 Tl 함유 산화물 막(p형 산화물 반도체막)을 형성하였다.
Figure pct00001
(비교예 1)
네오데칸산구리 8.28 질량% 톨루엔 용액(1.30 M 상당) 0.767 mL를 1.233 mL의 톨루엔에 첨가함으로써, Cu 산화물용 잉크를 얻었다. 실시예 1과 유사하게, Cu 산화물용 잉크를 유리 기판 상에 스핀 코트에 의해 도포한 후, 120℃에서 1 시간 건조하였다. 그 다음, 질소 기류 중에서 엑시머 램프(파장: 222 nm)로 잉크를 조사하면서 250℃에서 3 시간 잉크를 조사하였다.
<막 두께의 측정>
실시예 1 내지 15 및 비교예 1에서 얻어진 산화물 막 각각에 대하여, 반사 분광 막 두께 모니터(FE-3000, Otsuka Electronics Co., Ltd. 제조)를 이용하여, 반사 스펙트럼(파장: 약 300 nm 내지 약 700 nm)을 해석하여, 산화물 막의 막 두께를 구했다. 결과를 하기 표 2에 나타낸다.
<X선 회절>
실시예 1 내지 15 및 비교예 1의 산화물 막 각각에 대하여 X'PertPro(Philips 제조)를 이용하여 X선 회절 측정을 행하였다.
실시예 1 내지 6의 p형 산화물 반도체에 대하여 수행한 X선 회절 분광법에서는, 2θ가 약 29도인 곳에서 가장 강한 피크가 나타났고, 두번째로 강도가 강한 피크는 약 32도와 약 34도 사이에 나타났다. 이들 피크 위치는 공지된 Tl2O의 결정 구조(능면체계, 공간군: R-3m)에 대응하고 있다.
실시예 7 내지 9 및 11의 p형 산화물 반도체에 대해 수행한 X선 회절 분광법에서는, 가장 강한 2개의 피크가 각각 약 31도와 약 33도에서 나타났다. 이 결과는, 공지된 TlAlO2 및 TlGaO2의 결정 구조(능면체계, 공간군: R-3m)에 대응하고 있다.
실시예 10 및 12 내지 15의 p형 산화물 반도체에 대해 수행한 X선 회절 분광법에서는, 회절 피크가 관찰되지 않았고, 이들 막의 상태는 아모퍼스인 것을 알 수 있었다.
비교예 1의 Cu 산화물에 대해 수행된 X선 회절 측정에서는, 2θ가 약 36도인 곳에서 가장 강한 피크가 나타났고, 그보다 강도가 작은 피크가 약 39도, 약 42도 및 약 61도에서 관찰되었다. 약 39도에서의 피크는 CuO 결정에, 약 42도 및 약 61도에서의 피크는 Cu2O 결정에 대응하고 있다. 약 36도에서의 피크는 CuO 결정 및 Cu2O 결정 양쪽으로부터의 피크가 분리되지 않고 관찰된 것으로 생각되었다. 얻어진 Cu 산화물 막이 CuO 결정 및 Cu2O 결정이 혼합된 다결정 상태에 있음을 상기 결과로부터 알 수 있었다.
<홀 측정>
실시예 1 내지 15 및 비교예 1의 산화물 각각에 대하여, 그 4개 코너에 원형의 Au 막을 진공 증착에 의해 형성하였다. 이들 Au 막을 전극으로서 사용하여, ResiTest 8400(TOYO Corporation 제조)을 이용하여, 홀 측정을 수행하였다. 체적 저항율, 캐리어 밀도 및 n형/p형 판단의 결과를 표 2에 나타낸다.
Figure pct00002
X선 회절과 홀 측정의 결과를 함께 고려하면, 실시예 1 내지 6에서는 Tl2O, 실시예 7에서는 TlGaO2, 실시예 8 및 11에서는 TlAlO2, 그리고 실시예 9에서는 Tl(Al0.5Ga0.5)O2의 결정막(단, 산소 함량은 화학량론으로부터의 차이를 기준으로 과잉이 되고 있음)이 얻어지고 있다. 각각의 막 중의 Tl은 1가 상태에 있었다. 이의 전기 특성은 홀을 캐리어로서 이용하는 p형이었다. 실시예 10 및 12 내지 15의 막은 아모퍼스였고, 이의 구조로부터 Tl의 가수에 관한 정보를 얻을 수 없었지만, 홀 측정의 결과로부터 이들 막이 p형 도전 특성을 가짐이 확인되었다.
모든 실시예에서는, 충분한 밀도의 홀이 막 중에 존재하는 것을 확인할 수 있었다. 실시예 1 내지 10 및 12 내지 15에서는 산소 과잉형의 비화학량론에 의해 홀이 생성된 것으로 생각되었다. 홀의 생성은 조성물에 함유되는 적절한 금속 화합물을 선택하고 또한 기판에 조성물을 도포한 후의 건조 및 소성 단계의 각종 파라미터를 최적화함으로써 실현되었다. 산화물 막에 함유되는 금속 원소의 비율을 변경함으로써, 0.230 Ωcm 내지 9.18×104 Ωcm 범위에서 도전 특성을 제어하였다. 실시예 11에서는, TlAlO2 결정의 A1 사이트의 1%가 Mg로 치환되었다. 산소 과잉형의 비화학량론에 더하여 이 치환 도프에 의해 홀이 발생하고, 그 결과, 모든 실시예 중에서 가장 높은 홀 밀도가 얻어졌다.
구체적으로, 모든 실시예에 있어서, 홀 도프에 의해 실현된 충분한 밀도의 홀이 막 중에 존재하였고, 가전자대 정상이 1가의 Tl의 6s 궤도로 구성됨으로써 고이동도가 얻어져서, 유용한 p형 도전 특성이 실현되었다.
한편, 비교예 1에서는, X선 회절의 결과로부터 알 수 있는 바와 같이, 얻어진 막은 CuO 결정과 CuO2 결정이 혼합된 다결정막이었다. 저항이 너무 높아서, 캐리어 밀도의 측정 또는 도전성의 판정을 수행할 수 없었다. 반도체 소자에 있어서 활성층의 체적 저항율이 108 Ωcm를 초과하면, 반도체에 전극이 접속한 때에 오믹 접촉이 얻어지기 어렵다. 따라서, 비교예 1의 막은 활성층으로서 적용하기에 적절하지 않았다.
따라서, 본 발명의 Tl을 포함하고 홀 도프된 산화물 막은 소정 p형 도전성을 얻을 수 있었다. 그러나, 종래의 Cu 산화물 막은 2개의 가수의 Cu가 혼재되어 있기 때문에 유용한 p형 도전 특성을 얻을 수 없었다.
(실시예 16)
<전계 효과형 트랜지스터의 제조>
-기재의 준비(게이트 전극, 게이트 절연층)-
기재로서, 열산화막(두께: 200 nm)을 갖는 Si 기판을 사용하였다. 이 Si 기판을, 중성 세제, 순수 및 이소프로필 알콜을 사용하여 초음파 세정하였다. 건조 후, 이 기판을 추가로 10 분 동안 90℃에서 UV 오존 처리하였다. 한편, 상기 열처리막이 게이트 절연층으로 기능하였고, Si 기판이 게이트 전극으로서 기능하였다.
-소스 전극 및 드레인 전극의 형성-
상기 열산화막 상에, Cr을 1 nm 증착하고, 이어서 Au를 50 nm 증착하였다. 그 후, 포토레지스트를 도포하고, 도포된 포토레지스트에 대해 프리베이크, 노광 장치에 의한 노광 및 현상 처리하여 형성되는 전극의 패턴과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 레지스트 패턴이 형성되지 않은 영역의 Cr/Au 막을 제거하고, 그 후 레지스트 패턴을 제거하여 소스 전극 및 드레인 전극을 형성하였다. 채널 길이는 10 ㎛였고, 채널 폭은 30 ㎛였다.
-잉크젯 프린트용 반도체 잉크의 조제-
질산탈륨 삼수화물(4.44 g)(10 mmol에 상당)을 10 mL의 2-메톡시 에탄올에 용해시켜 Tl 화합물 용액 M을 제조하였다. 또한, 3.75 g(10 mmol에 상당)의 질산알루미늄 구수화물을 10 mL의 2-메톡시 에탄올에 용해시켜 Al 화합물 용액 N을 얻었다.
프로필렌 글리콜(4 mL), 2-메톡시 에탄올(2 mL), Tl 화합물 용액 M(1 mL) 및 Al 화합물 용액 N(1 mL)을 혼합 및 교반하여 잉크젯 프린트용 반도체 잉크(TlAl 잉크 O)를 제조하였다. 잉크 중의 Tl과 Al의 몰비는 1:1이었다.
-활성층의 형성-
잉크젯 프린트를 이용하여 상기 소스 전극 및 드레인 전극이 형성된 기판 상의 소정 영역에 상기 TlAl 잉크 O를 도포하였다. 잉크를 120℃에서 1 시간 건조 후, 엑시머 램프(파장: 222 nm)로 조사하면서, 250℃에서 3 시간 소성하여, 두께 30 nm의 TlAl 산화물 막을 형성하였다. 그 결과, 전계 효과형 트랜지스터의 구성이 완성되었다.
(실시예 17)
<전계 효과형 트랜지스터의 제조>
반도체 잉크를 하기 반도체 잉크(TlSb 잉크 R)로 대체한 것 외에는, 실시예 16과 동일한 방식으로 전계 효과형 트랜지스터를 제조하였다.
-잉크젯 프린트용 반도체 잉크의 조제-
포름산탈륨(2.49 g)(10 mmol에 상당)을 10 mL의 디메틸 아미노 에탄올에 용해시켜 탈륨 화합물 용액 P를 얻었다. 또한, 3.53 g(10 mmol에 상당)의 트리페닐안티몬을 10 mL의 디메틸 아미노 에탄올에 용해시켜 안티몬 화합물 용액 Q를 얻었다.
프로필렌 글리콜(3 mL), 디메틸 아미노 에탄올(3 mL), 탈륨 화합물 용액 P(1 mL) 및 안티몬 화합물 용액 Q(1 mL)를 혼합 및 교반하여 잉크젯 프린트용 반도체 잉크(TlSb 잉크 R)를 제조하였다. 잉크 중의 Tl과 Sb의 몰비는 1:1였다.
<평가>
실시예 16 및 17에서 제작한 전계 효과형 트랜지스터의 트랜스퍼 특성(Vds = -10 V)을 측정하였더니, 노멀리 오프의 우수한 p형 트랜지스터 특성이 나타났다. 한편, 실시예 16의 전계 효과형 트랜지스터의 이동도가 실시예 17의 전계 효과형 트랜지스터보다 컸다. 실시예 17의 전계 효과형 트랜지스터는 실시예 16의 트랜지스터에 비해 더 큰 Vth(임계 전압)을 가졌다.
본 발명의 실시형태는 예컨대 하기와 같다.
<1> 탈륨(Tl)을 포함하는 금속 산화물을 포함하고, 상기 금속 산화물이 홀 도프되어 있는 p형 산화물 반도체.
<2> 금속 산화물이 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 아연(Zn), 카드뮴(Cd), 붕소(B), 알루미늄(Al), 갈륨(Ga), 실리콘(Si), 게르마늄(Ge) 또는 텔루륨(Te) 또는 이들의 임의의 조합을 포함하는 <1>에 따른 p형 산화물 반도체.
<3> 금속 산화물이 주석(Sn), 안티몬(Sb), 납(Pb) 또는 비스무트(Bi) 또는 이들의 임의의 조합을 포함하는 <1> 또는 <2>에 따른 p형 산화물 반도체.
<4> 금속 산화물이 알루미늄(Al) 또는 갈륨(Ga) 또는 둘다를 포함하는 <1> 내지 <3> 중 어느 하나에 따른 p형 산화물 반도체.
<5> 금속 산화물에 포함되는 탈륨(Tl)의 몰수가 금속 산화물에 포함되는 알루미늄(Al) 및 갈륨(Ga)의 몰수의 합과 실질적으로 동일한 <4>에 따른 p형 산화물 반도체.
<6> 용매; 및
Tl 함유 화합물
을 포함하는, p형 산화물 반도체 제조용 조성물로서,
<1> 내지 <5> 중 어느 하나에 따른 p형 산화물 반도체의 제조에 사용되는, p형 산화물 반도체 제조용 조성물.
<7> p형 산화물 반도체의 제조 방법으로서,
지지체 상에 조성물을 도포하는 단계; 및
상기 도포 단계 후에, 열 처리를 행하는 단계
를 포함하며,
상기 p형 산화물 반도체가 <1> 내지 <5> 중 어느 하나에 따른 p형 산화물 반도체이고,
상기 조성물이 용매 및 Tl 함유 화합물을 함유하는 제조 방법.
<8> 활성층을 포함하는 반도체 소자로서,
상기 활성층이 <1> 내지 <5> 중 어느 하나에 따른 p형 산화물 반도체를 포함하는 반도체 소자.
<9> 제1 전극;
제2 전극; 및
상기 제1 전극과 상기 제2 전극 사이에 형성된 활성층
을 포함하는 다이오드인 <8>에 따른 반도체 소자.
<10> 게이트 전압을 인가하기 위한 게이트 전극;
전류를 취출하기 위한 소스 전극 및 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 형성된 활성층; 및
상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층
을 포함하는 전계 효과형 트랜지스터인 <8>에 따른 반도체 소자.
<11> 구동 신호에 따라 광 출력이 제어되는 광 제어 소자; 및
<8>에 따른 반도체 소자를 포함하며 광 제어 소자를 구동하는 구동 회로
를 포함하는 표시 소자.
<12> 광 제어 소자가 유기 일렉트로루미네센스 소자, 일렉트로크로믹 소자, 액정 소자, 전기 영동 소자 또는 일렉트로웨팅 소자를 포함하는 <11>에 따른 표시 소자.
<13> 화상 데이터에 따라 화상을 표시하는 화상 표시 장치로서,
매트릭스로 배치된 복수의 <11>에 따른 표시 소자;
각각 상기 표시 소자 각각에 있어서의 전계 효과형 트랜지스터에 게이트 전압을 개별로 인가하기 위한 복수의 배선; 및
상기 화상 데이터에 따라 상기 각 전계 효과형 트랜지스터의 게이트 전압을 상기 배선을 통해 개별로 제어하는 표시 제어 장치
를 포함하는 화상 표시 장치.
<14> <13>에 따른 화상 표시 장치; 및
표시하는 화상 정보에 기초하여 화상 데이터를 작성하고, 상기 작성된 화상 데이터를 상기 화상 표시 장치에 출력하는 화상 데이터 작성 장치
를 포함하는 시스템.
2: 캐소드
3: n형 반도체층
4: p형 반도체층
5: 애노드
6: p-n 접합 다이오드
10: 전계 효과형 트랜지스터
20: 전계 효과형 트랜지스터
22: 활성층
23: 소스 전극
24: 드레인 전극
25: 게이트 절연층
26: 게이트 전극
40: 전계 효과형 트랜지스터
302, 302': 표시 소자
310: 디스플레이
320, 320': 구동 회로
370: 액정 소자
400: 표시 제어 장치

Claims (14)

  1. 탈륨(Tl)을 포함하는 금속 산화물을 포함하고, 상기 금속 산화물이 홀 도프되어 있는 p형 산화물 반도체.
  2. 제1항에 있어서, 금속 산화물이 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 아연(Zn), 카드뮴(Cd), 붕소(B), 알루미늄(Al), 갈륨(Ga), 실리콘(Si), 게르마늄(Ge) 또는 텔루륨(Te) 또는 이들의 임의의 조합을 포함하는 p형 산화물 반도체.
  3. 제1항 또는 제2항에 있어서, 금속 산화물이 주석(Sn), 안티몬(Sb), 납(Pb) 또는 비스무트(Bi) 또는 이들의 임의의 조합을 포함하는 p형 산화물 반도체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 금속 산화물이 알루미늄(Al) 또는 갈륨(Ga) 또는 둘다를 포함하는 p형 산화물 반도체.
  5. 제4항에 있어서, 금속 산화물에 포함되는 탈륨(Tl)의 몰수가 금속 산화물에 포함되는 알루미늄(Al) 및 갈륨(Ga)의 몰수의 합과 실질적으로 동일한 p형 산화물 반도체.
  6. 용매; 및
    Tl 함유 화합물
    을 포함하는, p형 산화물 반도체 제조용 조성물로서,
    제1항 내지 제5항 중 어느 한 항에 따른 p형 산화물 반도체의 제조에 사용되는, p형 산화물 반도체 제조용 조성물.
  7. p형 산화물 반도체의 제조 방법으로서,
    지지체 상에 조성물을 도포하는 단계; 및
    상기 도포 단계 후에, 열 처리를 행하는 단계
    를 포함하며,
    상기 p형 산화물 반도체가 제1항 내지 제5항 중 어느 한 항에 따른 p형 산화물 반도체이고,
    상기 조성물이 용매 및 Tl 함유 화합물을 함유하는 제조 방법.
  8. 활성층을 포함하는 반도체 소자로서,
    상기 활성층이 제1항 내지 제5항 중 어느 한 항에 따른 p형 산화물 반도체를 포함하는 반도체 소자.
  9. 제8항에 있어서,
    제1 전극;
    제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 형성된 활성층
    을 포함하는 다이오드인 반도체 소자.
  10. 제8항에 있어서,
    게이트 전압을 인가하기 위한 게이트 전극;
    전류를 취출하기 위한 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극 사이에 형성된 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층
    을 포함하는 전계 효과형 트랜지스터인 반도체 소자.
  11. 구동 신호에 따라 광 출력이 제어되는 광 제어 소자; 및
    제8항에 따른 반도체 소자를 포함하며 광 제어 소자를 구동하는 구동 회로
    를 포함하는 표시 소자.
  12. 제11항에 있어서, 광 제어 소자가 유기 일렉트로루미네센스 소자, 일렉트로크로믹 소자, 액정 소자, 전기 영동 소자 또는 일렉트로웨팅 소자를 포함하는 표시 소자.
  13. 화상 데이터에 따라 화상을 표시하는 화상 표시 장치로서,
    매트릭스로 배치된 복수의 제11항에 따른 표시 소자;
    각각 상기 표시 소자 각각에 있어서의 전계 효과형 트랜지스터에 게이트 전압을 개별로 인가하기 위한 복수의 배선; 및
    상기 화상 데이터에 따라 상기 각 전계 효과형 트랜지스터의 게이트 전압을 상기 배선을 통해 개별로 제어하는 표시 제어 장치
    를 포함하는 화상 표시 장치.
  14. 제13항에 따른 화상 표시 장치; 및
    표시하는 화상 정보에 기초하여 화상 데이터를 작성하고, 상기 작성된 화상 데이터를 상기 화상 표시 장치에 출력하는 화상 데이터 작성 장치
    를 포함하는 시스템.
KR1020167019926A 2013-12-26 2014-12-16 p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템 KR101824349B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2013-268915 2013-12-26
JP2013268915 2013-12-26
JP2014212632A JP6547273B2 (ja) 2013-12-26 2014-10-17 ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JPJP-P-2014-212632 2014-10-17
PCT/JP2014/083814 WO2015098785A1 (en) 2013-12-26 2014-12-16 P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system

Publications (2)

Publication Number Publication Date
KR20160102265A true KR20160102265A (ko) 2016-08-29
KR101824349B1 KR101824349B1 (ko) 2018-01-31

Family

ID=53478640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019926A KR101824349B1 (ko) 2013-12-26 2014-12-16 p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템

Country Status (9)

Country Link
US (1) US20170301738A1 (ko)
EP (1) EP3087614B1 (ko)
JP (1) JP6547273B2 (ko)
KR (1) KR101824349B1 (ko)
CN (1) CN105849914B (ko)
RU (1) RU2660407C2 (ko)
SG (1) SG11201605254RA (ko)
TW (1) TWI672814B (ko)
WO (1) WO2015098785A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US11107926B2 (en) * 2016-06-30 2021-08-31 Flosfia Inc. Oxide semiconductor film and method for producing same
JP6942943B2 (ja) * 2016-07-22 2021-09-29 株式会社リコー 半導体素子の製造方法
KR102207053B1 (ko) * 2016-09-16 2021-01-25 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
TWI714979B (zh) 2018-03-19 2021-01-01 日商理光股份有限公司 無機電致發光元件、顯示元件、影像顯示裝置及系統
CN109148593B (zh) * 2018-07-16 2020-09-01 复旦大学 一种三元p型CuBi2O4薄膜晶体管及其制备方法
JP7173070B2 (ja) * 2020-03-13 2022-11-16 株式会社村田製作所 酸化物半導体素子及び酸化物半導体素子の製造方法
EP4286339A1 (en) * 2022-05-31 2023-12-06 Imec VZW Mixed metal oxides

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284743A (ja) 1997-04-01 1998-10-23 Sharp Corp 光電変換素子
JP2005183984A (ja) 2003-12-17 2005-07-07 Hewlett-Packard Development Co Lp トランジスタ素子
JP2010212285A (ja) 2009-03-06 2010-09-24 Canon Inc 半導体素子の形成方法および半導体素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240716A (en) * 1978-12-15 1980-12-23 Bell Telephone Laboratories, Incorporated Electrodeposition display device
JP2004079620A (ja) * 2002-08-12 2004-03-11 National Institute Of Advanced Industrial & Technology 透明半導体バルク単結晶基板を用いた電子素子
JP2004172166A (ja) * 2002-11-15 2004-06-17 Zenji Hiroi 光センサー
US7868331B2 (en) * 2003-06-13 2011-01-11 Panasonic Corporation Light-emitting device having a metal oxide semiconductor porous body with an organic light-emitting material
EP1872415A4 (en) * 2005-03-30 2010-06-23 Moxtronics Inc Metal Oxide Semiconductor Films, Structures and Methods
JP5281394B2 (ja) * 2005-05-14 2013-09-04 アトモス・（１９９８）・リミテッド 半導体材料およびそれらの製造方法
US20070126021A1 (en) * 2005-12-06 2007-06-07 Yungryel Ryu Metal oxide semiconductor film structures and methods
WO2008027896A2 (en) * 2006-08-29 2008-03-06 Moxtronics Inc. Improved films and structures for metal oxide semiconductor light emitting devices and methods
RU2462793C2 (ru) * 2007-12-28 2012-09-27 Юниверсите Де Ля Медитерране Экс-Марсель Ii Гибридные нанокомпозиционные материалы
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TW201030994A (en) * 2009-02-12 2010-08-16 Nexpower Technology Corp Two sided light absorbing type solar cell
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8354694B2 (en) * 2010-08-13 2013-01-15 International Business Machines Corporation CMOS transistors with stressed high mobility channels
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
JP5783094B2 (ja) * 2011-11-30 2015-09-24 株式会社リコー ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
KR20140071491A (ko) * 2012-06-14 2014-06-11 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 반도체 장치
TWI495615B (zh) * 2012-09-28 2015-08-11 Ind Tech Res Inst ｐ型金屬氧化物半導體材料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284743A (ja) 1997-04-01 1998-10-23 Sharp Corp 光電変換素子
JP2005183984A (ja) 2003-12-17 2005-07-07 Hewlett-Packard Development Co Lp トランジスタ素子
JP2010212285A (ja) 2009-03-06 2010-09-24 Canon Inc 半導体素子の形成方法および半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: E. Fortunato 외 8명, Thin-film transistors based on p-type Cu2O thin films produced at room temperature, Applied Physics Letters, VOL. 96, 2010, pp. 192102
비특허문헌 2: K. Matsuzaki 외 5명, Epitaxial growth of high mobility Cu2O thin films and application to p-channel thin film transistor, Applied Physics Letters, VOL. 93, 2008, pp. 202107

Also Published As

Publication number Publication date
US20170301738A1 (en) 2017-10-19
TW201526233A (zh) 2015-07-01
JP6547273B2 (ja) 2019-07-24
EP3087614A1 (en) 2016-11-02
SG11201605254RA (en) 2016-07-28
JP2015144240A (ja) 2015-08-06
RU2016130090A (ru) 2018-01-31
RU2660407C2 (ru) 2018-07-06
TWI672814B (zh) 2019-09-21
EP3087614B1 (en) 2021-02-17
CN105849914B (zh) 2019-11-01
WO2015098785A1 (en) 2015-07-02
EP3087614A4 (en) 2017-02-08
KR101824349B1 (ko) 2018-01-31
CN105849914A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
KR101824349B1 (ko) p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템
US10923569B2 (en) P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
KR101670148B1 (ko) ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 영상 표시 장치, 및 시스템
JP6665536B2 (ja) 酸化物半導体
US10790308B2 (en) Field-effect transistor, display element, image display device, and system
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
BR112016015034B1 (pt) Semicondutor de óxido tipo-p, composição para produzir semicondutor de óxido tipo-p, método para produzir semicondutor de óxido tipo-p, elemento semicondutor, elemento de exibição, dispositivo de exibição de imagem, e sistema

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant