TWI816722B - 肖特基二極體 - Google Patents

肖特基二極體 Download PDF

Info

Publication number
TWI816722B
TWI816722B TW107144559A TW107144559A TWI816722B TW I816722 B TWI816722 B TW I816722B TW 107144559 A TW107144559 A TW 107144559A TW 107144559 A TW107144559 A TW 107144559A TW I816722 B TWI816722 B TW I816722B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
diode
interface
electrode
Prior art date
Application number
TW107144559A
Other languages
English (en)
Other versions
TW201931612A (zh
Inventor
費瑞斯 阿卡哈利
理查 普萊斯
布萊恩 柯伯
Original Assignee
英商務實印刷有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商務實印刷有限公司 filed Critical 英商務實印刷有限公司
Publication of TW201931612A publication Critical patent/TW201931612A/zh
Application granted granted Critical
Publication of TWI816722B publication Critical patent/TWI816722B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/23—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/871—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group I-VI materials, e.g. Cu2O; being Group I-VII materials, e.g. CuI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種肖特基二極體包括：一第一電極層；一第二電極層；及一半導體層，其在一第一界面處連接至該第一電極層及且在一第二界面處連接至該第二電極層，其中該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極層在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括位於一第二平面中之一第二平坦區，及該第二電極層在該第一方向上之該第一平面上具有一第二投影，該第二投影之至少一部分位於該第一投影外，該第二平坦區在該第一方向上自該第一平坦區偏移，及該第一界面與該第二界面之一者提供一肖特基接點。

Description

肖特基二極體
本發明係關於肖特基二極體及其製造方法。特別言之，雖無排除之意，本發明之特定實施例關於併入薄及/或撓性電子電路中的肖特基二極體，及特定實施例係關於用於此類應用或其他應用之薄膜肖特基二極體。
肖特基二極體係已知電子組件，一般提供自其導電至非導電狀態之極快速切換，且因而尤其優於整流高頻信號。另已知肖特基二極體用於多種其他電子應用及電路組態。
肖特基二極體包括由半導體橫向或垂直隔離之兩個導電電極(一個肖特基及一個歐姆)。在撓性電子元件中，肖特基二極體已併同數種不同材料系統呈現，包含金屬氧化物及有機半導體。垂直二極體係由半導層隔離之平行板導體組成，而橫向二極體一般係由在相同平面中被半導體涵蓋的兩個電極組成。
肖特基障壁高度的控制係藉由將肖特基二極體工作函數與半導體費米(Fermi)能階間能量差最佳化 而達成。此可透過肖特基電極所用導體的選擇及/或透過對半導體材料(在金屬氧化物情況下之氧含量)費米能階的控制而達成。
在垂直二極體組態中，難處在於如何利用夾於金屬接點間的半導體體達成穩定且具再造性的障壁高度。變動可因金屬-半導體界面處的表面缺陷而起，對於臨限電壓、崩潰電壓及RC時間常數具顯著影響。金屬氧化物半導體垂直堆疊的另一關鍵挑戰係因氧還原所致。為了在上表面產生歐姆接點，例如一般選擇會局部還原金屬氧化物的導體。若金屬氧化物半導體過薄及/或氧含量過低，則會產生在肖特基二極體中的導電路徑，造成過早元件崩潰。
橫向二極體結構對自歐姆接點經半導體至肖特基接點的電流路徑提供改善控制。接點的橫向隔離成為對於半導體厚度或其氧含量具較低衝擊的關鍵控制因子。但伴隨橫向二極體而來的是，選擇性議題可限制肖特基及歐姆電極/接點用之兩不同金屬的選擇。
本發明之特定實施例目的在於至少部分克服與先前技術相關之問題中的至少一者。特定實施例目的在於提供適於薄及/或撓性電子電路用之肖特基二極體，及特定實施例目的在於提供薄膜肖特基二極體，特定實施例目的在於提供製造肖特基二極體之方法，該等方法與生產薄及/或撓性電子電路及電子組件中所用技術相容。
依本發明之第一態樣，提供一種肖特基二極體，其包括：一第一電極；一第二電極；及一半導體材料主體(例如層)，其在(藉由)一第一界面(接面)連接至第一電極及在(藉由)一第二界面(接面)連接至第二電極，其中該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括位於一第二平面中之一第二平坦區，及該第二電極在該第一方向上具有在該第一平面上一第二投影，該第二投影之至少一部分位於該第一投影外，該第二平坦區在該第一方向上自該第一平坦區偏移(隔離、隔開)，及該第一界面與該第二界面之一者提供一肖特基(整流)接點。
在特定實施例中，第一電極係下電極且第二電極係上電極，例如相對於基板或其他支撐。在特定替代實施例中，第一電極係上電極且第二電極係下電極。
在特定實施例中，該二極體進一步包括一基板，例如支撐電極及半導體材料主體。
在特定實施例中，該第二平面平行於該第一平面。
在特定實施例中，該第一界面係由該第一平坦區組成。
在特定實施例中，該第二界面係由該第二平坦區組成。
在特定實施例中，該第二投影整體(完全)位於該第一投影外，藉此該第二平坦區在該第一方向上之 在該第一平面上之投影完全位於該第一平坦區在該第一方向上之在該第一平面上之投影外。
在特定實施例中，該第一投影之一部分位於該第二投影內。
在特定實施例中，該第一投影之全部位於該第二投影內。
在特定實施例中，該第二平坦區在該第一方向上之在該第一平面上之投影完全位於該第一平坦區在該第一方向上之在該第一平面上之投影外。
在特定實施例中，該第一平坦區在該第一方向上之在該第一平面上之投影之一部分位於該第二平坦區在該第一方向上之在該第一平面上之投影內。
在特定實施例中，該第一平坦區在該第一方向上之在該第一平面上之投影之全部位於該第二平坦區在該第一方向上之在該第一平面上之投影內。
在特定實施例中，該二極體進一步包括一基板，該第一電極配置於該基板之一表面上。
在特定實施例中，該二極體進一步包括一介電材料(例如介電層)主體(例如層)。
在特定實施例中，該介電主體係配置成於該第一方向上隔開(隔離)該第一電極與該第一電極。
在特定實施例中，該介電主體包括一窗口，及該第一界面配置於該窗口內。
在特定實施例中，該半導體材料主體包括一第一部分，其至少部分填充該窗口；及一第二部分，其 自該窗口橫向延伸(亦即在與第一平面平行方向上)及覆蓋該介電主體之一表面之一部分。
在特定實施例中，該第二電極係配置成覆蓋該介電主體之該第二部分之至少部分。
在特定實施例中，該二極體進一步包括一另一介電材料主體(層)，其係配置成覆蓋該半導體材料主體之至少部分及該第二電極之至少部分。
在特定實施例中，該另一介電材料主體係配置成覆蓋該半導體材料主體之全部。
在特定實施例中，該第一與第二界面之至少一者包括該第一電極、該第二電極及該半導體材料主體中之至少一者的一經表面處理部分。
依本發明之另一態樣，提供一種肖特基二極體，其包括：一第一電極；一第二電極；及一半導體材料主體(例如層)，其在(藉由)一第一界面(接面)連接至第一電極及在(藉由)一第二界面(接面)連接至第二電極，其中該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括一第二平坦區，及該第二電極在該第一方向上具有在該第一平面上之一第二投影，該第二投影之至少一部分位於該第一投影外，該第二平坦區在該第一方向上自該第一平坦區偏移(隔離、隔開)，及該第一界面與該第二界面之一者提供一肖特基(整流)接點。
依本發明之另一態樣，提供一種肖特基二極 體，其包括：一第一電極；一第二電極；及一半導體材料主體(例如層)，其在(藉由)一第一界面(接面)連接至第一電極及在(藉由)一第二界面(接面)連接至第二電極，其中該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括一第二平坦區，及該第二電極在該第一方向上具有在該第一平面上之一第二投影，該第二投影完全位於該第一投影外，該第一界面與該第二界面之一者提供一肖特基(整流)接點，該主體包括一第一側及一第二側，該第二側與該第一側在該第一方向上隔開有該主體之厚度，及該第一平坦區係在該主體之該第一側上及該第二平坦區係在該主體之該第二側上。
在特定實施例中，該第二平坦區位於該第一平面中。
在特定實施例中，該第二平坦區位於一第二平面中。
在特定實施例中，該第二平面平行於該第一平面。
在特定實施例中，該第二平面係在該第一方向上與該第一平面隔開。
在特定實施例中，該二極體進一步包括一基板，其係配置成支撐該第一電極。
在特定實施例中，該半導體材料主體包括一第一部分，其係配置成覆蓋該第一電極之一表面之至少 一部分；及一第二部分，其自該第一電極橫向延伸，及該第二電極係配置成覆蓋該半導體材料主體之該第二部分之至少一部分。
在特定實施例中，該二極體進一步包括一另一介電材料主體(例如層)，其係配置成覆蓋該半導體材料主體之至少部分及該第二電極之至少部分。
在特定實施例中，該另一介電材料主體係配置成覆蓋該半導體材料主體之全部。
在特定實施例中，該第一與第二界面之至少一者包括該第一電極、該第二電極及該半導體材料主體中之至少一者的一經表面處理部分。
在特定實施例中，該半導體材料主體包括一第一層與一第二層，該第一界面包括該第一層之一部分，及該第二界面包括該第二層之一部分。
本發明之另一態樣提供一種肖特基二極體，其包括：一第一電極；一第二電極；及一半導體材料主體，其在一第一界面(接面)連接至第一電極及在一第二界面(接面)連接至第二電極，其中該第一界面實質上平坦，位於第一平面中，及該第二界面在垂直於第一平面之第一方向及平行於第一平面之第二方向上自該第一界面偏移(隔離)。
在特定實施例中，第二界面自第一界面偏移使得第二界面在第一平面上的投影不與第一界面重疊。在替代實施例中，有部分重疊，且在另一實施例中完全重疊。
在特定實施例中，該第二界面在第一平面上的該投影與第一界面隔離至少1nm，但實際隔離將視諸多因子而定，例如製程/微影工具可達成之最小特徵尺寸，及本說明書中討論之所要元件參數。
在特定實施例中，該第二界面實質上平坦，位於第二平面中，且第二平面可平行於第一平面。
在特定實施例中，該二極體另包括介電材料層，其中該半導體材料主體包括一第一部分，其在垂直於該第一平面之方向上自該第一界面延伸且穿過介電材料曾至介電材料層表面；及一第二部分，其在與該第一平面平行方向上沿著該表面延伸。
在特定實施例中，第二電極與該第二部分之一端及該表面之一部分重疊。
在特定實施例中，該第一界面包括第一電極之實質上平坦表面之第一部分，及介電材料層覆蓋(重疊)第一電極之該實質上平坦表面之至少第二部分。
在特定實施例中，第一界面係肖特基接面且該第二接面係歐姆接面，及在替代實施例中，第二界面係肖特基接面且該第一接面係歐姆接面。在特定實施例中，第一與第二界面之一係肖特基接面且第一與第二界面之另一者係當肖特基接面導通時允許電流流過肖特基二極體之任何接面。
在特定實施例中，該第一電極包括選自一清單之第一材料或由選自該清單之第一材料組成，該清單包括：金屬，諸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、 Ni、Cr、Ta、W；金屬合金，諸如MoNi、MoCr、AlSi；透明導電氧化物(諸如ITO、IZO、AZO)；金屬氮化物，諸如TiN；碳材料，諸如碳黑、碳奈米管、石墨烯；導電聚合物，諸如聚苯胺、PEDOT；PSS；或半導體材料。
在特定實施例中，該第二電極包括選自一清單之第二材料或由選自該清單之第二材料組成，該清單包括：金屬，諸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、Ni、Cr、Ta、W；金屬合金，諸如MoNi、MoCr、AlSi；透明導電氧化物(諸如ITO、IZO、AZO)；金屬氮化物，諸如TiN；碳材料，諸如碳黑、碳奈米管、石墨烯；導電聚合物，諸如聚苯胺、PEDOT；PSS；或半導體材料。
在特定實施例中，半導體材料包括選自一清單之材料或由選自該清單之材料組成，該清單包括：化合物半導體(諸如GaAs、GaN、InP、CdSe、InGaAs、InGaAsSb)；金屬氧化物如ZnO、SnO2、NiO、SnO、Cu2O、In2O3、LiZnO、ZnSnO、InSnO(ITO)、InZnO(IZO)、HfInZnO(HIZO)、InGaZnO(IGZO)(有時稱為GaInZnO，GIZO)；金屬氮氧化物，例如ZnxOyNz；無機半導體(諸如非晶、微晶或奈米晶Si)；有機半導體(諸如CuPc、稠五苯、PTCDA、亞甲基藍、橙黃G、紅熒烯)；聚合物半導體(諸如PEDOT：PSS、POT、P3OT、P3HT、聚苯胺、聚咔唑)；2D材料(諸如石墨烯)；硫族化合物如MoS2、GeSbTe；及鈣鈦礦(SrTiO3、CH3NH3PbCI3、H2NCHNH2PbCI3、CsSnI3)；前述半導體材料之任一者，其亦摻雜或含有摻雜梯度，且為n型或p型。
在特定實施例中的介電材料及/或基板之適當材料實例詳如下文的說明。
在特定實施例中，至少該半導體材料及第一與第二電極至少係對可見光實質上能透過的。
在特定實施例中，該半導體材料至少係對可見光實質上能透過的，但該第一與第二電極至少部分反射可見光。
在特定實施例中，該介電材料至少係對可見光實質上能透過的。
在特定實施例中，該第一與第二電極之一者包括一鈦主體(例如層)及包括至少一種鈦氧化物或次氧化物或由該至少一種鈦氧化物或次氧化物組成的一層，該至少一種鈦氧化物或次氧化物係形成在該主體之一表面上，及其中提供該肖特基接點之該界面包括該半導體材料主體與該層間之界面或由該半導體材料主體與該層間之界面組成，該層包括至少一種鈦氧化物或次氧化物，或由該至少一種鈦氧化物或次氧化物組成。
本發明之另一態樣提供一種電路，其包括如前述態樣或實施例之至少第一二極體及如前述態樣或實施例之第二二極體，其中該第一二極體之第一與第二平坦區偏移(亦即彼此偏移)第一距離，及該第二二極體之第一與第二平坦區偏移第二距離，該第二距離異於該第一距離。
本發明之另一態樣提供一種電路或電路模組，其包括如前述態樣或實施例之二極體。例如電路或 電路模組可係邏輯閘(例如OR閘及AND閘等)或反向器(諸如二極體負載反向器)。
在特定實施例中，電路係積體電路。
本發明之另一態樣提供一種電子元件其包括如前述態樣或實施例之二極體。例如該元件可係源極閘電晶體、肖特基電晶體、閘二極體等。
本發明之另一態樣提供一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極、一第二電極及一半導體材料主體，其連接該第一與第二電極，該方法包括：在一基板(或支撐)表面之一第一區上形成一第一電極；形成一介電材料主體，其覆蓋鄰近該第一區之該基板表面之至少第二區；形成一半導體材料主體，其包括一第一部分，其配置於該第一電極上及在一第一界面處連接至該第一電極；及一第二部分，其配置於該介電材料主體之一部分上，覆蓋該基板表面之該第二區；及在該半導體材料主體之該第二部分上形成一第二電極，該第二電極在一第二界面處連接至該半導體材料主體。
在特定實施例中，該第一界面具有在該基板表面上之一第一投影，該第二界面具有在該基板表面上之一第二投影，及該第二投影自該第一投影偏移一距離。
在特定實施例中，該方法進一步包括根據該二極體之至少一個所要特性或參數預先決定該距離。
在特定實施例中，該第一界面包括該第一電極之一第一表面部分，及該方法進一步包括在形成該半 導體材料主體前處理該第一電極之該第一表面部分。
在特定實施例中，該第二界面包括該半導體材料主體之一表面部分，及該方法進一步包括在形成該第二電極前處理該半導體材料主體之該表面部分。
在特定實施例中，該半導體材料主體包括至少兩層。
在特定實施例中，該方法進一步包括選擇性處理該半導體材料主體之至少一部分(例如植入離子)。
在特定實施例中，該介電材料主體覆蓋該第一電極之一部分。
在特定實施例中，該介電材料主體包括一窗口，透過該窗口可見到(暴露出)該第一電極之至少一部分，及該半導體材料主體之該第一部分係形成於該窗口內。
本發明之另一態樣提供一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極、一第二電極及一半導體材料主體，其連接該第一與第二電極，該方法包括：在一基板(或支撐)表面之一第一區上形成一第一電極；形成一半導體材料主體，其包括一第一部分，其配置於該第一電極上及在一第一界面處連接至該第一電極；及一第二部分，其配置於鄰近該第一區之該基板表面之一第二區上；及在該半導體材料主體之該第二部分上形成一第二電極，該第二電極在一第二界面處連接至該半導體材料主體。本發明之上述態樣與實施例之特徵可於此態樣中採用而具對應優點。
本發明之另一態樣提供一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極、一第二電極及一半導體材料主體，其連接該第一與第二電極，該方法包括：在一基板(或支撐)表面之一第一區上形成一第一電極；在該基板表面之一第二區上形成一第二電極，該第二區與該第一區被一第三區隔離；形成一半導體材料主體，其包括一第一部分，其配置於該第一電極上及在一第一界面處連接至該第一電極；一第二部分，其配置於該第二電極上及在一第二界面處連接至該第二電極；及一第三部分，其配置於該第三區上且將該第一部分連接至該第二部分。再者，本發明之上述態樣與實施例之特徵可於此態樣中採用而具對應優點。
在特定實施例中，該第一界面包括該第一電極之一第一表面部分，及該方法進一步包括在形成該半導體材料主體前處理該第一電極之該第一表面部分。
在特定實施例中，該第二界面包括該第二電極之一第一表面部分，及該方法進一步包括在形成該半導體材料主體前處理該第二電極之該第一表面部分。
在特定實施例中，該第一電極之形成與該第二電極之形成係同時執行。
在特定實施例中，該第一電極之形成係在該第二電極之形成之前或之後執行。
在任何前述態樣之特定實施例中，該方法可進一步包括植入離子以摻雜該半導體材料主體之至少一部分或增加其摻雜物。
在任何前述態樣之特定實施例中，該第一電極包括一鈦主體，及該處理該第一電極之該第一表而部分包括處理該第一電極之該第一表面部分以形成包括至少一種鈦氧化物或次氧化物，或由該至少一種鈦氧化物或次氧化物組成，的一層。
本發明之另一態樣提供一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極、一第二電極及一半導體材料主體，其連接該第一與第二電極，該方法包括：形成具一實質上平坦(上)表面之一第一電極；形成一介電材料層，其具有平行於第一電極之實質上平坦表面之一實質上平坦(上)表面且具有一窗口穿越該窗口可見/暴露該第一電極之至少部分平坦表面；形成具一實質上平坦(上)表面之半導體材料主體，該半導體材料主體包括一第一部分，其填充該窗口，及一第二部分，其自該窗口橫向延伸使得以覆蓋該介電材料層之部分實質上平坦(上)表面；及在該第二部分上形成第二電極。
在任何前述態樣之特定實施例中，該方法可進一步包括處理第一電極表面(例如在第一電極上施行表面工程)；及/或第二電極表面，以修改工作函數及/或引入障壁。此處理可包含植入、電漿處理、SAM沉積、ALD、臭氧層UV、雷射暴露、熱退火等。可選擇僅對特定實施例中的第一電極具選擇性之處理。
在特定實施例中，該二極體包含上介電層。此可允許選擇性沉積第二電極於上介電層中的窗口內。 此外，其可提供在第二電極處理期間及之後保護半導體。
在特定實施例中，第一電極係自第一導電材料形成且第二電極係自異於第一材料之第二導電材料形成。
本發明之另一態樣提供一種肖特基二極體，其包括：一第一電極；一第二電極；及一半導體材料主體，其在一第一界面處連接至該第一電極且在一第二界面處連接至該第二電極，其中該第一界面提供一肖特基接點，該第一電極包括一鈦主體(例如層)及包括至少一種鈦氧化物或次氧化物，或由該至少一種鈦氧化物或次氧化物組成，的一層，及該第一界面包括該半導體材料主體與該層間之界面，或由該半導體材料主體與該層間之界面組成，該層包括至少一種鈦氧化物或次氧化物，或由該至少一種鈦氧化物或次氧化物組成。
在特定實施例中，該半導體材料係氧化物半導體，如IGZO。
1:基板
2:第一電極層
2a:第一電極
2b:第一電極
3:介電層
4:半導體層
4a:半導體主體
4b:半導體主體
5:第二電極層
5a:第二電極
5b:第二電極
7:阻劑層
10:介電材料層
11:額外絕緣層
21:上表面
31:第一介電層
32:第二介電層
42:第一界面
43:下部
44:表面
45:第二界面
46:部分
210:暴露區域
421:第一平坦區
422:側邊或邊緣界面部
452:第二平坦區
453:另一區
454:第三平坦區
455:第四平坦區
500:閘極
610:選擇性覆蓋
710:窗口
810:選擇性覆蓋
910:選擇性覆蓋
1000:正供應電軌
D1:第一方向
P1:第一平面
P2:第二平面
P3:第三平面
T:厚度
T2:厚度
T4:厚度
LO:橫向偏移距離
LO1:橫向偏移距離
LO2:橫向偏移距離
VO:垂直偏移距離
S(VO):距離
將參考隨附圖式描述本發明之特定態樣之實施例，其中：圖1闡釋本發明所採用薄膜電子元件，其係藉由本發明所採方法形成之； 圖2闡釋在本發明所採方法中一系列製程步驟，其適於製造圖1所示元件；圖3闡釋本發明所採用之另一電子元件；圖4闡釋本發明所採用之另一電子元件；圖5闡釋本發明所採用之另一電子元件；圖6闡釋本發明所採用之另一電子元件；圖7闡釋本發明所採用之另一電子元件；圖8闡釋本發明所採用之另一電子元件；圖9闡釋依循圖2所示系列製程步驟製造之本發明所採電子元件之典型電流電壓特性；圖10闡釋採用本發明之電路示意圖；圖11闡釋採用本發明之一態樣之肖特基二極體；圖12闡釋採用本發明之一態樣之肖特基二極體；圖13闡釋採用本發明之一態樣之肖特基二極體；圖14闡釋採用本發明之一態樣之肖特基二極體；圖15闡釋採用本發明之一態樣之肖特基二極體；圖16-19闡釋利用本發明之態樣製造肖特基二極體之方法；圖20闡釋利用本發明之一態樣之電路之部分且併入兩個肖特基二極體；圖21闡釋利用本發明之源極閘電晶體(SGT)；圖22闡釋利用本發明之一態樣之二極體OR閘且併入採用本發明之一態樣之肖特基二極體；圖23闡釋利用本發明之一態樣之二極體AND閘且併入採用本發明之一態樣之肖特基二極體； 圖24闡釋利用本發明之一態樣之二極體負載反向器且併入採用本發明之一態樣之肖特基二極體；及圖25闡釋採用本發明之另一態樣之肖特基二極體。
現參考圖1(a)，顯示在已依本發明之方法製造的絕緣基板1上的多層元件之側視代表圖。
由符號"2"指定的層代表具有圖案化區域之第一電極層。由符號"3"指定的層代表具有圖案化區域之介電層。由符號"4"指定的層代表具有圖案化區域之半導體層。由符號"5"指定的層代表具有圖案化區域之第二電極層。
圖1(b)顯示圖1(a)中呈現之元件層頂視圖。
圖1(c)顯示元件層頂視圖，包含第一電極層2之延伸接點區21實例。此接點區在第一電極層2之平面中橫向延伸超過上覆半導體層4，可製造第一電極層2之電氣連接至基板1上其他位置或各處位置。在元件製造期間，介電層3可保護第一電極層2的任何延伸接點區，使之免於後續在第二電極層5上施行之製程，例如化學或物理蝕刻。與純粹垂直或橫向方法及圖3省略介電層3之元件相較，此處兩導體層之蝕刻選擇性考量不致影響兩導體層之每一者使用之材料選擇。
圖1(d)及1(e)分別顯示元件層剖面圖及頂視圖，以闡釋具徑向幾何形狀之元件，在此實例中，第一電極層2被第二電極層5徑向封圍，而半導體層4被連接於兩電極間。雖然圖1(d)所示係圓形幾何形狀，元件 可作任何幾何形狀，提供半導體層4與第一電極層2間第一界而42和半導體層4與第二電極層5間第二界面45間所要偏移。
再度參考圖1，圖1(a)係採用請求項1所定義之本發明之一態樣之肖特基二極體之概略剖面圖。肖特基二極體包括第一電極層2、第二電極層5及半導體層4，其在第一界面(亦可稱之為接面或接點)42處(或藉由第一界面42)連接至第一電極。半導體層4亦在第二界面45處(或相同地，藉由第二界面45)連接至第二電極層5。在此實例中，第一電極係肖特基二極體且第一界面42提供肖特基(亦即整流)接點。第二電極層5係提供歐姆電極之導體，使得第二界面45提供歐姆接點。但將了解到，在替代實施例中，第一電極層2可提供歐姆電極，且第二電極層5可提供肖特基電極。熟悉此領域者將熟知，通常要如何藉由選擇與半導體材料相關的導體材料，及/或藉由對部分傳導電極及/或界面區處半導體主體之適當製程，來施行肖特基與歐姆接點。雖然術語「歐姆接點」用來描述界面區之一，將知此實際上包括能使肖特基二極體運作之任何種類的接面，包含第二肖特基接面或接點。若此「歐姆接點」形成夠低的障壁或具夠低的崩潰電壓，則肖特基二極體可有效運作，不致在肖特基二極體順向偏壓時明顯阻礙電流流經肖特基二極體。亦即歐姆接點可允許電流在第一肖特基接點導通時流經肖特基二極體。
在第一實施例中，第一界面42全係由位於第 平面P1中的第一平坦區421組成，且第一電極層2具有在垂直於第一平面之第一方向D1中之在第一平面P1上的投影。在此實例中的第二界面45包括位於第二平面P2中的第二平坦區452，及亦不在第二平面中之另一區453。概言之，此區453係第二電極層5與半導體層4間在該半導體層4邊緣之部分第二界面45。在此實例中，第二電極層5具有在第一方向D1中之在第一平面P1上的第二投影，且該第二投影完全位於第一投影外，使得第二電極層5與第一電極層2沒有任何重疊。因此，在此實例中，第二電極層5與下方第一電極層2橫向隔離或橫向偏移。特別言之，在圖中，第二界面45的第二平坦區452自第一平坦部分或第一平坦區421(構成此實例中第一界面42的全部)橫向偏移距離LO。
在此實例中，第二電極層5亦自第一電極層2垂直偏移或隔離，而第二平坦區452在第一方向D1中自第一平坦區421偏移(亦即隔離或隔開)距離S。
已藉由一方法形成圖1(a)的元件，其中第一電極層2已形成於基板1上。接著已在第一電極層2與基板1上形成介電層3，其中具有穿過介電層的窗口，使得第一電極層2上部暴露。接著已在介電層3上形成半導體層4或半導體主體，使得半導體材料至少部分填充窗口且在半導體層4與第一電極層2間窗口內形成第一界面42。半導體層4延伸覆蓋部分介電層3上表面，且因而部分半導體層4橫向延伸遠離窗口，且因而橫向遠離第一界面42。接著，第二電極層5已形成於半導體 層4及介電層3上。在此實例中，第二電極層5包括與介電層3部分上表面直接接觸部分，及與半導體層4上表面的區域重疊部分。該重疊部分與半導體層4上表面接觸，形成第二界面45的第二平坦區452。優點在於可在製造技術中精確且最終地控制第一與第二平坦區421、452間橫向偏移距離LO，提供對肖特基二極體特性之精確與精準控制。
在圖1(a)之實施例中，將了解到第二平面P2平行於第一平面P1，但在替代實施例中，第二平面P2可不平行於第一平面P1。
亦將了解圖1(b)與1(c)闡釋圖1(a)中所示實施例之變體平面圖，其中闡釋不重疊(亦即橫向及垂直偏移)之第一電極層2與第二電極層5之不同配置，可於本發明之特定實施例中採用。
現參考圖1(d)，此闡釋與圖1(a)所示接近相關之另一實施例。圖1(e)係圖1(d)所示元件平面圖(圖1(d)闡釋剖面)。與圖1(a)類似，第二電極層5完全自第一電極層2橫向偏移，使得第二電極層5在平面P1上投影完全位於第一電極層2在平面P1上投影之外。在此實例中，第一電極層2係圓形且第二電極層5係環形(亦即呈戒指狀)。此外，第二界面45上的第二平坦區452自第一平坦區421橫向偏移距離LO(尤其是徑向偏移)。
仍參考圖1(a)，將了解到其所示二極體組態具有橫向與垂直地隔離電極，且所示下電極係顯示肖特基接點，其僅作為一種實例。
概言之，肖特基二極體操作頻率係由二極體RC時間常數(反比於頻率)控制。與習知垂直組態二極體相較，橫向二極體組態優點在於最小重疊電容，導致整體寄生電容減少。至於電阻，接點電阻會因導體-半導體接點重疊增加而降低，但仍保持兩導體積點間的適當隔離。然而，二極體串聯電阻與肖特基-歐姆接點隔離間有所妥協(串聯電阻隨隔離之增加而增加)。此可藉由增加二極體W/L比而克服，但仍維持低寄生電容及對通道長度的精準控制。
Figure 107144559-A0305-02-0024-1
Figure 107144559-A0305-02-0024-2
現參考圖2，圖2(a)顯示絕緣基板1。圖2(b)至2(c)顯示完全被第一電極層2覆蓋的基板1的側視與頂視圖。此完全覆蓋可減少如習知微影術中所需的沉積技術。用以產生所需導體層區域的一替代方法，係利用一添加或選擇性沉積技術，如在本說明書中後續將標註的印刷技術之一。圖2(d)顯示另一階段，其中電阻材料層已被沉積以選擇性覆蓋610一部分的第一電極層2，例如藉由微影術圖案化的光阻，或藉由雷射或機械切割、藉由印記或壓印，接著氧電漿灰化而圖案化的聚合物。或者，在特定實施例中，以阻劑材料選擇性覆蓋部分導體層，係藉由印刷阻劑材料於所欲區域上而達成。在特定實施例中，藉由首先覆蓋整個導電層而選擇性覆 蓋導體層之一區域，且接著選擇性移除阻劑材料。多種技術可用以形成至少一層阻劑材料，且多種阻劑材料可用於本發明之不同實施例中。這些形成至少一層阻劑材料的方法包含塗布(旋塗、沾浸、刮除、棒式、噴塗、縫模)或擠製。適當的阻劑材料包含聚羥基丁酸酯，聚甲基丙烯酸甲酯，聚乙烯醇，聚乙酸乙烯酯，聚乙烯吡咯烷酮，聚乙烯基苯酚，聚氯乙烯，聚苯乙烯，聚酰按(如尼龍)，聚(羥基醚)，聚氨酯，聚碳酸酯，聚碸，聚芳酯，丙烯腈丁二烯苯乙烯，聚酰亞胺，苯並環丁烯(BCB)，光阻，1-甲氧基-2-丙基乙酸酯(SU-8)，聚羥基芐基倍半矽氧烷(HSQ)，氟化聚合物，例如PTFE，UV可固化液體樹脂(例如US6284072中描述者)，矽氧烷，矽氧烷，聚對二甲苯。化學印記阻劑可自諸如Microchem/Microresist、Shipley及Nanolithosolution Inc.等公司取得。
在替代實施例中，所要導體層區域或部分藉由選擇性沉積、印刷阻劑材料予以覆蓋，或以其他方法在那些區域覆蓋阻劑材料。圖2(e)顯示另一階段，其中已移除第一電極層2經暴露區域210，例如藉由蝕刻(可採用濕式及/或乾式蝕刻技術)、燒蝕及/或研磨。圖2(f)顯示一後續階段，其中第一電極層2的阻劑材料覆蓋區域610已被移除，例如利用光阻顯影、燒蝕、氧電漿等。圖2(g)顯示已移除阻劑材料後之第一電極層2之側視圖。
圖2(h)顯示另一階段，其中介電層3已沉積 於第一電極層2上。圖2(i)顯示阻劑層7，其已被沉積於介電層3上且經圖案化形成穿過阻劑且暴露下方介電層3區域之窗口710。圖2(j)顯示另一階段，其中經阻劑層7中窗口710暴露之介電層3區域已被移除，例如藉由蝕刻(可採用濕式及/或乾式蝕刻技術)、燒蝕及/或研磨，及一後續階段，其中已利用例如光阻顯影、燒蝕、氧電漿等移除阻劑層7。
圖2(k)顯示另一階段，其中半導體層4已沉積於介電層3上。圖2(l)顯示另一階段，其中已沉積阻劑材料層而以參考圖2(d)之上述方式選擇性覆蓋810部分半導體層4。接著移除半導體層4暴露區域，例如藉由蝕刻(可採用濕式及/或乾式蝕刻技術)、燒蝕及/或研磨。在一後續階段中，例如利用光阻顯影、燒蝕、氧電漿移除阻劑材料。圖2(m)顯示已移除阻劑材料後之半導體層4側視圖。
圖2(n)顯示另一階段，其中第二電極層5已沉積於半導體層4上。圖2(o)顯示另一階段，其中已沉積阻劑材料層以選擇性覆蓋910部分第二電極層5，例如已被圖案化之光阻，或已藉由雷射或機械切割、藉由印記或壓印，接著氧電漿灰化而圖案化之聚合物。或者，在特定實施例中，以阻劑材料選擇性覆蓋部分導體層，此係藉由印刷阻劑材料於所欲區域上而達成。因此，在特定實施例中，藉由首先覆蓋整個導體層而選擇性覆蓋導體層之一區域，且接著選擇性移除阻劑材料。在替代實施例中，藉由選擇性沉積、印刷阻劑材料覆蓋所要導 體層區域或部分，或以其他方法覆蓋阻劑材料在那些區域。接著移除第二電極層5之暴露區域，例如藉由蝕刻(可採用濕式及/或乾式蝕刻技術)、燒蝕及/或研磨。在一後續階段中，例如利用光阻顯影、燒蝕、氧電漿移除阻劑材料。圖2(p)顯示已移除阻劑材料後之第二電極層5側視圖。因此，圖2(p)顯示與圖1(a)所示及上述一般結構相同之肖特基二極體。
現參考圖3，其顯示藉由採用本發明之方法形成之元件，其中第一電極層2與半導體層4間不具介電層3。此方法省略上述方法中的步驟2(h)、2(i)與2(j)。如此一來，與圖1元件相較，此元件結構較為簡單且所需之製程步驟較少。這些優點可視為不考慮存在上述介電層3所致電極材料之額外選擇自由度。
再度參考圖3，其顯示在某些方面類似於圖1(a)所示實施例但不包括介電層3之元件(肖特基二極體)。圖3元件呈現請求項20定義之態樣。在圖3實施例中，已於基板1表面形成第一電極層2且接著已於第一電極層2及基板1上形成半導體層4，以便完全覆蓋第一電極層2及自第一電極層2橫向延伸之部分基板1上表面。第一界面42因而形成於半導體層4與第一電極層2間，該界面包括第一平坦區421(在此實例中係在第一電極層2上)，及側邊或邊緣界面部422(一般係在第一電極層2邊緣)。接著已於半導體層4及基板1上形成第二電極層5，以便覆蓋部分半導體層4及部分基板1上表面。藉此方式形成第二電極層5，已於第二電極層5 與半導體層4間形成第二界面45，其中第二界面包括第二平坦區452與另一邊緣部453。在此實例中，半導體層4厚度T4實質上等於第一電極層2厚度T2，且因而第一平坦區421及第二平坦區452處於相同平面，亦即平面P1。在其他實例中，半導體層4厚度及第一電極層2厚度不同，且第一平坦區421與第二平坦區452不在相同平面上。優點在於，已在第一平坦區421與第二平坦區452間提供橫向偏移距離LO，且以本說明書中所述一般製造技術，可達成對隔離橫向偏移距離LO之精確與精準的控制，藉此能夠精確控制肖特基二極體特性。
現參考圖4，其闡釋藉由採用本發明之方法所形成之元件。具有由介電材料層10完全覆蓋之絕緣基板1。在其他元件層下方之介電材料層可提供用於鈍化或保護元件堆疊的功能防止基板1，潛在增加可用於基板1而不負面影響元件性能之材料選擇性。
再度參考圖4，將了解圖4闡釋另一實施例，其中第二電極層5自第一電極層2垂直且橫向偏移，使得第二電極層5在第一界面42平面P1上投影完全位於第一電極層2在平面P1上投影之外。此外，第二平坦區452在平面P1上投影完全位於第一平坦區421在P1上投影之外。
現參考圖5，其闡釋藉由採用本發明之另一種方法所形成之元件，其中介電層3、半導體層4與第二電極層5上已具有額外絕緣層11。絕緣層11造成對半導體層界面之改善及/或鈍化元件的效果，使得環境效 應最小化或消除。
現參考圖6(a)，其闡釋藉由採用本發明之方法所形成之元件。提供一元件使得第二界面45自第一界面42橫向偏移，使得第二界面在第一平面上的投影與第一界面部分重疊。圖6(b)闡釋藉由採用本發明之方法所形成之元件。提供一元件使得第二界面在第一平面上的投影與第一界面完全重疊。在圖6(a)與6(b)中所示元件中的橫向界面重疊允許進一步控制元件電阻與電容，繼而影響電流對電壓特性、操作頻率等。
再度參考圖6(a)，將了解在此實施例，第二電極層5在平面P1上投影與第一電極層2在平面P1上投影部分重疊，且確實第二平坦區452之投影(在第一方向中於平面P1上)與第一平坦區421部分重疊。
再度參考圖6(b)，將了解在此特殊實例中，第二電極層5在平面P1上投影與第一電極層2在P1上投影部分重疊，但完全重疊第一平坦區421。在此實例中，第二界面包括邊緣部453、第二平坦區452、第三平坦區454及第四平坦區455。平坦區452、454及455共同完全重疊第一平坦區421。在此實例中，第二平坦區452與第四平坦區455處於與P1平行之平面P2中，及第三平坦區454位於亦與P1平行之第三平面P3中。
現參考圖7，其闡釋藉由採用本發明之方法所形成之元件。提供一元件，其中該第一電極層2的(上)表面21已經過改質(例如藉由植入、電漿處理、自組成單層(SAM)、原子層沉積(ALD)、臭氧層UV、雷射暴露 及/或熱退火)。第一電極層2之此表面工程可修改電極工作函數及/或引入肖特基障壁。可選擇僅對基板1進行選擇性之表面改質製程。
例如特定實施例包括在鈦導電電極(例如層)與氧化物半導體(諸如IGZO或本說明書中他處述及之任何其他氧化物半導體)之半導體主體(例如層)間形成之肖特基障壁。在此實施例中，可藉由在沉積半導體主體(例如層)前在鈦電極(例如層)之一表面(例如上表面)或該表面的一部分上形成鈦氧化物層(例如TiO2及/或TiO)而改質該表面。詳言之，「鈦氧化物層」可包括(包含)或由下列組成：單一鈦氧化物或次氧化物成分，或鈦氧化物(TiO)、三氧化二鈦(Ti2O3)、二氧化鈦(TiO2)及一個以上鈦次氧化物(TiOx，其中x介於1與2之間或介於0與1之間，例如0.7與1.3)之部分或所有之組合。換言之，「複數個鈦氧化物之層」或「鈦氧化物層」可係包括至少一種鈦氧化物或次氧化物或由其組成之層。可藉由溫度、氣體成分及/或壓力及/或應用電漿或其他刺激物來控制鈦氧化物層的形成，如此技術中已知者。因此，在採用本發明之特定方法中，可藉由先在基板或其他支撐主體或結構上沉積或形成鈦主體(例如層)而形成導電電極(例如肖特基陽極)。接著，在表面製程步驟中(例如退火步驟)，在鈦主體表面上形成鈦氧化物層。接著，形成與鈦氧化物層至少部分重疊之半導體材料(例如氧化物半導體如IGZO)主體(例如層)，使得半導體材料與鈦氧化物層間界面提供肖特基障壁(接點)。因此，特定實施例 包括具鈦主體之肖特基陽極，該鈦主體具有在主體表面上形成之鈦氧化物層。在該二極體中，鈦氧化物層與半導體材料形成界面，以形成肖特基障壁。
現參考圖8(a)，闡釋利用本發明之方法所形成之元件。提供元件使得半導體層的(上)表面44經過改質(例如藉由摻雜、植入、電漿處理、自組成單層、原子層沉積、臭氧UV、雷射暴露及/或熱退火)或與形成半導體層下部43之材料不同的半導體材料所形成。可藉由將施體材料沉積於半導體層上表面44而摻雜該表面，如熟悉此技術者所知者。例如可在沉積第二電極5前或後沉積施體材料在半導體層4上。圖8(b)藉由採用本發明之方法所形成之元件。提供元件使得與第二電極5接觸的半導體層部分46(上)表面已經改質(例如藉由摻雜、植入、電漿處理、自組成單層、原子層沉積、臭氧UV、雷射暴露及/或熱退火)或與形成半導體層其餘部分(第二界面45)材料不同的半導體材料所形成。可藉由將施體材料沉積於半導體層部分46上表面而摻雜該表面，其與以上關於圖8(a)之描述情況類似。參考圖8(a)與8(b)所述表面改質允許藉由調整半導體費米能階而控制肖特基障壁高度，繼而元件特性。
圖9闡釋在以圖2所示系列製程步驟實施本發明之方法所形成之本發明的電子元件之典型電流電壓特性。圖9(a)顯示橫向肖特基二極體之電流對電壓特性，其中第二界面自第一界面偏移，使得第二界面在第一平面上投影不與第一界面重疊，此組態優點 在於高逆向崩潰電壓及低逆向崩潰電流(30V逆向偏壓下為0.5uA)。圖9(b)顯示橫向肖特基二極體電流對電壓特性，其中第二界面自第一界面偏移，使得第二界面在第一平面上投影與第一界面部分重疊，此組態優點在於高順向電流(1V順向偏壓下為1mA)。圖9闡釋具不同界面偏移之橫向結構可在相同基板上提供具不同特性之多種元件，因而將所需製程步驟數降至最低。
圖10闡釋利用本發明之橫向肖特基二極體之典型電路組態，其等可經建構以形成整流器，將交流(全波(a)或半波(b))轉換為直流，經建構為靜電洩放(ESD)保護單元，防護因靜電荷(c)洩放造成之突發電流，或者經建構為電壓調整器，以維持固定電壓位準(d)。現參考圖10(a)，闡釋採用本發明之典型全波整流器電路簡圖。現參考圖10(b)，闡釋採用本發明之典型半波整流器電路簡圖。現參考圖10(c)，闡釋採用本發明之典型ESD保護電路簡圖。現參考圖10(d)，闡釋採用本發明之典型電壓倍增器電路簡圖。採用本發明之橫向肖特基二極體可將這些及/或其他電路組態中之一個以上組合在相同積體電路中，製造時無需增加製程步驟數。
現參考圖11，闡釋本發明令另一態樣之實施例，該態樣概由請求項31所定義。二極體包括第一電極層2與第二電極層5，每一者均形成於基板1表面上。在此實例中，該等電極係形成於基板1之一共用上表面上。接著，半導體層4形成在下方電極及基板結構上，使得半導體層4包括覆蓋電極間基板1部分上表面之中 央部，且半導體層4之其他部420、450分別與第一電極層2及第二電極層5之上部重疊。因此在半導體層4與第一電極層2間形成第一界面42，該第一界面包括第一平坦區421與邊緣部422。類似地，第二界面45形成在半導體層4與第二電極層5間，該第二界面包括第二平坦區452與另一邊緣部453。在此實例中，第一與第二電極之厚度實質上相同，且因而第一與第二平坦區421、452實質上位於相同平面P1。第一與第二電極在垂直於平面P1方向上在該平面的投影不重疊，且該等投影橫向偏移距離LO。在此實例中，橫向偏移距離LO亦分別對應於第一與第二界面之第一平坦區421與第二平坦區452間橫向隔離。
將了解到圖11之實施例係不具介電層之結構。半導體材料可係本說明書中所揭示或熟悉此技術者所顯見之任何半導體材料。亦將了解到，為了製造圖11結構，所選擇之第一電極層2與第二電極層5材料應具適當的蝕刻選擇性。或者，針對介電層3、半導體層4、第一電極層2與第二電極層5之材料選擇可因方法而具較大自由度，其中一個以上電極未經蝕刻，但係藉由例如剝離圖案化或印刷而圖案化。
現參考圖12，闡釋與圖11所示類似之實施例，但第一電極層2與第二電極層5厚度不同。因此，第一平坦區421與第二平坦區452不在相同平面上而係分別位於第一平面P1與第二平面P2上，該等平面隔開距離S。
現參考圖13，顯示由請求項20所定義之本發明之態樣之另一實施例剖面。此處的第一電極層2大概係形成於半導體層4或半導體主體下方，而第二電極層5大概係形成於半導體層4上方。部分半導體層4重疊於第一電極層2上表面，使得半導體層4與第一電極層2間界面包括位在第一平面P1中之第一平坦區421。在此實例中，半導體層4厚度T(在圖中以T表示厚度)小於第一電極層2厚度，因此第二平坦區452(形成第二電極層5與半導體層4間第二界面45之整體)位於第二平面P2中，其在垂直於P1方向上與平面P1隔離。在此實例中，P2名義上位於P1下方，但將了解到在替代實施例中，平面P1與P2的相對位置可變，端視電極與半導體層4厚度而定。
現參考圖14(a)，顯示採用本發明之另一肖特基二極體之剖面。此實施例異於特定前述實施例處，在於介電層3未覆蓋第一電極層2之任何部分。取而代之者，利用方法產生元件，該方法先於基板1上形成介電層3，且形成穿過介電層向下延伸至基板1表面(圖中的上表面)之窗口。接著，導電材料沉積於窗口內以形成第一電極層2。接著於該結構上形成半導體層4或半導體主體，使得半導體材料填充窗口，與第一電極層2形成第一界面42，且橫向延伸，在此實例中係在兩個方向上遠離窗口。因此，在此實例中，該第一電極層2在該平面P1上的投影正好與該第一平坦區421的投影相同，換言之，該第一平坦區421係該第一界面42的整體。第二 電極層5可藉由通用的技術在半導體層4的上表面形成(例如藉由沉積，然後蝕刻；或亦可藉選擇性的印刷)。因此，在此實例中，第二平坦區452提供第二電極層5與半導體層4間第二界面45的整體，且第二電極層5在平面P1上投影與第二平坦區452之投影相同。如同特定前述實施例，第二電極接觸半導體層4的平面P2，平行於半導體層4與第一電極層2間接點或接面之平面P1。第一與第二平坦區421與452垂直偏移距離VO，且橫向偏移距離LO。現參考圖14(b)，顯示採用本發明之另一肖特基二極體。與圖14(a)所示實施例類似，介電層3不與第一電極層2任何部分重疊。但在此實施例中，第一電極層2未填充介電層3中整個窗口，而僅填充部分窗口。可以任何適當技術形成第一電極層2，在介電層3形成前或後均可。接著已於該結構上形成半導體層4或半導體主體，使得半導體材料填充窗口，形成與第一電極層2之第一界面42，且橫向延伸，在此實例中係在兩個方向上遠離窗口。因此，在此實施例中，第一電極層2在平面P1上的投影洽與第一平坦區421的投影相同。但在此實施例中，第一界面42包括第一平坦區421與邊緣部422。
現參考圖15，顯示採用本發明之一態樣之另一肖特基二極體；具介電層之結構。形成介電層3使得以環繞第一電極層2而不與之重疊。形成半導體層4或半導體主體使得以覆蓋暴露之第一電極上表面(形成由平面P1中的第一平坦區421組成之第一界面42)且覆蓋 第一電極周邊(亦即鄰近)之部分介電層。第二電極層5已形成於部分半導體層4上及部分介電層3上，與半導體材料形成第二界面45，其包括位於平面P2中的第二平坦區452，及大概位於半導體層邊緣之另一區453。在此實例中，第二平坦區452部分重疊第一平坦區421，因此部分重疊第一電極層2。
僅藉由改變橫向幾何形狀而能在相同晶圓上提供具不同特性之元件的方法具有優點，例如在相同積體電路中可使最佳化所需用以生產元件之製程步驟數最小化(詳見附圖圖6與9之描述)。
現參考圖16，闡釋採用本發明之一態樣之方法。該方法包括：(a)提供基板1(或其他支撐/支撐結構)；(b)在基板之一表面之第一區上形成第一電極層2；(c)形成覆蓋相鄰於第一區之基板表面之第二區的介電層3，該介電層3亦具有窗口，透過其可見/暴露部分第一電極層2表面；(d)形成半導體層4，其包括第一部分，其填充窗口且配置於第一電極上並在第一界面42(421)處連接至第一電極，及第二部分，其配置於覆蓋基板表面之該第二區之部分介電材料主體上；及(e)在半導體材料主體之該第二部分上形成第二電極層5，第二電極在第二界面處連接至半導體材料主體。該方法包含設定第一界面42與第二界面間橫向偏移距離LO，使得以達成所要二極體特性。
參考圖17，闡釋採用本發明之一態樣之另一方法，其與圖16所示類似，差異在於介電層3不具窗口。 取而代之者，介電層3部分重疊第一電極，接著橫向延伸以覆蓋緊鄰於第一部分(被第一電極覆蓋)之基板表面之第二部分。接著形成半導體層4(步驟(c))，使得重疊第一電極上表面未被覆蓋部分，且覆蓋覆蓋基板表面第二區之至少部分介電材料。接著在步驟(d)中，在半導體主體之第二部分的表面上形成第二電極層5，第一與第二界面間具有所要的橫向偏移距離LO。
現參考圖18，闡釋本發明之一態樣之另一方法，用於製造肖特基二極體，該肖特基二極體包括第一電極、第二電極及連接第一與第二電極之半導體材料主體。該方法包括：(a)在基板1(或支撐)表面之第一區上形成第一電極層2；(b)形成半導體層4，其包括第一部分，其配置於第一電極上並在第一界面42處連接至第一電極，及第二部分，其配置於鄰近第一區之基板表面之第二區上；及在半導體材料主體之該第二部分上形成第二電極層5，第二電極在第二界面處連接至半導體材料主體。此外，選擇第一與第二界面間橫向偏移距離LO以決定元件特性。
現參考圖19，闡釋本發明之一態樣之另一方法。該方法包括：(a)提供基板1(或其他支撐/支撐結構)；(b)在基板之一表面之第一區上形成第一電極層2且在基板之第二區上形成第二電極層5，第二區與第一區被第三區隔離，且該等電極具有所要的橫向偏移；(c)形成介電層3以覆蓋至少該等電極及基板的第三區；(d)在介電材料主體中形成窗口以暴露部分電極及基板表面 的第三區；(e)至少在窗口內沉積半導體層4；及(f)移除剩餘的介電層3。該方法因而形成半導體層4，其包括第一部分，其配置於第一電極上且在第一界面處連接至第一電極，及第二部分，其配置於第二電極上且在第二界面處連接至第二電極，及第三部，其配置於第三區上且連接第一部分至第二部分。在特定實施例中，可同時形成(例如沉積或印刷)該等電極，但在替代實施例中可先後形成。可在沉積介電及/或半導體材料前處理其等之上表面，以達成所要表面特性，在最終二極體中達成一整流及一歐姆接點。
現參考圖20，闡釋採用本發明之一態樣之部分電路。同時在一共用基板1上形成兩個肖特基二極體。換言之，在單一個別製程步驟中形成第一電極2a與2b；兩個半導體主體4a與4b亦然；且兩個第二電極5a與5b亦然。因此，僅需以與製造單一個二極體相同的製程步驟數即可製造兩個二極體。但橫向偏移距離LO1與橫向偏移距離LO2不同。因此，以一有效率的方式，採用本發明之一態樣之方法已能夠在單一基板上製造複數個二極體，與僅製造單一個二極體之製造方法相較，僅需決定元件電極之個別橫向偏移無需額外製程步驟。如熟悉此技術者將可了解的，每一元件之幾何形狀設計之其他及/或額外態樣，可異於相同電路中的其他元件。例如，半導體元件及/或第一及/或第二電極在平行於基板1表面但垂直於橫向偏移距離LO之方向上(亦即在垂直於頁面的方向上)的寬度，可異於電路中其他元件。在包含 複數個元件之電路中的個別元件可使本說明中所述任何元件之單元具有特色。例如一元件可在任何介電層3存在與否或其幾何形狀，或在任何介電層3存在窗口與否或其幾何形狀，而異於其他者。
依上述態樣及實施例之肖特基二極體/元件及方法均可併入更複雜的元件，或可併入更複雜元件的製造方法，例如源極閘化電晶體、肖特基電晶體、閘二極體等。例如圖21闡釋源極閘化電晶體(SGT)，其併入採用本發明之一態樣之肖特基二極體。為一種SGT源極電極的第一電極層2係形成於/設於基板1上，且障壁接點42係由部分SGT源極上表面及部分半導體層4間界面提供。半導體層4係在第一介電層31上形成，且經由第一介電層31中窗口接觸源極。因此，半導體填充窗口且橫向延伸於第一介電層31之上表面上。SGT另包括為一種SGT汲極電極的第二電極層5，其與半導體層4之上邊緣重疊且對半導體形成歐姆接點45(換言之，由汲極電極與半導體層4間界面提供之歐姆接點)。第二介電層32係在半導體主體與汲極電極上形成，且SGT閘極電極500係於第二介電層32表面上形成。在此實例中，閘極電極500對齊使得其不與第二電極層5(汲極電極)重疊，但位於半導體層4上且被第二介電層32與半導體材料隔離。一種製造SGT的方法可包括利用依另一態樣/實施例中方法製造肖特基二極體組件(第一電極層2、第一介電層31、半導體層4、第二電極層5)，在半導體層4與第二電極層5(汲極電極)上形成第二介電層32，且在第二 介電層表面上形成閘極。
將了解到採用本發明之態樣之肖特基二極體可併入多種電路、電路模組及電子元件中，例如呈積體電路(IC)型式。採用本發明之態樣之肖特基二極體可併入邏輯閘中。此等邏輯閘可包括一個以上二極體，其等係單獨主動單元(例如在「二極體邏輯」中)或與電晶體組合(「二極體-電晶體邏輯」)均可。併入採用本發明之態樣之肖特基二極體之兩個二極體邏輯實例示如圖22與23。圖22闡釋採用本發明之一態樣之二極體OR閘，其包括兩個二極體，每一者均具有連接至一個別輸入端子之個別陽極，及連接至一輸出端子之個別陰極。圖23闡釋採用本發明之一態樣之二極體AND閘，其包括兩個二極體，每一者均具有連接至一個別輸入端子之個別陰極，及連接至一輸出端子之個別陽極。輸出端子經電阻器連接至正供應電軌1000。在邏輯閘中使用肖特基二極體(例如這些實施例中所使用者)具有快速回應及小壓降等優點。
採用本發明之態樣之肖特基二極體亦可併入二極體負載反向器中，諸如圖24中所示。習知單極反向器一般將電晶體開關與電阻器負載置於高與低壓參考點間。反向器輸入連接至電晶體閘極端子，且反向器輸出連接至電晶體接面與電阻器。在二極體負載反向器中，電阻器負載被二極體取代，例如圖24所示。以採用本發明之一態樣之肖特基二極體作為二極體負載反向器中的負載，諸如圖24中所示，具有快速切換、低壓降及低功 耗等優點。
參考圖25，闡釋採用本發明之一態樣之肖特基二極體，其可由採用本發明之其他態樣之方法製造，及併入電路與元件中。二極體包括第一電極層2、第二電極層5，及半導體層4，其在第一界面42處連接至第一電極且在第二界面45處連接至第二電極，其中第一界面42提供肖特基接點。第一電極層2包括鈦主體(例如層)及在鈦主體表面上形成的鈦氧化物層21(亦即包括至少鈦氧化物或次氧化物，或由其組成之層，如上述)，且第一界面42係由半導體層4與鈦氧化物層21間的界面組成。在此實例中，半導體層4係氧化物半導體，尤其係IGZO，但在替代實例中亦可採用其他半導體材料。
自上述說明將了解到此處所述及採用本發明之特定橫向二極體，異於先前技術之橫向二極體處在於金屬接點係橫向及垂直隔離，中間夾著半導體層。此允許結構易於納入製程中，使額外製程步驟最小化且降低成本。此具數個關鍵優點。
此組態允許藉由控制歐姆與肖特基接點隔開離(隨隔離之增加而增加)而精密控制二極體臨限電壓及崩潰電壓，無需改變材料或表面性質。亦即例如可在相同基板上於相同製程中製造具不同臨限及/或崩潰電壓之二極體，無需不同的半導體厚度、氧濃度或表面處理。藉由控制元件幾何形狀而精密控制與元件性質相關之電阻及電容，諸如接觸電阻、串聯電阻、最大電流位準、電容及RC時間常數。
該組態易於製造，因為導體層垂直隔離，減少關於蝕刻選擇性的考量而允許較大材料選擇性。此處的兩導體層係由介電層隔離。此介電層提供兩導體層間垂直隔離，因此下方導體層受到保護，免受在上方導體層施行之任何製程影響(化學、物理蝕刻等)。相較於純粹垂直及橫向的方法，此處的兩導體層蝕刻性考量不會影響可用的導體層選擇，允許較大材料選擇性。
在金屬氧化物半導體之情況下，藉由歐姆接點使得半導體之局部還原較不可能產生達到肖特基接點之電流路徑，提供較為強健的製程，而與金屬氧化物厚度及/或氧含量較不相關。此係因局部還原基本上受限於僅在歐姆接點正下方之部分半導體層處，其在特定實施例中與肖特基接點橫向隔離。在歐姆接點邊緣處之還原可在橫向方向上少微延伸，但若兩接點之橫向隔離夠大，則將確保不致形成自歐姆接點一直延伸至肖特基接點之導電路徑。換言之，控制兩接點之橫向隔離可確實避免形成自歐姆接點一直延伸至肖特基接點之導電路徑。
材料
在特定實施例中，半導體材料層係薄膜，例如半導體材料薄膜選自一清單，其包括：化合物半導體(諸如GaAs、GaN、InP、CdSe、InGaAs、InGaAsSb)，金屬氧化物如ZnO、SnO2、NiO、SnO、Cu2O、In2O3、LiZnO、ZnSnO、InSnO(ITO)、InZnO(IZO)、 HfInZnO(HIZO)、InGaZnO(IGZO)；金屬氮氧化物，例如ZnxOyNz；無機半導體(諸如非晶、微晶或奈米晶Si)；有機半導體(諸如CuPc、稠五苯、PTCDA、亞甲基藍、橙黃G、紅熒烯)；聚合物半導體(諸如PEDOT：PSS、POT、P3OT、P3HT、聚苯胺、聚咔唑)；2D材料(諸如石墨烯)；硫族化合物如MoS2、GeSbTe；及鈣鈦礦(SrTiO3、CH3NH3PbCl3、H2NCHNH2PbCl3、CsSnI3)這些半導體材料，亦可摻雜或含有摻雜梯度，且為n型或p型。
在特定實施例中，導電材料層可包括金屬，諸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、Ni、Cr、Ta、W；金屬合金，諸如MoNi、MoCr、AlSi；透明導電氧化物(諸如ITO、IZO、AZO)；金屬氮化物，諸如TiN；碳材料，諸如碳黑、碳奈米管、石墨烯；導電聚合物，諸如聚苯胺、PEDOT：PSS；或半導體材料。
在特定實施例中，介電材料層包括：金屬氧化物如Al2O3、ZrO2、HfO2、Y2O3、Si3N5、TiO2、Ta2O5；金屬磷酸鹽如Al2POx；金屬硫酸鹽/亞硫酸鹽如HfSOx；金屬氮化物，諸如AlN；金屬氧氮化物如AlOxNy；無機絕緣體如SiO2、Si3N4、SiNx；玻璃上旋塗(如聚羥基芐基矽倍半氧烷、HSQ)，聚合物介電材料(如Cytop(市售無定形含氟聚合物)，1-甲氧基-2-丙酸乙酯(SU-8)，苯並環丁烯(BCB)，聚酰亞胺，聚甲基丙烯酸甲酯，聚甲基丙烯酸丁酯，聚甲基丙烯酸乙酯，聚乙酸乙烯酯，聚乙烯吡咯烷酮，聚乙烯基苯酚，聚氯乙烯，聚苯乙烯，聚乙烯，聚乙烯醇，聚碳酸酯，聚對二甲苯，矽酮)；UV固 化樹脂；奈米壓印蝕阻；或光阻。介電材料可具有相對低的介電常數(低κ，例如Cytop、HSQ、聚對二甲苯)或相對高的介電常數(高κ，例如Ta2O5、HfO2)。
在特定實施例中，肖特基二極體可設於基板或基板結構上。換言之，該方法可另包括直接或間接支撐肖特基二極體於基板上。在特定實施例中，基板可係撓性，且基板可包括選自一清單之材料，包括：玻璃(剛性或撓性)；聚合物(例如聚萘二甲酸乙二醇酯或聚對苯二甲酸乙二醇酯)；聚合物箔；紙；塗布絕緣體之金屬(例如塗布不銹鋼)；纖維素；聚甲基丙烯酸甲酯；聚碳酸酯，聚乙烯醇；聚醋酸乙烯；聚乙烯吡咯烷酮；聚乙烯；聚氯乙烯；聚苯乙烯；聚萘二甲酸乙二酯；聚對苯二甲酸；聚酰亞胺，聚酰胺(如尼龍)；聚(羥基醚)；聚氨酯；聚碳酸酯；聚碸；聚對二甲苯；聚芳酯；聚醚醚酮(PEEK)；丙烯腈丁二烯苯乙烯；1-甲氧基-2-丙基乙酸酯(SU-8)；多羥基芐基倍半矽氧烷(HSQ)；苯並環丁烯(BCB)；Al2O3，SiOxNy；二氧化矽；Si3N4；紫外光固化樹脂；奈米壓印蝕阻；光阻。
在特定實施例中，提供基板/半導體/導體/介電材料之層，其包括藉由選自一清單之技術形成該層，包括：蒸氣沉積(物理，如濃鍍；化學，如PECVD)；真空沉積(例如熱或電子束蒸鍍)；塗布(旋塗、沾浸、刮除、棒式、噴塗、縫模)；印刷(噴射、凹版、偏移、絲網、撓性)；脈衝雷射沉積(PLD)；原子層沉積(ALD)塗布。
在特定實施例中，基板/半導體/導體/介電材 料之層可具有表面改質，其係藉由技術如熱退火、電漿處理(如O2、Cl2、Ar、CF4、BCl3、N2、SF6、HBr)、自組裝單層膜SAM(諸如HMDS)RIE、臭氧UV處理。
從頭到尾，貫穿本說明書之描述及申請專利範圍，詞語「包括」及「包含」及其之變化係指「包含但不限於」，且非欲(且並非)排除其他部分、添加、組件、整數或步驟。從頭到尾，本說明書之描述及申請專利範圍，除非文中另有要求，否則單數涵括複數。特別言之，採用不定冠詞的情況下，除非文中另有要求，說明書將被理解為考量到複數及單數。
除非不相容，連同本發明之特殊態樣、實施例或實例描述之特徵、整體、特性、化合物、化學根或基團理解為適用於此處所述任何其他態樣、實施例或實例。本說明書中所述所有特徵(包含任何隨附申請專利範圍、摘要及圖式)，及/或任何揭示之方法或製程之所有步驟，可以任何組合作合併，例外處在於此等特徵及/或步驟中有至少部分彼此互斥之組合。本發明不限於任何前述實施例之細節。本發明延伸至本說明書中所揭示特徵之任一新穎或任何新穎組合(包含任何隨附申請專利範圍、摘要及圖式)，或延伸至所揭示之任何方法或製程之步驟之任一新穎或任何新穎組合。
讀者應注意，與本申請案之相關聯說明書，與本說明書同時或先於提出且公諸於眾之所有文件與文獻，全文以引用方式併入本文。
1:基板
2:第一電極層
3:介電層
4:半導體層
5:第二電極層
42:第一界面
45:第二界面
421:第一平坦區
452:第二平坦區
453:另一區
D1:第一方向
P1:第一平面
P2:第二平面
LO:橫向偏移距離
S(VO):距離

Claims (40)

  1. 一種肖特基二極體，其包括：一基板或其他支撐主體或結構；一第一電極層，其直接或間接形成於該基板或其他支撐主體或結構之一第一區上；一第二電極層；及一半導體層，其在一第一界面處連接至該第一電極層且在一第二界面處連接至該第二電極層，其中該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極層在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括位於一第二平面中之一第二平坦區，及該第二電極層在該第一方向上具有在該第一平面上一第二投影，該第二投影之至少一部分位於該第一投影外，該第一界面與該第二界面中之一者提供一肖特基接點，該半導體層包括一第一側及一第二側，該第二側與該第一側在該第一方向上隔開有該半導體層之厚度，及該第一平坦區係在該半導體層之該第一側上及該第二平坦區係在該半導體層之該第二側上，該肖特基二極體還包括一介電層，該介電層係配置成覆蓋鄰近該第一區之該基板或其他支撐主體或結構表面之至少第二區， 其中該半導體層包括一第一部分，其配置於該第一電極層上及在該第一界面處連接至該第一電極層；及一第二部分，其配置於覆蓋該第二區之該介電層之一部分，且其中該第二電極層至少部分形成於該半導體層之該第二部分上，其中該第一投影的一部分但不是全部位於該第二投影內，且其中該第二平坦區在該第一方向上之在該第一平面上之投影完全位於該第一平坦區在該第一方向上之在該第一平面上之投影外。
  2. 如請求項1之二極體，其中該第二平面平行於該第一平面。
  3. 如請求項1或2之二極體，其中該第一界面係由該第一平坦區組成。
  4. 如請求項1或2之二極體，其中該第二界面係由該第二平坦區組成。
  5. 如請求項1之二極體，其中該介電層係配置成於該第一方向上將該第二電極層與該第一電極層隔開。
  6. 如請求項1或5之二極體，其中該介電層包括一窗口，及該第一界面配置於該窗口內。
  7. 如請求項6之二極體，其中該半導體層之第一部分至少部分填充該窗口；及該半導體層之第二部分自該窗口橫向延伸及覆蓋該介電層之一表面之一部分。
  8. 如請求項7之二極體，其中該第二電極層係配置成覆蓋該半導體層之該第二部分之至少部分。
  9. 如請求項1或2之二極體，其進一步包括一另一介電層，其係配置成覆蓋該半導體層之至少部分及該第二電極層之至少部分。
  10. 如請求項9之二極體，其中該另一介電層係配置成覆蓋該半導體層之全部。
  11. 如請求項1或2之二極體，其中該第一與第二界面之至少一者包括該第一電極層、該第二電極層及該半導體層中之至少一者的一經處理部分。
  12. 如請求項1或2之二極體，其中該半導體層包括一第一層與一第二層，該第一界面包括該第一層之一部分，及該第二界面包括該第二層之一部分。
  13. 如請求項1或2之二極體，其中該第一電極層係該肖特基二極體及該第二電極層係一歐姆電極。
  14. 如請求項1或2之二極體，其中該第一電極層係一歐姆電極及該第二電極層係該肖特基二極體。
  15. 如請求項1或2之二極體，其中該第一電極層包括選自一清單之材料，該清單包括：金屬；金屬合金；透明導電氧化物；金屬氮化物；碳材料；導電聚合物；或半導體材料。
  16. 如請求項1或2之二極體，其中該第二電極層包括選自一清單之材料，該清單包括：金屬；金屬合金；透明導電氧化物；金屬氮化物；碳材料；導電聚合物；或半導體材料。
  17. 如請求項1或2之二極體，其中該半導體層的材料係選自一清單，其包括：化合物半導體，金屬氧化物；金屬氮氧化物；無機半導體；有機半導體；聚合物半導體；2D材料；硫族化合物；及鈣鈦礦；前述半導體材料之任一者，其亦摻雜或含有摻雜梯度，及n型或p型。
  18. 如請求項1或2之二極體，其中該二極體係薄膜肖特基二極體。
  19. 如請求項1或2之二極體，其中至少該半導體層及第一電極層與第二電極層至少係對可見光實質上透明。
  20. 如請求項18之二極體，其中該介電層至少係對可見光實質上透明。
  21. 如請求項1或2之二極體，其中該半導體層至少係對可見光實質上透明，但該第一電極層與第二電極層至少部分反射可見光。
  22. 如請求項21之二極體，其中該介電層至少係對可見光實質上透明。
  23. 如請求項1或2之二極體，其中該第一電極層與第二電極層之一者包括一鈦主體及包括至少一種鈦氧化物或次氧化物或由該至少一種鈦氧化物或次氧化物組成的一層，該至少一種鈦氧化物或次氧化物係形成在該鈦主體之一表面上，及其中提供該肖特基接點之該界面包括該半導體層與該層間之界面或由該半導體層與該層間之界面組成，該層包括至少一種鈦氧化物或次氧化物或由該至少一種鈦氧化物或次氧化物組成。
  24. 如請求項1之二極體，其中該第二平坦區在該第一平面上之投影部分位於該第一電極層之第一投影內。
  25. 如請求項1之二極體，其中該第二界面包括複數個平坦區，並且該第二平坦區是該複數個平坦區之一者。
  26. 如請求項1之二極體，其中該複數個平坦區包括一第三平坦區，其中該第三平坦區在該第一方向上之在該第一平面上之投影完全位於該第一平坦區在該第一方向上之在該第一平面上之投影內。
  27. 一種電路，其包括如請求項1至26中任一項之至少第一二極體及如請求項1至26中任一項之第二二極體，其中該第一二極體之第一與第二平坦區偏移第一距離，及該第二二極體之第一與第二平坦區偏移第二距離，該第二距離異於該第一距離，及/或其中該電路係積體電路。
  28. 一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極層、一第二電極層及一半導體層，其連接該第一電極層與第二電極層，該方法包括：在一基板表面之一第一區上形成一第一電極層；形成一介電層，其覆蓋鄰近該第一區之該基板表面之至少第二區；形成一半導體層，其包括一第一部分，其配置於該第一電極層上及在一第一界面處連接至該第一電極層；及一第二部分，其配置於該介電層之一部分上，覆蓋該基板表面之該第二區；及 在該半導體層之至少該第二部分上形成一第二電極層，該第二電極層在一第二界面處連接至該半導體層。
  29. 如請求項28之方法，其中該介電層覆蓋該第一電極層之一部分。
  30. 如請求項28或29之方法，其中該介電層包括一窗口，透過該窗口可見到該第一電極層之至少一部分，及該半導體層之該第一部分係形成於該窗口內。
  31. 如請求項28或29之方法，其中：該第一界面包括位於一第一平面中之一第一平坦區，及該第一電極層在垂直於該第一平面之一第一方向上具有在該第一平面上之一第一投影，該第二界面包括位於一第二平面中之一第二平坦區，及該第二電極層在該第一方向上具有在該第一平面上一第二投影，該第二投影之至少一部分位於該第一投影外，該第一界面與該第二界面中之一者提供一肖特基接點，該半導體層包括一第一側及一第二側，該第二側與該第一側在該第一方向上隔開有該半導體層之厚度，該第一平坦區係在該半導體層之該第一側上及該第二平坦區係在該半導體層之該第二側上，其中該第二電極層至少部分形成於該半導體層的該第二部分上， 該第一投影的一部分但不是全部位於該第二投影內，該第二平坦區在該第一方向上之在該第一平面上之投影完全位於該第一平坦區在該第一方向上之在該第一平面上之投影外。
  32. 一種製造肖特基二極體之方法，該肖特基二極體包括一第一電極層、一第二電極層及一半導體層，其連接該第一電極層與第二電極層，該方法包括：在一基板表面之一第一區上形成一第一電極層；形成一半導體層，其包括一第一部分，其配置於該第一電極層上及在一第一界面處連接至該第一電極層；及一第二部分，其配置於鄰近該第一區之該基板表面之一第二區上；及在該半導體層之至少該第二部分上形成一第二電極層，該第二電極層在一第二界面處連接至該半導體層。
  33. 如請求項28或32之方法，其中該第一界面具有在該基板表面上之一第一投影，該第二界面具有在該基板表面上之一第二投影，及該第二投影自該第一投影偏移一距離。
  34. 如請求項33之方法，其進一步包括根據該二極體之至少一個所要特性或參數預先決定該距離。
  35. 如請求項28或32之方法，其中該第一界面包括該第一電極層之一第一表面部分，及該方法進一步包括在形成該半導體層前處理該第一電極層之該第一表面部分。
  36. 如請求項35之方法，其中該第一電極層包括一鈦主體，及該處理包括處理該第一表面部分以形成包括至少一種鈦氧化物或次氧化物或由該至少一種鈦氧化物或次氧化物組成的一層。
  37. 如請求項28或32之方法，其中該第二界面包括該半導體層之一表面部分，及該方法進一步包括在形成該第二電極層前處理該半導體層之該表面部分。
  38. 如請求項28或32之方法，其中該半導體層包括至少兩層。
  39. 如請求項28或32之方法，其中該方法進一步包括選擇性處理該半導體層之至少一部分。
  40. 如請求項28或32之方法，其進一步包括植入離子以摻雜該半導體層之至少一部分或增加其摻雜物。
TW107144559A 2017-12-11 2018-12-11 肖特基二極體 TWI816722B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??GB1720630.1 2017-12-11
GBGB1720630.1 2017-12-11
GB1720630.1A GB2569196B (en) 2017-12-11 2017-12-11 Schottky diode

Publications (2)

Publication Number Publication Date
TW201931612A TW201931612A (zh) 2019-08-01
TWI816722B true TWI816722B (zh) 2023-10-01

Family

ID=61007268

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112133268A TWI853695B (zh) 2017-12-11 2018-12-11 肖特基二極體
TW107144559A TWI816722B (zh) 2017-12-11 2018-12-11 肖特基二極體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112133268A TWI853695B (zh) 2017-12-11 2018-12-11 肖特基二極體

Country Status (7)

Country Link
US (2) US11637210B2 (zh)
EP (1) EP3724925A1 (zh)
JP (2) JP7440086B2 (zh)
KR (1) KR20200095514A (zh)
GB (4) GB2569196B (zh)
TW (2) TWI853695B (zh)
WO (1) WO2019116020A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2581149B (en) 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer
CN110416414B (zh) * 2019-08-02 2021-05-04 华南师范大学 一种紫外探测器及其制备方法
GB2610886B (en) * 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
GB2587793B (en) 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
KR102224497B1 (ko) * 2019-08-28 2021-03-08 연세대학교 산학협력단 이차원 반도체 물질을 이용한 수직형 쇼트키 다이오드 및 이의 제조방법
CN110634959B (zh) * 2019-09-20 2021-01-08 山东大学 一种基于igzo肖特基二极管动态调控超材料的方法
EP3823042B1 (en) 2019-11-12 2025-06-25 Imec VZW Bipolar selector device for a memory array
US11424239B2 (en) * 2019-12-21 2022-08-23 Intel Corporation Diodes for package substrate electrostatic discharge (ESD) protection
US11264373B2 (en) 2019-12-21 2022-03-01 Intel Corporation Die backend diodes for electrostatic discharge (ESD) protection
CN111748341B (zh) * 2020-06-30 2023-06-16 苏州科技大学 吩噻嗪弱光上转换体系及其制备方法与应用
US20220199839A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Compositional engineering of schottky diode
CN112928114B (zh) * 2021-02-03 2022-08-23 中国科学院微电子研究所 一种功率器件模块及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059761A1 (en) * 2007-08-31 2010-03-11 Sumitomo Electric Industries, Ltd. Schottky barrier diode
US20170194451A1 (en) * 2016-01-06 2017-07-06 Win Semiconductors Corp. Schottky Barrier Semiconductor Device Having a Nanoscale Film Interface

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304471A (en) * 1963-01-28 1967-02-14 Hughes Aircraft Co Thin film diode
US4098921A (en) * 1976-04-28 1978-07-04 Cutler-Hammer Tantalum-gallium arsenide schottky barrier semiconductor device
JPS59208877A (ja) * 1983-05-13 1984-11-27 Ricoh Co Ltd 薄膜装置
US4674177A (en) * 1984-12-19 1987-06-23 Eaton Corporation Method for making an edge junction schottky diode
JPS61161776A (ja) * 1985-01-11 1986-07-22 Hitachi Ltd 薄膜ダイオード
JPS62156863A (ja) * 1985-12-28 1987-07-11 Konishiroku Photo Ind Co Ltd アクテイブマトリクス用素子
JPS6345869A (ja) * 1986-08-13 1988-02-26 Nok Corp 有機光電変換素子
JPS6366966A (ja) * 1986-09-08 1988-03-25 Konica Corp アクテイブマトリクス用素子
FR2837322B1 (fr) 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5297584B2 (ja) * 2005-10-14 2013-09-25 株式会社半導体エネルギー研究所 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102011122119A1 (de) * 2011-03-25 2012-09-27 Odb-Tec Gmbh & Co. Kg Dioden-Dünnschichtanordnung zur Detektion von Wasserstoff und Verfahren zu ihrer Herstellung sowie Wasserstoffsensor
FR3004853B1 (fr) 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant
JPWO2015025499A1 (ja) 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059761A1 (en) * 2007-08-31 2010-03-11 Sumitomo Electric Industries, Ltd. Schottky barrier diode
US20170194451A1 (en) * 2016-01-06 2017-07-06 Win Semiconductors Corp. Schottky Barrier Semiconductor Device Having a Nanoscale Film Interface

Also Published As

Publication number Publication date
GB201720630D0 (en) 2018-01-24
GB202107321D0 (en) 2021-07-07
US11637210B2 (en) 2023-04-25
GB2569196A (en) 2019-06-12
JP2021506143A (ja) 2021-02-18
KR20240000639A (ko) 2024-01-02
GB2595587B (en) 2022-10-05
TW201931612A (zh) 2019-08-01
GB202203439D0 (en) 2022-04-27
US20200350441A1 (en) 2020-11-05
TW202404107A (zh) 2024-01-16
US20230253509A1 (en) 2023-08-10
JP7440086B2 (ja) 2024-02-28
GB2569196B (en) 2022-04-20
GB2570569A (en) 2019-07-31
GB2595587A (en) 2021-12-01
GB2602408B (en) 2022-10-05
GB2570569B (en) 2021-07-07
GB201820159D0 (en) 2019-01-23
KR20200095514A (ko) 2020-08-10
JP2024038366A (ja) 2024-03-19
GB2602408A (en) 2022-06-29
CN111699561A (zh) 2020-09-22
TWI853695B (zh) 2024-08-21
EP3724925A1 (en) 2020-10-21
WO2019116020A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
TWI816722B (zh) 肖特基二極體
CN106328658B (zh) 半导体装置
US9825060B2 (en) Semiconductor device
CN105870125B (zh) 显示装置
US9048163B2 (en) Transistor, electronic device including transistor, and manufacturing methods thereof
US9679922B2 (en) Display device having vertical oxide semiconductor channel layer on sidewall of insulating spacer
EP1544907A1 (en) Transistor device having p-type delafossite channel
US9559214B2 (en) Semiconductor device
GB2490752A (en) Thin film transistor and its method of manufacture
CN111699561B (zh) 肖特基二极管
KR102837196B1 (ko) 쇼트키 다이오드
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
US9653612B2 (en) Semiconductor device
GB2601276A (en) Schottky diode
WO2016073478A1 (en) Thin film transistor
GB2634833A (en) Integrated circuit and associated method of manufacture