JPS62156863A - アクテイブマトリクス用素子 - Google Patents
アクテイブマトリクス用素子Info
- Publication number
- JPS62156863A JPS62156863A JP60297316A JP29731685A JPS62156863A JP S62156863 A JPS62156863 A JP S62156863A JP 60297316 A JP60297316 A JP 60297316A JP 29731685 A JP29731685 A JP 29731685A JP S62156863 A JPS62156863 A JP S62156863A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- semiconductor
- barrier
- thin film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられるアクティブマトリクス用素子に関する
。
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられるアクティブマトリクス用素子に関する
。
液晶、ＥＬＳＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、（１）素子の
構成が筒易で、微細なマトリクス構造を有する表示装置
を高い歩留まりで製造することができること、（２）表
示品質が良好なこと、などから有望視されている。
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、（１）素子の
構成が筒易で、微細なマトリクス構造を有する表示装置
を高い歩留まりで製造することができること、（２）表
示品質が良好なこと、などから有望視されている。
かかるＴｉｔ ＩＱダイオードをアクティブマトリクス
表示に用いた例としては、たとえば文献Ｎ、５ｚｙｄｌ
ｏｅｔａ１．．Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８３．
Ｐｒｏｃ、ＩＤＲＣ，，Ｐ４１６〜４１８（１９８３）
において、ショットキダイオードを直列かつ逆方向に接
続したもの、特開昭５９−５７２７３号公報において、
ＰＩＮ型ダイオードあるいはＰＮ型ダイオードあるいは
電極として白金を用いたショットキダイオードを並列か
つ逆方向に接続（背面結合）したものが開示されている
。
表示に用いた例としては、たとえば文献Ｎ、５ｚｙｄｌ
ｏｅｔａ１．．Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８３．
Ｐｒｏｃ、ＩＤＲＣ，，Ｐ４１６〜４１８（１９８３）
において、ショットキダイオードを直列かつ逆方向に接
続したもの、特開昭５９−５７２７３号公報において、
ＰＩＮ型ダイオードあるいはＰＮ型ダイオードあるいは
電極として白金を用いたショットキダイオードを並列か
つ逆方向に接続（背面結合）したものが開示されている
。
しかし、ＰＩＮ型あるいはＰＮ型のダイオードを用いた
アクティブマトリクス用素子においては、次のような難
点がある。
アクティブマトリクス用素子においては、次のような難
点がある。
（１）薄膜ダイオードを構成する半導体層にドーピング
された不純物が高温下において拡散するのでそのプロフ
ァイルが経時的に変化し、’ｉｉｉ Ｈｆｌダイオード
のしきい値特性が高温下では不安定となりやすく、環境
保存性が低い。
された不純物が高温下において拡散するのでそのプロフ
ァイルが経時的に変化し、’ｉｉｉ Ｈｆｌダイオード
のしきい値特性が高温下では不安定となりやすく、環境
保存性が低い。
（２）順方向電流が少数キュリアによるため小さく、し
たがって薄膜ダイオードの面積を大きくする必要がある
。
たがって薄膜ダイオードの面積を大きくする必要がある
。
（３）電荷が蓄積しやすく、そのためクロス）−りを生
じやすい。
じやすい。
（４）半４体層の形成においては、クロスコンタミネー
ションの発生を防止するために、各層の製造ごとに成膜
チャンバーを変える必要があり、製造工程が多くなる。
ションの発生を防止するために、各層の製造ごとに成膜
チャンバーを変える必要があり、製造工程が多くなる。
また、白金を用いたショットキダイオードを並列かつ逆
方向に接続した薄膜ダイオードにおいては、次のような
問題がある。
方向に接続した薄膜ダイオードにおいては、次のような
問題がある。
（１）白金は、薄膜ダイオードの製造工程におけるパタ
ーニングの際に用いるレジスト膜との接着性が低く、こ
のため、レジストワーク（レジスト膜の形成、露光、現
像）およびエツチングの工程において、白金電極層上に
形成されたレジスト膜に剥離が発生しやすく、その結果
、各層におけるパターニングの精度が低下するばかりで
はなく、製造時における歩留まりの低下を招きやすい。
ーニングの際に用いるレジスト膜との接着性が低く、こ
のため、レジストワーク（レジスト膜の形成、露光、現
像）およびエツチングの工程において、白金電極層上に
形成されたレジスト膜に剥離が発生しやすく、その結果
、各層におけるパターニングの精度が低下するばかりで
はなく、製造時における歩留まりの低下を招きやすい。
（２）白金は高価でコスト的に不利である。
本発明の目的は、上述の問題点を解決し、高精度のホト
リソグラフィが可能であり、経時的劣化が小さく、安定
なしきい値特性を存するアクティブマトリクス用素子を
提供することにある。
リソグラフィが可能であり、経時的劣化が小さく、安定
なしきい値特性を存するアクティブマトリクス用素子を
提供することにある。
上記問題点は、一対の薄膜ダイオードを並列がつ逆方向
（リング状）に接続した構造を有するアクティブマトリ
クス素子において、 前記薄膜ダイオードが、第一電極層、半導体層および第
二電極層を順次積層して構成され、半導体層と第二電極
層との界面に障壁が形成された構成を有し、 前記第二電極層を構成する金属が、チタン、モリブデン
、タングステン、ジルコニウム、バナジウム、タンタル
、レニウム、ニオブ、マンガン、マグネシウム、銅、コ
バルトおよびストロンチウムから選択される少なくとも
１種からなることをを特徴とするアクティブマトリクス
用素子によって解決される。
（リング状）に接続した構造を有するアクティブマトリ
クス素子において、 前記薄膜ダイオードが、第一電極層、半導体層および第
二電極層を順次積層して構成され、半導体層と第二電極
層との界面に障壁が形成された構成を有し、 前記第二電極層を構成する金属が、チタン、モリブデン
、タングステン、ジルコニウム、バナジウム、タンタル
、レニウム、ニオブ、マンガン、マグネシウム、銅、コ
バルトおよびストロンチウムから選択される少なくとも
１種からなることをを特徴とするアクティブマトリクス
用素子によって解決される。
以上の構成のアクティブマトリクス用素子においては、
その薄膜ダイオードが、特定の金属から構成される第二
電極層を有し、しきい値が適正な範囲にあり、また半導
体層との界面において良好な障壁が形成されるので、経
時的劣化の小さい安定なしきい値特性を有する。
その薄膜ダイオードが、特定の金属から構成される第二
電極層を有し、しきい値が適正な範囲にあり、また半導
体層との界面において良好な障壁が形成されるので、経
時的劣化の小さい安定なしきい値特性を有する。
本発明のアクティブマトリクス用素子を構成する薄膜ダ
イオードにおいては、半導体層と第二電極層との界面に
おいては障壁が形成され、また半導体層と第一電極層と
の界面においてはオーミック接触もしくは第二電極層と
の間に生ずる障壁より小さい障壁が形成された状態とさ
れる。
イオードにおいては、半導体層と第二電極層との界面に
おいては障壁が形成され、また半導体層と第一電極層と
の界面においてはオーミック接触もしくは第二電極層と
の間に生ずる障壁より小さい障壁が形成された状態とさ
れる。
前記第一電極層を構成する材料は特に限定されないが、
半導体とオーミック接触が可能な材料または半導体との
界面において生ずる障壁が第二電極層と半導体との界面
における障壁より小さいものを好ましく用いることがで
きる。第一電極層を構成する材料としては、たとえば、
クロム（Ｃｒ）、アルミニウム（Ａｎ）、マグネシウム
（Ｍｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンクル（
Ｔａ）などを用いることができる。
半導体とオーミック接触が可能な材料または半導体との
界面において生ずる障壁が第二電極層と半導体との界面
における障壁より小さいものを好ましく用いることがで
きる。第一電極層を構成する材料としては、たとえば、
クロム（Ｃｒ）、アルミニウム（Ａｎ）、マグネシウム
（Ｍｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンクル（
Ｔａ）などを用いることができる。
前記半導体層を構成する材料は、特に限定されないが、
たとえば、アモルファスシリコン（ａ −３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ −３ｉ）、マイク
ロクリスタルシリコン（μｃ−３ｉ）、アモルファスシ
リコンカーバイド（ａ−３ｉＣ：Ｈ）、アモルファス窒
化シリコン（ａ−３ｉＮ：Ｈ）、アモルファスシリコン
ゲルマニウム（ａ−３ｉＧｅ ： Ｈ）−テルル（Ｔｅ
） 、セＬ／７（Ｓｃ）などを用いることができる。半
導体層の構成は特に限定されないが、たとえば、Ｉ型半
導体からなる単層構造、Ｎ型半導体もしくはＰ型半導体
とＩ型半導体とを組合わせた多層構造とすることができ
る。
たとえば、アモルファスシリコン（ａ −３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ −３ｉ）、マイク
ロクリスタルシリコン（μｃ−３ｉ）、アモルファスシ
リコンカーバイド（ａ−３ｉＣ：Ｈ）、アモルファス窒
化シリコン（ａ−３ｉＮ：Ｈ）、アモルファスシリコン
ゲルマニウム（ａ−３ｉＧｅ ： Ｈ）−テルル（Ｔｅ
） 、セＬ／７（Ｓｃ）などを用いることができる。半
導体層の構成は特に限定されないが、たとえば、Ｉ型半
導体からなる単層構造、Ｎ型半導体もしくはＰ型半導体
とＩ型半導体とを組合わせた多層構造とすることができ
る。
また、前記第二電極層を構成する材料としては、以下の
ものを挙げることができる。
ものを挙げることができる。
ＩＩＡ族 マグネシウム、ストロンチウムＩＶＡ族 チ
タン、ジルコニウム ＶＡ族 バナジウム、ニオブ、クンタルＶＩＡ族 モリ
ブデン、タングステン ■Ａ族 マンガン、レニウム ■族 コバルト ＩＢ族 銅 上記金属材料は、いずれも半導体層との界面においてシ
リサイド（シリコンとの合金）を形成して安定な障壁を
形成することができ、また白金に比較してホトリソグラ
フィの工程で用いられるレジスト膜に対して良好な接着
性を有し、高い精度で歩留まりのよいパターニングを行
うことができる。
タン、ジルコニウム ＶＡ族 バナジウム、ニオブ、クンタルＶＩＡ族 モリ
ブデン、タングステン ■Ａ族 マンガン、レニウム ■族 コバルト ＩＢ族 銅 上記金属材料は、いずれも半導体層との界面においてシ
リサイド（シリコンとの合金）を形成して安定な障壁を
形成することができ、また白金に比較してホトリソグラ
フィの工程で用いられるレジスト膜に対して良好な接着
性を有し、高い精度で歩留まりのよいパターニングを行
うことができる。
本発明において用いられる薄膜ダイオードにおいては、
各層の膜厚は特に限定されないが、たとえば、第一電極
層の膜厚は２００〜５０００人、半導体層の膜厚は０．
１〜５．０μｍ、第二電極層の膜厚は２００〜５０００
人程度とされる積層が好ましい。
各層の膜厚は特に限定されないが、たとえば、第一電極
層の膜厚は２００〜５０００人、半導体層の膜厚は０．
１〜５．０μｍ、第二電極層の膜厚は２００〜５０００
人程度とされる積層が好ましい。
本発明において用いられる薄膜ダイオードは、たとえば
、基板上に第一電極層、半導体層および第二電極層を、
成膜とホトリソグラフィによるパターニングをくり返す
ことにより順次形成することができる。なお、基板上に
形成される層構成は、上記積層順序と逆転した状態であ
ってもよい。また、上記各層は、通常のプラズマＣＶＤ
（化学的気相成長）、光ＣＶＤ、常圧ＣＶＤ、減圧Ｃ
ＶＤ、イオンブレーティング、スパッタリング、真空蒸
着などの薄膜形成手段によって形成することができる。
、基板上に第一電極層、半導体層および第二電極層を、
成膜とホトリソグラフィによるパターニングをくり返す
ことにより順次形成することができる。なお、基板上に
形成される層構成は、上記積層順序と逆転した状態であ
ってもよい。また、上記各層は、通常のプラズマＣＶＤ
（化学的気相成長）、光ＣＶＤ、常圧ＣＶＤ、減圧Ｃ
ＶＤ、イオンブレーティング、スパッタリング、真空蒸
着などの薄膜形成手段によって形成することができる。
本発明のアクティブマトリクス用素子は、液晶、ＥＬ、
ＥＣなどの表示要素からなるマトリクス型表示装置に適
用することができる。そして、表示要素として液晶を用
いる場合には、液晶の種類は特に制限されず、たとえば
、ネマティック液晶、カイラルネマテインク液晶、コレ
ステリック液晶、スメクティソク液晶、カイラルスメク
テインク液晶その他公知のものを用いることができ、ま
たこれらを組合わせることもできる。また、液晶表示装
置における表示モードとしては、ツイストネマティック
（ＴＮ）型モード、ゲスト・ホスト （ＧＨ）型モー
ド、電圧制御複屈折（ＥＣＢ）型モード、コレステリフ
クーネマテインク型相転移モード、動的散乱（ＤＳ）型
モードなどのいずれのモードも用いることができる。
ＥＣなどの表示要素からなるマトリクス型表示装置に適
用することができる。そして、表示要素として液晶を用
いる場合には、液晶の種類は特に制限されず、たとえば
、ネマティック液晶、カイラルネマテインク液晶、コレ
ステリック液晶、スメクティソク液晶、カイラルスメク
テインク液晶その他公知のものを用いることができ、ま
たこれらを組合わせることもできる。また、液晶表示装
置における表示モードとしては、ツイストネマティック
（ＴＮ）型モード、ゲスト・ホスト （ＧＨ）型モー
ド、電圧制御複屈折（ＥＣＢ）型モード、コレステリフ
クーネマテインク型相転移モード、動的散乱（ＤＳ）型
モードなどのいずれのモードも用いることができる。
以下、本発明の実施例について、図面を参照しながら詳
細に説明する。
細に説明する。
実施例１
第１図は、本発明のアクティブマトリクス用素子を構成
する薄膜ダイオードを示す説明用断面図、である。この
薄膜ダイオードにおいては、基板１上に、スパッタリン
グにより形成された膜厚５００人のタンタルよりなる第
二電極層Ｅ２、該第二電極層Ｅ２の上にプラズマＣＶＤ
により形成された膜厚０．８μｍのノンドープのａ−３
ｉ：Ｈよりなる半導体層Ｓ（Ｉ型）、および該半導体層
Ｓ上に真空蒸着により形成された膜厚１０００人のアル
ミニウムよりなる第一電極層Ｅｌが順次積層された状態
で形成されて薄膜ダイオードが構成されている。
する薄膜ダイオードを示す説明用断面図、である。この
薄膜ダイオードにおいては、基板１上に、スパッタリン
グにより形成された膜厚５００人のタンタルよりなる第
二電極層Ｅ２、該第二電極層Ｅ２の上にプラズマＣＶＤ
により形成された膜厚０．８μｍのノンドープのａ−３
ｉ：Ｈよりなる半導体層Ｓ（Ｉ型）、および該半導体層
Ｓ上に真空蒸着により形成された膜厚１０００人のアル
ミニウムよりなる第一電極層Ｅｌが順次積層された状態
で形成されて薄膜ダイオードが構成されている。
２は、第二電極層Ｅ２と接続された、画素部（図示せず
）を構成するＩＴＯ（スズとインジウムの酸化物）から
なる透明導電膜である。
）を構成するＩＴＯ（スズとインジウムの酸化物）から
なる透明導電膜である。
この薄膜ダイオードは、第一電極層Ｅｌと半導体層Ｓと
の界面においてはオーミック接触が形成され、また半導
体層Ｓと第二電極層Ｅ２との界面においてはショットキ
バリアが形成され、この薄膜ダイオードが２個並列かつ
逆方向に電気的に接続されて、第２図に示す等価回路を
有する本発明のアクティブマトリクス用素子が構成され
ている。
の界面においてはオーミック接触が形成され、また半導
体層Ｓと第二電極層Ｅ２との界面においてはショットキ
バリアが形成され、この薄膜ダイオードが２個並列かつ
逆方向に電気的に接続されて、第２図に示す等価回路を
有する本発明のアクティブマトリクス用素子が構成され
ている。
すなわち、上述の構成を存する一対の薄膜ダイオードを
用い、その第一の薄膜ダイオードにおける第一電極層Ｅ
ｌと第二の薄膜ダイオードにおける第二電極層Ｅ２とを
接続し、第一の薄膜ダイオードにおける第二電極層Ｅ２
と第二の薄膜ダイオードにおける第一電極層Ｅｌとを接
続することにより、リング状回路が構成される。
用い、その第一の薄膜ダイオードにおける第一電極層Ｅ
ｌと第二の薄膜ダイオードにおける第二電極層Ｅ２とを
接続し、第一の薄膜ダイオードにおける第二電極層Ｅ２
と第二の薄膜ダイオードにおける第一電極層Ｅｌとを接
続することにより、リング状回路が構成される。
本発明のアクティブマトリクス用素子によれば、白金を
除く特定の金属材料を用いて障壁形成用の第二電ｐｉ８
層を構成し、高精度かつ歩留まりの高いホトリソグラフ
ィが可能であり、安定なしきい値特性を有するアクティ
ブマトリクス用素子を提供することができる。
除く特定の金属材料を用いて障壁形成用の第二電ｐｉ８
層を構成し、高精度かつ歩留まりの高いホトリソグラフ
ィが可能であり、安定なしきい値特性を有するアクティ
ブマトリクス用素子を提供することができる。
【図面の簡単な説明】
第１図は、本発明のアクティブマトリクス用素子を構成
する薄膜ダイオードの一実施例を示す説明用断面図、第
２図は、第１回に示す構成の薄膜ダイオードを用いたア
クティブマトリクス用素子の等価回路である。 ｌ・・・基板 Ｅｌ・・・第一電極層Ｓ・
・・半導体層 Ｅ２・・・第二電極層２・・・
退団導電膜 図面の浄書（内容に変更なし） 一乍２団 手続補正書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１６号 ≧０発明の名称 アクティブマトリクス用素子 ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁目２６番２号名 称
（１２７）小西六写真工業株式会社１、代理人 ）、補正の対象 図面全図 ；、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし）
する薄膜ダイオードの一実施例を示す説明用断面図、第
２図は、第１回に示す構成の薄膜ダイオードを用いたア
クティブマトリクス用素子の等価回路である。 ｌ・・・基板 Ｅｌ・・・第一電極層Ｓ・
・・半導体層 Ｅ２・・・第二電極層２・・・
退団導電膜 図面の浄書（内容に変更なし） 一乍２団 手続補正書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１６号 ≧０発明の名称 アクティブマトリクス用素子 ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁目２６番２号名 称
（１２７）小西六写真工業株式会社１、代理人 ）、補正の対象 図面全図 ；、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし）
Claims (1)
- 【特許請求の範囲】 １）一対の薄膜ダイオードを並列かつ逆方向に接続した
構造を有するアクティブマトリクス用素子において、 前記薄膜ダイオードが、第一電極層、半導体層および第
二電極層を順次積層して構成され、半導体層と第二電極
層との界面に障壁が形成された構成を有し、 前記第二電極層を構成する金属が、チタン、モリブデン
、タングステン、ジルコニウム、バナジウム、タンタル
、レニウム、ニオブ、マンガン、マグネシウム、銅、コ
バルトおよびストロンチウムから選択される少なくとも
１種からなることをを特徴とするアクティブマトリクス
用素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297316A JPS62156863A (ja) | 1985-12-28 | 1985-12-28 | アクテイブマトリクス用素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297316A JPS62156863A (ja) | 1985-12-28 | 1985-12-28 | アクテイブマトリクス用素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156863A true JPS62156863A (ja) | 1987-07-11 |
Family
ID=17844930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60297316A Pending JPS62156863A (ja) | 1985-12-28 | 1985-12-28 | アクテイブマトリクス用素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156863A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0404545A2 (en) * | 1989-06-20 | 1990-12-27 | Japan Synthetic Rubber Co., Ltd. | Active matrix substrate for liquid crystal display device |
| GB2569196A (en) * | 2017-12-11 | 2019-06-12 | Pragmatic Printing Ltd | Schottky diode |
-
1985
- 1985-12-28 JP JP60297316A patent/JPS62156863A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0404545A2 (en) * | 1989-06-20 | 1990-12-27 | Japan Synthetic Rubber Co., Ltd. | Active matrix substrate for liquid crystal display device |
| GB2569196A (en) * | 2017-12-11 | 2019-06-12 | Pragmatic Printing Ltd | Schottky diode |
| GB2569196B (en) * | 2017-12-11 | 2022-04-20 | Pragmatic Printing Ltd | Schottky diode |
| US11637210B2 (en) | 2017-12-11 | 2023-04-25 | Pragmatic Printing Ltd | Schottky diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342616B2 (en) | Liquid crystal display and fabricating method thereof | |
| US4907040A (en) | Thin film Schottky barrier device | |
| US6744070B2 (en) | Thin film transistor and liquid crystal display device | |
| JPS62156863A (ja) | アクテイブマトリクス用素子 | |
| JPH0422027B2 (ja) | ||
| JPS62156862A (ja) | 薄膜ダイオ−ド | |
| JPS62156622A (ja) | 液晶表示装置 | |
| JPS62153890A (ja) | アクテイブマトリクス用素子 | |
| JPS62156864A (ja) | アクテイブマトリクス用素子 | |
| JPS62156880A (ja) | 薄膜ダイオ−ド | |
| JPS6366966A (ja) | アクテイブマトリクス用素子 | |
| JPS62156865A (ja) | アクテイブマトリクス用素子 | |
| JPH08146463A (ja) | スイッチング素子アレイおよびそれを用いた表示装置 | |
| JP2737975B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH02226119A (ja) | アクティブマトリクス用２端子素子 | |
| JPS63249192A (ja) | 表示装置用アクテイブマトリクス用素子 | |
| JPS62152177A (ja) | 薄膜ダイオ−ド | |
| JPS62152175A (ja) | 薄膜ダイオ−ドの製造方法 | |
| JPS63249128A (ja) | 表示装置用アクテイブマトリクス用素子 | |
| JP3412171B2 (ja) | 薄膜スイッチング素子 | |
| JPS63249888A (ja) | アクテイブマトリクス用素子 | |
| JPS6373290A (ja) | アクテイブマトリクス用素子 | |
| JPS63249887A (ja) | アクテイブマトリクス用素子の製造方法 | |
| JPH0278273A (ja) | 表示デバイス用非線形抵抗素子 | |
| JPS63249823A (ja) | 表示装置用アクテイブマトリクス用素子 |