JPS62152175A - 薄膜ダイオ−ドの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（Ｅ　Ｃ）などの表示要素からなる
マトリクス型表示装置において、前記表示要素を駆動す
るために用いられる薄ｊ１タダイオードの製造方法に関
する。

〔技術の背景〕

液晶、ＥＬ、ＥＣ：などの表示要素からなるマトリクス
型表示装置においては、解像度が高く精細な画像を得る
ためには、高密度のマトリクス構造が必要とされる。こ
のような要請に答える技術として、近年においては、各
表示素子をスイッチング素子によって直接的に駆動する
、いわゆるアクティブマトリクス表示が注目されている
。

このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスフ、
ＭＩＭなどの２端子素子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、■）素子の１
１・１成が簡易で、微細なマトリクス構造を有する表示
装置を高い歩留まりで製造することができること、（２
）表示品質が良好なこと、などから有望視されている。

かかる薄膜ダイオードをアクティダマ１−リクス表示に
用いた例としては、たとえ１ボ文献Ｎ、５ｚｙｄｌｏｅ
Ｌａ１．、Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８３．Ｐｒ
ｏｃ、１Ｉ）ＲＣ，、Ｐ４１６〜４１８（＋９８３）に
おいて、ンヨノトキダイオードを直列かつ逆方向に接続
したもの、特開昭５９−．５７２７３号公報において、
ＰＩＮダイオードあるいはショットキダイオードを並列
かつ逆方向に接続したものが開示されている。

〔発明が解決しようとする問題点〕

このような薄膜ダイオードを用いた表示装置においては
、（１）同一基板上に形成される多数のｇＪｎ’；！ダ
イオードがそれぞれ均一な特性を有すること、（２）各
薄膜ダイオードの特性の再現性が良好なことなどが要求
される。かかる薄膜ダイオードの特性の均一性および再
現性を優れたものとするためには、薄膜ダイオードを構
成する電極層と半導体層との接合を十分に安定したもの
とすることが必要とされる。

しかし、金属と真性半導体とを接触させてその界面に障
壁を形成するショットキバリア型の薄膜ダイオードにお
いては、真性半導体層上に電極層を形成する場合に、該
半導体層の表面に酸素、有機物、水分等が吸着すること
により界面が汚染されやすく、その結果、均一で再現性
のよいショットキバリア型の薄膜ダイオードを製造する
ことが困難であるという問題がある。

このような問題を解決する方法として、文献Ｎ。

５ｚｙｄｌｏｅｔａ１．、Ｊａｐａｎ　Ｄｉｓｐｌａｙ
　’８３．Ｐｒｏｃ、１ＤＲＣ，，Ｐ４１６〜４１８　
（１９８３）において、半導体層上に７ｉｌｔ極層を形
成したのち、真空中において熱処理する方法が開示され
ているが、この方法においては、半ぷ体層を構成する真
性半導体たとえば水素化アモルファスシリコン（ａ−３
ｉ：Ｈ）が熱によって劣化しやすいという、新たな聞届
が生ずる。

〔発明の目的〕

本発明の目的は、上述したような問題点を解決し、半導
体層と電極層との接合を汚染のない状態で確実に達成し
、特性が均一でしかも再現性の良好なショットキバリア
型の薄膜ダイオードを得ることができる製造方法を提供
することにある。

〔問題点を解決するための手段〕

上記問題点は、第一電極層、半導体層および第二電極層
を順次積層して構成され、前記半導体層と第二電極層と
の界面に障壁が形成された薄膜ダイオードの製造方法に
おいて、 前記半導体層の表面をプラズマによってエツチングする
ことを特徴とする薄膜ダイオードの製造方法によって解
決される。

すなわら、本発明においては、半導体層上に第二電極層
を形成する前段階において、半導体層の表面をプラズマ
によってエツチング（以下、「プラズマエツチング」と
いう）する点に特徴を有する。

以上の製造方法によれば、半導体層の表面がプラズマエ
ツチングによって清浄化されるため、該半導体層と第二
電極層との界面を汚染のない状態で安定に接合すること
ができ、その結果、均一性および再現性の優れたショッ
トキバリア型の薄膜ダイオードを確実に製造することが
できる。これに対し、薄膜グイオートの製造においてプ
ラズマエツチング処理を行わない場合には、順方向電流
が小さくなったり、また逆方向電流が低電圧領域におい
てハラついて不安定となるばかりでなく、比較的低い印
加電圧においてもブレイクダウンしてリークを生し、安
定な特性を得ることができない。

本発明において用いられるプラズマエツチング法として
は、たとえば、不活性ガスおよび／または反応性ガスか
らなるプラズマを用いてエツチングする方法、あるいは
スパンタリング法やイオンミリング法により不活性イオ
ンを用いてエツチングする方法などをあげることができ
る。また、プラズマエツチングの深さは、半導体層にお
ける汚染が表面から５０人程度の深さまで生じてること
を考慮して、通常表面から５０Å以上とすればよい。

本発明の製造方法においては、たとえば、基板上に第一
電極層、半導体層および第二電極層を順次形成したのち
、第二電極層、半導体層および第一電極層の順にホトリ
ソグラフィによってバターニングを行う方法、あるいは
基板上に第一電極層および半導体層を順次形成したのち
、半導体層上にリフトオフ法によって第二電極層を形成
し、その後手厚体層および第一電極層の順にホトリソグ
ラフィによってバターニングを行う方法などを採用する
ことができる。なお、基板上に形成される層構成は、上
記積層順序と逆転した状態であってもよい。また、上記
各層は、通常のプラズマＣ■Ｄ（化学的気相成長）法、
スパッタリング法、真空蒸着法などの薄膜形成手段によ
って形成することができる。

本発明の製造方法によって得られる薄膜ダイオードにお
いては、半導体層と第二電極層との界面においては障壁
が形成され、また半導体層と第一電極層との界面におい
てはオーミック接触もしくは第二電極層との間に生ずる
障壁より小さい障壁が形成された状態とされる。

本発明において用いられる前記第−電極層を構成するた
めの材料は特に限定されないが、半導体とオーミック接
触が可能な材料または半導体との゛　　界面において生
ずる障壁が第二電極層と半導体との界面における障壁よ
り小さいものを好ましく用いることができる。第一電極
層を構成する材料としては、たとえば、クロム（Ｃｒ）
、アルミニウム（Ａｆｉ）、マグネシウム（Ｍｇ）、ニ
ッケル（Ｎｉ）などを用いることができる。

前記半導体層を＋１１・！成する材料は、特に限定され
ないが、たとえば、水素化アモルファスシリコン（ａ　
−’Ｓ　ｉ　：　１１）　、ポリクリスタルソリコン（
ｐｏｌｙ　−Ｓ　ｉ　）　、マイクロクリスタルソリコ
ン（μｃ−５ｉ）、アモルファスノリコンカーバイド（
ａ−３ｉＣ：Ｈ）、アモルファス窒化シリコン（ａ−３
ｉＮ：Ｈ）、アモルファスシリコンゲルマニウム（ａ−
３ｉＣ，ｅ　：Ｈ）　、テルル（Ｔｅ）、セレン（Ｓｅ
）などを用いることができる。半導体層の構成は特に限
定されないが、たとえば、Ｉ型半導体からなる単層構造
、Ｎ型半導体もしくはＰ型半導体とＩ型半導体とを組合
わせた多層構造とすることができる。

また、前記第二電極層を構成する材料は特に限定されな
いが、半導体層との界面において障壁を形成する材料、
たとえば、白金（ＰＬ）、金（Ａｕ）、パラジウム（Ｐ
ｄ）、タングステン（Ｗ）、ロジウム（Ｒｈ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、イリジウム（［ｒ）な
どを用いることができる。

本発明の製造方法によって得られる薄膜ダイオードは、
液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置に通用することができる。

そして、表示要素として液晶を用いる場合には、液晶の
種類は特に制限されず、たとえば、ネマティック液晶、
カイラルネマティック液晶、コレステ冨ノソクン夜晶、
スメクティノクン夜晶、カイラルスメクティソク液晶そ
の他公知のものを用いることができ、またこれらを組合
わせることもできる。

また、液晶表示装置における表示モードとしては、ツイ
ストネマティック　（ＴＮ）型モード、ゲスト・ホス）
　（ＧＨ）型モード、電圧制御複屈折（ＥＣＢ）型モー
ド、コレステリック−ネマティック型相転移モード、動
的散乱（ＤＳ）型モードなどのいずれのモードも用いる
ことができる。

〔実施例〕

以下、本発明の実施例について、図面を参照しなから装
造工程に則して詳細に説明する。

実施例１ 第１図は、本実施例によって得られたγ・す膜ダイオー
ドを示す説明用断面図である。この薄膜ダイオードは、
基板１上に、第一電極層Ｅｌ、Ｎ型半導体層Ｓ１とＩ型
半導体層Ｓ２との２層構造を有する半導体層Ｓおよび第
二電極層Ｅ２が順次積層された構成を有し、第一電極層
Ｅｌと半導体層Ｓとの界面においてはオーミ、り接触が
形成され、また半導体ＭＳと第二電極層Ｅ２との界面に
おいてはショットキバリアが形成される。かかる薄膜ダ
イオードは、たとえば、以下の工程によって製造される
。

（イ）第一電極層Ｅｌの形成 ガラス板、溶融石英板などからなる基板１上るこ、真空
蒸着法によりクロムを膜厚５００〜３０００人で製膜し
て第一電極層Ｅｌを形成する。

（ロ）半導体層Ｓの形成 上記第一電極層Ｅ１の上にプラズマＣＶＤ法により、ア
モルファスシリコンよりなる、膜１７１０００〜５００
０人のＮ型半導体層Ｓ１と膜ｆｆ１０００人〜１μｍの
■型半導体層Ｓ２を形成する。半導体層Ｓの形成は、た
とえば、容量結合型プラズマＣＶＯ装置を用いて次の条
件下で行うことができる。

反応ガス：ＡｒとＳ　ｉ　Ｈａとを９　：　Ｉ　〜７　
：　３の体積比で混合したものをガス流星５０〜２００
５ＣＣＭで供給 ガス圧：　０．１〜０．５　Ｔｏｒｒ 高周波筒周ニ５〜２０Ｗ 基板温度：２００〜３００℃ なお、Ｎ型土導体層Ｓｌは、上記反応ガスにホスフィン
（Ｐｔ（ｚ）ガスを微量混合することにより形成するこ
とができる。

（ハ）第二電極層Ｅ２用のレジスト膜の形成上記半導体
層Ｓの上にリフトオフ法によって第二ｉ＋１ｉＥ２のパ
ターニングを行うためのレジストｎりを形成する。レジ
スト膜には、第二電極層Ｅ２形成用窓が開けられている
。

（ニ）半導体ＪｉＳのプラズマエノチングプラズマエ、
チングに用いた装置は、上記（ロ）において用いたと同
様な容量結合型のプラズマＣＶＤ装置であるが、基板１
が設置される陽極には直流バイアスが印加できるように
構成されている。

この装置により、半導体層Ｓの表面を約５０人の（７さ
でエツチングした。そのときの条件は以下のようである
。

反応ガス：ＡｒあるいはＨｅをガス流１５０〜２００５
ＣＣＭで供給（水素ガスを０〜５０％の割合で混合して
もよい） ガス圧：　０．１　＝　Ｉ　Ｔｏｒｒ 高周波筒周ニ５〜５０Ｗ 陽極に印加した直流バイアス電圧ニー２００〜０■ （ホ）第二電極層Ｅ２の形成 真空蒸着法により白金を膜Ｈ２００〜１０００人で製膜
して第二電極層Ｅ２のパターニングをリフトオフ法によ
り行った。なお、レジスト膜上に蒸着された白金は、レ
ジスト膜の除去により取り除くことができる。

（へ）半導体層Ｓおよび第一電極層Ｅｌのホトリソグラ
フィによるパターニング つぎに、以上の工程を経て形成された薄膜ダイオードの
電流−電圧特性を求めた。この結果を第２図において実
線で示す。第２図より明らかなように、本実施例により
得られた薄膜ダイオードは、逆方向特性における低電圧
時のリーク電流が小さく、しきい値電圧（■い）におけ
る電流の立ち上がりが９峻であり、非常に良好なダイオ
ード特性を示した。また、順方向および逆方向における
電流−電圧特性のハラつきがな（、再現性も良好であっ
た。

比較例１ 半導体層Ｓのプラズマエツチング工程を省略したほかは
、実施例１と同様の工程によって薄膜グイオートを作製
した。その／、％流−電圧′１￥性を第２図において破
線で示した。その結果、この例においては、逆方向特性
における低電圧時の電流が大きくなり、また、しきい値
電圧（Ｖい）シ二δける電流の立ら上がりが緩慢であり
、しきい値電圧も四則しにくかった。また、順方向特性
においては、’４　？Ａ値が低くなった。さａに、心情
−電圧′［ｙ性のハラつきがあり、再現性も良くなかっ
た。

２発明の効果〕 本発明の製造方法によれば、半導体層の表面をプラズマ
エツチングにより’／７７浄化するので半導体・層と電
極層との接合を汚染のない状態で確実に達成することが
でき、特性が均一でしかも再現性の良好なショットキバ
リア型の薄膜ダイオードを得ることができる

【図面の簡単な説明】

第１図は、本発明の一実施例を示す説明用断面図、第２
図は、薄膜ダイオードの電流−電圧特性を示すグラフで
ある。

Claims (1)

1. 【特許請求の範囲】 １）第一電極層、半導体層および第二電極層を順次積層
   して構成され、前記半導体層と第二電極層との界面に障
   壁が形成された薄膜ダイオードの製造方法において、 前記半導体層の表面をプラズマによってエッチングする
   ことを特徴とする薄膜ダイオードの製造方法。