JPS6373290A

JPS6373290A - アクテイブマトリクス用素子

Info

Publication number: JPS6373290A
Application number: JP61217046A
Authority: JP
Inventors: 浩志小林; 佐藤　拓生; 校條　浩; 眞一西
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1986-09-17
Filing date: 1986-09-17
Publication date: 1988-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）等の表示要素からなるマト
リクス型表示装７１において、当該表示要素を駆動する
ために用いられるアクティブマトリクス用素子に関する
ものである。

〔発明の背景〕

液晶、ＥＬ、ＥＣ等の表示要素からなるマトリクス型表
示装置においては、解像度が高く精細な画像を得るため
には、高密度のマトリクス構成が必要とされる。このよ
うな要請に答える技術として、近年においては、各表示
素子をスイッチング素子によって直接的に駆動する、い
わゆるアクティブマトリクス表示が注目されている。

斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の３端子素子、あるいは薄膜ダイオード、バリス
タ、ＭＩＭ（金属層と絶縁体層と金属層との積層体）等
の２端子素子を用いることが提案されている。

しかして、バリスタ、ＭＩＭ等の素子は、しきい値電圧
（電流が急激に増大するときの電圧）が相当高いため大
きな駆動電圧を必要とし、その結果アクティブマトリク
ス表示のスイッチング素子として用いる場合には、消費
電力が増大する問題点がある。また、薄膜トランジスタ
は、薄膜ダイオードに比して、製造に手間を要する等の
難点がある。

これに対して、薄膜ダイオードは、（１）素子の構成が簡易で微細なマトリクス構造を有す
る表示装置を高い歩留まりで製造することができること
、（２）表示品質が良好なこと、等の優れた点を有し、アクティブマトリクス表示に用い
るスイッチング素子として好適である。

薄膜ダイオードをアクティブマトリクス表示におけるス
イッチング素子として用いた例としては、例えば［ジャ
パンディスプレイ　”８３Ｊ　（Ｎ、５ｚｙｄｌｏ。

ｅｔ　ａｌ、＋　Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８３
．　Ｐｒｏｃ、　ＩＤＲＣ，、第４１６〜４１８頁（１
９８３）　）　　に記載されているように、ショットキ
ーダイオードを直列かつ逆方向に接続（バック・トウ・
バンク・ダイオード）した例、特開昭５９−５７２７３
号公報に記載されているように、ＰＩＮダイオードある
いはショットキーダイオードを並列かつ逆方向に接続（
リングダイオード）した例等が知られている。

斯かる従来のバック・トウ・バック・ダイオードを用い
て構成された液晶セルの一例を第４図に示す、同図にお
いて、８１は上基板、８２は下基板、８３は対向電極層
、８４は画素電極層、８５および８６は配向層、８７は
液晶層、８８はパッシベーション層、９０はバック・ト
ウ・バンク・ダイオードよりなるアクティブマトリクス
用素子である。このアクティブマトリクス用素子９０に
おいて、９１はｎ９型半導体よりなる導電層、９２は半
導体層、９３．９４はそれぞれショットキーバリアを形
成するための金属層、９５は走査電極層、９６は画素電
極層と一体的に形成された電極層である。

〔発明が解決しようとする問題点〕

しかしながら、上記構成のアクティブマトリクス用素子
９０においては、製造工程において必要とされるマスク
の数が多く、シかもパッシベーション層８８を形成する
という手間を要し、さらには当該パッシベーション層８
８に走査電極層９５および電極層９６を形成するための
開口部を形成しなければならず、結局製造工程数が多く
て歩留まりが低下する問題点がある。またアクティブマ
トリクス用素子の形態が凹凸の顕著なものであるため、
当該素子を構成する各層の剥離あるいは断線等の損傷が
生じやすく、この点からも歩留まりが低下する問題点が
あり、また液晶セルを構成する場合において配向角の均
一な配向層を形成することが困難となり、その結果配向
不良が生ずる問題点がある。

〔発明の目的〕

本発明は、以上の如き事情に基いてなされたものであっ
て、その目的は、製造工程数が少なくて高い歩留まりで
製造することができる構造を有し、しかも凹凸の少ない
平坦な形態を有するアクティブマトリクス用素子を提供
することにある。

〔問題点を解決するための手段〕

本発明のアクティブマトリクス用素子は、直列かつ逆方
向に接続された一対の薄膜ダイオードよりなるアクティ
ブマトリクス用素子において、前記一対の薄膜ダイオー
ドは、基板上に互いに離間して形成された２つの第１電
極層と、これらの第１電極層上にそれぞれ積層された半
導体層と、これらの半導体層上に一体的に積層され、か
つ前記半導体層のそれぞれとの間においてショットキー
バリアが形成される第２Ｔ！１極層とを有してなること
を特徴とする。

〔発明の作用効果〕

本発明めアクティブマトリクス用素子によれば、２つの
第１電極層が基板上に直接形成される構造であるため、
当該第１電極層を極めて平坦な形態とすることができ、
しかも容易に均一な厚さの層とすることができ、その結
果第１電掻層の基板に対する接着性が格段に向上し、剥
離、断線等の発生を十分に防止することができる。

そしてこれらの第１電極層のそれぞれに半導体層を積層
し、さらにこれらの半導体層上に一体的に第２電極層を
積層する構造であるため、素子の全体が極めて平坦な形
態となり、従って素子を構成する各層の剥離あるいは断
線等の損傷を十分に防止することができて信頌性の高い
素子を形成することができ、しかも当該素子を例えば液
晶セルの駆動用スイッチング素子として用いる場合には
配向角の均一性の高い配同層を容易に形成することが可
能となる。

またバンシベーション層を必要としない簡華な層構成で
あるので、素子の製造工程数が少なく、また必要とされ
るマスクの数も少な（て済み、その結果高い歩留まりで
アクティブマトリクス用素子を製造することができ、生
産性が格段に向上する。

〔発明の具体的構成〕

本発明においては、基本的には、基板上に２つの第１電
極層を互いに離間する状態に形成し、これらの２つの第
１電極層のそれぞれのとに半導体層を積層する。そして
これら２つの半導体層の上に、当該半導体層のそれぞれ
との間においてショットキーバリアが形成される第２電
極層を一体的にすなわち一対の薄膜ダイオードに共通と
なるよう積層し、もって直列かつ逆方向に接続された一
対の薄膜ダイオードよりなるアクティブマトリクス用素
子を構成する。

前記基板としては、特に限定されないが、例えば溶融石
英、ホウケイ酸ガラス、ｒ　７０５９ガラス」（コーニ
ンク社製）、「テンパックスガラス」　（イエナー社製
）等を好ましく用いることができる。

前記第１１ａ極層を形成する材料としては、当該第１電
極層とこれに積層された半導体層との間でオーミンク接
触が可能な材料、あるいは当該第１電極層とこれに積層
された半導体層との間に形成されるショットキーバリア
の大きさが、この半導体層とこれに積層された第２電極
層との間に形成されるショットキーバリアの大きさより
低いものであれば特に限定されず、種々の導電性材料を
用いて、種々の薄膜形成方法、例えば真空蒸着法、電子
ビーム蒸着法、スパッタリング法、プラズマＣＶＤ法等
により形成することができる。具体的には、例えばクロ
ム（Ｃｒ）　、ニッケル（Ｎｉ）、ニクロム（Ｎｉ　−
Ｃｒ）　、アルミニウム（Ａ１）、モリブデン団０）、
マグネシウム（Ｍｇ）等の金属材料を用いて真空蒸着法
、電子ビーム蒸着法、スパッタリング法等により第１電
極層を形成してもよいし、あるいは例えば５ｉＨｅ（シ
ラン）に対してＰＨｆｆ（ホスフィン）を１体積％以上
含んだ５ＩＨａとＰＨｓとの混合ガスを主成分ガスとし
て用いてプラズマＣＶＤ法により第１！極層を形成して
もよい。この第１！極層の厚さは、特に限定されないが
、例えば１０００人〜１ｎ程度であることが好ましく、
特に好ましくは１０００〜３０００人程度である。

前記半導体層を構成する材料は特に限定されるものでは
ないが、例えば不純物を含まないアモルファスシリコン
（ａ　−Ｓｌ　：　Ｈ）　、リン（Ｐ）あるいはヒ素（
ＡＳ）等を不純物として含むアモルファスシリコン（ａ
　−３ｉ　：　Ｈ）　、フッ素化アモルファスシリコン
（ａ−５ｉ：　Ｆ　：　Ｈ）　、ポリシリコン（ｐｏｌ
ｙ　　Ｓｔ）、アモルファスシリコンカーバイド（ａ　
−５ｉＣ：　Ｈ）、アモルファス窒化シリコン（ａ−３
ｉＮ　：　Ｈ）　、アモルファスシリコンゲルマニウム
（ａ　−３ｉＧｅ　：　Ｈ）　、テルル（Ｔｅ）　、セ
レン（Ｓｅ）等を用いることができる。また半導体層の
構成は特に限定されず、例えば１型半導体層よりなる単
層構造であってもよいし、またｎ型半導体層もしくはｎ
型半導体層とｎ型半導体層とを組合せた多層構造であっ
てもよい。

また半導体層の形成方法としては各種の薄膜形成方法を
用いることができる。具体的には、例えばプラズマＣＶ
Ｄ　（化学的気相成長）法、熱ＣＶＤ（化学的気相成長
）法、真空蒸着法、スパッタリング法、イオンブレーテ
ィング法等の方法を好ましく用いることができる。

例えばプラズマＣＶＤ法により半導体層を形成する場合
には、シリコン原子、水素原子、リン原子等を含む、Ｓ
ｉＨａ　、Ｐ　Ｈｘ等のガスを主成分とし、あるいは必
要に応じてさらに窒素原子またはフッ素原子を含む、Ｎ
Ｚ　、ＮＨ３，５ｉＦ４等のガスを加えたものを主成分
とし、これらにアルゴン、Ｈ２等の希釈ガスを加えてな
るガスを用いることができる。

この半導体層の厚さは、特に限定されないが、例えば１
０００人〜２μ程度であることが好ましく、特に好まし
くは５０００人〜１μ程度である。

前記第２電極層は、半導体層上に積層されて当該半導体
層との間にショットキーバリアが形成されるものであり
、当該第２電極層を構成する材料としては、例えば白金
（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、タングス
テン（Ｗ）、ロジウム（Ｒｈ）、チタン（Ｔｉ）、モリ
ブデン（ＭＯ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）
、ニッケル（Ｎｔ）、ニクロム（Ｎｉ−Ｃｒ）等を用い
ることができる。またこれらの材料には、多少の不純物
が含まれていてもよい。

当該第２電極層は、具体的には各種の薄膜形成手段によ
り形成することができ、その形成手段は特に限定されな
いが、例えば真空蒸着法、電子ビーム蒸着法、スパッタ
リング法等の方法を好ましく用いることができる。

この第２電極層の厚さは、特に限定されないが、例えば
５０〜５０００人程度であることが好ましく、特に好ま
しくは１００〜５００人程度である。

第１図（イ）および（ロ）は、本発明のアクティブマト
リクス用素子を液晶セルに適用する場合の具体的構成の
第１の例を示す。同図において、１１および１２は第１
電極層、２１および２２は半導体層、３０ハ第２Ｉ！極
層、４１は１基ｉ、４２　ハ下Ｍ　板、４３ハ対向電極
層、４４は画素電極層、４５および４６は配向層、４７
は液晶層である。

この例においては、下基板４２上に、走査電極とされる
帯状の一方の第１’［極層１１が形成され、この一方の
第り電極層１１とは離間した位置において、画素電極Ｎ
４４との接続用の電極とされる小さな方形の他方の第１
電極層１２が形成されている。

一方の第１電極Ｎ１１の上には一方の半導体層２１が積
層され、他方の第１電極層１２の上には他方の半導体層
２２が積層されている。これらの半導体層２１および２
２は互いに分離されており、そして第１電極層１１およ
び１２における相対向する側部をも覆うよう屈曲して伸
びている。

一方の半導体１ｉ２１および他方の半導体層２２の両面
を覆うようこれらの上に第２１！極層３０が一体的に積
層されている。すなわち、第２電極層３０は一端側が一
方の半導体層２１上に積層され、他端側か他方の半導体
層２２上に積層され、そして中央は屈曲された半導体層
部分を覆いかつ下基板４２にも直接接触するよう積層さ
れている。

第２図（イ）および（ロ）は、本発明のアクティブマト
リクス用素子を液晶セルに適用する場合の具体的構成の
第２の例を示す。この例は、第１図の例において他方の
第１電極層１２と画素電極層４４とを共通の層としたう
え、半導体層２１および２２として２層構成の構造とし
たほかは同様の構成である。

すなわちこの例においては、下基板４２上に、走査電極
とされる帯状の一方の第１電極Ｆｉｌｌが形成され、こ
の一方の第１電極層１１とは離間した位置において、画
素電極層と兼用される大きな方形状の他方の第１電極層
１２が形成されている。

一方の第１電極１１１の上には一方の半導体層２１が積
層され、他方の第１電極層１２の上には他方の半導体層
２２が積層され、そしてこれらの半導体層２１および２
２は、それぞれ第１電極Ｊ’ｉｌｌおよび１２とのオー
ミック接触を得るためのサブ半導体層２１ａおよび２２
ａと、これらのサブ半導体層２１ａおよび２２ａ上にそ
れぞれ積層されたメイン半導体層２１ｂおよび２２ｂと
により構成されている。

第３図は、本発明のアクティブマトリクス用素子を液晶
セルに適用する場合の具体的構成の第３の例を示す、こ
の例は、第１図の例において他方の第１電極層１２と画
素電極層４４とを共通の層とし、そして一方の半導体層
および他方の半導体層を一体的な層構成としたほかは同
様の構成である。

すなわちこの例においては、下基板４２上に、走査電極
とされる帯状の一方の第１電極Ｎｌｌが形成され、この
一方の第１ｉｉｔ極層１１とは離間した位置において、
画素電極層と兼用される大きな方形状の他方の第１電極
層１２が形成されている。

そして一方の第１電極層１１の上に積層された一方の半
導体Ｎ２１と、他方の第１電極Ｊｉ１２の上に積層され
た他方の半導体層２２とが連続した一体的な層構成とさ
れている。

液晶Ｎ４７の構成材料としては、特に限定されず、例え
ばネマティック液晶、カイラルネマテインク液晶、コレ
ステリンク液晶、スメクテインク液晶、カイラルスメク
テインク液晶、その他公知の液晶を用いることができ、
またこれらを組合せて用いることもできる、そして表示
モードとしては、ツイストネマティック（ＴＮ）型モー
ド、ゲスト・ホス）　（ＧＨ）型モード、電圧制御複屈
折（ＥＣＢ）型モード、コレステリックーネマテインク
型相転移モード、動的散乱（ＤＳ）型モード等のいずれ
のモードをも用いることができる。

対向電極層４３および画素電極Ｊｌｉ４４の構成材料と
しては、例えばＩＴＯ（スズとインジウムの酸化物）等
を好ましく用いることができる。

配向１１ｉ４５および４６は、従来から知られている種
々の方法で形成することができる０例えば、Ｓｉｎ。

ＭｇＯ，？１ｇＦ、等の蒸着物質を基板表面に斜めの角
度から蒸着して配向層を形成する方法、例えばポリイミ
ド系、ポリアミド系、ポリビニルアルコール系、フェノ
キシ系等の高分子物質の被膜を基板表面に形成し、この
被膜の表面を綿布、ビニロン布、テトロン布、脱脂綿等
によって擦り、基板の表面に一定方向の溝を形成するラ
ビング法により配向層を形成する方法、例えば基板の表
面にカルボン酸クロム錯体、有機シラン化合物等を塗布
あるいはプラズマ重合法等により被着して、化学的吸着
により液晶分子を基板に配向させる配向層を形成する方
法、その他の方法を用いることができる。

本発明のアクティブマトリクス用素子は、液晶セルに好
ましく用いられるほか、その他ＥＬ、ＥＣ等の表示要素
からなるマトリクス型表示装置にも好適に用いることが
できる。

〔具体的実施例〕

以下、本発明の具体的実施例を説明するが、本発明がこ
れらの実施例に限定されるものではない。

〈実施例１〉下記（１）乃至（６）の工程を経て、第１図の構成に基
いて、本発明に係るアクティブマトリクス用素子を有し
てなる液晶セルを合計１０００個作製した。

（１）第１１！極層の形成ガラス製の基板上に、スパッタリング法により、クロム
（Ｃｒ）よりなる厚さ３０００人の薄膜を形成し、次い
で第１マスクを用いてテーバエツチングによりバターニ
ング処理し、もって幅が４０μで帯状の一方の第１１１
極層と、５００ｕ　ｘ　５００μの方形状の他方の第１
電極層とを形成した。

（２）画素電極層の形成ガラス製の基板上に、スパッタリング法により、ＴＴＯ
（スズとインジウムの酸化物）よりなる厚さ３０００人
の薄膜を形成し、次いで第２マスクを用いてフォトレジ
ストによりバターニング処理し、もって５００ｕ　Ｘ　
５００ｎの方形状の画素電極を形成した。

（３）半導体層の形成プラズマＣＶＤ法により、下記条件に基いて、上記一方
の第１電極層および他方の第１電極層上にそれぞれリン
含有アモルファスシリコンよりなる厚さ８０００人の半
導体の薄膜を形成し、次いで第３マスクを用いてバター
ニング処理し、もって一方の半導体層および他方の半導
体層を形成した。

条孔０ガス圧：　０．３ＴｏｒｒＯ基板温度：２２０℃ ｏ　ＲＦ　（１３，５６Ｍ）Ｉｚ）電カニ１０Ｗ０反応
ガスおよび供給量０ＰＨｓとＳｉＨ，との混合ガス　　　　１０ｓｅｃｍ
１０５ｅの５ｉＨｎに対する濃度Ｐ　Ｈ３／　Ｓｔ　Ｈａ　！　２００ｐｐｍ　（体積比
））ｏ　Ａｒ　　　　　　　　　　　　　　　　９０ｓ
ｅｃｍ（４）第２電極層の形成電子ビーム蒸着法により、前記一方の半導体層および他
方の半導体層の上に、白金（Ｐｔ）よりなる厚さ５００
人の金属薄膜を形成し、次いで第３マスクを用いてリフ
トオフ法によりバターニング処理し、もって第２電極層
を形成した。

（５）熱処理工程以上の工程（１）乃至（４）を経由して作製された素子
を、５　Ｘ　１０−’Ｔｏｒｒ程度の真空中において温
度２００℃で３０分間にわたり熱処理した。

（６）配向層の形成ＳｉＯを蒸着材料として用いて斜め蒸着法により平均厚
さ２０００人の莫着膜よりなる配向層を形成した。

以上の工程を経由して、作製された合計１０００個の液
晶セルをそれぞれ用いて実際に液晶表示装置を構成し、
これらを実際に駆動する試験を行うことにより、液晶セ
ルの不良品の割合を調べた。なお、コントラスト比およ
び配向角の均一性が実用上十分であるものを良品とし、
コントラスト比が実用上不十分であるもの、配向角の不
均一に起因すると考えられる画像ムラが生じたもの、あ
るいはアクティブマトリクス用素子を構成する各層の剥
離もしくは断線に起因する欠陥画素が生じたものは、い
ずれも不良品とした。

実験の結果不良品の割合は８０％であり、本発明の構成
を採用することにより極めて簡単にしかも高い歩留まり
でアクティブマトリクス用素子を形成することができる
ことが確認できた。

〈実施例２〉下記（１）乃至（５）の工程を経て、第２図の構成に基
いて、本発明に係るアクティブマトリクス用素子を有し
てなる液晶セルを合計１０００個作製した。

（１）第１電極層の形成ガラス製の基板上に、スパッタリング法により、ＩＴＯ
（スズとインジウムの酸化物）よりなる厚さ３０００人
の薄膜を形成し、次いで第１マスクを用いてフォトレジ
スト法を用いテーバエツチングによりバターニング処理
し、もって幅が４ｏμで帯状の一方の第１電極層と、５
００ｎ　Ｘ　５００ｎの方形状で画素電極を兼ねる他方
の第１電極層とを形成した。

（２）半導体層の形成 ■サブ半導体層の形成プラズマＣＶＤ法により、下記条件に基いて、上記一方
の第１電極層および他方の第１電極層上にそれぞれリン
含有アモルファスシリコンのｎ９型半導体よりなるより
なる厚さ５００人のサブ半導体層の薄膜を形成した。

条註０ガス圧：　０．３ＴｏｒｒＯ基板温度：２２０℃ ｏ　ＲＦ　（１３，５６ＭＨｚ）７４力ニ１０ＷＯ反応
ガスおよび供給量０ＰＨ３と５ｉＨａとの混合ガス　　　　１０ｓｅｃａ
（ＰＨｓの５ｔＨｎに対する濃度ＰＨｓ／５ｉＨａ：　１％（体積比））ｏ　Ａｒ　　　
　　　　　　　　　　　　　９０ｓｃｅ＋ｗ■メイン半
導体層の形成プラズマＣＶＤ法により、下記条件に基いて、上記サブ
半導体層の薄膜上にそれぞれリン含有アモルファスシリ
コンよりなる厚さ５ｏｏｏ人のメイン半導体層の薄膜を
形成した。

条孔０ガス圧：　Ｑ、３ＴｏｒｒＯ基板温度：２２０℃ ０反応ガスおよび供給量０ＰＨｆｆと５ｉＨａとの混合ガス　　　　１０ｓｅｃ
ｍ１０５ｅのＳｉＨ４に対する濃度Ｐ　Ｈｓ／Ｓｉ　Ｈａ　：　２００ｐｐｍ　（体積比）
）ｏ　Ａｒ　　　　　　　　　　　　　　　　９０ｓｃ
ｃｍ■パターニング処理以上のサブ半導体層およびメイン半導体層の薄膜を第２
マスクを用いてバターニング処理し、もってそれぞれ独
立した２層構成の一方の半導体層および他方の半５体層
を形成した。

（３）第２ｉｉｔ極層の形成電子ビーム蒸着法により、前記一方の半導体層および他
方の半導体層の上に、白金（Ｐｔ）よりなる厚さ３００
人の金属薄膜を形成し、次いで第３マスクを用いてリフ
トオフ法によりパターニング処理し、もって第２電極層
を形成した。

（４）熱処理工程以上の工程（１）乃至（３）を経由して作製された素子
を、５　Ｘ　１０−”Ｔｏｒｒ程度の真空中において温
度２００℃で３０分間にわたり熱処理した。

（５）配向層の形成ＳｉＯを蒸着材料として用いて斜め蒸着法により平均厚
さ２０００人の蒸着膜よりなる配向層を形成した。

以上の工程を経由して、作製された合計１０００個の液
晶セルをそれぞれ用いて実際に液晶表示装置を構成し、
実施例１と同様にして液晶セルの不良品の割合を調べた
。

実験の結果不良品の割合は８５％であり、本発明の構成
を採用することにより極めて簡単にしかも高い歩留まり
でアクティブマトリクス用素子を形成することができる
ことが確認できた。

〈実施例３〉下記（１）乃至（５）の工程を経て、第３図の構成に基
いて、本発明に係るアクティブマトリクス用素子を有し
てなる液晶セルを合計１０００個作製レム。

（１）第１電極層の形成ガラス製の基板上に、スパッタリング法により、ＩＴＯ
（スズとインジウムの酸化物）よりなる厚さ３０００人
のｉｐを形成し、次いで第１マスクを用いてフォトレジ
スト法を用いテーパエツチングによりパターニング処理
し、もって幅が４０μで帯状の一方の第１電極層と、５
００ＩｒｍＸ　５００μの方形状で画素電極を兼ねる他
方の第１１！極層とを形成した。

（２）半導体層の形成プラズマＣＶＤ法により、下記条件に基いて、上記一方
の第１’を極層および他方の第１電極層上に一体的に連
続したアモルファスシリコンよりなる厚さ８０００人の
半導体の薄膜を形成した。

免許０ガス圧：　０．３ＴｏｒｒＯ基板温度：２２０℃ ｏ　ＲＦ　（１３，５６ＭＨｚ）　ｔｉｔカニ１０ＷＯ
反応ガスおよび供給量ｏ　Ｓｉ　Ｈａ　　　　　　　　　　　　　　１０ＳＣ
Ｃ＋１０Ａｒ９０ＳＣＣ＋１（３）第２を極層の形成電子ビーム蒸着法により、前記半導体層の上に、クロム
（Ｃｒ）よりなる厚さ１ｏｏｏ人の金属薄膜を形成した
。

（４）パターニング処理前記半導体層および第２電極層の薄膜を、第２マスクを
用いて連続的なエツチングによりパターニング処理し、
もって所定の形状の半導体層および第２電極層とした。

（５）配向層の形成５１０を蒸着材料として用いて斜め蒸着法により平均厚
さ２０００人の蒸着膜よりなる配向層を形成した。

実験の結果不良品の割合は７０％であり、本発明の構成
を採用することにより極めて簡単にしかも高い歩留まり
でアクティブマトリクス用素子を形成することができる
ことが確認できた。

く比較例１〉下記（１）乃至（８）の工程を経て、第４図の構成に基
いて、比較用のアクティブマトリクス用素子を存してな
る液晶セルを合計１０００個作製レム。

（１）導電層の形成プラズマＣＶＤ法により、下記条件に基いて、ガラス製
の基板上に、リン含有アモルファスシリコンのｎ′型半
導体よりなる厚さ３０００人の４電層の薄膜を形成した
。

条■ Ｏガス圧：　０．３Ｔｏｒｒ０基板温度：２２０℃ ＯＲＦ　（１３，５６ＭＨｚ）ｔｉｔカニｌ０ＷＯ反応
ガスおよび供給量０ＰＨ３とＳｉＨ４との混合ガス　　　　１０ｓ１０５
ｃ　Ｐ　ＨｓのＳｉＨ４に対する濃度ＰＨｓ／５ｔＨａ：　１％（体積比））ｏ　Ａｒ　　　
　　　　　　　　　　　　　９０ｓｅｃｍ（２）半導体
層の形成プラズマＣＶＤ法により、下記条件に基いて、上記導電
層上にリン含有アモルファスシリコンよりなる厚さ８０
００人の半導体層の薄膜を形成した。

条孔Ｏガス圧：　０．３ＴｏｒｒＯ基板温度：２２０℃ ｏ　ＲＦ　（１３，５６ＭＨｚ）電カニ１０ＷＯ反応ガ
スおよび供給量ＯＰＨ，と５ｉＨａとの混合ガス　　　　１０３ｃｃｌ
ｌｌ（ＰＨ２のＳｉＨ４に対する濃度Ｐ　Ｈｓ／　Ｓｔ　Ｈａ　：　２００ｐｐｍ　（体積比
））ｏ　Ａｒ　　　　　　　　　　　　　　　　９０ｓ
ｅｃｍ（３）ショットキーバリアを形成するための金属
層の形成電子ビーム蒸着法により、前記半導体層の上に、白金（
Ｐｔ）よりなる厚さ５００人の金属薄膜を形成し、次い
で第１マスクを用いてリフトオフ法によりパターニング
処理し、もって一対のショットキーバリアを形成するた
めの金属層を形成した。

（４）熱処理工程以上の工程（１）乃至（３）を経由して作製された素子
を、５　Ｘ　１０−’Ｔｏｒｒ程度の真空中において温
度２００℃で３０分間にわたり熱処理した。

（５）パターニング処理以上の導電層および半導体層の薄膜を第２マスクを用い
てパターニング処理し、もって所定の大きさの導電層お
よび半導体層を形成した。

（６）パフシベーシッン層の形成プラズマＣＶＤ法により、下記条件に基いて、上記半導
体層および基板上にアモルファス窒化シリコンよりなる
厚さ３０００人の薄膜を形成した。

魚註０ガス圧＝２ＴＯｒｒＯ基板温度：２５０℃ ＯＲＦ　（１３，５６ＭＨｚ）電カニ　２００ＷＯ反応
ガスおよび供給量ｏ　ＳＩ　Ｈａ　　　　　　　　　　　　　　３５０ｓ
ｃｃｍＯＮ　Ｈｓ　　　　　　　　　　　　　３０００
ｓｃｃｍ以上の薄膜を第３マスクを用いてパターニング
処理し、もって所定の大きさのパンシベーション層を形
成した。

（７）走査電極層および画素電極層の形成前記金属層お
よびパフシベーシッン層の上に、スパッタリング法によ
り、ＩＴＯ（スズとインジウムの酸化物）よりなる厚さ
３０００人の薄膜を形成し、次いで第４マスクを用いて
パターニング処理し、もって走査電極層および画素電極
層を形成した。

（８）配向層の形成ＳｉＯを蒸着材料として用いて斜め蒸着法により平均厚
さ２０００人の蒸着膜よりなる配向層を形成した。

以上の工程を経由して、作製された合計１０００個の比
較用の液晶セルをそれぞれ用いて実際に液晶表示装置を
構成し、実施例１と同様にして液晶セルの不良品の割合
を調べた。

実験の結果不良品の割合は５０％と大きく、歩留まりの
低いものであった。

このように従来の構成のアクティブマトリクス用素子に
おいては、工程数が多くて製造に手間を要するうえ、当
該素子の形態が凹凸の著しいものであるため、配向層の
形成不良に起因する画像ムラが生じやすく、また当該素
子を構成する各層の剥離もしくは断線に起因すると考え
られる画素の欠陥が生じやすいものである。

【図面の簡単な説明】

第１図乃至第３図はそれぞれ本発明のアクティブマトリ
クス用素子を用いて液晶セルを構成する場合の具体的構
成例を示す説明図、第４図は従来のアクティブマトリク
ス用素子を用いて液晶セルを構成する場合の具体的構成
例を示す説明図であ１１．１２・・・第１１！掻層　　
２１，２２・・・半導体層３０・・・第２電極層２１ａ、２２ａ・・・サブ半導体層２１ｂ、２２ｂ・・・メイン半導体層４１・・・上基板　　　　　　４２・・・下基板４３・
・・対向電極ＦＩＮ　　　　　４４・・・画素電極層４
５．４６・・・配向層　　　　４７・・・液晶層８１・
・・上基板　　　　　　８２・・・下基板８３・・・対
向電極層　　　　８４・・・画素電極層８５．８６・・
・配向層　　　　８７・・・液晶層８８・・・パフシベ
ーシッン層９０・・・アクティブマトリクス用素子９１・・・導電
層　　　　　　９２・・・半導体層９３．９４・・・金
属層　　　　９５・・・走査電極層９６・・・電極層乍１図（，４）１年　１　図　（ロ）手続補正書く自発）昭和６１年９月２２日特許庁長官　黒　１）明　雄　殿１、事件の表示アクティブマトリクス用素子３、補正をする者事件との関係　　特許出願人住　所　東京都新宿区西新宿１丁目２６番２号名　称　
（１２７）小西六写真工業株式会社明細書の発明の詳細
な説明の欄訂正する。（２）同第２２真下から第１行中「８５％」を「１５％
」と訂正する。（３）同第２５頁第６行中「７０％」を「３０％」と訂
正する。

Claims

【特許請求の範囲】１）直列かつ逆方向に接続された一対の薄膜ダイオード
よりなるアクティブマトリクス用素子において、前記一対の薄膜ダイオードは、基板上に互いに離間して
形成された２つの第１電極層と、これらの第１電極層上
にそれぞれ積層された半導体層と、これらの半導体層上
に一体的に積層され、かつ前記半導体層のそれぞれとの
間においてショットキーバリアが形成される第２電極層
とを有してなることを特徴とするアクティブマトリクス
用素子。