JP2020115531A - Dlts測定用電極の作製方法 - Google Patents
Dlts測定用電極の作製方法 Download PDFInfo
- Publication number
- JP2020115531A JP2020115531A JP2019006752A JP2019006752A JP2020115531A JP 2020115531 A JP2020115531 A JP 2020115531A JP 2019006752 A JP2019006752 A JP 2019006752A JP 2019006752 A JP2019006752 A JP 2019006752A JP 2020115531 A JP2020115531 A JP 2020115531A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicon wafer
- measurement
- dlts
- dlts measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
シリコンウェーハにおけるキャリアの再結合中心となる金属不純物を分析する手法として、DLTS(Deep Level Transient Spectroscopy)測定が知られている。このDLTS測定を実施する場合、シリコンウェーハ上にショットキー電極を形成し、その電極から測定用の信号を得ることになる。
また、Al電極を用いてDLTS測定を行う場合、該電極からの信号測定の際に金属不純物とは関係のない静電容量変化の疑似ピークが検出されやすいという課題があった。これは、疑似ピークの主原因が、電極を蒸着する際、真空チャンバ内の残留ガスが気化した蒸着材料(Alなど)に取り込まれ、取り込まれた残留ガスがシリコンと反応して絶縁性の酸化物を形成することにあると考えられている。
特許文献2に開示される発明のように、ショットキー電極を形成する材料がSb(アンチモン)である場合は、残留ガスが取り込まれたとしても、これがシリコンとは反応せず、Sbと反応してSbの酸化物(三酸化アンチモン)を形成する。
Sbの酸化物(三酸化アンチモン)は導電性であるため、絶縁性の酸化物が形成された場合に生じるような疑似ピークは現れない。
この密着膜は、電極強度を確保し、酸化膜の場合よりも測定精度の向上が期待できるが、ショットキー電極をシリコンウェーハに直接接合した場合に比べ、整流特性が劣るという課題があった。
更には、蒸着による電極の形成後、所定条件下で熱処理を施すことにより、密着膜を介在させることなく十分な電極強度が得られることを知見した。
尚、前記所定金属は、Tiであることが望ましい。
また、前記シリコンウェーハを用意するステップにおいて、前記シリコンウェーハをフッ化水素酸水溶液に浸漬し、ウェーハ表面の自然酸化膜を除去するステップを備えることが望ましい。
また、真空下で前記シリコンウェーハに対し所定金属を蒸着し、所定大きさの電極を形成するステップにおいて、前記電極の厚さを50nm以上300nm以下に形成することが望ましい。
前記ショットキー電極1の大きさ(直径d)は、例えばφ1mm〜φ3mmに形成されている。これはDLTS測定装置において測定サンプル(シリコンウェーハ)を載せる測定ステージの大きさ(例えば5mm角)、或いは測定サンプルの大きさにより決定される。
また、シリコンウェーハWとショットキー電極1との接合性は、後述する電極蒸着後の真空熱処理により、物理的に良好なものとなり(コメント:接合性が良好になる理由についてご教示願います)、従来のようにシリコンウェーハWと電極1との間に導電性の密着膜が介在しなくても十分な強度を得ることができる。
その後、シリコンウェーハWを純水でリンス洗浄し、シリコンウェーハWの表面を清浄な面とする(ステップS2)。
次いで、加熱プレート16を加熱し(約1700℃以上)、その上のTiの金属片15を気化させる。これにより気化した金属がマスク基板14のパターンを通過し、シリコンウェーハWに蒸着する(ステップS4)。即ち、シリコンウェーハWの表面には、Tiからなる所定形状のショットキー電極が形成されることになる。
また、電極の厚さtの制御は蒸着時間を調整することによりなされ、電極の厚さtは、50nm以上300nm以下に形成される。その理由は、前記したように50nm未満では、薄すぎてショットキー特性を得るのが困難であるためであり、300nmを越えると、シリコンウェーハに対するTi膜の密着性が悪化するためである。
次いで、ヒータ25、26が作動され、チャンバ21内の温度が200℃以上300℃以下の範囲で設定され、この加熱状態が15分以上30分以下で設定された時間継続される(ステップS6)。
また、真空中での熱処理のため、熱処理中におけるTiやシリコンの酸化を防止することができる。
これにより、シリコンウェーハWとショットキー電極1との良好な接合性が得られる。更には、ショットキー電極1の材料をTiとするため、真空蒸着による電極の作製が容易であり、擬似ピーク等のノイズの発生を抑制し、精度の良いDLTS測定を行うことができる。
Ti以外には、例えば、W或いはPtを電極として用いることができる。しかしながら、TiはWやPtよりも融点が低く、真空蒸着による電極の作製が容易であり、またWやPtに比べてDLTS測定時のノイズが検出されにくいため最も好ましい。
実施例1では、前記実施の形態に従いP型シリコンウェーハ(5mm角サンプル)上にTiを真空蒸着して電極を形成した。電極の大きさはφ3mm、厚さは200nmとした。その後、真空下での加熱処理を250℃で15分間行い、DLTS測定用のショットキー電極を得た。
得られたDLTS測定用電極を用いて、前記P型シリコンウェーハに対するDLTS測定を行った。具体的には、セミラボ製のDLTS測定装置を使用して、逆バイアス電圧を−5V、パルス電圧を−0.5V、温度を40〜300Kの範囲で0.01K/secで掃引して、DLTS信号を取得した。
実施例2では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を250℃で30分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
実施例3では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を200℃で20分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
実施例4では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を300℃で20分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
実施例5では、電極の大きさはφ3mm、厚さは50nmとした以外、実施例1と同じ条件でDLTS用電極を作製し、測定を行った。
実施例6では、電極の大きさはφ3mm、厚さは300nmとした以外、実施例1と同じ条件でDLTS用電極を作製し、測定を行った。
このグラフに示されるように、実施例1〜6の場合には、ほぼ温度変化によらず、ノイズの発生がないことが確認された。即ち、電極を真空蒸着後に真空加熱処理を200℃以上300℃以下の範囲で15分以上30分以下の時間実施することによりノイズを抑制することができると確認した。
比較例1では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を施さずに該電極をDLTS測定用のショットキー電極とした。その他の測定条件は実施例1と同様とした。
比較例2では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を250℃で5分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例3では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を250℃で10分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例2では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を150℃で30分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例3では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を400℃で30分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例6では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、真空加熱処理を250℃で35分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例7では、実施例1と同様の条件にてTiを真空蒸着してP型シリコンウェーハ上に電極を形成し、常圧での加熱処理を250℃で15分間行い、DLTS測定用のショットキー電極を得た。その他の測定条件は実施例1と同様とした。
比較例8では、電極の大きさはφ3mm、厚さは40nmとした以外、実施例1と同じ条件でDLTS用電極を作製し、測定を行った。
比較例9では、電極の大きさはφ3mm、厚さは350nmとした以外、実施例1と同じ条件でDLTS用電極を作製し、測定を行った。
このグラフに示されるように、比較例1〜7、9の場合には、いずれも40K〜100K付近において、疑似ピークの発生が確認された。また、比較例8の場合には、電極の厚み寸法が小さいため、DLTS信号を取得することが出来なかった。
W シリコンウェーハ
Claims (4)
- シリコンウェーハのDLTS測定用に該シリコンウェーハにショットキー電極を形成するDLTS測定用電極の作製方法であって、
前記シリコンウェーハを用意するステップと、
真空下で前記シリコンウェーハの表面に所定金属を蒸着し、所定大きさの電極を形成するステップと、
前記電極が蒸着された前記シリコンウェーハに対し、200℃以上300℃以下で15分以上30分以下の間、真空下での加熱処理を施すステップと、
を備えることを特徴とするDLTS測定用電極の作製方法。 - 前記所定金属は、Ti(チタン)であることを特徴とする請求項1に記載されたDLTS測定用電極の作製方法。
- 前記シリコンウェーハを用意するステップにおいて、
前記シリコンウェーハをフッ化水素酸水溶液に浸漬し、ウェーハ表面の自然酸化膜を除去するステップを備えることを特徴とする請求項1または請求項2に記載されたDLTS測定用電極の作製方法。 - 真空下で前記シリコンウェーハに対し所定金属を蒸着し、所定大きさの電極を形成するステップにおいて、
前記電極の厚さを50nm以上300nm以下に形成することを特徴とする請求項1乃至請求項3のいずれかに記載されたDLTS測定用電極の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006752A JP7220572B2 (ja) | 2019-01-18 | 2019-01-18 | Dlts測定用電極の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006752A JP7220572B2 (ja) | 2019-01-18 | 2019-01-18 | Dlts測定用電極の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020115531A true JP2020115531A (ja) | 2020-07-30 |
JP7220572B2 JP7220572B2 (ja) | 2023-02-10 |
Family
ID=71778712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019006752A Active JP7220572B2 (ja) | 2019-01-18 | 2019-01-18 | Dlts測定用電極の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7220572B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4825482A (ja) * | 1971-08-04 | 1973-04-03 | ||
JPS6373290A (ja) * | 1986-09-17 | 1988-04-02 | コニカ株式会社 | アクテイブマトリクス用素子 |
JP2010050282A (ja) * | 2008-08-21 | 2010-03-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 |
JP2010086999A (ja) * | 2008-09-29 | 2010-04-15 | Sumitomo Electric Ind Ltd | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 |
JP2011129650A (ja) * | 2009-12-16 | 2011-06-30 | Sumco Corp | Dlts測定用電極及びその製造方法 |
JP2017112256A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社Sumco | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 |
JP2017109883A (ja) * | 2015-12-14 | 2017-06-22 | 信越半導体株式会社 | シリコン結晶の金属不純物分析方法及び評価方法 |
-
2019
- 2019-01-18 JP JP2019006752A patent/JP7220572B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4825482A (ja) * | 1971-08-04 | 1973-04-03 | ||
JPS6373290A (ja) * | 1986-09-17 | 1988-04-02 | コニカ株式会社 | アクテイブマトリクス用素子 |
JP2010050282A (ja) * | 2008-08-21 | 2010-03-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の評価方法及びエピタキシャル基板の製造方法 |
JP2010086999A (ja) * | 2008-09-29 | 2010-04-15 | Sumitomo Electric Ind Ltd | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 |
JP2011129650A (ja) * | 2009-12-16 | 2011-06-30 | Sumco Corp | Dlts測定用電極及びその製造方法 |
JP2017109883A (ja) * | 2015-12-14 | 2017-06-22 | 信越半導体株式会社 | シリコン結晶の金属不純物分析方法及び評価方法 |
JP2017112256A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社Sumco | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7220572B2 (ja) | 2023-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10385454B2 (en) | Diffusion resistant electrostatic clamp | |
JP2000200889A (ja) | タンタル酸化膜を備えたキャパシタ製造方法 | |
US20220344282A1 (en) | Stress and overlay management for semiconductor processing | |
Bao et al. | Ozone‐based atomic layer deposition of Al2O3 from dimethylaluminum chloride and its impact on silicon surface passivation | |
KR101555547B1 (ko) | SiC 반도체장치의 제조방법 | |
TWI646581B (zh) | 製作鍺磊晶層之方法以及應用其之製作元件之方法 | |
CN112164726B (zh) | 一种肖特基势垒二极管及其制备方法 | |
JP7220572B2 (ja) | Dlts測定用電極の作製方法 | |
KR101765412B1 (ko) | 수소 센서 및 이의 제조방법 | |
Bansal et al. | On the surface passivation of c-silicon by RF sputtered Al 2 O 3 for solar cell application | |
JP5436299B2 (ja) | 半導体装置の製造方法 | |
JP6268676B2 (ja) | 電極の形成方法 | |
US5610098A (en) | N-INP Schottky diode structure and a method of making the same | |
JPS6249753B2 (ja) | ||
JP5556731B2 (ja) | ウェーハの電気特性測定方法 | |
JPH03126220A (ja) | 半導体素子 | |
TW591707B (en) | Method for producing substrate material and semiconductor device including plasma processing | |
JP2014116510A (ja) | 半導体評価方法 | |
WO2013048270A1 (en) | Method for forming palladium silicide nanowires | |
RU2331949C1 (ru) | Способ получения структуры "кремний-на-изоляторе" | |
US7371668B2 (en) | Method for making a metal oxide semiconductor device | |
KR20100098181A (ko) | 금속 산화물층의 비표면적 증가 방법 | |
JPH09196879A (ja) | 水素感知用酸化スズ薄膜センサおよびその製造方法 | |
TW200415803A (en) | Electrode for p-type SIC | |
JP2002164397A (ja) | 半導体基板のc−v測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7220572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |