JP2010086999A - 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 - Google Patents

半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 Download PDF

Info

Publication number
JP2010086999A
JP2010086999A JP2008250990A JP2008250990A JP2010086999A JP 2010086999 A JP2010086999 A JP 2010086999A JP 2008250990 A JP2008250990 A JP 2008250990A JP 2008250990 A JP2008250990 A JP 2008250990A JP 2010086999 A JP2010086999 A JP 2010086999A
Authority
JP
Japan
Prior art keywords
layer
nickel
semiconductor device
laminate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008250990A
Other languages
English (en)
Other versions
JP5369581B2 (ja
Inventor
Yoshitaka Setoguchi
佳孝 瀬戸口
Hideto Tamaso
秀人 玉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008250990A priority Critical patent/JP5369581B2/ja
Publication of JP2010086999A publication Critical patent/JP2010086999A/ja
Application granted granted Critical
Publication of JP5369581B2 publication Critical patent/JP5369581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供する。
【解決手段】半導体上のニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層と、ニッケルシリサイド層上に設置されたチタン層と、チタン層上に設置された金属層とを含み、金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種である、半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法である。
【選択図】図3

Description

本発明は、半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法に関し、特に、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法に関する。
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流となっている。また、高耐圧かつ大電流のパワーデバイスに用いられる半導体デバイスとしては、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。
このような縦型の半導体デバイスをはんだ接合するための裏面電極には様々な材料および構造のものが用いられているが、その中の1つとして、チタン層とニッケル層と金層との積層体(Ti/Ni/Au)が提案されている(たとえば、非特許文献1参照)。
また、近年では、シリコンに比べて絶縁破壊電圧が高い等の優れた特性を有し、低損失で高温動作が可能なパワーデバイスとして、炭化ケイ素を用いた半導体デバイスが大きく期待されている。
このような炭化ケイ素を用いた半導体デバイスの電極としては、n型炭化ケイ素基板にニッケル層を真空蒸着で形成した後に加熱して形成されたものが提案されている(たとえば、非特許文献2参照)。
また、特許文献1には、従来の炭化ケイ素を用いた縦型の半導体デバイスの裏面電極として、n型炭化ケイ素基板にニッケル層を形成した後に加熱することによってn型炭化ケイ素基板とオーミックコンタクトをとるニッケルシリサイド層を形成し、そのニッケルシリサイド層上にニッケル層およびカソード電極が順次積層された構成の裏面電極が記載されている(たとえば、特許文献1の段落[0002]〜[0003]参照)。しかしながら、この従来の裏面電極においては、ニッケル層およびカソード電極がニッケルシリサイド層から剥がれやすいという問題があった。
そこで、特許文献1においては、ニッケルシリサイド層の形成時にニッケルシリサイド層の表面に残るニッケル層を除去した後にチタン層、ニッケル層および銀層をこの順に積層してなるカソード電極を形成した構成の裏面電極とすることによって、剥がれ不良を抑制することが提案されている(たとえば、特許文献1の段落[0020]〜[0025]参照)。
特開2008−53291号公報 粥川 君治等、「パワーデバイス裏面電極と鉛フリーはんだの界面構造と接合性」、デンソーテクニカルレビュー、Vol.11、No.2、2006年 電子技術総合研究所 先進パワーデバイス研究室 材料科学部 ハードエレクトロニクス・ラボ、「SiCパワー素子プロセスでブレークスルー」、電子技術総合研究所ニュース、Vol.612、2001年1月、p.4〜p.8
しかしながら、特許文献1で剥がれ不良が抑制できるとされている構成の裏面電極においても未だニッケルシリサイド層とチタン層との密着性が低く、半導体デバイスのチップカット時にカソード電極がニッケルシリサイド層から剥がれてしまうという問題があった。
そこで、本発明の目的は、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供することにある。
本発明は、半導体上のニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層と、ニッケルシリサイド層上に設置されたチタン層と、チタン層上に設置された金属層とを含み、金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種である、半導体デバイス用裏面電極である。
ここで、本発明の半導体デバイス用裏面電極においては、半導体は炭化ケイ素であることが好ましい。
また、本発明の半導体デバイス用裏面電極においては、ニッケルシリサイド層とチタン層との間にニッケルシリコン合金層またはニッケル層とシリコン層との積層体が設置されていることが好ましい。
また、本発明は、上記のいずれかの半導体デバイス用裏面電極を含む半導体デバイスである。
また、本発明は、半導体上にニッケルシリコン合金層またはニッケル層とシリコン層との積層体を形成する工程と、ニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱することによってニッケルシリコン合金層またはニッケル層とシリコン層との積層体の半導体側の一部にニッケルシリサイド層を形成する工程と、ニッケルシリコン合金層またはニッケル層とシリコン層との積層体を除去する工程と、ニッケルシリサイド層上にチタン層を形成する工程と、チタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含む半導体デバイス用裏面電極の製造方法である。
さらに、本発明は、半導体上にニッケルシリコン合金層またはニッケル層とシリコン層との積層体を形成する工程と、ニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱することによってニッケルシリコン合金層またはニッケル層とシリコン層との積層体の半導体側の一部にニッケルシリサイド層を形成する工程と、ニッケルシリコン合金層またはニッケル層とシリコン層との積層体上にチタン層を形成する工程とチタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含む半導体デバイス用裏面電極の製造方法である。
また、上記の本発明の半導体デバイス用裏面電極の製造方法において、半導体は炭化ケイ素であることが好ましい。
本発明によれば、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
<実施の形態1>
図1に、本発明の半導体デバイス用裏面電極の一例を用いた本発明の半導体デバイスの一例であるショットキーダイオードの模式的な断面図を示す。図1に示すショットキーダイオードは、半導体基板1と、半導体基板1の表面上に設置された半導体層2と、半導体層2上の表面に設置されたショットキー電極4と、半導体基板1の裏面上に設置されたニッケルシリサイド層3と、ニッケルシリサイド層3の裏面上に設置されたチタン層5と、チタン層5の裏面上に設置された金属層6とを備えた構成となっている。
ここで、半導体基板1としては、たとえば半導体材料からなる基板を用いることができ、なかでもn型の炭化ケイ素基板を用いることが好ましい。半導体基板1としてn型の炭化ケイ素基板を用いた場合には、炭化ケイ素はシリコンよりもバンドギャップが大きい半導体材料であるため、シリコン基板を用いた場合と比べてショットキーダイオードを高電圧下で大電流による駆動を行なうことができる傾向にある。
また、半導体層2としては、たとえば半導体材料からなる層を用いることができ、なかでも炭化ケイ素を用いることが好ましい。たとえば、半導体基板1としてn型の炭化ケイ素基板を用いた場合には、半導体基板1の表面上に炭化ケイ素からなる半導体層2をエピタキシャル成長させてショットキーダイオードを形成することができるため、そのようにして形成されたショットキーダイオードは上記と同様の理由により高電圧下で大電流による駆動を行なうことができる傾向にある。
また、ショットキー電極4としては、たとえば半導体層2とショットキー接合を形成する従来から公知のショットキー電極を用いることができ、たとえば、半導体層2が炭化ケイ素からなる場合には、半導体層2側からチタン層とアルミニウム層をこの順序で積層した積層体などを用いることができる。
また、ニッケルシリサイド層3は、ニッケルがシリサイド化した層であり、Ni2Siの化学式で表わされる化合物からなる層である。
ここで、ニッケルシリサイド層3の厚さは、200nm以下であることが好ましく、10nm以上100nm以下であることがより好ましい。ニッケルシリサイド層3の厚さが200nm以下である場合、特に10nm以上100nm以下である場合には、ニッケルシリサイド層3が薄すぎることによる特性のばらつきを低減することができるとともに、ニッケルシリサイド層3が厚すぎることによる半導体基板1からの剥離を有効に抑止することができる傾向にある。
また、チタン層5としては、たとえば従来から公知のチタンからなる層を用いることができる。
ここで、チタン層5の厚さは、5nm以上500nm以下であることが好ましく、20nm以上300nm以下であることがより好ましい。チタン層5の厚さが5nm以上500nm以下である場合、特に20nm以上300nm以下である場合には、チタン層5が薄すぎることによるニッケルシリサイド層3との密着性の低下を有効に抑止することができるとともに、チタン層5が厚すぎることによるチタン層5の高抵抗化を有効に抑止することができる傾向にある。
また、金属層6としては、ニッケル層、白金層、銀層、ニッケル層と銀層との積層体(ニッケル層と銀層との積層順序は問わない。)およびニッケル層と金層との積層体(ニッケル層と銀層との積層順序は問わない。)からなる群から選択される少なくとも1種が用いられる。なお、金属層6として、上記の層から2層以上選択される場合には、たとえばニッケル層と白金層との積層体のように積層構成になることは言うまでもない。
ここで、金属層6の厚さは、50nm以上1000nm以下であることが好ましく、100nm以上500nm以下であることがより好ましい。金属層6の厚さが50nm以上1000nm以下である場合、特に100nm以上500nm以下である場合には、金属層6が薄すぎることによるチタン層5との密着性の低下を有効に抑止することができるとともに、金属層6が厚すぎることによる金属層6の高抵抗化を有効に抑止することができる傾向にある。
なお、本実施の形態においては、ニッケルシリサイド層3とチタン層5と金属層6との積層体から本発明の半導体デバイス用裏面電極が構成されている。
以下、図2〜図6の模式的断面図を参照して、図1に示すショットキーダイオードの製造方法の一例について説明する。
まず、図2に示すように、半導体基板1の表面上に半導体層2を形成する。ここで、半導体層2は、たとえば従来から公知のCVD(Chemical Vapor Deposition)法などにより、半導体基板1の表面上にエピタキシャル成長させることなどによって形成することができる。
次に、図3に示すように、半導体基板1の裏面上にニッケルシリコン合金層8を形成する。なお、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体(ニッケル層とシリコン層との積層順序は問わないが、半導体基板1側からニッケル層、シリコン層の順序で積層されていることが好ましい。)を形成してもよい。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体は、たとえば、スパッタ法または真空蒸着法などにより形成することができる。
なお、ニッケルシリコン合金層8は、ニッケルとシリコンとが混在している層のことである。ここで、ニッケルシリコン合金層8は、たとえば、後述するニッケルシリコン合金層8の加熱前はアモルファスであるが、後述するニッケルシリコン合金層8の加熱後に多結晶化することもある。
次に、図4に示すように、半導体基板1の裏面上のニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱することによって、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の半導体基板1側の一部をニッケルシリサイド層3とする。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の加熱は、たとえばアルゴンガス雰囲気における大気圧近傍の圧力下で、たとえば900℃以上1100℃以下の温度で、たとえば30秒以上30分以下の時間だけ加熱することにより行なうことができる。また、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の加熱は、たとえば、従来から公知の加熱炉を用いて加熱する方法または従来から公知の赤外線ランプを用いたRTA(Rapid Thermal Annealing)装置を用いて加熱する方法などがある。
次に、図5に示すように、半導体層2の表面上にショットキー電極4を形成する。ここで、ショットキー電極4は、たとえばEB(Electron Beam)蒸着法などにより形成することができる。また、ショットキー電極4の形成後は、ショットキー電極4と半導体層2との密着性を高めることを目的としてショットキー電極4を加熱してもよい。また、ショットキー電極4の形成後に、たとえば従来から公知のフォトリソグラフィ技術およびエッチング技術を用いて、ショットキー電極4のパターンニングを行なってもよい。また、ショットキー電極4の形成前および/または形成後に、半導体層2の表面上に、二酸化シリコン(SiO2)などの酸化物膜を形成してもよい。
次に、図6に示すように、ニッケルシリサイド層3の裏面上に残っているニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することによって、ニッケルシリサイド層3の裏面を露出させる。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の除去は、たとえば従来から公知のSPM(Sulfuric acid Hydrogen Peroxide Mixture:硫酸と過酸化水素水との混合液)、王水およびフッ酸などを用いて行なうことができる。
次に、図7に示すように、ニッケルシリサイド層3の裏面上にチタン層5を形成する。その後、チタン層5上に金属層6を形成することによって、図1に示す構成のショットキーダイオードを製造することができる。なお、金属層6の裏面上には、たとえば金層などの導電層をさらに形成してもよい。また、チタン層5、金属層6および導電層は、たとえばEB蒸着法などにより形成することができる。
その後、以上のようにして形成された図1に示す構成のショットキーダイオードは、たとえば図8に示すように、ショットキーダイオードの裏面がダイボンディング用基板9に接合されて用いられることになる。
以上のように、本発明においては、半導体基板1の裏面上にニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を形成し、そのニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成している。そして、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層3の裏面上にチタン層5を形成している。
従来の特許文献1のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合には、ニッケルシリサイド層の表面荒れが多く、ニッケルシリサイド層とチタン層との密着性に問題があった。
しかしながら、本発明のように、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成した場合には、従来のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合と比べて、ニッケルシリサイド層3とチタン層5との密着性が向上するためチタン層5の剥離を十分に抑制することができる。これは、たとえばニッケルシリサイド層3が接する半導体基板1が炭化ケイ素などの炭素を含む半導体であるときには、炭素を含む半導体からなる半導体基板1からの炭素の析出が抑制されるためと考えられる。
さらには、本発明のようにして半導体基板1の裏面上に形成された半導体デバイス用裏面電極は、低抵抗でもあるために特性に優れたものとすることができる。
<実施の形態2>
図9に、本発明の半導体デバイス用裏面電極の他の一例を用いた本発明の半導体デバイスの他の一例であるショットキーダイオードの模式的な断面図を示す。図9に示す構成のショットキーダイオードは、ニッケルシリサイド層3とチタン層5との間にニッケルシリコン合金層8が設置されていることに特徴がある。なお、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体が設置されていてもよい。
したがって、本実施の形態においては、ニッケルシリサイド層3とニッケルシリコン合金層8(またはニッケル層とシリコン層との積層体)とチタン層5と金属層6との積層体から本発明の半導体デバイス用裏面電極が構成されていることになる。
以下、図9に示す構成のショットキーダイオードの製造方法の一例について説明する。
まず、図2に示すように、半導体基板1の表面上に半導体層2を形成した後に、図3に示すように、半導体基板1の裏面上にニッケルシリコン合金層8を形成する。ここでも、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体(ニッケル層とシリコン層との積層順序は問わないが、半導体基板1側からニッケル層、シリコン層の順序で積層されていることが好ましい。)を形成してもよい。
ここで、ニッケルシリコン合金層8中におけるシリコン(Si)の原子数とニッケル(Ni)の原子数との比(Siの原子数/Niの原子数)は特には限定されないが、なかでも0.4以上0.6以下であることが好ましく、0.45以上0.55以下であることがより好ましい。上記の比(Siの原子数/Niの原子数)が0.4以上0.6以下である場合、特に0.45以上0.55以下である場合には、ニッケルシリコン合金層8の表面荒れを低減することができるため、ニッケルシリコン合金層8と後述するチタン層5との接触抵抗が小さくなり、さらにはニッケルシリコン合金層8とチタン層5との接合強度が増加する傾向にある。
そして、図4に示すように、半導体基板1の裏面上のニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱することによって、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の半導体基板1側の一部をニッケルシリサイド層3とする。
次に、図5に示すように、半導体層2の表面上にショットキー電極4を形成する。ここまでの工程は、実施の形態1と同様である。
次に、図10に示すように、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することなく、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の裏面上にチタン層5を形成する。その後、チタン層5上に金属層6を形成することによって、図9に示す構成のショットキーダイオードを製造することができる。なお、金属層6の裏面上には、たとえば金層などの導電層をさらに形成してもよい。
その後、以上のようにして形成された図9に示す構成のショットキーダイオードは、たとえば図11に示すように、ショットキーダイオードの裏面がダイボンディング用基板9に接合されて用いられることになる。
以上のように、本実施の形態においては、半導体基板1の裏面上にニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を形成し、そのニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成した後に、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することなく、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の裏面上にチタン層5を形成している。
この場合にも、従来のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合と比べて、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体とチタン層5との密着性が向上するため、チタン層5の剥離を十分に抑制することができる。これは、たとえばニッケルシリサイド層3が接する半導体基板1が炭化ケイ素などの炭素を含む半導体であるときには、炭素を含む半導体からなる半導体基板1からの炭素の析出が抑制されるためと考えられる。
また、この場合には、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体が除去されていないことから、ニッケルシリサイド層3の裏面が露出した場合にその裏面に形成される自然酸化膜による裏面汚染を抑制することができる。
したがって、本実施の形態のように、ニッケルシリコン合金層8を除去することなくニッケルシリコン合金層8の裏面上にチタン層5を形成した場合には、ニッケルシリコン合金層8を除去する工程を省略することができるために製造工程を簡略化することができるとともに、オーミック特性の劣化に起因するニッケルシリサイド層3の裏面の自然酸化膜の発生もニッケルシリコン合金層8またはニッケル層とシリコン層との積層体により抑えることができ、半導体デバイス用裏面電極が低抵抗となることから、特性に優れたものとすることができる。
本実施の形態における上記以外の説明は実施の形態1と同様であるため、その説明は省略する。
<実施例1>
まず、n型の炭化ケイ素(SiC)からなるSiC基板を用意し、その用意したSiC基板の表面上に厚さ10μmのSiC層をCVD法によってエピタキシャル成長させた。
次に、NiからなるターゲットおよびSiからなるターゲットをそれぞれ用いたスパッタリングを行なうことによって、スパッタ法により、SiC基板の裏面上にニッケルシリコン合金層を形成した。
ここで、ニッケルシリコン合金層を構成するSiの原子数とNiの原子数との比(Siの原子数/Niの原子数)をオージェ電子分光分析法により測定した結果、Siの原子数とNiの原子数との比(Siの原子数/Niの原子数)は0.51であることが確認された。
次に、SiC基板の裏面上のニッケルシリコン合金層を加熱することによって、ニッケルシリコン合金層のSiC基板側の一部を厚さ50nmのニッケルシリサイド層とした。
ここで、ニッケルシリコン合金層の加熱は、ニッケルシリコン合金層を形成した後のSiC基板を加熱炉内に設置し、アルゴンガス雰囲気中において大気圧下で1000℃で10分間加熱することにより行なった。
次に、SiC基板上のSiC層の表面上に、厚さ10nmのチタン層と厚さ3μmのアルミニウム層とをこの順序でEB蒸着法により形成して、チタン層とアルミニウム層との積層体からなるショットキー電極を形成した。
次に、フォトリソグラフィ技術を用いてショットキー電極の表面に所定の形状に開口部を有するレジストパターンを形成し、その後、エッチング技術によってレジストパターンの開口部の形状にショットキー電極を除去することによって、ショットキー電極のパターンニングを行なった。その後、ショットキー電極の表面からレジストパターンを行なった。
次に、ショットキー電極とSiC層との密着性を高めるために、ショットキー電極を300℃で30分間加熱した。
次に、上記の加熱後のニッケルシリサイド層の裏面側をSPMに浸漬させて加熱することによりニッケルシリサイド層の裏面側の洗浄を行なうことによって、有機物を除去した。
次に、ニッケルシリサイド層の裏面側を王水に浸漬させることによって、ニッケルシリサイド層の裏面のニッケルシリコン合金層の除去を行なった。
次に、ニッケルシリコン合金層の除去後のニッケルシリサイド層の裏面をフッ酸に浸漬させることにより、ニッケルシリサイド層の裏面に形成された自然酸化膜の除去を行なった。その後、ニッケルシリサイド層の裏面を純水で洗浄した。
次に、ニッケルシリサイド層の裏面上に100nmの厚さのチタン層、300nmの厚さのニッケル層および100nmの厚さの金層をこの順序でEB蒸着法により形成することによって、実施例1のショットキーダイオードを作製した。
そして、上記のようにして作製した実施例1のショットキーダイオードの裏面をダイボンディング用基板に接合した後、実施例1のショットキーダイオードの電流−電圧特性について評価した。その結果を図12に示す。
なお、実施例1のショットキーダイオードの電流−電圧特性は、上記のようにして実施例1のショットキーダイオードを複数作製して、複数の実施例1のショットキーダイオードのそれぞれについて電流−電圧特性を評価した。
<比較例1>
チタン層を形成せずに、ニッケルシリサイド層の裏面上にニッケル層および金層をこの順序でEB蒸着法により形成したこと以外は実施例1と同様にして、比較例1のショットキーダイオードを作製した。すなわち、比較例1のショットキーダイオードのSiC基板の裏面上に形成された裏面電極は、ニッケルシリサイド層とニッケル層と金層との積層体から形成された。
そして、上記の実施例1と同様にして、比較例1のショットキーダイオードの電流−電圧特性について評価した。その結果を図13に示す。
<比較例2>
チタン層、ニッケル層および金層を形成しなかったこと以外は実施例1と同様にして、比較例2のショットキーダイオードを作製した。すなわち、比較例2のショットキーダイオードのSiC基板の裏面上に形成された裏面電極は、ニッケルシリサイド層のみから形成された。
そして、上記の実施例1と同様にして、比較例2のショットキーダイオードの電流−電圧特性について評価した。その結果を図14に示す。
<評価結果>
図12〜図14を比較すると明らかなように、実施例1のショットキーダイオードは、比較例2および比較例3のショットキーダイオードと比較して、より低い電圧でより大きな電流が流れることになることから、低抵抗であり、特性に優れることが確認された。
また、SiC層の表面上にニッケル層を形成した後にニッケル層を加熱することによってニッケルシリサイド層を形成したこと以外は実施例1と同様にして別途、比較例3のショットキーダイオードを作製した。
そして、実施例1のショットキーダイオードと比較例3のショットキーダイオードとについて、チタン層の剥離性を評価したところ、比較例3のショットキーダイオードと比較して、実施例1のショットキーダイオードの方が、ニッケルシリサイド層とチタン層との密着性に優れ、チタン層が剥離しにくかったことが確認された。
上記の実験結果により、ニッケルシリコン合金層を加熱してニッケルシリサイド層を形成し、そのニッケルシリサイド層の表面上にチタン層を形成して作製された実施例1のショットキーダイオードは、チタン層の剥離を十分に抑制することができ、低抵抗であって特性に優れていることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
上記においては、本発明の半導体デバイス用裏面電極をショットキーダイオードに用いる場合について主に説明したが、本発明の半導体デバイス用裏面電極はショットキーダイオードに用いる場合に限定されず、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やJFET(Junction Field Effect Transistor)などの半導体デバイスにも好適に用いることができる。
本発明の半導体デバイス用裏面電極の一例を用いた本発明の半導体デバイスの一例であるショットキーダイオードの模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 図1に示す構成のショットキーダイオードをダイボンディング用基板に接合した構成の一例の模式的な断面図である。 本発明の半導体デバイス用裏面電極の他の一例を用いた本発明の半導体デバイスの他の一例であるショットキーダイオードの模式的な断面図である。 図9に示す構成のショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。 図9に示す構成のショットキーダイオードをダイボンディング用基板に接合した構成の一例の模式的な断面図である。 実施例1のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。 比較例1のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。 比較例2のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。
符号の説明
1 半導体基板、2 半導体層、3 ニッケルシリサイド層、4 ショットキー電極、5 チタン層、6 金属層、8 ニッケルシリコン合金層、9 ダイボンディング用基板。

Claims (7)

  1. 半導体上のニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層と、
    前記ニッケルシリサイド層上に設置されたチタン層と、
    前記チタン層上に設置された金属層とを含み、
    前記金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種である、半導体デバイス用裏面電極。
  2. 前記半導体は炭化ケイ素であることを特徴とする、請求項1に記載の半導体デバイス用裏面電極。
  3. 前記ニッケルシリサイド層と前記チタン層との間に、ニッケルシリコン合金層またはニッケル層とシリコン層との積層体が設置されていることを特徴とする、請求項1または2に記載の半導体デバイス用裏面電極。
  4. 請求項1から3のいずれかに記載の半導体デバイス用裏面電極を含む、半導体デバイス。
  5. 半導体上にニッケルシリコン合金層またはニッケル層とシリコン層との積層体を形成する工程と、
    前記ニッケルシリコン合金層または前記積層体を加熱することによって前記ニッケルシリコン合金層または前記積層体の前記半導体側の一部にニッケルシリサイド層を形成する工程と、
    前記ニッケルシリコン合金層または前記積層体を除去する工程と、
    前記ニッケルシリサイド層上にチタン層を形成する工程と、
    前記チタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含む、半導体デバイス用裏面電極の製造方法。
  6. 半導体上にニッケルシリコン合金層またはニッケル層とシリコン層との積層体を形成する工程と、
    前記ニッケルシリコン合金層または前記積層体を加熱することによって前記ニッケルシリコン合金層または前記積層体の前記半導体側の一部にニッケルシリサイド層を形成する工程と、
    前記ニッケルシリコン合金層または前記積層体上にチタン層を形成する工程と、
    前記チタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含む、半導体デバイス用裏面電極の製造方法。
  7. 前記半導体は炭化ケイ素であることを特徴とする、請求項5または6に記載の半導体デバイス用裏面電極の製造方法。
JP2008250990A 2008-09-29 2008-09-29 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 Active JP5369581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250990A JP5369581B2 (ja) 2008-09-29 2008-09-29 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250990A JP5369581B2 (ja) 2008-09-29 2008-09-29 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法

Publications (2)

Publication Number Publication Date
JP2010086999A true JP2010086999A (ja) 2010-04-15
JP5369581B2 JP5369581B2 (ja) 2013-12-18

Family

ID=42250715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250990A Active JP5369581B2 (ja) 2008-09-29 2008-09-29 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法

Country Status (1)

Country Link
JP (1) JP5369581B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375384A1 (en) 2010-04-05 2011-10-12 Sony Corporation Information processing method and graphical user interface
WO2015076128A1 (ja) 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9129939B2 (en) 2011-05-30 2015-09-08 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
US9159792B2 (en) 2012-02-20 2015-10-13 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
US9240451B2 (en) 2012-03-30 2016-01-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US9263543B2 (en) 2012-04-18 2016-02-16 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
US9685333B2 (en) 2013-08-08 2017-06-20 Fuji Electric Co., Ltd. Manufacturing method of silicon carbide semiconductor device
JP2020115531A (ja) * 2019-01-18 2020-07-30 グローバルウェーハズ・ジャパン株式会社 Dlts測定用電極の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2001185507A (ja) * 1999-12-24 2001-07-06 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2001185507A (ja) * 1999-12-24 2001-07-06 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375384A1 (en) 2010-04-05 2011-10-12 Sony Corporation Information processing method and graphical user interface
US9129939B2 (en) 2011-05-30 2015-09-08 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
US9401411B2 (en) 2011-05-30 2016-07-26 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
US9159792B2 (en) 2012-02-20 2015-10-13 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
US9240451B2 (en) 2012-03-30 2016-01-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US9263543B2 (en) 2012-04-18 2016-02-16 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
US9685333B2 (en) 2013-08-08 2017-06-20 Fuji Electric Co., Ltd. Manufacturing method of silicon carbide semiconductor device
WO2015076128A1 (ja) 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10374050B2 (en) 2013-11-22 2019-08-06 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2020115531A (ja) * 2019-01-18 2020-07-30 グローバルウェーハズ・ジャパン株式会社 Dlts測定用電極の作製方法
JP7220572B2 (ja) 2019-01-18 2023-02-10 グローバルウェーハズ・ジャパン株式会社 Dlts測定用電極の作製方法

Also Published As

Publication number Publication date
JP5369581B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5286677B2 (ja) P型4H−SiC基板上のオーミック電極の形成方法
JP5531959B2 (ja) ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2006024880A (ja) 半導体装置及びその製造方法
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2006332358A (ja) 炭化珪素半導体装置およびその製造方法
TWI285969B (en) Light emitting diode and method of the same
JP2008117923A (ja) SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP2004047704A (ja) 窒化物系半導体発光素子の製造方法およびその製品
JP5182189B2 (ja) 半導体装置の製造方法
JP2010062524A (ja) 炭化珪素半導体装置の製造方法
WO2013046267A1 (ja) 半導体素子およびその製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2012222074A (ja) 炭化珪素半導体装置の電極形成方法
JP2008147294A (ja) 電子デバイス
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP4800239B2 (ja) 半導体装置の製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
JPWO2008136259A1 (ja) ダイヤモンド半導体素子におけるショットキー電極及びその製造方法
JP4087365B2 (ja) SiC半導体装置の製造方法
JP6040904B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250