WO2015076128A1 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2015076128A1
WO2015076128A1 PCT/JP2014/079630 JP2014079630W WO2015076128A1 WO 2015076128 A1 WO2015076128 A1 WO 2015076128A1 JP 2014079630 W JP2014079630 W JP 2014079630W WO 2015076128 A1 WO2015076128 A1 WO 2015076128A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nickel
silicon carbide
semiconductor device
nickel layer
Prior art date
Application number
PCT/JP2014/079630
Other languages
English (en)
French (fr)
Inventor
文一 今井
中嶋　経宏
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2015549075A priority Critical patent/JP6160708B2/ja
Priority to EP14864285.3A priority patent/EP2993690A4/en
Priority to CN201480028190.6A priority patent/CN105308722B/zh
Publication of WO2015076128A1 publication Critical patent/WO2015076128A1/ja
Priority to US14/960,293 priority patent/US10374050B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide semiconductor device and a method for manufacturing a silicon carbide semiconductor device.
  • semiconductor devices that have been used as power devices are mainly those that use silicon (Si) as a semiconductor material.
  • silicon carbide (SiC) which is a semiconductor having a wider band gap than silicon (hereinafter referred to as a wide gap semiconductor)
  • SiC silicon carbide
  • the speed has a physical property value of twice. For this reason, in order to produce (manufacture) a power device capable of operating at high temperature with high dielectric breakdown voltage and low loss, research on applying silicon carbide has been actively conducted in recent years.
  • the structure of such a power device is mainly a vertical semiconductor device having a back electrode having a low-resistance ohmic electrode on the back side.
  • Various materials and structures are used for the back electrode of the vertical semiconductor device, and one of them is a laminate of a titanium (Ti) layer, a nickel (Ni) layer, and a silver (Ag) layer.
  • Ti titanium
  • Ni nickel
  • Au silver
  • back electrodes made of a laminate of a titanium layer, a nickel layer, and a gold layer for example, refer to Patent Document 2 below
  • a nickel layer is formed on a semiconductor substrate made of silicon carbide (hereinafter referred to as a SiC substrate), and then heat treatment is performed.
  • a method has been proposed in which the contact (electrical contact portion) between the SiC substrate and the nickel silicide layer is made ohmic contact by siliciding the layer to form a nickel silicide layer (see, for example, Patent Documents 1 and 2 below) .)
  • Patent Documents 1 and 2 when the back electrode is formed on the nickel silicide layer, there is a problem that the back electrode is easily peeled off from the nickel silicide layer.
  • a titanium layer, a nickel layer, and a silver layer are sequentially stacked on the nickel silicide layer.
  • a method for suppressing peeling of the back electrode by forming the back electrode is proposed (for example, see Patent Document 3 below).
  • a method of improving the adhesion of the back electrode by forming the back electrode on the nickel silicide layer after removing the metal carbide formed on the surface of the nickel silicide layer is proposed. (For example, see Patent Document 4 below).
  • the back electrode is formed using the techniques of Patent Documents 3 and 4, the adhesion between the nickel silicide layer and the lowermost titanium layer of the back electrode is low, and the semiconductor wafer is diced into individual chips.
  • the back electrode is peeled off from the nickel silicide layer.
  • a nickel layer is formed on a SiC substrate, and subsequently a heat treatment is performed to form a nickel silicide layer, thereby forming an ohmic contact between the SiC substrate and the nickel silicide layer.
  • the nickel silicide layer is generated by a solid phase reaction between nickel and silicon carbide represented by the following formula (1).
  • the carbon (C) produced by the reaction of the above formula (1) is dispersed throughout the inside of the nickel silicide layer as a supersaturated state in which the crystalline state is not stable or as a fine precipitate.
  • the carbon dispersed inside the nickel silicide layer is discharged at a stroke by heat treatment performed after the nickel silicide layer is formed, and is deposited (aggregated) as a precipitate such as graphite on the surface or inside of the nickel silicide layer.
  • the precipitate formed by the agglomeration of carbon is brittle and has poor adhesion. Therefore, there is a problem that the precipitate is easily broken even by a slight stress and the back electrode formed on the nickel silicide layer is peeled off.
  • An object of the present invention is to provide a silicon carbide semiconductor device and a method for manufacturing the silicon carbide semiconductor device capable of suppressing the peeling of the back electrode in order to solve the above-described problems caused by the prior art.
  • a silicon carbide semiconductor device has the following characteristics.
  • a metal layer that forms an ohmic contact with the semiconductor substrate is provided on a semiconductor substrate made of silicon carbide.
  • a metal electrode laminate in which at least a titanium layer and a nickel layer are sequentially laminated. And the residual stress of the said nickel layer is 200 Mpa or less.
  • the silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, the residual stress of the nickel layer is 100 MPa or less.
  • the nickel layer has a thickness of the nickel layer of x [nm] and a deposition rate of the nickel layer of y [nm / second]. In this case, it is characterized in that it is formed under a condition satisfying 0.0 ⁇ y ⁇ 0.0013x + 2.0.
  • the silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, the nickel layer is formed under a condition satisfying 0.0 ⁇ y ⁇ 0.0015x + 1.2.
  • the metal layer is a nickel silicide layer containing titanium carbide.
  • a method for manufacturing a silicon carbide semiconductor device has the following characteristics. First, a first step of forming a metal layer on a semiconductor substrate made of silicon carbide is performed. Next, a second step of forming an ohmic contact between the semiconductor substrate and the metal layer is performed by heat treatment. Next, a third step is performed in which at least a titanium layer and a nickel layer are sequentially laminated on the metal layer to form a metal electrode laminate. In the third step, when the thickness of the nickel layer is x [nm] and the deposition rate of the nickel layer is y [nm / sec], 0.0 ⁇ y ⁇ 0.0013x + 2 The nickel layer is formed under a condition satisfying.
  • the nickel layer is formed under a condition satisfying 0.0 ⁇ y ⁇ 0.0015x + 1.2.
  • the method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, in the third step, the nickel layer is formed by a vapor deposition method.
  • the metal layer containing titanium and nickel is formed on the semiconductor substrate, and in the second step, heat treatment is performed.
  • the semiconductor substrate and the metal layer are reacted to form a nickel silicide layer containing titanium carbide to form an ohmic contact between the semiconductor substrate and the nickel silicide layer.
  • the silicon carbide substrate and the metal layer by determining the thickness of the nickel layer and the deposition rate of the nickel layer so that the residual stress of the nickel layer constituting the metal electrode laminate is 200 MPa or less, the silicon carbide substrate and the metal layer , And the adhesion between the metal layer and the back electrode laminate can be improved. Thereby, it can suppress that the electrode (metal layer and metal electrode laminated body) on a silicon carbide substrate peels.
  • the silicon carbide semiconductor device and the method for manufacturing the silicon carbide semiconductor device according to the present invention it is possible to suppress the peeling of the back electrode.
  • FIG. 1 is a cross-sectional view showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 2 is a cross-sectional view showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 3 is a cross-sectional view showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 5 is a cross-sectional view showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 6 is a chart showing the relationship between the film forming conditions of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the adhesion of the back electrode.
  • FIG. 7 is a characteristic diagram showing the relationship between the film forming conditions of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the residual stress of the nickel layer.
  • FIG. 8 is a characteristic diagram showing the relationship between the thickness of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the deposition rate of the nickel layer.
  • a silicon carbide semiconductor device includes a back electrode in which a contact (electrical contact portion) with a semiconductor substrate (hereinafter referred to as a SiC substrate) made of silicon carbide (SiC) is an ohmic contact.
  • the back electrode is formed by sequentially laminating a nickel silicide layer (metal layer forming an ohmic contact with the SiC substrate) and a back electrode laminate (metal electrode laminate) on the SiC substrate.
  • a titanium (Ti) layer, a nickel (Ni) layer, and a gold (Au) layer are sequentially laminated from the nickel silicide layer side.
  • a semiconductor region corresponding to the element structure is provided inside the SiC substrate.
  • the element structure of the silicon carbide semiconductor device front surface electrode, semiconductor region inside the SiC substrate, and the like
  • a semiconductor wafer made of silicon carbide (hereinafter referred to as a SiC wafer) using a metal film forming apparatus such as a sputtering apparatus or a vacuum evaporation apparatus.
  • a metal film forming apparatus such as a sputtering apparatus or a vacuum evaporation apparatus.
  • a metal layer containing titanium and nickel is formed on the back surface of the substrate.
  • the SiC wafer is heated by high-temperature heat treatment to sinter (sinter) the metal layer containing titanium and nickel, thereby forming a nickel silicide layer containing titanium carbide (TiC).
  • sinter sinter
  • TiC nickel silicide layer containing titanium carbide
  • a back electrode laminate is formed by sequentially laminating a titanium layer, a nickel layer, and a gold layer on the nickel silicide layer.
  • the nickel silicide layer containing titanium carbide generated (formed) as described above exhibits good adhesion with the titanium layer, which is the lowermost layer of the back electrode laminate, and has a function of suppressing peeling of the back electrode laminate.
  • the SiC substrate, the nickel silicide layer, and the nickel silicide layer are reduced by reducing the internal stress (residual stress) remaining in the back electrode stack after the back electrode stack is formed. It has been found that the adhesion between the back electrode laminate and the back electrode laminate can be improved, and peeling of the back electrode (nickel silicide layer and back electrode laminate) can be further suppressed.
  • the thickness and deposition rate of the nickel layer laminated on the titanium layer, which is the lowermost layer of the back electrode laminate, are optimized, and the residual stress of this nickel layer is set to 200 MPa or less.
  • the film forming conditions for forming the nickel layer constituting the back electrode laminate are as follows: the nickel layer thickness is x [nm], and the nickel layer forming speed is Is y [nm / sec], the following equation (2) is preferably satisfied, and desirably the following equation (3) is satisfied.
  • 1 to 5 are cross-sectional views showing a state during the manufacture of the silicon carbide semiconductor device according to the embodiment. Description and illustration of the formation process of the front surface element structure (front surface electrode and semiconductor region on the front surface side of the substrate) is omitted, but the front surface element structure is the back surface element structure (back surface electrode). In parallel with the formation of the semiconductor region on the back surface side of the substrate), it may be formed at a predetermined timing by a general method.
  • n-type impurities such as phosphorus (P) are ion-implanted 11 into the back surface of the n-type SiC wafer 1. To do.
  • the SiC wafer 1 is heated using, for example, a rapid annealing (RTA) apparatus equipped with an infrared lamp, and the n-type impurities implanted into the back surface of the SiC wafer 1 are activated.
  • the heat treatment for activating the impurities may be performed for about 180 seconds at a temperature of about 1620 ° C. in an argon (Ar) atmosphere, for example.
  • an n-type semiconductor region (not shown) having an impurity concentration higher than that of SiC wafer 1 is formed in the front surface layer of SiC wafer 1.
  • the contact resistance between the SiC wafer 1 and a nickel silicide layer described later can be reduced.
  • a protective resist film (not shown) for surface protection having a thickness of 2 ⁇ m, for example, is formed on the front surface of the SiC wafer 1 using, for example, a spin coater.
  • the natural oxide film formed on the back surface of the SiC wafer 1 is removed using, for example, a hydrofluoric acid buffer.
  • the protective resist film on the front surface of the SiC wafer 1 is removed using, for example, a resist removing solution.
  • the titanium layer 2 and the nickel layer 3 are sequentially formed on the back surface (that is, on the n-type semiconductor region) of the SiC wafer 1 using a metal film forming apparatus such as a sputtering apparatus (for example). Form.
  • the thickness of the titanium layer 2 and the nickel layer 3 may be, for example, about 60 nm and about 40 nm, respectively.
  • the state of the nickel silicide layer 4 is determined by the annealing treatment after the film formation, so the method for forming the metal layers (titanium layer 2 and nickel layer 3) that are precursors thereof is not limited. .
  • the adhesion strength of the deposited film (metal layer) is higher in the sputtering method than in the vapor deposition method, the sputtering method is important when it is important to prevent film peeling (peeling of the metal layer) after deposition. It is preferable to form a metal layer to be the nickel silicide layer 4 using
  • the substrate (wafer) temperature becomes high during the formation of the metal layer. For this reason, there is a risk of film peeling due to thermal stress after completion of the metal layer deposition (when returning to room temperature). This phenomenon of film peeling occurs when the thickness of the nickel silicide layer 4 is increased. When the nickel silicide layer 4 having a thickness of 100 nm or less as in the present invention is formed, there is no problem. In the case of the back electrode layer (back electrode laminate 8 described later), the nickel layer 6 constituting the back electrode layer is thick (about 400 nm in the following examples). The thermal stress change is large, and peeling may occur. For this reason, when forming a back surface electrode layer, it is preferable to use a vapor deposition method.
  • the SiC wafer 1 is heated using, for example, a high-speed annealing apparatus equipped with an infrared lamp, and the titanium layer 2 and the nickel layer 3 are sintered (sintered).
  • the heat treatment for sintering may be performed for about 120 seconds at a temperature of about 950 ° C. in an argon atmosphere, for example.
  • silicon (Si) atoms in SiC wafer 1 react with nickel atoms in nickel layer 3 to form nickel silicide layer 4, and ohmic contact between SiC wafer 1 and nickel silicide layer 4 is formed.
  • carbon (C) atoms in the SiC wafer 1 react with titanium atoms in the titanium layer 2 to generate titanium carbide in the nickel silicide layer 4.
  • a protective resist film (not shown) for surface protection having a thickness of 2 ⁇ m, for example, is formed on the front surface of the SiC wafer 1 using, for example, a spin coater.
  • the carbon atoms in the nickel silicide layer 4 are deposited on the surface of the nickel silicide layer 4 (surface opposite to the SiC wafer 1 side) during the heat treatment for sintering.
  • the thin carbon deposition layer (not shown) having a small thickness is removed by, for example, reverse sputtering 12 for removing impurities by colliding with ionized argon.
  • the reverse sputtering 12 for removing the carbon deposition layer may be performed at a high frequency (RF) power of about 300 W for about 180 seconds under a pressure of about 6 Pa.
  • the titanium layer 5, the nickel layer 6, and the gold (Au) layer 7 are sequentially deposited (formed) on the nickel silicide layer 4 using a metal film forming apparatus such as a vapor deposition apparatus.
  • a metal film forming apparatus such as a vapor deposition apparatus.
  • the back electrode laminate 8 is formed.
  • the nickel layer 6 constituting the back electrode laminated body 8 is formed under film forming conditions that satisfy the above formula (2) (desirably, the above formula (3)).
  • the thicknesses of the titanium layer 5, the nickel layer 6 and the gold layer 7 constituting the back electrode laminate 8 may be, for example, 70 nm, 400 nm and 200 nm, respectively.
  • SiC wafer 1 is diced (cut) into individual chips to complete the silicon carbide semiconductor device according to the embodiment.
  • Example 1 a plurality of SiC wafers 1 (samples) on which a back electrode structure (nickel silicide layer 4, back electrode stack 8 and semiconductor region on the back side of the substrate) is formed.
  • Example 1 Each sample of Example 1 includes nickel layers 6 having different thicknesses formed at different film formation speeds in the range of 0.3 nm / second to 1.2 nm / second.
  • the thickness of the titanium layer 5 is equal to 70 nm for each sample, and the thickness of the gold layer 7 is equal to 200 nm for each sample.
  • the front surface element structure is not formed.
  • Example 1 For each sample of Example 1, first, the residual stress of the nickel layer 6 constituting the back electrode laminate 8 was evaluated. Specifically, a sample (semiconductor wafer) is attached to a sample holder, an X-ray diffraction pattern is measured using a wide-angle X-ray diffraction (micro-part X-ray diffraction) method, and the residual stress at the center of the wafer is measured. evaluated. The sin 2 ⁇ method (side tilt method) was used for stress evaluation, and the diffraction line peak on the (331) plane of nickel was used as an index for evaluating residual stress.
  • a sample semiconductor wafer
  • an X-ray diffraction pattern is measured using a wide-angle X-ray diffraction (micro-part X-ray diffraction) method
  • the sin 2 ⁇ method side tilt method
  • the diffraction line peak on the (331) plane of nickel was used as an index for evaluating residual stress.
  • Orientation evaluation was performed using an X-ray diffraction apparatus (model name: D8 DISCOVER ⁇ HR Hybrid (registered trademark)) manufactured by Bruker AXS Co., Ltd.
  • CuK ⁇ rays parallel beam optical system using a multilayer mirror
  • the voltage and current of the X-ray tube were 50 kV and 22 mA, respectively.
  • a pinhole slit having a diameter of 1 mm was used as a divergence slit for determining the width of incident X-rays.
  • a two-dimensional PSPC Position Sensitive Proportional Counter
  • X-ray diffraction patterns were measured when the angle ⁇ between the normal of the sample surface and the normal of the crystal lattice plane was 0 °, 20 °, 30 °, 40 °, 50 °, 60 °, and 70 °.
  • the integration time per frame was 600 seconds / frame.
  • interval (d value) of the sample was measured with the X-ray-diffraction apparatus, and the residual stress (sigma) [MPa] concerning a sample was computed from the change of a lattice plane space
  • each chip was 5 mm ⁇ 5 mm in size.
  • DISCO Corporation's dicing machine model name: DAD3350 (registered trademark)
  • dicing blade model name: NBC-Z, outer diameter x thickness x inner diameter: 56 mm x 0.05 mm x 40 mm
  • the rotation speed of the spindle (rotary shaft) was 40000 rpm, the feed rate was 1 mm / second, and the cutting depth (depth at which the dicing blade penetrates the sample and cuts the dicing tape) was 0.045 mm.
  • FIG. 6 is a chart showing the relationship between the film forming conditions of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the adhesion of the back electrode.
  • FIG. 6 shows the presence or absence of back electrode peeling for each nickel layer 6 deposition rate (Ni deposition rate) and for each nickel layer 6 thickness (Ni layer thickness).
  • FIG. 7 shows the relationship between the residual stress ⁇ of the nickel layer 6 calculated using the above equation (4), the thickness of the nickel layer 6 and the film formation rate.
  • FIG. 7 is a characteristic diagram showing the relationship between the film forming conditions of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the residual stress of the nickel layer.
  • an approximate curve of the residual stress ⁇ of the nickel layer 6 when the thickness of the nickel layer 6 (the thickness of the Ni layer) is changed is illustrated for each deposition rate of the nickel layer 6.
  • FIG. 7 also shows the adhesion test results of the back electrode of FIG. 6 ( ⁇ : no peeling, ⁇ : peeling mixed (corresponding to micro peeling in FIG. 6), x: peeling).
  • the residual stress ⁇ of the nickel layer 6 decreases as the thickness of the nickel layer 6 decreases and the deposition rate of the nickel layer 6 decreases.
  • the residual stress ⁇ of the nickel layer 6 is 200 MPa or less, regardless of the thickness of the nickel layer 6 and the deposition rate, “ ⁇ : no peeling” or “ ⁇ : peeling mixed” occurs, and the back electrode peels off. It was confirmed that they were suppressed (the range of residual stress in which ⁇ marks are distributed (hereinafter referred to as a peeled mixed region) and the range of residual stresses in which ⁇ marks are distributed (hereinafter referred to as a non-peeled region).
  • peeling generation region range of residual stress in which x marks are distributed
  • the allowable range of the residual stress ⁇ of the nickel layer 6 is 200 MPa or less, and the nickel layer 6 is thinned so that the residual stress ⁇ of the nickel layer 6 is 200 MPa or less, preferably 100 MPa or less. It was confirmed that by slowing down the film formation rate, it was possible to make it difficult for the back electrode to peel off.
  • FIG. 8 is a characteristic diagram showing the relationship between the thickness of the nickel layer constituting the back electrode laminate of the silicon carbide semiconductor device according to the embodiment and the deposition rate of the nickel layer.
  • the abscissa indicates the nickel layer 6 thickness (Ni layer thickness)
  • the ordinate indicates the nickel layer 6 deposition rate (Ni deposition rate).
  • the relationship between a region and a separation occurrence region is shown. As shown in FIG.
  • the separation occurrence region and the separation mixed region are It was confirmed that the boundary line is the following equation (5), and the boundary line between the separation mixed region and the separation non-occurrence region is the following equation (6). Therefore, the thickness of the nickel layer 6 and the deposition rate of the nickel layer 6 are determined so as to be closer to the origin (0, 0) than the following equation (5) (that is, within the range satisfying the above equation (2)). Thus, it was confirmed that peeling of the back electrode can be suppressed.
  • the thickness of the nickel layer 6 and the deposition rate of the nickel layer 6 are determined so as to be closer to the origin (0, 0) than the following formula (6) (that is, within the range satisfying the formula (3)). Thus, it was confirmed that the back electrode was not peeled off.
  • the thickness of the nickel layer 6 is 400 nm, it is possible to prevent the back surface electrode from peeling off by setting the deposition rate of the nickel layer 6 to 0.5 nm / second or less.
  • the embodiment by determining the thickness of the nickel layer and the deposition rate of the nickel layer so that the residual stress of the nickel layer constituting the back electrode laminate is 200 MPa or less.
  • the adhesion between the SiC wafer and the nickel silicide layer, and between the nickel silicide layer and the back electrode stack can be improved.
  • achieved ohmic contact with a SiC wafer Can be produced.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
  • the case where the ohmic contact between the SiC wafer and the back surface electrode is formed is described as an example, but the present invention can be applied to the case where the ohmic contact between the SiC wafer and the front surface electrode is formed.
  • the present invention is applicable to a silicon carbide semiconductor device provided with a metal electrode that forms an ohmic contact with a SiC wafer.
  • a metal electrode that forms an ohmic contact with a SiC wafer.
  • MOSFET Metal Oxide Semiconductor Field Transistor
  • a type bipolar transistor IGBT: Insulated Gate Bipolar Transistor
  • a Schottky diode In the above-described embodiment, an epitaxial wafer in which a SiC epitaxial layer is stacked on a SiC wafer may be used instead of the SiC wafer.
  • the case where the n-type semiconductor region is formed in the surface layer on the back surface of the n-type SiC wafer has been described as an example.
  • p-type impurities are ion-implanted into the back surface of the n-type SiC wafer to form p.
  • a type impurity may be formed.
  • the conductivity type (n-type, p-type) of the semiconductor layer or the semiconductor substrate is inverted.
  • the silicon carbide semiconductor device and the method for manufacturing the silicon carbide semiconductor device according to the present invention are useful for a power semiconductor device including a metal electrode that forms an ohmic contact with a silicon carbide semiconductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ＳｉＣウェハの裏面にチタン層およびニッケル層を順に形成する。次に、高温熱処理によりＳｉＣウェハを加熱してチタン層およびニッケル層をシンタリングし、チタンカーバイドを含むニッケルシリサイド層を形成する。この高温熱処理により、ＳｉＣウェハとニッケルシリサイド層とのオーミックコンタクトが形成される。その後、ニッケルシリサイド層上に、チタン層、ニッケル層および金層を順に積層してなる裏面電極積層体を形成する。このとき、裏面電極積層体を構成するニッケル層を形成するにあたって、ニッケル層の厚さをｘ［ｎｍ］とし、ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、０．０＜ｙ＜－０．００１３ｘ＋２．０を満たす条件でニッケル層を形成する。このようにすることで、裏面電極が剥離することを抑制することができる。

Description

炭化珪素半導体装置および炭化珪素半導体装置の製造方法
　この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
　従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコン（Ｓｉ）を用いたものが主流である。一方、シリコンよりもバンドギャップが広い半導体（以下、ワイドギャップ半導体とする）である炭化珪素（ＳｉＣ）は、シリコンと比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度が２倍という物性値を有している。このため、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスを作製（製造）するにあたって、近年、炭化珪素を応用する研究が各機関で盛んに行われている。
　このようなパワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。この縦型の半導体デバイスの裏面電極には、様々な材料および構造が用いられており、その中の１つとして、チタン（Ｔｉ）層、ニッケル（Ｎｉ）層および銀（Ａｇ）層の積層体（例えば、下記特許文献１参照。）や、チタン層、ニッケル層および金層の積層体（例えば、下記特許文献２参照。）などからなる裏面電極が提案されている。
　例えばショットキーバリアダイオード（ＳＢＤ）に代表される炭化珪素を用いた縦型の半導体デバイスでは、炭化珪素からなる半導体基板（以下、ＳｉＣ基板とする）上にニッケル層を形成した後、熱処理によりニッケル層をシリサイド化してニッケルシリサイド層を形成することで、ＳｉＣ基板とニッケルシリサイド層とのコンタクト（電気的接触部）をオーミックコンタクトとする方法が提案されている（例えば、下記特許文献１，２参照。）。しかしながら、下記特許文献１，２では、ニッケルシリサイド層の上に裏面電極を形成した場合、裏面電極がニッケルシリサイド層から剥がれやすいという問題がある。
　このような問題を解消する方法として、ニッケルシリサイド層の表面に残存するニッケル層を除去してニッケルシリサイド層を露出させた後に、ニッケルシリサイド層上にチタン層、ニッケル層および銀層を順に積層してなる裏面電極を形成することで、裏面電極の剥離を抑制する方法が提案されている（例えば、下記特許文献３参照。）。また、別の方法として、ニッケルシリサイド層の表面上に形成された金属の炭化物を除去した後に、ニッケルシリサイド層上に裏面電極を形成することで、裏面電極の密着性を向上させた方法が提案されている（例えば、下記特許文献４参照。）。
特開２００７－１８４５７１号公報 特開２０１０－８６９９９号公報 特開２００８－５３２９１号公報 特開２００３－２４３３２３号公報
　しかしながら、上記特許文献３，４の技術を用いて裏面電極を形成したとしても、ニッケルシリサイド層と、裏面電極の最下層のチタン層との密着性が低く、半導体ウェハを個々のチップ状にダイシング（切断）する際に、裏面電極がニッケルシリサイド層から剥がれてしまうという問題がある。例えば、上記特許文献３では、ＳｉＣ基板上にニッケル層を形成し、その後、続けて熱処理を行うことによりニッケルシリサイド層を形成して、ＳｉＣ基板とニッケルシリサイド層とのオーミックコンタクトを形成する。上記特許文献１によると、ニッケルシリサイド層は、下記（１）式で示されるニッケルと炭化珪素との固相反応により生成される。
　Ｎｉ　＋　２ＳｉＣ　→　ＮｉＳｉ2　＋　２Ｃ　・・・（１）
　上記（１）式の反応により生成された炭素（Ｃ）は、結晶状態が安定しない過飽和状態または微細な析出体として、ニッケルシリサイド層の内部全体に分散して存在している。このニッケルシリサイド層の内部に分散する炭素は、ニッケルシリサイド層の形成後に行う熱処理により、一気に排出され、ニッケルシリサイド層の表面や内部にグラファイトなどの析出物として層状に析出（凝集）する。この炭素が凝集してなる析出物は、脆く、かつ付着性に乏しいため、わずかな応力によっても容易に破断し、ニッケルシリサイド層上に形成した裏面電極が剥離するという問題がある。
　この発明は、上述した従来技術による問題点を解消するため、裏面電極が剥離することを抑制することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板上に、前記半導体基板とのオーミックコンタクトを形成する金属層が設けられている。前記金属層上に、少なくともチタン層およびニッケル層を順に積層してなる金属電極積層体が設けられている。そして、前記ニッケル層の残留応力は、２００ＭＰａ以下である。
　また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ニッケル層の残留応力は、１００ＭＰａ以下であることを特徴とする。
　また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ニッケル層は、前記ニッケル層の厚さをｘ［ｎｍ］とし、前記ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、０．０＜ｙ＜－０．００１３ｘ＋２．０を満たす条件で形成されていることを特徴とする。
　また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ニッケル層は、０．０＜ｙ＜－０．００１５ｘ＋１．２を満たす条件で形成されていることを特徴とする。
　また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記金属層は、チタンカーバイドを含むニッケルシリサイド層であることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板上に金属層を形成する第１工程を行う。次に、熱処理により、前記半導体基板と前記金属層とのオーミックコンタクトを形成する第２工程を行う。次に、前記金属層上に、少なくともチタン層およびニッケル層を順に積層して金属電極積層体を形成する第３工程を行う。そして、前記第３工程では、前記ニッケル層の厚さをｘ［ｎｍ］とし、前記ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、０．０＜ｙ＜－０．００１３ｘ＋２．０を満たす条件で前記ニッケル層を形成する。
　また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、０．０＜ｙ＜－０．００１５ｘ＋１．２を満たす条件で前記ニッケル層を形成することを特徴とする。
　また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、蒸着法により前記ニッケル層を形成することを特徴とする。
　また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記半導体基板上にチタンおよびニッケルを含む前記金属層を形成し、前記第２工程では、熱処理により前記半導体基板および前記金属層を反応させてチタンカーバイドを含むニッケルシリサイド層を形成して、前記半導体基板と前記ニッケルシリサイド層とのオーミックコンタクトを形成することを特徴とする。
　上述した発明によれば、金属電極積層体を構成するニッケル層の残留応力が２００ＭＰａ以下となるようにニッケル層の厚さおよびニッケル層の成膜速度を決定することにより、炭化珪素基板と金属層、および金属層と裏面電極積層体との密着性を向上させることができる。これにより、炭化珪素基板上の電極（金属層および金属電極積層体）が剥離することを抑制することができる。
　本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、裏面電極が剥離することを抑制することができるという効果を奏する。
図１は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図２は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図３は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図６は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件と裏面電極の密着性との関係を示す図表である。 図７は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件とニッケル層の残留応力との関係を示す特性図である。 図８は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の厚さとニッケル層の成膜速度との関係について示す特性図である。
　以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　実施の形態にかかる炭化珪素半導体装置の構造について説明する。実施の形態にかかる炭化珪素半導体装置は、炭化珪素（ＳｉＣ）からなる半導体基板（以下、ＳｉＣ基板とする）とのコンタクト（電気的接触部）がオーミックコンタクトとなる裏面電極を備える。裏面電極は、ＳｉＣ基板上にニッケルシリサイド層（ＳｉＣ基板とのオーミックコンタクトを形成する金属層）および裏面電極積層体（金属電極積層体）が順に積層されてなる。裏面電極積層体は、ニッケルシリサイド層側から例えばチタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層が順に積層されてなる。ＳｉＣ基板の内部には、素子構造に応じた半導体領域が設けられている。炭化珪素半導体装置の素子構造（おもて面電極やＳｉＣ基板の内部の半導体領域など）は、設計条件に応じて種々変更可能であるため、説明を省略する。
　本発明にかかる炭化珪素半導体装置の裏面電極を形成するには、まず、例えばスパッタリング装置や真空蒸着装置などの金属成膜装置を用いて、炭化珪素からなる半導体ウェハ（以下、ＳｉＣウェハとする）の裏面にチタンおよびニッケルを含む金属層を形成する。次に、高温熱処理によりＳｉＣウェハを加熱してチタンおよびニッケルを含む金属層をシンタリング（焼結）し、チタンカーバイド（ＴｉＣ）を含むニッケルシリサイド層を形成する。この高温熱処理により、ＳｉＣウェハとニッケルシリサイド層とのオーミックコンタクトが形成される。その後、ニッケルシリサイド層上に、チタン層、ニッケル層および金層を順に積層してなる裏面電極積層体を形成する。
　上述したように生成（形成）されたチタンカーバイドを含むニッケルシリサイド層は、裏面電極積層体の最下層であるチタン層と良好な密着性を示すため、裏面電極積層体の剥離を抑制する機能を有する。また、発明者らが鋭意研究を重ねた結果、裏面電極積層体の形成後に裏面電極積層体に残留する内部応力（残留応力）を低減させることにより、ＳｉＣ基板とニッケルシリサイド層、およびニッケルシリサイド層と裏面電極積層体との密着性を向上させることができ、裏面電極（ニッケルシリサイド層および裏面電極積層体）の剥離をさらに抑制することができることが判明した。
　具体的には、裏面電極積層体の最下層であるチタン層上に積層されるニッケル層の厚さおよび成膜速度を最適化し、このニッケル層の残留応力を２００ＭＰａ以下にしている。ニッケル層の残留応力を２００ＭＰａ以下にするために、裏面電極積層体を構成するニッケル層を形成する際の成膜条件は、ニッケル層の厚さをｘ［ｎｍ］とし、ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、下記（２）式を満たすのがよく、望ましくは下記（３）式を満たすのがよい。下記（２）式（望ましくは下記（３）式）を満たす成膜条件で裏面電極積層体を構成するニッケル層を形成することにより、ニッケル層の残留応力を低減させることができ、剥離しにくい裏面電極積層体を形成することができる。
　０．０＜ｙ＜－０．００１３ｘ＋２．０　・・・（２）
　０．０＜ｙ＜－０．００１５ｘ＋１．２　・・・（３）
　次に、実施の形態にかかる炭化珪素半導体装置の製造方法について詳細に説明する。図１～５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。おもて面素子構造（おもて面電極や基板おもて面側の半導体領域）の形成工程については説明および図示を省略するが、おもて面素子構造は、裏面素子構造（裏面電極や基板裏面側の半導体領域）の形成と並行して、一般的な方法により所定のタイミングで形成すればよい。実施の形態にかかる炭化珪素半導体装置の裏面素子構造を形成するにあたって、まず、図１に示すように、ｎ型のＳｉＣウェハ１の裏面に例えばリン（Ｐ）などのｎ型不純物をイオン注入１１する。
　次に、例えば赤外線ランプを備えた高速アニール（ＲＴＡ）装置を用いてＳｉＣウェハ１を加熱し、ＳｉＣウェハ１の裏面に注入したｎ型不純物を活性化させる。不純物活性化のための熱処理は、例えば、アルゴン（Ａｒ）雰囲気において１６２０℃程度の温度で１８０秒間程度行ってもよい。このイオン注入１１および熱処理により、ＳｉＣウェハ１の裏面の表面層に、ＳｉＣウェハ１よりも不純物濃度の高いｎ型半導体領域（不図示）が形成される。ＳｉＣウェハ１の裏面側に高不純物濃度の半導体領域を形成することにより、ＳｉＣウェハ１と、後述するニッケルシリサイド層とのコンタクト抵抗を低減することができる。
　次に、例えばスピンコート装置を用いて、ＳｉＣウェハ１のおもて面に例えば２μｍの厚さの表面保護用の保護レジスト膜（不図示）を形成する。次に、例えばフッ酸緩衝液を用いて、ＳｉＣウェハ１の裏面に形成されている自然酸化膜を除去する。次に、例えばレジスト除去液を用いてＳｉＣウェハ１のおもて面の保護レジスト膜を除去する。次に、図２に示すように、例えばスパッタリング装置などの金属成膜装置を用いて、ＳｉＣウェハ１の裏面（すなわちｎ型半導体領域上）に、チタン層２およびニッケル層３を順に成膜（形成）する。チタン層２およびニッケル層３の厚さは、例えば、それぞれ６０ｎｍ程度および４０ｎｍ程度であってもよい。後述するニッケルシリサイド層４の場合は、成膜後のアニール処理でニッケルシリサイド層４の状態が決まるため、その前駆体である金属層（チタン層２およびニッケル層３）の成膜手法は問わない。しかし、蒸着法よりもスパッタリング法の方が成膜した膜（金属層）の付着強度が高いので、成膜後の膜剥がれ（金属層の剥離）を防止することを重視した場合は、スパッタリング法を用いてニッケルシリサイド層４となる金属層の成膜を行うのが好ましい。
　なお、スパッタリング法の場合、金属層の成膜中は基板（ウェハ）温度が高温になる。このため、金属層の成膜終了後（室温に戻した際）に熱応力で膜剥がれを生じる虞があるが、この膜剥がれの現象はニッケルシリサイド層４の厚さを厚くする場合に発生し、本発明のような１００ｎｍ以下の厚さのニッケルシリサイド層４を形成する場合には問題にならない。また、裏面電極層（後述する裏面電極積層体８）の場合は、裏面電極層を構成するニッケル層６の厚さが厚い（下記実施例では４００ｎｍ程度）ので、スパッタリング法を用いると、上記した熱応力変化が大きく、剥離が発生する虞がある。このため、裏面電極層を形成する場合は蒸着法を用いるのが好ましい。
　次に、図３に示すように、例えば赤外線ランプを備えた高速アニール装置を用いてＳｉＣウェハ１を加熱し、チタン層２およびニッケル層３をシンタリング（焼結）する。シンタリングのための熱処理は、例えば、アルゴン雰囲気において９５０℃程度の温度で１２０秒間程度行ってもよい。この熱処理により、ＳｉＣウェハ１中のシリコン（Ｓｉ）原子がニッケル層３中のニッケル原子と反応してニッケルシリサイド層４が形成され、ＳｉＣウェハ１とニッケルシリサイド層４とのオーミックコンタクトが形成される。また、ＳｉＣウェハ１中の炭素（Ｃ）原子がチタン層２中のチタン原子と反応してニッケルシリサイド層４中にチタンカーバイドが生成される。
　次に、例えばスピンコート装置を用いて、ＳｉＣウェハ１のおもて面に例えば２μｍの厚さの表面保護用の保護レジスト膜（不図示）を形成する。次に、図４に示すように、シンタリングのための熱処理時にニッケルシリサイド層４中の炭素原子がニッケルシリサイド層４の表面（ＳｉＣウェハ１側に対して反対側の面）に析出して形成された厚さの薄い炭素析出層（不図示）を、例えばイオン化したアルゴンを衝突させて不純物除去する逆スパッタ１２によって除去する。炭素析出層を除去するための逆スパッタ１２は、６Ｐａ程度の圧力下において、３００Ｗ程度の高周波（ＲＦ）電力で１８０秒間程度行ってもよい。
　次に、図５に示すように、例えば蒸着装置などの金属成膜装置を用いて、ニッケルシリサイド層４上に、チタン層５、ニッケル層６および金（Ａｕ）層７を順に蒸着（形成）して裏面電極積層体８を形成する。このとき、裏面電極積層体８を構成するニッケル層６は、上記（２）式（望ましくは上記（３）式）を満たす成膜条件で形成する。裏面電極積層体８を構成するチタン層５、ニッケル層６および金層７の厚さは、例えば、それぞれ７０ｎｍ、４００ｎｍおよび２００ｎｍであってもよい。その後、ＳｉＣウェハ１を個々のチップ状にダイシング（切断）することにより、実施の形態にかかる炭化珪素半導体装置が完成する。
　次に、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体８を構成するニッケル層６の残留応力と、裏面電極（ニッケルシリサイド層４および裏面電極積層体８）の密着性との関係について説明する。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、裏面電極構造（ニッケルシリサイド層４、裏面電極積層体８および基板裏面側の半導体領域）を形成した複数のＳｉＣウェハ１（試料）を用意した（以下、実施例１とする）。実施例１の各試料は、それぞれ、０．３ｎｍ／秒～１．２ｎｍ／秒の範囲内の異なる成膜速度で形成された厚さの異なるニッケル層６を備える。チタン層５の厚さは各試料ともに等しく７０ｎｍであり、金層７の厚さは各試料ともに等しく２００ｎｍである。おもて面素子構造は形成していない。
　これら実施例１の各試料について、まず、裏面電極積層体８を構成するニッケル層６の残留応力を評価した。具体的には、試料（半導体ウェハ）を試料ホルダーに貼り付けて広角Ｘ線回析（微小部Ｘ線回析）法を用いてＸ線回析パターンを測定し、ウェハ中央部の残留応力を評価した。応力評価にはｓｉｎ２ψ法（側傾法）を用い、残留応力評価の指標としてニッケルの（３３１）面の回析線ピークを用いた。ブルカー・エイエックスエス（Ｂｒｕｋｅｒ　ＡＸＳ）株式会社製のＸ線回折装置（型名：Ｄ８　ＤＩＳＣＯＶＥＲ　μＨＲ　Ｈｙｂｒｉｄ（登録商標））を用いて配向評価を行った。Ｘ線源にＣｕＫα線（多層膜ミラーを使用した平行ビーム光学系）を用い、Ｘ線管の電圧および電流をそれぞれ５０ｋＶおよび２２ｍＡとした。入射するＸ線の幅を決める発散スリットに直径１ｍｍのピンホールスリットを用いた。
　検出器には、２次元ＰＳＰＣ（Ｐｏｓｉｔｉｏｎ　Ｓｅｎｓｉｔｉｖｅ　Ｐｒｏｐｏｒｔｉｏｎａｌ　Ｃｏｕｎｔｅｒ：位置敏感型比例計数管）を用いた。検出器の位置を回折角２θ＝１３５．４°に固定した。試料に対するＸ線の入射角ωをニッケルの（３３１）面のブラッグ角θ0＝７２．３３５°に固定した。試料面の法線と結晶格子面の法線とのなす角ψが０°、２０°、３０°、４０°、５０°、６０°および７０°のときのＸ線回析パターンを測定した。１フレームあたりの積算時間を６００秒／フレームとした。そして、実施例１の各試料について、Ｘ線回折装置によって試料の格子面間隔（ｄ値）を測定し、格子面間隔の変化から試料にかかる残留応力σ［ＭＰａ］を算出した。
　残留応力σの算出には、下記（４）式を用いた。下記（４）式において、Ｅはヤング率［ＭＰａ］であり、νはポアソン比であり、θ0はブラッグ角である。実施例１の各試料においてニッケル層６の残留応力σを算出するにあたって、ニッケルのヤング率Ｅおよびポアソン比νをそれぞれ１９９０００ＭＰａおよび０．３１とした。また、２θ／ｓｉｎ2ψは、ψ角ごとの回折角２θをプロットした図（ｓｉｎ2ψ－２θ図）の傾きから算出した。
Figure JPOXMLDOC01-appb-M000001
　次に、実施の形態にかかる炭化珪素半導体装置の裏面電極（ニッケルシリサイド層４および裏面電極積層体８）の密着性を評価した。実施例１の各試料（半導体ウェハ）について、それぞれ、裏面電極側（すなわち裏面電極積層体８上）にダイシングフレーム付きのダイシングテープを貼り付けた後、５ｍｍ×５ｍｍのチップサイズで個々のチップにダイシングした。ダイシングには、株式会社ディスコのダイシング装置（型名：ＤＡＤ３３５０（登録商標））、およびダイシングブレ－ド（型名：ＮＢＣ－Ｚ、外径×厚さ×内径：５６ｍｍ×０．０５ｍｍ×４０ｍｍ）を用いた。スピンドル（回転軸）の回転数を４００００ｒｐｍとし、送り速度を１ｍｍ／秒とし、切込み量（ダイシングブレ－ドが試料を貫通してダイシングテープを切り込む深さ）を０．０４５ｍｍとした。デンカアドテックス株式会社製のダイシングテープ（Ｔ－８０ＭＢ（登録商標））を用いた。
　そして、各チップをダイシングテープから剥がしたときに、ダイシングテープ側に裏面電極が残っているか否かを観察し、かつ、裏面電極の、チップ外周に沿った端部を目視（顕微鏡）にて観察して裏面電極剥離の有無を確認した。その結果を図６に示す。図６は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件と裏面電極の密着性との関係を示す図表である。図６には、ニッケル層６の成膜速度（Ｎｉ成膜速度）ごと、かつニッケル層６の厚さ（Ｎｉ層の厚さ）ごとに裏面電極剥離の有無を示す。図６において、「○：剥離なし」とは、ニッケルシリサイド層４および裏面電極積層体８ともに剥離していないことを示す。「△：微小剥離あり」とは、ニッケルシリサイド層４または裏面電極積層体８が部分的に剥離しているものの、製品の性能を損なわない程度に微小であることを示す。「×：剥離あり」とは、ニッケルシリサイド層４または裏面電極積層体８が完全に剥離していることを示す。図６に示す結果より、ニッケル層６の厚さが厚く、かつニッケル層６の成膜速度が速いほど、裏面電極の密着性が低下し、裏面電極の剥離が生じることが確認された。
　また、上記（４）式を用いて算出されたニッケル層６の残留応力σと、ニッケル層６の厚さおよび成膜速度との関係を図７に示す。図７は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件とニッケル層の残留応力との関係を示す特性図である。図７には、ニッケル層６の厚さ（Ｎｉ層の厚さ）を変化させたときのニッケル層６の残留応力σの近似曲線を、ニッケル層６の成膜速度ごとに図示している。また、図７には、図６の裏面電極の密着性試験結果（○：剥離なし、△：剥離混在（図６の微小剥離ありに相当）、×：剥離あり）も示す。
　図７に示す結果より、ニッケル層６の厚さを薄くするほど、また、ニッケル層６の成膜速度を遅くするほど、ニッケル層６の残留応力σが小さくなることが確認された。そして、ニッケル層６の残留応力σが２００ＭＰａ以下である場合、ニッケル層６の厚さおよび成膜速度によらず、「○：剥離なし」または「△：剥離混在」となり、裏面電極の剥離が抑制されていることが確認された（△印が分布する残留応力の範囲（以下、剥離混在領域とする）および○印が分布する残留応力の範囲（以下、剥離未発生領域とする））。さらに、ニッケル層６の残留応力σが１００ＭＰａ以下である場合、ニッケル層６の厚さおよび成膜速度によらず、「○：剥離なし」となり、裏面電極の剥離が生じないことが確認された（剥離未発生領域）。
　一方、ニッケル層６の厚さを厚くするほど、また、ニッケル層６の成膜速度を早くするほど、ニッケル層６の残留応力σが大きくなることが確認された。そして、ニッケル層６の残留応力σが２００ＭＰａを超える場合、ニッケル層６の厚さおよび成膜速度によらず、「×：剥離あり」となり、ＳｉＣウェハ１とニッケルシリサイド層４、およびニッケルシリサイド層４と裏面電極積層体８との間で剥離が生じることが確認された（×印が分布する残留応力の範囲（以下、剥離発生領域とする））。したがって、ニッケル層６の残留応力σの許容範囲は２００ＭＰａ以下であり、ニッケル層６の残留応力σが２００ＭＰａ以下、好ましくは１００ＭＰａ以下となるようにニッケル層６の厚さを薄くし、ニッケル層６の成膜速度を遅くすることで、裏面電極の剥離を発生しにくくすることができることが確認された。
　次に、図６の結果から導き出すことができるニッケル層６の厚さとニッケル層６の成膜速度との関係について説明する。図８は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の厚さとニッケル層の成膜速度との関係について示す特性図である。図８には、横軸をニッケル層６の厚さ（Ｎｉ層の厚さ）とし、縦軸をニッケル層６の成膜速度（Ｎｉ成膜速度）としたときの剥離未発生領域、剥離混在領域および剥離発生領域の関係を示す。図８に示すように、ニッケル層６の厚さが薄い側から厚い側に向かって、かつニッケル層６の成膜速度が遅い側から早い側に向かって、剥離未発生領域、剥離混在領域および剥離発生領域の順に互いに交わることなく層状にこれらの領域が隣接することが確認された。
　また、図８に示す結果より、ニッケル層６の厚さをｘ［ｎｍ］とし、ニッケル層６の成膜速度をｙ［ｎｍ／秒］としたときに、剥離発生領域と剥離混在領域との境界線は下記（５）式であり、剥離混在領域と剥離未発生領域との境界線は下記（６）式であることが確認された。したがって、下記（５）式よりも原点（０，０）側（すなわち上記（２）式を満たす範囲内）となるようにニッケル層６の厚さおよびニッケル層６の成膜速度を決定することにより、裏面電極の剥離を抑制することができることが確認された。また、下記（６）式よりも原点（０，０）側（すなわち上記（３）式を満たす範囲内）となるようにニッケル層６の厚さおよびニッケル層６の成膜速度を決定することにより、裏面電極が剥離しないことが確認された。例えば、ニッケル層６の厚さを４００ｎｍとする場合、ニッケル層６の成膜速度を０．５ｎｍ／秒以下とすることで、裏面電極が剥離することを防止することができる。
　ｙ＝－０．００１３ｘ＋２．０　・・・（５）
　ｙ＝－０．００１５ｘ＋１．２　・・・（６）
　以上、説明したように、実施の形態によれば、裏面電極積層体を構成するニッケル層の残留応力が２００ＭＰａ以下となるようにニッケル層の厚さおよびニッケル層の成膜速度を決定することにより、ＳｉＣウェハとニッケルシリサイド層、およびニッケルシリサイド層と裏面電極積層体との密着性を向上させることができる。これにより、裏面電極（ニッケルシリサイド層および裏面電極積層体）が剥離することを十分に抑制することができるとともに、ＳｉＣウェハとのオーミックコンタクトを実現した裏面電極を有する特性に優れた炭化珪素半導体装置を作製することができる。
　以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した発明では、ＳｉＣウェハと裏面電極とのオーミックコンタクトを形成した場合を例に説明しているが、ＳｉＣウェハとおもて面電極とのオーミックコンタクトを形成する場合においても適用可能である。また、本発明は、ＳｉＣウェハとのオーミックコンタクトを形成した金属電極を備えた炭化珪素半導体装置に適用可能であり、例えば絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）やショットキーダイオードなど様々なデバイスに適用可能である。また、上述した実施の形態では、ＳｉＣウェハに代えて、ＳｉＣウェハ上にＳｉＣエピタキシャル層を積層したエピタキシャルウェハを用いてもよい。また、上述した実施の形態では、ｎ型ＳｉＣウェハの裏面の表面層にｎ型半導体領域を形成する場合を例に説明したが、ｎ型ＳｉＣウェハの裏面にｐ型不純物をイオン注入してｐ型不純物を形成してもよい。また、上述した実施の形態では、半導体層または半導体基板の導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
　以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、炭化珪素半導体とのオーミックコンタクトを形成する金属電極を備えたパワー半導体装置に有用である。
　１　ＳｉＣウェハ
　２　ニッケルシリサイド層となるチタン層
　３　ニッケルシリサイド層となるニッケル層
　４　ニッケルシリサイド層
　５　裏面電極積層体を構成するチタン層
　６　裏面電極積層体を構成するニッケル層
　７　裏面電極積層体を構成する金層
　８　裏面電極積層体
　１１　イオン注入
　１２　逆スパッタ

Claims (9)

  1. 　炭化珪素からなる半導体基板上に設けられ、前記半導体基板とのオーミックコンタクトを形成する金属層と、
    　前記金属層上に、少なくともチタン層およびニッケル層を順に積層してなる金属電極積層体と、
    　を備え、
    　前記ニッケル層の残留応力は、２００ＭＰａ以下であることを特徴とする炭化珪素半導体装置。
  2. 　前記ニッケル層の残留応力は、１００ＭＰａ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 　前記ニッケル層は、前記ニッケル層の厚さをｘ［ｎｍ］とし、前記ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、０．０＜ｙ＜－０．００１３ｘ＋２．０を満たす条件で形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  4. 　前記ニッケル層は、０．０＜ｙ＜－０．００１５ｘ＋１．２を満たす条件で形成されていることを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 　前記金属層は、チタンカーバイドを含むニッケルシリサイド層であることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
  6. 　炭化珪素からなる半導体基板上に金属層を形成する第１工程と、
    　熱処理により、前記半導体基板と前記金属層とのオーミックコンタクトを形成する第２工程と、
    　前記金属層上に、少なくともチタン層およびニッケル層を順に積層して金属電極積層体を形成する第３工程と、
    　を含み、
    　前記第３工程では、前記ニッケル層の厚さをｘ［ｎｍ］とし、前記ニッケル層の成膜速度をｙ［ｎｍ／秒］としたときに、０．０＜ｙ＜－０．００１３ｘ＋２．０を満たす条件で前記ニッケル層を形成することを特徴とする炭化珪素半導体装置の製造方法。
  7. 　前記第３工程では、０．０＜ｙ＜－０．００１５ｘ＋１．２を満たす条件で前記ニッケル層を形成することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 　前記第３工程では、蒸着法により前記ニッケル層を形成することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  9. 　前記第１工程では、前記半導体基板上にチタンおよびニッケルを含む前記金属層を形成し、
    　前記第２工程では、熱処理により前記半導体基板および前記金属層を反応させてチタンカーバイドを含むニッケルシリサイド層を形成して、前記半導体基板と前記ニッケルシリサイド層とのオーミックコンタクトを形成することを特徴とする請求項６～８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
PCT/JP2014/079630 2013-11-22 2014-11-07 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 WO2015076128A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015549075A JP6160708B2 (ja) 2013-11-22 2014-11-07 炭化珪素半導体装置
EP14864285.3A EP2993690A4 (en) 2013-11-22 2014-11-07 Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
CN201480028190.6A CN105308722B (zh) 2013-11-22 2014-11-07 碳化硅半导体装置及碳化硅半导体装置的制造方法
US14/960,293 US10374050B2 (en) 2013-11-22 2015-12-04 Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-242368 2013-11-22
JP2013242368 2013-11-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/960,293 Continuation US10374050B2 (en) 2013-11-22 2015-12-04 Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device

Publications (1)

Publication Number Publication Date
WO2015076128A1 true WO2015076128A1 (ja) 2015-05-28

Family

ID=53179395

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/079630 WO2015076128A1 (ja) 2013-11-22 2014-11-07 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10374050B2 (ja)
EP (1) EP2993690A4 (ja)
JP (2) JP6160708B2 (ja)
CN (1) CN105308722B (ja)
WO (1) WO2015076128A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168685A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2018125520A (ja) * 2016-12-20 2018-08-09 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス
WO2018208112A1 (ko) * 2017-05-12 2018-11-15 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
CN109994376A (zh) * 2017-12-30 2019-07-09 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
CN108693700B (zh) * 2018-05-17 2021-04-09 京东方科技集团股份有限公司 一种压印模板及其制备方法
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243323A (ja) 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd ＳｉＣ半導体素子およびその製造方法
JP2008130874A (ja) * 2006-11-22 2008-06-05 Nissan Motor Co Ltd 電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法
JP2010086999A (ja) 2008-09-29 2010-04-15 Sumitomo Electric Ind Ltd 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体デバイス及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05279845A (ja) * 1992-04-02 1993-10-26 Hitachi Ltd スパッタリング方法及びその装置
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP3767585B2 (ja) * 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
JP4699720B2 (ja) * 2004-08-05 2011-06-15 リンテック株式会社 貼付装置及び貼付方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2008227405A (ja) * 2007-03-15 2008-09-25 Toyota Motor Corp ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法
JP4873321B2 (ja) * 2007-08-17 2012-02-08 株式会社アルバック はんだバンプの形成方法
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
JP5448652B2 (ja) * 2009-09-01 2014-03-19 三菱電機株式会社 半導体装置およびその製造方法
KR20130056844A (ko) * 2010-04-14 2013-05-30 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP6060476B2 (ja) * 2011-04-06 2017-01-18 富士電機株式会社 電極形成方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243323A (ja) 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd ＳｉＣ半導体素子およびその製造方法
JP2008130874A (ja) * 2006-11-22 2008-06-05 Nissan Motor Co Ltd 電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法
JP2010086999A (ja) 2008-09-29 2010-04-15 Sumitomo Electric Ind Ltd 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体デバイス及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2993690A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168685A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2018125520A (ja) * 2016-12-20 2018-08-09 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス
US10256097B2 (en) 2016-12-20 2019-04-09 Infineon Technologies Ag Forming a metal contact layer on silicon carbide and semiconductor device with metal contact structure
WO2018208112A1 (ko) * 2017-05-12 2018-11-15 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
CN109994376A (zh) * 2017-12-30 2019-07-09 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法

Also Published As

Publication number Publication date
EP2993690A1 (en) 2016-03-09
US10374050B2 (en) 2019-08-06
US20160087061A1 (en) 2016-03-24
JP2017120938A (ja) 2017-07-06
JP6390745B2 (ja) 2018-09-19
EP2993690A4 (en) 2017-01-18
JP6160708B2 (ja) 2017-07-12
CN105308722A (zh) 2016-02-03
JPWO2015076128A1 (ja) 2017-03-16
CN105308722B (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP5646527B2 (ja) 半導体装置および半導体装置の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
WO2016002386A1 (ja) 炭化珪素半導体素子の製造方法
KR20140145588A (ko) 반도체 디바이스의 제조 방법
WO2013146328A1 (ja) 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP2013211467A (ja) 炭化珪素半導体素子及びその製造方法
JP5115735B2 (ja) 炭化珪素半導体基板とその製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP2015043458A (ja) 半導体装置
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP7452076B2 (ja) 半導体装置および半導体装置の製造方法
US9502250B2 (en) Manufacturing method of silicon carbide semiconductor apparatus
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
CN117438296A (zh) 碳化硅半导体衬底上制造接触的方法和碳化硅半导体器件
JP2016086131A5 (ja)
CN117594433A (zh) 用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480028190.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14864285

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015549075

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2014864285

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE