CN117594433A - 用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件 - Google Patents

用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件 Download PDF

Info

Publication number
CN117594433A
CN117594433A CN202310998505.0A CN202310998505A CN117594433A CN 117594433 A CN117594433 A CN 117594433A CN 202310998505 A CN202310998505 A CN 202310998505A CN 117594433 A CN117594433 A CN 117594433A
Authority
CN
China
Prior art keywords
silicon carbide
carbon
substrate
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310998505.0A
Other languages
English (en)
Inventor
S·罗伊
W·舒斯特雷德
R·K·乔希
H-J·舒尔茨
D·克拉斯诺忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117594433A publication Critical patent/CN117594433A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本公开涉及一种用于在SiC衬底上制造接触的方法，其中方法包括：提供晶体SiC衬底；对SiC衬底的表面区域中的晶体结构进行修改，并且由此在表面区域中生成富碳的SiC部分；通过将金属性接触材料沉积到包括富碳的SiC部分的表面区域上来在SiC衬底上形成接触层；以及对SiC衬底的富碳的SiC部分的至少一部分和接触层的至少一部分进行热退火，由此生成至少包括金属性接触材料、硅和碳的三元金属性相部分。更进一步地，描述了SiC半导体器件，其包括：晶体SiC衬底；和接触层，其包括直接与SiC衬底表面接触的三元金属性相部分。

Description

用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件
技术领域
本公开总体上涉及一种在碳化硅衬底上制造接触的方法以及一种除了其它方面之外通过本文描述的方法可获得的具有欧姆接触的碳化硅半导体器件。
背景技术
基于宽带隙半导体的半导体器件，诸如基于碳化硅(SiC)的二极管或功率MOSFET，被认为是例如在恶劣环境中或在功率电子器件领域中的应用中的下一代电子器件。在这样的半导体器件的开发中，一个方面是在半导体材料与半导体衬底表面上方的金属接触或金属层堆叠之间创建欧姆接触。尤其是，针对跨行业广泛使用的SiC衬底创建良好、可重复且同质的背侧欧姆接触是关键主题。
鉴于上述情况，需要提供尤其是在半导体衬底的背侧处具有可靠和鲁棒的欧姆接触的基于SiC的半导体器件，并且提供报以大的处理窗口的方法。
发明内容
一些实施例涉及一种用于在碳化硅衬底上制造接触的方法，其中方法可以包括：提供晶体碳化硅衬底；对碳化硅衬底的表面区域中的晶体结构进行修改，并且由此在表面区域中生成富碳的碳化硅部分；通过将金属性接触材料沉积到包括富碳的碳化硅部分的表面区域上来在碳化硅衬底上形成接触层；以及对碳化硅衬底的富碳的碳化硅部分的至少一部分和接触层的至少一部分进行热退火，由此生成至少包括金属性接触材料、硅和碳的三元金属性相部分。
晶体碳化硅衬底可以是单晶衬底。例如，可以使用六边形多型(诸如4H-SiC和/或6H-SiC晶体多型)。然而，衬底可以还包括不同多型的区(例如，3C-SiC)。在以下描述中，4H-SiC被用于解释实施例的技术效果，同时不应排除其它多型，尤其是SiC的其它六边形单晶多型。
本文描述的方法可以允许在SiC衬底(例如，晶体4H-SiC衬底)上制造良好并且可靠的欧姆接触。因此，方法通常开始于提供可以可选地在其前侧处具有器件结构的这样的晶体衬底。在背侧被提供有欧姆接触之前，可以执行不同的典型的晶片处理步骤。本文描述的方法也可以被用于制备半导体衬底的前侧上的接触。在背侧的上下文中描述的方法步骤因此也可以应用于前侧。
在本说明书中，如果第一元件(例如，接触或层或区)被提供在第二元件(例如，接触或层或区)上，则这并不排除进一步的元件(例如，介于中间的层或元件)被提供在第一元件与第二元件之间。相反，当第一元件被称为“直接在”或“直接延伸到”第二元件上时，没有进一步的元件存在。
一旦已经制备了碳化硅衬底以用于接触，就对碳化硅衬底的表面区域中的晶体结构进行修改。更特别地，对在其处应当制备接触的表面进行修改，以使得生成富碳的碳化硅部分。用于增加碳的含量的任何处理可以被用于生成富碳的部分。该部分可以在整个表面区域中延伸。在一些实施例中，可以例如以规则地图案化的方式在衬底表面的特定区域中生成富碳的区域。
通过在碳化硅衬底上沉积接触材料层，可以在该富碳的碳化硅部分上直接形成接触层。接触材料的沉积可以是通过半导体制备处理中典型地使用的任何沉积处理来执行的，并且可以取决于接触材料。
方法可以还包括：对碳化硅衬底的富碳的碳化硅部分的至少一部分和接触层的至少一部分进行退火。例如，两个层的相应的部分可以在层的界面附近，以使得能够创建包括两个层的要素的混合结构。更特别地，形成至少包括金属性接触材料、硅和碳的三元金属性相部分。因此，本文描述的方法利用碳化硅衬底的富碳部分中的碳的存在来创建高度有序的、经构造的金属性混合相层，其可以负责低接触电阻。因此，在碳化硅衬底与接触层之间的界面处的所形成的三元金属性相部分提供良好的欧姆接触。在正确地选取金属的情况下，可能的是取代其中通过激光热退火(LTA)形成硅化镍层的当前的基于镍的系统。与其中可能形成碳作为副产物并且接触材料层的粘附被减弱的硅化镍形成不同，形成至少包括三元成分系统的金属性相部分允许生成具有良好的机械鲁棒性的欧姆接触。所获得的三元系统可以不包括在界面处的分离的或游离的碳部分，因此克服其中在SiC衬底上的接触的较小粘附的问题。因此，通过本文描述的方法可以改进接触的可靠性和所生产的半导体器件的鲁棒性。此外，与基于硅化镍的接触方法相比，附加的清洁步骤不是必要的，因此增加了所获得产品的总产出。此外，因为所生成的三元金属性相的良好的导电性和导热性，所以例如可以实现4H-SiC衬底与钛的接触层之间的良好欧姆接触，而无需在SiC衬底的表面附近的掺杂剂。通常，本文描述的方法提供如本文稍后将参照一些进一步的实施例和示例描述的大的处理窗口。
进一步的实施例涉及一种碳化硅半导体器件，包括：晶体碳化硅衬底；和接触层，其包括直接与碳化硅衬底表面接触的三元金属性相部分。三元金属性相部分至少包括金属性接触材料、硅和碳，并且至少部分地外延生长在晶体碳化硅衬底上。可以按照本文描述的方法获得金属性相部分。此外，可以至少在接触层与半导体相之间的界面的多数部分处生成金属性相部分。例如，在背侧接触中，可以在界面处形成三元相层。层可以由以连续的接触层的形式被挨着彼此布置的晶体三元金属性相部分的若干晶粒组成。此外，例如，晶粒中的每个可以具有不同的晶体结构或晶体晶格定向。因此，归因于所提供的特定三元金属性相部分，通过本文描述的方法之一可获得的半导体器件可以具有良好并且可靠的欧姆接触。
然而，本公开不限制于上述的特征和优点。实际上，本领域技术人员在阅读以下详细描述并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的要素不一定相对于彼此成比例。同样的参考标号指定对应的类似部分。各种所图示的示例的特征可以被组合，除非它们相互排除。示例被描绘在附图中并且被在随后的描述中详述。
图1图示要被提供有欧姆接触的碳化硅衬底。
图2图示具有修改的表面区的碳化硅衬底。
图3图示在衬底的表面上沉积金属性接触材料层之后的衬底。
图4图示在用热退火激光束照射碳化硅衬底的富碳部分的至少一部分和接触层的至少一部分之后的衬底。
图5图示通过本文描述的方法获得的碳化硅半导体器件的示例性实施例。
图6图示图4的碳化硅半导体器件的接触相部分。
图7图示要被提供有欧姆接触的碳化硅衬底的另一实施例。
图8图示具有部分地修改的表面区的图7的碳化硅衬底。
图9图示在图8的衬底的表面上沉积金属性接触材料层之后的图8的衬底。
图10图示在用热退火激光束通过保护掩模层照射碳化硅衬底的富碳部分和接触层的至少一部分之后的图9的衬底。
图11图示在移除保护掩模层之后的图10的衬底。
具体实施方式
在下文中，更详细地描述用于碳化硅(SiC)衬底上的接触的制造处理，其使得能够生产良好并且可靠的欧姆接触并且提供大的处理窗口。SiC衬底通常是要被处理的碳化硅工件。例如，SiC衬底可以是基于SiC的晶片。替换地，SiC衬底可以包括基底晶片(也称为“生长衬底”或“生长晶片”)，半导体层例如被通过使用外延处理沉积到其上。至少一个外延层可以邻接SiC衬底的前侧。在可选的处理步骤中，可以在SiC衬底的前侧上提供金属接触层。在此情况下，SiC衬底可以是经处理的晶片。具有SiC衬底的示例性的经处理的晶片可以包括MOFSET(诸如功率MOSFET、二极管、J-FET、IGBT等)。那些基于SiC的电子组件通常在衬底的背侧处具有n掺杂的SiC衬底层，以与金属性接触层接触。在衬底的前侧处，为了可靠的欧姆接触，可能要求在衬底与金属性接触层之间的界面处的p掺杂的半导体层。虽然重点被放在用于功率MOSFET或二极管组件部分处的欧姆接触的制造方法上，但是本文描述的实施例和示例并非旨在受限于这些特定的电子组件。相反，方法可以被用于制造基于SiC衬底(例如由SiC衬底包括的外延层)的任何其它电子组件的欧姆接触。此外，术语“衬底”可以包括经处理的晶片，经处理的晶片包括其中生长衬底已经在可以生成背侧接触之前被移除的若干外延层。此外，半导体衬底前侧和/或背侧与金属层之间的界面可以掺杂有掺杂剂。例如，也可以取决于所生产的电子器件选择在前侧处的n掺杂层或在背侧处的p掺杂层。针对每种掺杂类型“n”或“p”，可以使用不同的掺杂浓度。例如，通常，这些浓度被标识为n-或p+。在本说明书中，衬底的掺杂尚未被具体指示，但是如果需要则可以实现于实施例中的每个中。
即使方法可以被用于提供具有欧姆接触的背侧和前侧衬底表面，其也可以被用于提供n掺杂的背侧接触。参照附图部分中示出的示例中的定向使用术语“前侧”和“背侧”。因为实施例的组件可以被定位在许多不同的定向上，所以方向术语仅用于说明的目的并且决不应当被认为是进行限制。
针对在其上制造欧姆接触所提供的SiC衬底(以及如果适用的话，外延层)可以是例如晶体(例如，单晶)碳化硅衬底。晶体半导体材料的示例性实施例大多基于4H-SiC或6H-SiC衬底。因此，第一步骤通常是提供晶体衬底，例如4H-SiC衬底。如上面描述那样，SiC衬底可以包括衬底内的器件结构。在对晶体结构进行修改、形成接触层以及对碳化硅衬底的至少一部分和接触层的至少一部分在其界面处进行热退火的步骤之前，可以在基底衬底内(例如，在衬底的前侧处)生产进一步器件结构。在提供器件结构的情况下，热退火处理可以被限制于不超过可能对于器件结构有害的温度的温度。在一些示例中，可以已其它方式保护器件结构。
在实施例中，对4H-SiC衬底的晶体结构进行修改可以包括：例如通过使Si-C键断裂来分离4H-SiC晶体结构。通过热退火处理进行的分解可以引起分离为3C-SiC层、多晶硅层和碳层。在用激光束照射4H-SiC表面之后，相的分离发生。它们堆叠如下：4H-SiC(初始衬底)/3C-SiC/Si/C。因此，SiC衬底的修改的表面区可以被描述为具有靠近SiC衬底的表面的富碳层的富碳的碳化硅部分。
在下一步骤中，可以在SiC衬底的富碳部分上形成接触层。接触层由金属性接触材料组成。所例示的接触材料可以至少包括过渡金属(例如，钛)。可以使用替换的过渡金属材料(诸如Mo、Cr、V)，只要它们能够通过热退火与硅和碳形成稳定的三元相。
可以在具有修改的晶体结构的碳化硅衬底表面与接触层之间的界面处执行热退火。更特别地，可以通过退火处理对碳化硅衬底的富碳的碳化硅部分的至少一部分和接触层的至少一部分进行热处理。热处理的部分处的温度可以足以发起形成与半导体材料接触的新相。可以使用激光诱导退火代替在热退火中使用高温。这允许在各温度下使晶片经受热退火，以使得前侧器件结构不受影响。在一些示例中，热退火过程可以允许在提供良好欧姆接触的界面处生成金属性相部分。在一些实施例中，接触相部分至少包括金属性接触材料、硅和碳。在热退火期间，金属性接触材料层的至少各部分和SiC半导体衬底的至少各部分被局部地加热(例如，激光诱导)，以使得至少部分地分解晶体结构。在冷却期间，包括来自金属性接触材料层的金属以及来自SiC半导体衬底的硅和碳的反应产物可以外延生长在碳化硅半导体衬底上。在一些示例中，所获得的金属性相部分可以在金属性材料层与SiC半导体衬底之间的界面附近在这两个层的至少各部分中外延生长而没有任何晶格失配。至少各部分可以是包括至少一个或甚至更多个原子层或然后可以再次被布置在若干晶粒的层中的晶粒生成区段的层的部分。通过激光诱导热退火获得的金属性相部分可以被描述为在晶体4H-SiC衬底上方的极度地经构造的金属性层。与其它接触方法不同，如果施加足够的热能从而获得4H-SiC衬底与新生成的金属性相部分之间的直接接触，则可能观察不到3C-SiC层或碳层。实质上未受干扰的晶体结构可以负责靠近界面的4H-SiC层内的相对高的迁移率。因此，半导体材料的这种高度有序的晶体结构连同金属性相部分的高度有序的接触相一起可以是形成靠近半导体到接触层界面具有高迁移率的良好欧姆接触的原因。
金属性相部分允许提供金属性接触材料对碳化硅的良好欧姆接触。与其中有时排出碳以在NiSi的顶部上形成石墨碳层的NiSi系统不同，当按照本文描述的方法在碳化硅衬底上制造接触时，金属性相部分中实质上不存在副产物或存在有限数量的副产物(诸如碳)。因此，方法既不可能对衬底的进一步处理具有不利影响，也不要求任何后处理清洁步骤。总之，从机械以及从电气的观点来看，对于在基于SiC的衬底上提供欧姆接触而言，与当前的基于NiSi的系统对比，至少包括金属、碳和硅的金属性相部分特征在于鲁棒的系统。通常，方法提供如本文稍后将参照一些进一步的实施例和示例所描述的大的处理窗口。
在方法的一些实施例中，对晶体结构进行修改包括：用至少一个第一热退火激光束照射碳化硅衬底的表面区域。可以通过一个或多个(例如，两个、三个甚至更多)热激光退火步骤执行照射。因此，在进一步的实施例中，用第一热退火的照射包括至少两个后续的激光退火步骤。在执行两个或更多个热退火步骤以对晶体结构进行修改并且生成富碳的碳化硅部分的情况下，可以在后续步骤中施加激光束照射。例如，对于具有150ns的量级上的脉冲持续时间的UV激光系统而言，所例示的激光束能量密度高于1J/cm2。能量密度可以处于大约1和大约10J/cm2之间的范围内，而如果能量更低，则重复频率可以更高(例如，在2J/cm2下，10个周期可以是足够的，而在4J/cm2下，两个冲击是足够的)。在一些示例中，可以施加高于3J/cm2的激光束能量密度。具有不同激光耦合性质的系统中的能量密度例如归因于不同的波长和/或脉冲持续时间而可以被相应地调整，以生成富碳的层。对于具有例如通过在kHz或MHz频率范围内施加多个激光冲击来在非平衡相中添加多个激光冲击的固有工作原理的激光系统而言尤其如此。在此情况下，高于5mJ/cm2的能量密度值足以生成富碳的层。
在一些实施例中，对晶体结构(例如，4H-SiC衬底)进行修改包括：对碳化硅衬底进行相分离，并且在富碳的碳化硅部分内生成至少3C-SiC多型部分。如上面解释的那样，4H-SiC衬底的晶体结构的修改可能引起Si-C键的断裂或至少晶体晶格顺序的弱化。通过热退火处理(例如，凭借用热退火激光束照射处理区域)进行的分解可能引起分离为3C-SiC层、多晶硅层和碳层。因此，所获得的碳层靠近3C-SiC层和下方的原始4H-SiC衬底。因此，具有靠近SiC衬底的表面的富碳层的富碳的碳化硅部分被获得，并且适合用于按照本文描述的方法制备欧姆接触。
在另一实施例中，对晶体结构进行修改的步骤包括将碳原子注入碳化硅衬底的表面区域中。通过将附加的碳原子注入碳化硅衬底的表面区中，可以生成在碳化硅衬底的表面处或在其附近的富碳的碳化硅部分。按照本文描述的处理步骤，该富碳的碳化硅部分可以被用于通过以下步骤制造欧姆接触：形成接触层，并且对这些层的至少各部分在其界面处进行热退火，以便如本文之前描述的那样生成三元金属性相部分。
在一些实施例中，可以通过碳的等离子体沉积、标准注入或倾斜注入来执行碳原子到碳化硅衬底的表面区中的注入。所例示的用于等离子体沉积的前体是CF4的C2H2。为了制备接近碳浓度的非常表面，可以使用大约1至10keV的范围内的所例示的加速能量。通过使用这些等离子体沉积条件，可以在富碳的碳化硅部分内生成大约3E22 cm-3至1E23cm-3的范围内的碳浓度。可以在靠近所处理的碳化硅衬底的表面的最初几纳米(例如，2至20nm、更特别地大约5至10nm)内制备附加碳浓度的最高浓度。可以通过调谐照射方法的各种参数获得替换的碳浓度轮廓形状。
在本文描述的方法的一些实施例中，当对碳化硅衬底进行修改和/或对接触层的至少一部分进行热退火时，在晶体碳化硅衬底的至少一侧提供结构化的保护掩模层。如果在晶体衬底的要被激光脉冲照射的一侧处提供器件结构，则可以使用例如硬掩模的形式的保护掩模层。在此情况下，结构化的保护掩模层可以被用于保护热敏器件结构。在一些示例中，结构化的保护掩模层可以与在半导体衬底的表面中或其上提供的器件结构对准。例如，未受保护的表面区域是应当被提供有导电金属结构的表面区域。在硅衬底的修改和/或热退火之后，可以取决于保护掩模层材料的化学或物理特性通过合适的步骤移除结构化的保护掩模层。因此，本文描述的方法可以用在生产线前端处理和低温生产线后端处理中。尤其是，保护掩模层可以被使用在半导体器件的前侧处，从而器件结构可以受结构化的保护掩模层保护。
保护掩模层材料可以选择自具有高于碳化硅的反射率和/或吸收率的在激光热退火期间对激光束的辐射能量的反射率和/或吸收率的涂覆材料。在一些示例中，取决于材料及其厚度，保护掩模层可以反射或吸收照射在要被通过激光热退火处理的碳化硅衬底的表面上的(多个)激光束的辐射能量的至少50％、至少60％或至少70％。所使用的材料可以同时提供足够的反射率、或吸收率、或反射率和吸收率。反射率和吸收率可以取决于保护掩模层的厚度和所使用的材料而变化。
所例示的用于保护掩模层的材料(例如，具有高反射率的材料)可以由氧化硅(例如，SiOx(诸如SiO2))或氮化硅(例如，SixNy(诸如Si3N4))或这两种材料的组合组成。取决于保护掩模层的层厚度或保护掩模层的结构(例如，不同材料的两个或更多个层被层压为堆叠的保护掩模层)，在(多个)LTA步骤期间可以获得(例如，与布拉格涂覆组合)至少50％、至少60％或至少70％的反射率。例如，如果使用具有308nm波长的典型激光器，则可以实现这些结果。具有激光能量的合适的吸收率的替换的材料例如可以基于Si。一些材料可以具有高于碳化硅的反射率和吸收率，并且因此，可以合适地用作本文描述的处理中的保护掩模层材料。在一些示例中，保护掩模层可以是通过在碳化硅衬底的表面上以类似布拉格配置涂覆不同材料而制备的层。由此，在类似布拉格涂覆中使用的材料可以具有不同的反射率，而整体反射率或吸收率高于碳化硅或每种涂覆材料自身的反射率或吸收率。
保护掩模层可以包括SiOx、SixNy、Si，例如，以用于例如与类似布拉格配置组合地提供吸收或吸收和反射率。氧化硅或氮化硅或硅可以被通过合适的涂覆处理容易地结构化。周知的并且优化的涂覆处理对于碳化硅衬底处理而言是可用的，而这些涂覆处理的化学性质是已知的，并且合适的厚度或厚度变化可以被通过已知处理调整。
因此，当用激光脉冲照射晶体碳化硅衬底的一侧时，使用保护掩模层允许避免或降低(除了4H-SiC之外的)前侧器件结构——例如在SiO2/4H-SiC或SiO2/聚硅界面处制备的结构——的劣化的风险。器件结构被保护掩模层屏蔽或保护，而三元金属性相可以是在不受反射掩模层保护的那些区中生成的。如本文描述的具有三元金属性相的区为接触区域提供改进的接触电阻行为。
本文进一步描述的是使用保护掩模层(例如，反射掩模层和/或吸收层)以用于减少或消除输入耦合到器件的特定区中、尤其是到具有器件结构或热敏结构的区中(例如，在应当在其处形成接触区域的半导体器件的前侧处)的激光的影响。可以类似地通过使用按照本文描述的实施例的反射掩模层实现背侧接触。
在一些实施例中，要被处理并且不受保护掩模层保护的区可以被附加地提供有抗反射涂覆。使用这样的抗反射涂覆可以造成具有良好的接触电阻同时降低生成三元金属性相所需要的激光脉冲能量的区。抗反射涂覆通常降低激光脉冲在其表面处的反射的量。因此，可以在这些抗反射涂覆下方的区域中测量到更高的能量水平。因此，保护掩模层(例如，反射掩模层和/或吸收层)和抗反射涂覆的组合可以被用于改进制备在所选择的区处具有高接触电阻的半导体器件的方法，而同时可以减少或消除对并非旨在被修改的区中的激光输入耦合。
使用保护掩模层的上面描述的方法可以被使用在双LTA处理中，但是也可以被使用在用于通过如下来制造在碳化硅半导体衬底上的接触的方法中：将金属性接触材料层沉积到碳化硅衬底上并且照射碳化硅衬底的至少一部分和金属性接触材料层的至少一部分。所照射的激光脉冲的能量可以通过熔化处理分解碳化硅衬底。在所熔化的碳化硅衬底区域的冷却之后，可以在碳化硅材料与接触材料之间的界面处生成接触相部分。冷却的材料可以包括本文之前描述的三元相，其可以由包括至少金属、硅和碳的三相系统(有时也称为MAX相)的微晶的晶粒组成。例如，以结构化的形式使用保护掩模层可以允许使用该方法以用于在碳化硅半导体产品的背侧处而且还有前侧处产生良好的接触。
根据一些实施例，沉积在所获得的富碳的碳化硅衬底表面上的接触层基于作为接触材料的金属性成分。所例示的用于接触层的金属性成分包括金属、金属硅化物、金属碳化物或金属的三元硅化物和碳化物。在一些示例中，金属可以是过渡金属。过渡金属可以是从如下的组中选择的：钛(Ti)、钼(Mo)、锆(Zr)、铌(Nb)、铪(Hf)、钽(Ta)、钒(V)、铬(Cr)和钨(W)。所有这些可以与硅和碳生成具有可能适合于建立用于基于SiC的半导体器件的良好接触材料的化学和物理性质的稳定三元相。在一些实施例中，金属性接触材料至少包括钛。
在实施例中，接触层材料可以包括例如在化学计量中等于或类似于Ti3SiC2的钛、碳和硅的混合物。例如，将这种混合材料溅射到如前面描述那样制备的半导体衬底上可以被用于前侧欧姆接触。当用于制备背侧接触时，可以获得类似效果。在将混合材料溅射到衬底上之后，可以施加具有提供高得足以创建Ti3SiC2的近乎外延重新布置的热量的能量密度的LTA脉冲。LTA处理发起生成消耗先前形成的碳和硅的高度有序的三元相(例如，MAX相)，因此消除针对金属脱层的所有原因并且将金属性相部分提供到高迁移率4H-SiC层上。因此所产生的欧姆接触可以减少源掺杂水平，而不使接触电阻恶化。因此，其可以针对短路坚固性改进通过该方法生产的半导体器件。Ti3SiC2具有非常良好的导电性和导热性，因此针对电流丝化(filamentation)的情况使得能够进行良好的热量扩散。此外，所混合的钛硅碳相具有非常高的熔化温度，允许制造具有良好的和鲁棒的欧姆接触的半导体器件。
根据实施例，用至少一个第二热退火激光束执行在富碳的碳化硅衬底与接触层之间的界面的热退火。在具有例如大约20至40nm的厚度中的钛作为金属性接触材料的系统中，所例示的热退火过程可以包括使用具有至少4.0J/cm2的能量的激光束。通过增加所实现的碳的含量，可以减少三元相形成所要求的能量密度。因此，附加的碳注入可以促进三元相的生长和接触电阻的减少。更高厚度的金属层可能需要更高能量方案，以便形成包括钛、硅和碳的微晶的晶粒。在同一位置处施加两个或更多个后续激光脉冲的情况下，更低的能量密度(例如，3.8J/cm2或更大，更特别地，3.9J/cm2或更大(例如，大约4.0J/cm2))可以足以形成微晶。在使用其它金属作为接触材料的情况下，可以施加不同的能量密度和厚度。为了生产欧姆接触，微晶的至少部分应当以外延方式生长在金属性接触材料层和半导体衬底的界面附近的碳化硅半导体衬底上。
在另一实施例中，对富碳的碳化硅部分的至少一部分和接触层的至少一部分进行热退火包括：熔化富碳的碳化硅部分的至少各部分和接触材料的各部分，并且外延重组所获得的三元金属性相部分。由此，如前面描述的激光热退火过程可以被用作单激光束照射或用两个或甚至更多个独立的激光束的随后的照射。根据一些实施例，用至少一个热退火激光束进行的照射被调整，以熔化金属性接触层并且使得碳化硅半导体衬底内的金属原子能够至少部分地在碳化硅半导体衬底和金属性接触材料层的界面处的扩散。至少一个可以意指在同一位置处施加两个或更多个独立地施加的激光束。两个或更多个激光束的施加的及时重叠可以是可能的。在一些实施例中，可以与在照射的位置处冷却所生成的混合相依次地施加两个或更多个激光束。在用至少一个激光束进行照射时，金属材料与碳化硅反应。由此，半导体衬底的构成元素(意指硅和碳)被由形成金属、硅和碳的三元相的反应熔体消耗。归因于与金属性材料成分形成三元相，在该处理中可能不生成有时通过碳化硅半导体衬底的激光热退火获得的副产物。三元相的形成可以被描述为熔化的碳化硅半导体衬底成分内的金属原子的扩散处理。熔化可以意指碳化硅晶体结构和硅碳键的分解，因此使得能够形成新的晶体相(所谓的三元相)。
调整第二热退火过程的所施加的能量，以使得获得三元金属性相部分，其包括金属、硅和碳的三元相。三元相可以是包括(诸如单晶或多晶的)晶体相的任何三成分相系统(包括金属、硅和碳)，其中金属基于沉积在半导体衬底上的金属性接触材料。
在一些实施例中，在界面处的金属性相部分可以是三成分系统的两种成分的所混合的晶体相，而第三成分是被间插的。在一些实施例中，其可以是包括所有三种成分的晶体相。化学计量以及晶体结构高度地取决于三元相中存在的三种成分中的每种的含量。
在一些实施例中，在界面处的金属性相部分可以包括晶粒，其中这些晶粒的至少一部分可以包括六边形晶体结构。更特别地，并非所有晶粒是严格地外延生长的，因为它们可能例如不是连续的晶体。例如，晶粒可以是不同定向的不连续的六边形晶粒，其可能包含非六边形结构。然而，晶粒的至少一部分是在半导体衬底上外延生长的，因为三元相可以具有与晶体SiC半导体衬底材料相同或相当的晶格参数。所例示的具有六边形晶体结构的三元相可以被表征为Mn+1AXn相(也称为MAX相)，其中M是金属或早期过渡金属，A是准金属(例如，来自组12至16的元素)，例如硅，并且X是碳或氮。具有与六边形SiC相似的晶格参数的这样的MAX相的示例是Ti3SiC2、Ti2SiC或Mo3SiC2。在钛作为金属接触成分的情况下，三元金属性相部分可以包括TixSiyCz，其中x＝2.8-3.2，y＝1，z＝1.8-2.2。
在一些实施例中，所获得的金属性相部分包括类似于在文献中被描述为具有特殊化学和物理性质的材料的所谓的MAX相的具有硅的间插层的过渡金属碳化物的层。然而，在一些示例中，金属性相部分可以偏离如针对这些MAX相所描述的确切的化学计量，并且可以具有在通过用足够的能量密度的照射而获得的一些晶粒中的硅的不同含量(例如，更高的含量)。在一些示例中，晶粒主要由三元相组成，其中在EDX(元素分析)或XRD测量中无法观察到过渡金属碳化物晶体结构。靠近界面的晶粒或三元相层可以包含最低硅浓度，而在更多地延伸到金属性接触材料层中的层中的晶粒可以具有三元相中的更高的硅含量。因此，在接触相部分内可以包含不同顺序的MAX相。在所例示的MAX相中，您可以找到不同数量的堆叠的或分层的过渡金属碳化物晶体单元。例如，可以在一个Si层被间插之前生成一个或两个或三个这样的晶体单元的堆叠，因此形成三元相。因此，取决于晶体单元的堆叠的数量，硅含量在金属性相部分的这样的三元相中变化。在一些示例中，晶体单元可以被看作为被以不同含量嵌入在Si基体中，从而可以生成金属性相部分的贫Si或富Si的三元相。在一些示例中，晶粒层或连续的三元相层包括用大约0-25％的硅、更特别地大约5-15％的硅、特别是大约5-7％的硅间插的钛过渡金属碳化物晶体结构。
前面描述的方法可以被用于制备碳化硅半导体器件。因此，用这些方法可获得的或所获得的碳化硅半导体器件可以落入本文描述的产品内。碳化硅半导体器件的一些实施例包括晶体碳化硅衬底和包括直接与碳化硅衬底表面接触的三元金属性相部分的接触层，其中三元金属性相部分至少包括金属性接触材料、硅和碳。根据一些实施例，三元金属性相部分可以至少部分地外延生长在晶体碳化硅衬底上。在这些半导体器件中，归因于存在本文描述的改进的金属性相部分，可以实现良好的欧姆接触。金属性相至少包括提供在半导体衬底表面与金属性接触材料层之间的界面处的良好欧姆接触的采用混合物、更具体地晶体形式的金属性接触材料、硅和碳。
在一些实施例中，对碳化硅半导体衬底的界面处的金属性接触相部分包括晶粒，其中这些晶粒的至少一部分包括六边形晶体结构。六边形晶体结构可以在界面的至少各部分中以外延方式生长在半导体衬底表面上，由此改进至少在这些部分处的欧姆接触。在一些示例中，归因于界面处的金属性相的高度有序的晶体结构，整个衬底表面被提供有欧姆接触。因此，高度有序的金属性相部分可以提供与具有高迁移率的4H-SiC衬底的良好欧姆接触。与基于3C-SiC中间层的接触相比，归因于自由电荷载流子的更高的迁移率，4H-SiC半导体材料提供改进的电荷载流子的迁移率，因此显著减少接触电阻。4H-SiC层布置内的局部3C-SiC区也是可能的。
在一些实施例中，碳化硅半导体器件可以包括沉积在接触层上方的至少一个进一步的金属层。这允许改进成品半导体器件对成品产品中的其它器件结构的接触和键合性质。在一些实施例中，接触层被提供为背侧接触。在进一步的实施例中，在可以制造在后侧处的欧姆接触之前，半导体衬底可以包括在前侧表面处的若干器件结构。
本文描述的制造方法允许以提供大的处理窗口的高效方式生产欧姆接触。由于在制造欧姆接触期间实质上没有观察到副产物的沉淀，因此可以无需后处理清洁步骤。这增加了整体产出。同时，所获得的半导体器件提供良好的机械鲁棒性、高可靠性和电荷载流子的高迁移率。因此尤其是在半导体衬底的背侧处产生具有良好并且同质的欧姆接触的所获得的基于SiC的半导体器件。归因于金属性相部分中的特定三元相，欧姆接触电阻可以低于当前基于硅化镍或基于3C-SiC的系统中的欧姆接触电阻，因此减少通过本文描述的方法可获得的半导体器件的电阻。在界面处的非常良好的接触电阻贡献于减少基于SiC的半导体器件(诸如MOSFET、二极管、J-FET、IGBT等)的导通状态损耗。
将参照附图进一步描述上述实施例，附图示出方法和以之获得的半导体器件的具体示例。现在参照图1至图4，已经示出制造半导体器件的示例性实施例的方法。图1图示提供有欧姆接触的SiC衬底的横截面视图。单晶SiC衬底层10可以例如主要包括4H-SiC晶片材料。作为预备步骤，可以通过典型的减薄技术制备晶片，以提供SiC的抛光表面。
现在参照图2，在本文描述的所例示的方法的进一步步骤中，已经利用前体(例如，C2H2或CF4)执行碳到SiC衬底背侧中的等离子体沉积。加速能量处于1-10keV的范围内。可以在具有在非常接近SiC衬底表面的位置处的其最大值的浓度轮廓中检测到所获得的大约3E22cm-3至1E23cm-3的高碳浓度。在具有大约5-10nm的距表面的距离的区中注入多数碳原子。富碳的SiC部分15的总厚度是大约50nm、更特别地大约40nm(例如，大约30nm)。
也可以用至少一个激光束通过第一激光热退火生成富碳的SiC衬底部分15，因此生成3C-SiC层、多晶硅层和碳层，其按此顺序堆叠在SiC衬底10上方。
在下一步骤中，接触层20被沉积在SiC衬底10的富碳的SiC部分15上，如在图3中示出那样。例如，可以通过溅射或化学气相沉积技术以大约40nm的厚度沉积钛层。替换的厚度水平可以处于大约20和150nm之间、更特别地大约20nm或大约40nm或大约100nm。
金属化的SiC衬底表面(意指SiC衬底的富碳部分15与沉积在其上的接触层20之间的界面)经受激光热退火。可以通过用退火激光束的照射来执行富碳的SiC衬底15的至少一部分和接触层20的至少一部分的照射，以在作为金属性材料的钛与半导体衬底的SiC之间生成反应。半导体衬底的组分(即，Si和C)在高温下被该反应消耗，并且创建包括钛、硅和碳的三元相的层——金属性相部分30。观察到的是，实质上不生成诸如游离碳簇之类的副产物。此外，在已经在第一热退火步骤中形成3C-SiC层的情况下，如果已经施加足够能量密度的激光束，则该层也可能已经重新晶体化。三元金属性相30对4H-SiC衬底的直接接触使得能够有电荷载流子的高迁移率，因此使得能够进行良好的欧姆接触。在图4中示出相应地制备的SiC半导体器件100。金属性相部分30的大部分由包括至少三种成分(即，钛、硅和碳)的三元相组成。在一些示例中，尤其是，如果使用混合金属性接触材料，则第四成分或附加成分可以存在于接触相部分中，由此形成四种或更多种成分的混合相而不是三元相。
为了生成足够高的温度以分解SiC晶体结构并且形成具有钛的三元系统，相应地调整激光束的能量密度。在一些示例中，可以施加两个或更多个激光脉冲以实现晶体结构的熔化和三元相的形成。尤其是，在钛作为金属接触材料的系统中，4.0J/cm2或更高可以足以在一个激光热退火步骤中在SiC衬底10与所沉积的钛接触层20之间形成欧姆接触。已经观察到，富碳的部分15中的更高的碳含量可以通过减少要在激光热退火步骤中施加的能量密度而造成良好的欧姆接触。使用两个激光热退火步骤或两个后续的激光束照射，可以减少每个激光束的能量密度。例如，与具有大约4.0J/cm2的单个激光热退火步骤相比，两次3.8或4.0J/cm2可以足以获得相似或改进的欧姆接触。
图5图示通过本文描述的方法获得的碳化硅半导体器件100的示例性实施例。晶体SiC衬底10可以在其前侧表面处被提供有先前制备的若干器件结构50，然后可以在其后侧处执行减薄步骤。SiC半导体器件100进一步包括金属性相部分30、接触层20和沉积在晶体SiC衬底层10的背侧上的进一步的金属层25。使用本文描述的方法，可能的是在晶体SiC半导体衬底的背侧处产生良好的欧姆接触，而无需加热整个晶片。因此，已经制备的器件结构50不太可能归因于过热而损坏。由于以足够高的能量密度执行对SiC衬底界面的界面处或其附近的三元金属性相部分的生成，因此三元TiSiC相的生长以外延方式发生，至少在接触相部分的一些部分中采用SiC衬底的晶格参数。因此，即使接触相部分不一定与针对典型MAX相的Ti3SiC2化学计量匹配，也获得良好欧姆接触的形成。假设性地，接触相部分中的所生长的微晶的匹配显著减少对SiC半导体衬底的接触电阻。同时，接触提供良好的机械鲁棒性和高可靠性。
图6图示图5的碳化硅半导体器件的金属性相部分。在金属性相部分30中，通过用具有足够能量密度的至少一个激光束的照射来形成晶粒40至少一个层。每个晶粒由三元TiSiC相组成。对SiC衬底10的界面处的晶粒40的至少一些包括晶体六边形结构。在一些示例中，多数晶粒40具有六边形晶体结构，因此降低接触电阻率并且提供良好的欧姆接触。在进一步的示例中，这些晶粒40的至少一部分被外延定向到晶体SiC衬底10的晶体晶格，以进一步降低在SiC衬底10和接触层20的界面处的接触电阻。仅示意性地在该图中示出晶粒的层。其可以包括具有不同尺寸的晶粒、填充有硅或TiSiC基体材料的孔。其还可以包括若干晶粒层的堆叠层。
现在参照图7至图11，已经示出了制造半导体器件的示例性实施例的替换方法。图7图示要被提供有欧姆接触的SiC衬底的横截面视图。关于图1中的实施例描述的单晶SiC衬底层10例如主要包括4H-SiC晶片材料。用图1至图4中示出的实施例描述的任何特征同样可以被体现在该实施例中，即使其在此未被再次重复。在该替换的实施例中，SiC衬底在其一侧处具有在衬底表面附近或在衬底表面处的若干器件结构50。器件结构50可以是热敏的，并且因此，在LTA处理期间可以不被用激光脉冲直接照射，以避免由于加热而劣化。为了在相继的处理步骤期间保护它们，在SiC衬底上提供结构化的保护掩模层70。保护掩模层70可以是在SiC衬底10的要被保护以免受LTA激光脉冲的那些区处生成的。
现在参照图8，在本文描述的所例示的方法的进一步的步骤中，已经执行碳到SiC衬底10中的等离子体沉积，以增加其中应当被提供接触区的表面附近的碳浓度。也可以用至少一个激光束通过第一激光热退火生成富碳的SiC衬底部分15，因此生成3C-SiC层、多晶硅层和碳层，其按此顺序堆叠在SiC衬底10上方。保护掩模层70减少或消除掩模下方(意指在其中在SiC衬底10的前侧处提供器件结构50的区处)的激光脉冲的影响。在该实施例中，可以使用包括氧化硅的反射掩模层。替换地，例如，不同材料(例如，氧化硅和氮化硅)的反射掩模层可以被作为薄涂覆提供在多于两个的不同的相继的层的类似布拉格的层压结构中。此外或者替换地，作为吸收层的硅层可以被使用在保护掩模层中。
在下一步骤中，接触层20被沉积在SiC衬底10的富碳的SiC部分15上，如在图9中示出那样。由此，接触层20被提供在应当被用于成品产品中的金属接触但是不在器件结构50上方的那些区处。例如，可以通过溅射或化学气相沉积技术以大约40nm的厚度沉积钛层。替换的厚度水平可以处于大约20和150nm之间、更特别地大约20nm或大约40nm或大约100nm。
金属化SiC衬底表面(意指SiC衬底的富碳的部分15与沉积在其上的接触层20之间的界面)经受激光热退火。可以通过用退火激光束的照射来执行富碳的SiC衬底15的至少一部分和接触层20的至少一部分的照射，以在作为金属性材料的钛与半导体衬底的SiC之间生成反应。半导体衬底的组分(即，Si和C)在高温下被该反应消耗，并且创建包括钛、硅和碳的三元相的层——金属性相部分30，如已经用图1至图4中的实施例描述的那样。如在图10中示出那样，保护掩模层70被用于减少或消除激光脉冲对器件结构50的直接照射，因此保护它们免受热劣化。
在一些示例中，无反射涂覆(图中未示出)可以被涂覆在要被处理的衬底表面的那些部分上。无反射涂覆可以增加要被转化为三元相的衬底的部分处的能量，同时要被处理的衬底的邻近区、尤其是受保护掩模层70保护并且包含器件结构50的区可以不被以实质方式加热。除了本文描述的保护掩模层70之外还使用抗反射涂覆可以改进所获得的半导体器件100的可靠性。
在(第二)热退火之后，可以通过合适的机械或化学处理(诸如蚀刻处理)移除保护掩模层70。保护掩模层70的使用造成SiC半导体器件100，其在图11中示出。金属性相部分30的大部分由包括至少三种成分(即，钛、硅和碳)的三元相组成。在一些示例中，尤其是，如果使用混合的金属性接触材料，则第四成分或附加的成分可以存在于接触相部分中，由此形成四种或更多种成分的混合相而不是三元相。在其中未制备金属性接触区的那些区中，器件结构50可以存在。因此，该实施例可以合适地也被用于前侧接触处理。通常，在要么没有要么具有一个或多个LTA处理的情况下，保护掩模层可以被使用在背侧和/或前侧接触的制备方法中。
以上说明的在单晶SiC衬底上的接触的制造方法允许在宽的处理窗口内制备可靠的欧姆接触。因此，整个制造处理是更容易的，并且造成所获得的SiC半导体器件的良好并且可靠的欧姆接触和改进的鲁棒性。
诸如“第一”、“第二”等的术语被用于描述各种实施例、层、步骤顺序等，并且也非旨在限制。同样术语在整个描述中指代同样的要素。
如本文所使用的那样，术语“具有”、“包含”、“包括”、“包括有”等是指示所声明的要素或特征的存在的开放式术语，但是不排除附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文以其它方式清楚地指示。
要理解的是，本文描述的各种实施例的特征可以被相互组合，除非特别以其它方式说明。
虽然本文已经图示并且描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本公开的范围的情况下，各种替换的和/或等同的实现可以代替所示出并且描述的具体实施例和示例。本申请旨在覆盖本文讨论的具体实施例的任何适配或变化。因此，本公开旨在仅受权利要求及其等同物限制。

Claims (17)

1.一种用于在碳化硅衬底上制造接触的方法，其中所述方法包括：
-提供晶体碳化硅衬底，
-对碳化硅衬底的表面区域中的晶体结构进行修改，并且由此在表面区域中生成富碳的碳化硅部分，
-通过将金属性接触材料沉积到包括富碳的碳化硅部分的表面区域上来在碳化硅衬底上形成接触层，以及
-对碳化硅衬底的富碳的碳化硅部分的至少一部分和接触层的至少一部分进行热退火，由此生成至少包括金属性接触材料、硅和碳的三元金属性相部分。
2.如权利要求1所述的方法，其中对晶体结构进行修改包括：用至少一个第一热退火激光束照射碳化硅衬底的表面区域。
3.如权利要求2所述的方法，其中用第一热退火进行的照射包括至少两个后续的激光退火步骤。
4.如权利要求1至3中的任何一项所述的方法，其中对晶体结构进行修改包括：对碳化硅衬底进行相分离，并且在富碳的碳化硅部分内生成至少3C-SiC多型部分。
5.如权利要求1至4中的任何一项所述的方法，其中对晶体结构进行修改包括：将碳原子注入到碳化硅衬底的表面区域中，由此在碳化硅衬底的表面处在或其附近生成富碳的碳化硅部分。
6.如权利要求5所述的方法，其中通过碳的等离子体沉积、标准注入或倾斜注入来执行注入。
7.如权利要求5至6中的任何一项所述的方法，其中富碳的碳化硅部分内的碳浓度处于3E22 cm-3至1E23 cm-3的范围内。
8.如权利要求1至7中的任何一项所述的方法，其中当对碳化硅衬底进行修改和/或对接触层的至少一部分进行热退火时，在晶体碳化硅衬底的至少一侧上提供结构化的保护掩模层，其中保护掩模层具有比碳化硅高的在激光热退火期间对激光束的辐射能量的反射率和/或吸收率。
9.如权利要求1至8中的任何一项所述的方法，其中用至少一个第二热退火激光束执行富碳的碳化硅衬底与接触层之间的界面的热退火。
10.如权利要求1至9中的任何一项所述的方法，其中对富碳的碳化硅部分的至少一部分和接触层的至少一部分进行热退火包括：熔化富碳的碳化硅部分的至少各部分和接触材料的各部分，并且外延重组所获得的三元金属性相部分。
11.如前述权利要求中的任何一项所述的方法，其中金属性接触材料至少包括钛。
12.如权利要求11所述的方法，其中三元金属性相部分包括TixSiyCz，其中x＝2.8-3.2，y＝1，z＝1.8-2.2。
13.一种碳化硅半导体器件，包括：
-晶体碳化硅衬底，和
-接触层，其包括直接与碳化硅衬底表面接触的三元金属性相部分，其中三元金属性相部分至少包括金属性接触材料、硅和碳，并且被至少部分地外延生长在晶体碳化硅衬底上。
14.如权利要求13所述的碳化硅半导体器件，其中三元金属性相部分由在对碳化硅衬底的界面处的晶粒的至少一个层组成。
15.如权利要求13或14所述的碳化硅半导体器件，其中至少一个进一步的层金属层被沉积在接触层上方。
16.如权利要求13至15中的任何一项所述的碳化硅半导体器件，其中接触层被提供作为背侧接触。
17.如权利要求16所述的碳化硅半导体器件，其中半导体衬底包括在前侧表面处的若干器件结构。
CN202310998505.0A 2022-08-09 2023-08-09 用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件 Pending CN117594433A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102022208301 2022-08-09
DE102022208301.6 2022-08-09
DE102023206489.8A DE102023206489A1 (de) 2022-08-09 2023-07-07 Verfahren zum herstellen eines kontakts auf einem siliciumcarbidsubstrat und siliciumcarbidhalbleitervorrichtung
DE102023206489.8 2023-07-07

Publications (1)

Publication Number Publication Date
CN117594433A true CN117594433A (zh) 2024-02-23

Family

ID=89809259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310998505.0A Pending CN117594433A (zh) 2022-08-09 2023-08-09 用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件

Country Status (4)

Country Link
US (1) US20240055257A1 (zh)
JP (1) JP2024026048A (zh)
CN (1) CN117594433A (zh)
DE (1) DE102023206489A1 (zh)

Also Published As

Publication number Publication date
US20240055257A1 (en) 2024-02-15
JP2024026048A (ja) 2024-02-28
DE102023206489A1 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
EP2388804B1 (en) Method for manufacturing semiconductor element
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
EP1424725A1 (en) ELECTRODE FOR p-TYPE SiC
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
WO2010082264A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2004022878A (ja) 半導体装置およびその製造方法
CN115692181A (zh) 在碳化硅（SiC）衬底上制造欧姆接触的方法
JP4841844B2 (ja) 半導体素子
JP5115735B2 (ja) 炭化珪素半導体基板とその製造方法
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
WO2015155806A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
US6770508B2 (en) Electrode for silicon carbide semiconductor, silicon carbide semiconductor element comprising the electrode, and production method therefor
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
CN117594433A (zh) 用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件
EP0697738B1 (en) Semiconductor diamond device having improved metal-diamond contact
CN113539800B (zh) 半导体结构的制备方法
CN107993926A (zh) 碳化硅欧姆接触的制备方法
EP4322202A1 (en) Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device
Mysliwiec et al. TiAl-based ohmic contacts on p-type SiC
EP2485250B1 (en) Semiconductor device, and process for production of semiconductor device
CN117438296A (zh) 碳化硅半导体衬底上制造接触的方法和碳化硅半导体器件
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A5 (zh)
CN104134610A (zh) 一种用激光辐照处理制备SiC欧姆接触的方法
JP2017082317A (ja) 新規な積層体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication