JP4873321B2 - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法 Download PDF

Info

Publication number
JP4873321B2
JP4873321B2 JP2007212932A JP2007212932A JP4873321B2 JP 4873321 B2 JP4873321 B2 JP 4873321B2 JP 2007212932 A JP2007212932 A JP 2007212932A JP 2007212932 A JP2007212932 A JP 2007212932A JP 4873321 B2 JP4873321 B2 JP 4873321B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
solder
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007212932A
Other languages
English (en)
Other versions
JP2009049131A (ja
Inventor
倉内  利春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007212932A priority Critical patent/JP4873321B2/ja
Publication of JP2009049131A publication Critical patent/JP2009049131A/ja
Application granted granted Critical
Publication of JP4873321B2 publication Critical patent/JP4873321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、リフトオフ法を用いたはんだバンプの形成方法に関する。
半導体デバイスや半導体レーザの実装には、SnPb(錫−鉛)合金やSnAu(錫−金)合金等のはんだ材料が用いられている。特に、Sn系はんだは、アルミニウム等の電極層中への錫成分の拡散が著しく、はんだ接合部の信頼性に大きな影響を与える。このため、Sn系はんだバンプを形成するに際しては、下地の電極層に対してバンプを直接形成せずに、錫成分の拡散を防止するためのバリア層を介して、はんだバンプを形成するようにしている(特許文献1参照)。
図6は、従来のはんだバンプの形成方法を模式的に示す工程断面図である。まず、下地電極層2が表面に形成された基板1を準備する。そして、基板1及び下地電極層2の上に、公知のフォトリソグラフィ技術を用いてレジストパターン3を形成する(図6A)。レジストパターン3は、はんだバンプの形成部位を露出させるための開口部3aを有している。なお、レジストパターン3の側面部には、露光・現像の過程でアンダーカットが入るため、開口部3aの断面形状は、逆擂り鉢状を有している。
次に、基板1の表面に、レジストパターン3をマスクとしてバリア層4、密着層5及びはんだ層6を順に真空蒸着法によって形成する(図6B)。バリア層4としては例えばニッケル(Ni)金属膜が、密着層5としては例えば金(Au)膜がそれぞれ用いられる。なお、はんだ層6の形成方法は、真空蒸着法ではなく、印刷法などによっても形成可能である。
そして、基板1の表面に形成されているレジストパターン3を除去する(図6C)。この方法はリフトオフ法として広く知られており、レジストパターン3を除去する際、レジストパターン3の上に積層された蒸着膜をも同時に除去して、所定形状の蒸着パターンを基板1上に形成することができる。その後、はんだ層6を加熱溶解させることで、所定形状のはんだバンプが形成される。
特開2006−269458号公報
しかしながら、従来のリフトオフ法を用いたはんだバンプの形成方法においては、以下の問題点を有している。
第1に、バリア層4として形成される金属蒸着膜の多くは内部応力(引張り応力)が大きいため、蒸着後、バリア層4がその内部応力によって基板1から剥離し、はんだ接合部の信頼性が損なわれるおそれがある。
第2に、バリア層4を真空蒸着法によって形成する際、図7に模式的に示すように、バリア層4の内部応力(引張り応力)や蒸着時の輻射熱によって、レジストパターン3の形成幅W1がW2に収縮してしまい、レジストパターン3の開口部3aの開口幅が大きくなる。開口部3aの開口幅が徐々に大きくなると、図7Cに示すように、その後の形成される密着層5やはんだ層6の周縁部7が下地電極層2に接触することがある。この場合、はんだバンプが下地電極層2に接触することになるため、下地電極層2へのはんだ材の拡散を防止できずに接合部の信頼性が大幅に低下する。
この第2の問題は、レジストパターン3で区画される下地電極層2の露出領域をその全域にわたってバリア層4で被覆することによって解消することができる。しかし、バリア層4は蒸着時の付き回り性が悪いため、レジストパターン3の側部のアンダーカット領域に蒸発粒子を到達させることができない。
一方、バリア層の内部応力を緩和するために、引張り応力の大きいバリア層(ニッケル膜)に、あらかじめ圧縮応力を有する応力緩和層(アルミニウム膜)を積層する方法が知られている(上記特許文献1参照)。しかしながら、この種の応力緩和層を別途形成することは、プロセスの複雑化と工程数増による製造コストの上昇をもたらすため、好ましくない。
本発明は上述の問題に鑑みてなされ、工程を複雑化することなくバリア層の内部応力に起因する弊害を防止して、接合部の信頼性を高めることができるはんだバンプの形成方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明は、基板上の導体層にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記基板上にバリア層を形成する工程と、前記レジストパターンをマスクとして前記基板上にはんだ層を形成する工程と、前記レジストパターンを前記基板の上から除去する工程と、を備えたはんだバンプの形成方法であって、前記バリア層の形成を、不活性ガス雰囲気中における真空蒸着法によって行うことを特徴とする。
本発明においては、バリア層を真空蒸着法で形成するに際して、成膜雰囲気を減圧下の不活性ガス雰囲気とする。これにより、基板上に形成されるバリア層の密度は低下するため、不活性ガスを導入せずにバリア層を形成する場合に比べてバリア層の内部応力を低減させ、工程数を増加させることなく内部応力に起因するバリア層の剥離やレジストパターンの収縮作用を抑制することができる。
さらに、不活性ガス雰囲気中における真空蒸着法でバリア層を形成することにより、蒸発粒子の付き回り性が改善され、レジストパターンの開口部を介して露出する基板の表面領域を高精度に被覆することができる。
したがって本発明によれば、レジストパターンの収縮に起因するマスク精度の劣化によるはんだ層と下地電極層との直接的な接触を効果的に回避して、はんだ接合部の信頼性向上を図ることが可能となる。
蒸着時における不活性ガスの圧力は、0.03Pa以上0.13Pa以下であることが好ましい。不活性ガスの圧力が0.03Pa未満の場合、バリア層の内部応力の緩和効果はほとんど現れない。また、不活性ガスの圧力が0.13Paを越えると、バリア層の安定した成膜が困難になるとともに膜質の低下が顕著となる。
なお、不活性ガスとしては、アルゴン(Ar)が好適であるが、これ以外にも、ヘリウム(He)やキセノン(Xe)などの他の不活性ガスも適用可能である。
以上述べたように、本発明のはんだバンプの形成方法によれば、バリア層の内部応力を効果的に低減できるので、接合信頼性に優れたはんだバンプを形成することができる。
以下、本発明の実施形態について図面を参照して説明する。
図1は本発明の実施形態によるはんだバンプの形成方法を説明する工程断面図である。まず、所定形状にパターニングされた下地電極層22が表面に形成された基板21を準備する(図1A)。
基板21は、シリコンウエハ等の半導体基板やガラス基板、プリント配線板用の絶縁基板等で構成されている。下地電極層22は、基板21の表面に形成された電極パターンあるいは配線パターンに対応し、銅(Cu)やアルミニウム(Al)、金(Au)等の単層金属、あるいはチタン/金(Ti/Au)等の金属積層膜で構成された導体層である。
そして、基板21および下地電極層22の上にフォトレジスト層を形成し、これに露光、現像処理を施すことで所定形状のレジストパターン23を形成する(図1A)。
フォトレジスト層は液状レジストでもよいし、ドライフィルムレジストでもよい。レジストパターン23は、下地電極層22上の所定位置に所定の形状、大きさの開口部23aが形成されるように基板21および下地電極層22の表面に形成される。開口部23aを介して露出する下地電極層22の表面領域には、後述するようにしてはんだバンプが形成される。なお、レジストパターン23の側面部には、露光・現像の過程でアンダーカットが入るため、開口部23aの断面形状は、逆擂り鉢状を有している。
次に、基板21の表面に、レジストパターン23をマスクとしてバリア層24を形成する(図1B)。
バリア層24は、後工程で形成されるはんだ層26と下地電極層22との間の直接的な接触を防止するために設けられる中間層であり、はんだ層26の構成材料(錫成分)が下地電極層22へ拡散し脆弱な金属間化合物を形成することによるはんだ接合部の機械的接合信頼性の低下を防止するために設けられる。本実施形態においてバリア層24には、錫との合金化を起こしにくい金属ニッケル(Ni)膜が用いられる。
バリア層24の成膜法には、真空蒸着法が用いられる。一般に、金属蒸着膜の多くは内部応力が大きいため、蒸着後、バリア層がその内部応力によって剥離したり、レジストパターン23を収縮させてパターン精度を低下させたりする。また、真空蒸着法は蒸発源から基板に向かう蒸発粒子の直進性が高いため、レジストパターン23のアンダーカット部分にまで蒸発粒子が到達せず、開口部23aから露出する下地電極層22の表面領域全域にわたって蒸着膜を形成できない。
そこで、本実施形態では、バリア層24の形成を、不活性ガス雰囲気中における真空蒸着法によって行う。すなわち、バリア層24を真空蒸着法で形成するに際して、成膜雰囲気を減圧下の不活性ガス雰囲気とする。これにより、基板21上に形成されるバリア層24の密度は低下するため、不活性ガスを導入せずにバリア層を形成する従来の方法に比べてバリア層の内部応力を低減させ、内部応力に起因するバリア層の剥離やレジストパターンの収縮作用を抑制できる。
また、不活性ガス雰囲気中における真空蒸着法でバリア層24を形成することにより、不活性ガス粒子との衝突効果によって蒸発粒子の付き回り性が改善され、レジストパターン23の開口部23aを介して露出する基板21(下地電極層22)の表面領域を全域にわたって被覆することができる(図1B参照)。
次に、バリア層24の上に密着層25およびはんだ層26を順に形成する(図1C)。密着層25は、ニッケル膜からなるバリア層24に対するはんだ層26の密着性および濡れ性向上を図るために設けられる。はんだ層26は、SnPb系はんだのほか、SnAu、SnAg、SnZn、SnAgCu、SnAgBiCuなどの無鉛はんだが用いられる。
本実施形態では、密着層25およびはんだ層26はいずれも真空蒸着法によって形成される。この場合、真空チャンバ内は所定の真空度に維持され、バリア層24の形成の際に導入された不活性ガスは必要とされない。なお、密着層25の形成工程とはんだ層26の形成工程は同一の真空蒸着装置を用いて行ってもよいし、異なる真空蒸着装置を用いて行ってもよい。密着層25およびはんだ層26の形成方法は真空蒸着法に限られず、めっき法や印刷法などの他の成膜方法も適用可能である。
続いて、基板21の表面からレジストパターン23を除去するリフトオフ工程が行われる(図1D)。この工程では、基板21を薬液の中に浸漬して、基板21からレジストパターン23およびこのレジストパターン23上に形成された蒸着膜を同時に除去する。その後、リフロー炉等で加熱処理を実施してはんだ層26を溶解させることで、基板21上に所定形状のはんだバンプが形成される。
図2は、バリア層24の形成工程に用いられる真空蒸着装置10の概略構成図である。真空蒸着装置10は、真空チャンバ11を備えている。真空チャンバ11は、排気バルブ12を介して真空ポンプ13に接続されており、この真空ポンプ13によって所定の真空度に真空排気される。
真空チャンバ11の内部には、蒸発材料15を収容した蒸発源14が設置されている。蒸発源14は、電子ビーム蒸発源で構成されるが、これに限られず、抵抗加熱源や誘導加熱源、プラズマガン等で蒸発源が構成されていてもよい。蒸発源14は、単一である場合に限られず、複数設置されていてもよい。この場合、蒸発源ごとに蒸発材料を異ならせてもよい。
蒸発材料15は、形成すべき蒸着膜の種類に応じて適宜選択され、ニッケル(Ni)、チタン(Ti)、白金(Pt)、金(Au)などの金属材料のほか、SnPb、SnAu、SnAg、SnZn、SnAgCu、SnAgBiCuなどのSn系はんだ材料が用いられる。
また、真空チャンバ11の内部には、蒸発源14に対向してステージ16が設置されている。ステージ16は、基板21をその成膜面を蒸発源14に向けて保持する。図では簡略的に示しているが、ステージ16は、静電チャックやメカニカルクランプ等の基板21を保持するための保持機構を備えている。
なお、蒸発源14とステージ16の間にはシャッタ17が設置されている。シャッタ17は、図示しないシャッタ開閉機構によって、蒸発源14とステージ16の間を遮蔽する位置と、蒸発源14とステージ16の間を開放する位置をとる。
更に、本実施形態の真空蒸着装置10においては、真空チャンバ11に不活性ガス導入ライン18が接続されている。不活性ガス導入ライン18は、真空チャンバ11の内部に不活性ガスを導入するための導入配管と、流量調整バルブ19等を備えている。不活性ガスにはアルゴン(Ar)が用いられるが、これ以外にも、ヘリウム(He)やキセノン(Xe)、クリプトン(Kr)等の他の不活性ガスあるいは希ガスが適用可能である。
バリア層24の形成時における不活性ガスの圧力は、0.03Pa以上0.13Pa以下であることが好ましい。不活性ガスの圧力が0.03Pa未満の場合、バリア層の内部応力の緩和効果がほとんど現れない。また、不活性ガスの圧力が0.13Paを越えると、バリア層の安定した成膜が困難になるとともに膜質の低下が顕著となる。特に、蒸発源が電子ビーム蒸発源で構成される場合、電子ビームの安定化の観点から、不活性ガスの圧力の上限は、0.075Pa以下であることが好ましい。なお、ニッケル膜からなるバリア層24の膜厚は特に限定されないが、2000nm以上3000nm以下が好ましい。
本発明者は、真空チャンバ11の内部におけるアルゴンガス雰囲気の圧力を変えて、膜厚2000nmのニッケル膜からなるバリア層(以下「Niバリア膜」という。)を形成した。そして、不活性ガス雰囲気の圧力下で形成された各々のNiバリア膜の内部応力を測定した。蒸着条件を表1に示すとともに、内部応力の測定結果を図3に示す。
Figure 0004873321
図3に示すように、蒸着中にアルゴンを導入しない場合の内部応力は、1.3GPa以上と非常に大きな値となり、成膜後、Niバリア膜が基板から容易に剥離した。一方、蒸着中にアルゴンを0.03Paまで導入することにより、Niバリア膜の内部応力が800MPaまで低減することが確認された。更にアルゴンの導入圧力を増加させるに従って、Niバリア膜の内部応力が低減し、0.13Paでは150MPaとなり、蒸着中にアルゴンを導入しない場合に比べて内部応力を約1/10まで低減できた。
これらの結果から、Niバリア膜の蒸着中にアルゴン雰囲気圧力が少なくとも0.03Pa以上存在することにより、Niバリア膜の膜剥離を防止できる程度に内部応力を低減させることが可能であることが確認された。
表2は、図1Cに示したバリア層(Ni膜)24と、密着層(Au膜)25と、はんだ層(SnPb膜)26のそれぞれの蒸着条件の一例を示す。バリア層24は、蒸着中にアルゴン雰囲気が0.05Pa以上の圧力で形成することにより、下地電極膜22の表面に付き回りよく形成された。引き続き、アルゴンを導入しない高真空で密着層25とはんだ層26を形成した後、リフローしてはんだバンプを形成した。
Figure 0004873321
その結果、密着層25およびはんだバンプをいずれも下地電極層22に接触させることなく形成することができた。これは、レジストパターンの開口部23aに臨む下地電極層22の表面領域の全域にわたってバリア層24を形成できたことが主な理由である。つまり、アルゴンガス原子との衝突により蒸発粒子の直進性が低下して、レジストパターン23のアンダーカット領域にも付き回り性よく蒸発粒子が蒸着したことに依る。更に、バリア層24の内部応力が低減されているため、レジストパターン23の上部に堆積したバリア膜の内部応力による当該レジストパターンの変形が抑えられ、マスクパターンを高精度に維持できたことにも依る。
以上のように、本実施形態によれば、バリア層24の形成をアルゴンガス雰囲気下における真空蒸着法によって行うようにしているので、形成されるバリア層24の内部応力を低減して基板21からの剥離を効果的に防止し信頼性向上を図ることができる。特に、蒸着時に真空チャンバ11内へアルゴンガスを導入するのみで目的とする効果を得ることができるので、応力を緩和するための特別な層を別途形成する必要はなく、工程の複雑化や生産コストの上昇を回避することができる。
また、本実施形態によれば、バリア層24の内部応力を効果的に低減できるので、当該バリア層24の内部応力を原因とするレジストマスク23の収縮変形を抑えてマスクパターンのパターン精度を維持することができる。これにより、バリア層24を高精度に形成することができるとともに、密着層25やはんだ層26が直接、下地電極層22へ接触することを回避して、はんだ接合部の信頼性向上を図ることができる。
更に、本実施形態によれば、バリア層24を構成する蒸発粒子の付き回り性を高めることができるので、レジストマスク23のアンダーカット領域のように、基板に対して垂直方向から入り込めない領域にも安定して成膜が可能となる。これにより、密着層25やはんだ層26が直接、下地電極層22へ接触することを確実に防止できる。
ところで、バリア層24の構成金属はニッケルに限られず、例えば、白金(Pt)膜でバリア層を形成してもよい。この場合も、バリア層を真空蒸着法で形成するに際して、成膜雰囲気を減圧下の不活性ガス雰囲気とすることにより、形成される白金バリア層の内部応力を低減させることができる。白金バリア層の好適な膜厚は、200nm以上300nm以下である。
図4にアルゴンガスの雰囲気圧力と白金バリア層(膜厚250nm)の内部応力との関係を示す。図4から明らかなように、アルゴンガスの導入圧力が高くなるに従って、白金バリア層の内部応力が低減する。特に、アルゴンガスの導入圧力が0.03Pa以上で、アルゴンガス導入前(5.0×10-4Pa)に比べて白金バリア層の内部応力を半減させることができる。
また、バリア層を白金で形成する場合、バリア層をニッケルで形成する場合に比べて、はんだ層との密着性が高いので、密着層の形成を省略することができる。この場合、図5に示すように、バリア層24の上に直接はんだ層26を形成することができる。これにより、工程数を削減できるので生産性の向上と生産コストの低減を図ることができる。
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施形態では、バリア層の構成材料としてニッケルおよび白金を例に挙げて説明したが、これに代えて、チタン(Ti)、パラジウム(Pd)等、はんだ材の錫成分との反応が比較的少ない他の金属材料を用いることができる。
本発明の実施形態によるはんだバンプの形成方法を説明する工程断面図である。 本発明の実施形態において用いられる真空蒸着装置の概略構成図である。 アルゴンガスの雰囲気圧力とNiバリア層の内部応力の大きさとの関係を示す図である。 アルゴンガスの雰囲気圧力とPtバリア層の内部応力の大きさとの関係を示す図である。 本発明の他の実施形態によるはんだバンプの形成方法を説明する工程断面図である。 従来のリフトオフ法を用いたはんだバンプの形成方法を説明する工程断面図である。 従来技術の問題点を説明する工程断面図である。
符号の説明
10 真空蒸着装置
11 真空チャンバ
13 真空ポンプ
14 蒸発源
15 蒸発材料
16 ステージ
21 基板
22 下地電極層
23 レジストパターン
24 バリア層
25 密着層
26 はんだ層

Claims (4)

  1. 基板上の導体層にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記基板上にバリア層を形成する工程と、
    前記レジストパターンをマスクとして前記基板上にはんだ層を形成する工程と、
    前記レジストパターンを前記基板の上から除去する工程と、を備えたはんだバンプの形成方法であって、
    前記バリア層の形成を、不活性ガス雰囲気中における真空蒸着法によって行い、
    前記不活性ガスの圧力は、0.03Pa以上0.13Pa以下であることを特徴とするはんだバンプの形成方法。
  2. 前記バリア層の形成後前記はんだ層の形成前に、密着層を形成する工程を有する
    ことを特徴とする請求項1に記載のはんだバンプの形成方法。
  3. 前記バリア層は、ニッケル膜である
    ことを特徴とする請求項1に記載のはんだバンプの形成方法。
  4. 前記バリア層は、白金膜である
    ことを特徴とする請求項1に記載のはんだバンプの形成方法。
JP2007212932A 2007-08-17 2007-08-17 はんだバンプの形成方法 Active JP4873321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007212932A JP4873321B2 (ja) 2007-08-17 2007-08-17 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212932A JP4873321B2 (ja) 2007-08-17 2007-08-17 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JP2009049131A JP2009049131A (ja) 2009-03-05
JP4873321B2 true JP4873321B2 (ja) 2012-02-08

Family

ID=40501097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212932A Active JP4873321B2 (ja) 2007-08-17 2007-08-17 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JP4873321B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010070800A1 (ja) * 2008-12-18 2010-06-24 パナソニック株式会社 有機el発光装置
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883844A (ja) * 1994-09-14 1996-03-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002305161A (ja) * 2001-04-05 2002-10-18 Ebara Corp 配線形成方法及びその装置
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP4360293B2 (ja) * 2004-07-02 2009-11-11 株式会社村田製作所 半田バンプ電極構造

Also Published As

Publication number Publication date
JP2009049131A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
TWI409892B (zh) 積體電路結構的形成方法
US9607822B2 (en) Pretreatment method for photoresist wafer processing
US7764007B2 (en) Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer
US4113578A (en) Microcircuit device metallization
JP5807221B2 (ja) 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
US8163094B1 (en) Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
JP6157799B2 (ja) はんだ上での酸化物の生成を抑制する方法
EP0815593A2 (en) Solder bump fabrication methods and structure including a titanium barrier layer
JPH08321486A (ja) 金属膜のパターン形成方法
US11676935B2 (en) Bonding method and structure
JP4873321B2 (ja) はんだバンプの形成方法
US20020033274A1 (en) Low resistance contacts fabricated in high aspect ratio openings by resputtering
US20080054492A1 (en) Semiconductor device and method for manufacturing the same
JPH03129728A (ja) 金属被覆化プロセス処理方法
US6214646B1 (en) Soldering optical subassemblies
JPH05315731A (ja) 配線基板の接続パッドの製造方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP3362573B2 (ja) バリアメタルの形成方法
JP3211425B2 (ja) はんだ材の製造方法およびはんだ材
JP4783833B2 (ja) 半導体装置
JP4774575B2 (ja) パターン形成方法
JPH11233542A (ja) 半導体装置及びその製造方法
JP3243381B2 (ja) 配線層の形成方法
JP2005026612A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250